JP3012887B2 - 信号変換装置 - Google Patents
信号変換装置Info
- Publication number
- JP3012887B2 JP3012887B2 JP1061389A JP6138989A JP3012887B2 JP 3012887 B2 JP3012887 B2 JP 3012887B2 JP 1061389 A JP1061389 A JP 1061389A JP 6138989 A JP6138989 A JP 6138989A JP 3012887 B2 JP3012887 B2 JP 3012887B2
- Authority
- JP
- Japan
- Prior art keywords
- dither
- output
- signal
- converter
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 イ．産業上の利用分野 本発明は信号変換装置に関するものである。
ロ．従来技術 最近、例えば音響計測等に好適ないわゆるΔ−Σ変調
方式と呼ばれるAD（アナログ−ディジタル）、DA（ディ
ジタル−アナログ）変換技術が注目されてきているが、
これはオーバサンプリング方式を採用したものであっ
て、量子化雑音のスペクトル分布を高周波数域に集中さ
せることによって低周波数域（例えば人間の可聴域であ
る20KHz前後の周波数域）で十分なダイナミックレンジ
を得るものである。上記したΔ−Σ変調方式の詳細な説
明については、例えば日経エレクトロニクス1988.8.8
（No.453）における216ページから220ページ或いはラジ
オ技術SEP.1987における37ページから44ページにおいて
夫々詳しく記載されているので、ここでは詳細な説明に
ついては省略する。
方式と呼ばれるAD（アナログ−ディジタル）、DA（ディ
ジタル−アナログ）変換技術が注目されてきているが、
これはオーバサンプリング方式を採用したものであっ
て、量子化雑音のスペクトル分布を高周波数域に集中さ
せることによって低周波数域（例えば人間の可聴域であ
る20KHz前後の周波数域）で十分なダイナミックレンジ
を得るものである。上記したΔ−Σ変調方式の詳細な説
明については、例えば日経エレクトロニクス1988.8.8
（No.453）における216ページから220ページ或いはラジ
オ技術SEP.1987における37ページから44ページにおいて
夫々詳しく記載されているので、ここでは詳細な説明に
ついては省略する。
即ち、Δ−Σ変調器は、その内部に持つ量子化器（以
後、局部量子化器と呼ぶ）において発生する量子化雑音
Ｑを微分し、それによって量子化雑音が抑圧される低域
において少ないビット数で所望のダイナミックレンジを
得るものである。そして、入力をＸ、出力をＹ、局部量
子化器の雑音をＱとすると次のΔ−Σ変調器の伝達特
性は以下に示す（１）式で表される。
後、局部量子化器と呼ぶ）において発生する量子化雑音
Ｑを微分し、それによって量子化雑音が抑圧される低域
において少ないビット数で所望のダイナミックレンジを
得るものである。そして、入力をＸ、出力をＹ、局部量
子化器の雑音をＱとすると次のΔ−Σ変調器の伝達特
性は以下に示す（１）式で表される。
Ｙ＝Ｘ＋（１−Z-1） ・Ｑ ………（１） （１）式で示されるΔ−Σ変調器実現方法は様々であ
るが、ここでは最終出力が（１）式となるものをすべて
Δ−Σ変調器という。なお、（１）式における（１−Z
-1） は微分特性を示すものであって、また、局部量子
化器は、直線量子化特性を持ち、2m値の量子化値を持つ
とするとこの2m値のｍビットにエンコードできる。
るが、ここでは最終出力が（１）式となるものをすべて
Δ−Σ変調器という。なお、（１）式における（１−Z
-1） は微分特性を示すものであって、また、局部量子
化器は、直線量子化特性を持ち、2m値の量子化値を持つ
とするとこの2m値のｍビットにエンコードできる。
ここで、局部量子化器の量子化ステップ幅をΔとし
て、量子化雑音は必ず±Δ/2の範囲に分布するという条
件のもとで考えると量子化雑音Ｑは±Δ/2の範囲に分布
する白色雑音とみなすことができ、そのパワー（量子化
雑音電力）はΔ2/12となる。そして、Δ−Σ変調器の動
作クロック（サンプリング周波数）をｓとすれば、上
記のパワーはs/2（ナイキスト周波数）までの帯域に
一様分布していると考えられるので、そのパワー密度は
Δ2/12・2/ｓである。一方、微分特性（１−Z-1）
の振幅特性は、 とおくと｜（１−Z-1） ｜＝２ ・sin （π／
ｓ）となり、微分された量子化雑音（１−Z-1） ・Ｑ
のスペクトルＮは、 となる。そして、この式で示されるスペクトルＮは第
12図に示すような曲線となる。なお、ここでの入力Ｘは
正弦波を仮定している。
て、量子化雑音は必ず±Δ/2の範囲に分布するという条
件のもとで考えると量子化雑音Ｑは±Δ/2の範囲に分布
する白色雑音とみなすことができ、そのパワー（量子化
雑音電力）はΔ2/12となる。そして、Δ−Σ変調器の動
作クロック（サンプリング周波数）をｓとすれば、上
記のパワーはs/2（ナイキスト周波数）までの帯域に
一様分布していると考えられるので、そのパワー密度は
Δ2/12・2/ｓである。一方、微分特性（１−Z-1）
の振幅特性は、 とおくと｜（１−Z-1） ｜＝２ ・sin （π／
ｓ）となり、微分された量子化雑音（１−Z-1） ・Ｑ
のスペクトルＮは、 となる。そして、この式で示されるスペクトルＮは第
12図に示すような曲線となる。なお、ここでの入力Ｘは
正弦波を仮定している。
次に、第９図〜第11図において２次のΔ−Σ変調器の
原理について説明する。
原理について説明する。
第９図における１個のAD変調器AD1（２次のΔ−Σ変
調器）の内部構成は、第11図に示すようにコンパレータ
（量子化器）Q1の前段に夫々接続された２つの積分器S
1、S2と、それらの積分器S1及びS2の夫々の入力に対し
てコンパレータQ1の出力から１ステップ遅れ要素Z-1及
びDA変換器を夫々介してフィードバックされたフィード
バックループによって構成されている。なお、コンパレ
ータQ1の出力にはディジタル出力（PDM波:Pulse Densit
y Modulation）のタイミングをとるためのＤフリップフ
ロップDFF1が接続されている。
調器）の内部構成は、第11図に示すようにコンパレータ
（量子化器）Q1の前段に夫々接続された２つの積分器S
1、S2と、それらの積分器S1及びS2の夫々の入力に対し
てコンパレータQ1の出力から１ステップ遅れ要素Z-1及
びDA変換器を夫々介してフィードバックされたフィード
バックループによって構成されている。なお、コンパレ
ータQ1の出力にはディジタル出力（PDM波:Pulse Densit
y Modulation）のタイミングをとるためのＤフリップフ
ロップDFF1が接続されている。
上記の構成は、上述した伝達関数の式（１）によって
Ｙ＝Ｘ＋（１−Z-1）２・Ｑと表せる。これは第11図に
示すように、コンパレータQ1の前段に２次の積分器（即
ち、２つの積分器S1、S2）を設けることによって、出力
に含まれる信号成分は入力信号（この場合には正弦波）
と等しくなり、しかも量子化雑音Ｑだけ２次差分の形と
なることを示している。
Ｙ＝Ｘ＋（１−Z-1）２・Ｑと表せる。これは第11図に
示すように、コンパレータQ1の前段に２次の積分器（即
ち、２つの積分器S1、S2）を設けることによって、出力
に含まれる信号成分は入力信号（この場合には正弦波）
と等しくなり、しかも量子化雑音Ｑだけ２次差分の形と
なることを示している。
そして、実際に第９図及び第11図において入力信号を
1KHz、−40dBの正弦波、サンプリング周波数ｓを例え
ば6MHzとして高性能のスペクトラムアナライザー等によ
って出力をみると第10図に示すような波形を観測するこ
とができる。また、第９図及び第11図に仮想線で示すよ
うに、一様分布の確率変数をいわゆるディザ（Dither:
一種の白色雑音）として量子化前に入力信号に重畳し、
そして、量子化後にその同じディザを引き去ることによ
り量子化雑音Ｑを入力信号と無相関な白色性の雑音に帰
着することができ、その際に上述と同様にして出力を観
測すると第10図の仮想線で示すような波形が得られる。
なお、上述したディザは大振幅のものを重畳減算するこ
とによって変換精度を向上することができ、また、バン
ドパスフィルタ等によって高周波数域（例えば120KHz〜
200KHz）に集中したディザ（この場合には、いわゆる有
色雑音と呼ばれるある特定周波数域に集中した雑音）を
入力信号に重畳することにより減算を行わなくても低周
波数領域では、ディザを重畳減算したのと同様の効果が
得られる（山崎、“広帯域音響信号の量子化への大振幅
ディザの適用”音響学会誌39（７）、452−462（198
3）、西鳥羽、大谷、阿蘇谷、山崎、伊藤、“大振幅デ
ィザと高速標本化によるAD変換精度の向上”電音研資EA
82−72（1983）、参照）。
1KHz、−40dBの正弦波、サンプリング周波数ｓを例え
ば6MHzとして高性能のスペクトラムアナライザー等によ
って出力をみると第10図に示すような波形を観測するこ
とができる。また、第９図及び第11図に仮想線で示すよ
うに、一様分布の確率変数をいわゆるディザ（Dither:
一種の白色雑音）として量子化前に入力信号に重畳し、
そして、量子化後にその同じディザを引き去ることによ
り量子化雑音Ｑを入力信号と無相関な白色性の雑音に帰
着することができ、その際に上述と同様にして出力を観
測すると第10図の仮想線で示すような波形が得られる。
なお、上述したディザは大振幅のものを重畳減算するこ
とによって変換精度を向上することができ、また、バン
ドパスフィルタ等によって高周波数域（例えば120KHz〜
200KHz）に集中したディザ（この場合には、いわゆる有
色雑音と呼ばれるある特定周波数域に集中した雑音）を
入力信号に重畳することにより減算を行わなくても低周
波数領域では、ディザを重畳減算したのと同様の効果が
得られる（山崎、“広帯域音響信号の量子化への大振幅
ディザの適用”音響学会誌39（７）、452−462（198
3）、西鳥羽、大谷、阿蘇谷、山崎、伊藤、“大振幅デ
ィザと高速標本化によるAD変換精度の向上”電音研資EA
82−72（1983）、参照）。
従って、上述のようにしても第10図に示すように、低
周波数域において広帯域にわたって十分なダイナミック
レンジ（フルスケール正弦波に対するS/N:即ち、ダイナ
ミックレンジDRと量子化ビット数ｍとの関係は一般にDR
＝6.02m＋1.76（dB）で表される。）を確保していると
はいえない。
周波数域において広帯域にわたって十分なダイナミック
レンジ（フルスケール正弦波に対するS/N:即ち、ダイナ
ミックレンジDRと量子化ビット数ｍとの関係は一般にDR
＝6.02m＋1.76（dB）で表される。）を確保していると
はいえない。
そして、また、一般にΔ−Σ変調器の次数を上げると
量子化雑音の分布は高域に集中するが、３次以上のΔ−
Σ変調はその内部回路が不安定となる。
量子化雑音の分布は高域に集中するが、３次以上のΔ−
Σ変調はその内部回路が不安定となる。
ハ．発明の目的 本発明の目的は、広周波数帯域にわたって十分なダイ
ナミックレンジを確保できる信頼性の高い信号変換装置
を提供することにある。
ナミックレンジを確保できる信頼性の高い信号変換装置
を提供することにある。
ニ．発明の構成 即ち、本発明は、互いに並列接続され、かつ共通の入
力信号に対して同一周波数および同一位相のサンプリン
グ信号に基づいてΔ−Σ変調方式のAD変換またはDA変換
を行う複数の信号変換器と、それぞれ無相関に確率変数
を利用して二値信号からなるディザを生成し、生成した
前記ディザを前記複数の信号変換器内の量子化器にそれ
ぞれ注入する複数のディザ発生器と、前記複数の信号変
換器の出力を加算する加算器とを有する信号変換装置に
係るものである。
力信号に対して同一周波数および同一位相のサンプリン
グ信号に基づいてΔ−Σ変調方式のAD変換またはDA変換
を行う複数の信号変換器と、それぞれ無相関に確率変数
を利用して二値信号からなるディザを生成し、生成した
前記ディザを前記複数の信号変換器内の量子化器にそれ
ぞれ注入する複数のディザ発生器と、前記複数の信号変
換器の出力を加算する加算器とを有する信号変換装置に
係るものである。
ホ．実施例 以下、本発明の実施例を説明する。
第１図〜第５図は本発明をAD変換装置に適用した例で
ある。
ある。
第１図に示すように、上述した第10図及び第12図の例
においてディザ発生器D1を設けたAD変換器（２次のΔ−
Σ変調器）AD1が入力と出力との間に複数個夫々並列に
接続されている。即ち、AD変換器内の量子化器に夫々異
なったディザD1、D2………Dnが夫々接続されたAD変換器
AD1、AD2………ADnが夫々入力と出力との間に接続さ
れ、それらのAD変換器の出力には夫々、Ｄフリップフロ
ップDFF1が夫々接続されてさらにそれらの各出力が加算
されるように構成されている。
においてディザ発生器D1を設けたAD変換器（２次のΔ−
Σ変調器）AD1が入力と出力との間に複数個夫々並列に
接続されている。即ち、AD変換器内の量子化器に夫々異
なったディザD1、D2………Dnが夫々接続されたAD変換器
AD1、AD2………ADnが夫々入力と出力との間に接続さ
れ、それらのAD変換器の出力には夫々、Ｄフリップフロ
ップDFF1が夫々接続されてさらにそれらの各出力が加算
されるように構成されている。
第３図はAD変換器AD1の内部構成を示すものであっ
て、上述した第10図及び第12図の例と同様にバンドパス
フィルタBPF（後述の第5A図に示す。）等を用いて例え
ば120KHz〜200KHzの帯域に集中したディザ発生器D1が量
子化器（コンパレータ）に接続されている。また、第４
図は第３図の更に詳細な回路図である。即ち、積分器S1
及びS2は、夫々抵抗R1、コンデンサC1及びオペアンプOP
1と抵抗R2、コンデンサC2及びオペアンプOP2とで構成さ
れ、量子化器Q1は、オペアンプOP3、抵抗R11及びR12、
コンデンサC7及びC8で構成され、さらに１ステップ遅れ
要素Z-1はＤフリップフロップで構成されている。ま
た、DA変換器DAは抵抗R3、R4、可変抵抗R5及びコンデン
サC3と抵抗R7、R9、可変抵抗R8及びコンデンサC4とで夫
々構成されている。そして、ディザ発生器D1の出力は、
抵抗R12を介してオペアンプOP3の＋端子に接続されてい
る。
て、上述した第10図及び第12図の例と同様にバンドパス
フィルタBPF（後述の第5A図に示す。）等を用いて例え
ば120KHz〜200KHzの帯域に集中したディザ発生器D1が量
子化器（コンパレータ）に接続されている。また、第４
図は第３図の更に詳細な回路図である。即ち、積分器S1
及びS2は、夫々抵抗R1、コンデンサC1及びオペアンプOP
1と抵抗R2、コンデンサC2及びオペアンプOP2とで構成さ
れ、量子化器Q1は、オペアンプOP3、抵抗R11及びR12、
コンデンサC7及びC8で構成され、さらに１ステップ遅れ
要素Z-1はＤフリップフロップで構成されている。ま
た、DA変換器DAは抵抗R3、R4、可変抵抗R5及びコンデン
サC3と抵抗R7、R9、可変抵抗R8及びコンデンサC4とで夫
々構成されている。そして、ディザ発生器D1の出力は、
抵抗R12を介してオペアンプOP3の＋端子に接続されてい
る。
なお、DA変換器DAにおいて可変抵抗R5及びR8は夫々負
の電源電圧（−Vcc）に接続されている。また、コンデ
ンサC5、C6、水晶発振子X1、抵抗R10、インバータI1及
びI2で構成されるクロック発生器G1の出力１（サンプ
リング周波数ｓ）がＤフリップフロップDFF1及びDFF2
のCK端子とディザ発生器D1の入力に夫々接続されてい
る。
の電源電圧（−Vcc）に接続されている。また、コンデ
ンサC5、C6、水晶発振子X1、抵抗R10、インバータI1及
びI2で構成されるクロック発生器G1の出力１（サンプ
リング周波数ｓ）がＤフリップフロップDFF1及びDFF2
のCK端子とディザ発生器D1の入力に夫々接続されてい
る。
次に、第４図における動作について説明すると、入力
されたアナログ信号（この例では正弦波）は、積分器S1
と積分器S2を通過したあとコンパレータQ1でディジタル
信号に交換される。そして、このディジタル信号は、出
力されると共にＤフリップフロップDFF2を通って１サン
プル遅延されたのち、２つの積分器S1、S2の入力に帰還
される。こうして構成されるAD変換器AD1を第１図のよ
うに並列にｎ個並べてディジタル的に加算する。そし
て、その結果を、要求されるサンプリング周波数となる
ようにデータの間引きを行って出力する。通常、AD1の
後（ＤフリップフロップDFF1の出力）に接続されるFIR
（Finite Impulse Respons）形のデシメーションフィル
タにより所望の標本化周波数の複数ビット数（この例で
は１ビット）のディジタル信号を得ている。
されたアナログ信号（この例では正弦波）は、積分器S1
と積分器S2を通過したあとコンパレータQ1でディジタル
信号に交換される。そして、このディジタル信号は、出
力されると共にＤフリップフロップDFF2を通って１サン
プル遅延されたのち、２つの積分器S1、S2の入力に帰還
される。こうして構成されるAD変換器AD1を第１図のよ
うに並列にｎ個並べてディジタル的に加算する。そし
て、その結果を、要求されるサンプリング周波数となる
ようにデータの間引きを行って出力する。通常、AD1の
後（ＤフリップフロップDFF1の出力）に接続されるFIR
（Finite Impulse Respons）形のデシメーションフィル
タにより所望の標本化周波数の複数ビット数（この例で
は１ビット）のディジタル信号を得ている。
第5A図は第１図及び第３図におけるディザ発生器D1の
回路構成を示すものである。即ち、ディザD1は、いわゆ
るＭ系列信号と呼ばれる０か１をとる２値信号で、周期
性を持つ疑似ランダム信号（pseudo−random signal）
の一種である。そして、この信号は近似的に白色雑音
（White noise）とみなすことができる。そして、この
信号は特性がよくわかっていて、発生に再現性があって
その発生方法も簡単なものである。
回路構成を示すものである。即ち、ディザD1は、いわゆ
るＭ系列信号と呼ばれる０か１をとる２値信号で、周期
性を持つ疑似ランダム信号（pseudo−random signal）
の一種である。そして、この信号は近似的に白色雑音
（White noise）とみなすことができる。そして、この
信号は特性がよくわかっていて、発生に再現性があって
その発生方法も簡単なものである。
第5A図に示すように、直列に接続されたＤフリップフ
ロップH1、H2………H33の33個からなるシフトレジスタ3
3段に排他的論理和EXOR1を用いるフィードバック回路を
付加したもので構成されている。なお、図におけるバン
ドパスフィルタBPFは、上述したように、ディザ出力を
例えば120KHz〜200KHzの帯域に集中させるためのもので
ある（即ち、バンドパスフィルタBPFによって上述した
有色雑音となる。）。また、上記したＤフリップフロッ
プの個数及びディザ出力の取り出し位置は、夫々適切な
値をディザ出力として出力するように設定される。
ロップH1、H2………H33の33個からなるシフトレジスタ3
3段に排他的論理和EXOR1を用いるフィードバック回路を
付加したもので構成されている。なお、図におけるバン
ドパスフィルタBPFは、上述したように、ディザ出力を
例えば120KHz〜200KHzの帯域に集中させるためのもので
ある（即ち、バンドパスフィルタBPFによって上述した
有色雑音となる。）。また、上記したＤフリップフロッ
プの個数及びディザ出力の取り出し位置は、夫々適切な
値をディザ出力として出力するように設定される。
第5B図及び第5C図について、説明容易のためＤフリッ
プフロップH1、H2、H3からなる３段のシフトレジスタを
用いてディザ発生器D1の動作について説明する。即ち、
第5C図に示すように、夫々のＤフリップフロップH1、H
2、H3の出力Q1、Q2、Q3の初期値を“111"とするとそれ
らの信号は23−１＝７を１周期とする周期性を持った出
力となる（一般に2n−１の周期性をもつ、ｎはＤフリッ
プフロップの数）。
プフロップH1、H2、H3からなる３段のシフトレジスタを
用いてディザ発生器D1の動作について説明する。即ち、
第5C図に示すように、夫々のＤフリップフロップH1、H
2、H3の出力Q1、Q2、Q3の初期値を“111"とするとそれ
らの信号は23−１＝７を１周期とする周期性を持った出
力となる（一般に2n−１の周期性をもつ、ｎはＤフリッ
プフロップの数）。
以上に説明したように、本例によるAD変換装置にれ
ば、並列接続された複数のAD変換器AD1、AD2………ADn
に共通の入力信号（例えばレコードプレーヤ、アナログ
テープ、マイクロホン等からのアナログ入力信号）が入
力されて量子化された後に、上記複数のAD変換器AD1、A
D2………ADnの各出力信号が加算されるように構成さ
れ、上記複数のAD変換器AD1、AD2………ADn内の各量子
化器Q1………Qn（但し、Q2………Qnは図示省略）に夫々
に無相関な確率変数を利用して発生させた雑音（この例
では上記したいわゆる有色雑音）を夫々注入するディザ
発生器D1、D2………Dnを有しているので、上述した量子
化雑音Ｑが効果的に平均化（白色化）できる。そして、
実際に夫々異なったディザ発生器が接続された256個のA
D変換器を並列に接続した場合、第２図に示すようなス
ペクトル分布が得られ、従来の第11図に比べて広周波数
帯域にわたって100dB以上のダイナミックレンジが確保
できていることがわかる。なお、第２図は、現在使用さ
れている例えば高性能のスペクトラムアナライザー（ヒ
ューレットパッカード株式会社製3850）を用いた結果で
あり、その測定器では性能上の限界があるためこれ以上
の実測は行えないが実際には120dB程度のダイナミック
レンジを確保できると考えられる。
ば、並列接続された複数のAD変換器AD1、AD2………ADn
に共通の入力信号（例えばレコードプレーヤ、アナログ
テープ、マイクロホン等からのアナログ入力信号）が入
力されて量子化された後に、上記複数のAD変換器AD1、A
D2………ADnの各出力信号が加算されるように構成さ
れ、上記複数のAD変換器AD1、AD2………ADn内の各量子
化器Q1………Qn（但し、Q2………Qnは図示省略）に夫々
に無相関な確率変数を利用して発生させた雑音（この例
では上記したいわゆる有色雑音）を夫々注入するディザ
発生器D1、D2………Dnを有しているので、上述した量子
化雑音Ｑが効果的に平均化（白色化）できる。そして、
実際に夫々異なったディザ発生器が接続された256個のA
D変換器を並列に接続した場合、第２図に示すようなス
ペクトル分布が得られ、従来の第11図に比べて広周波数
帯域にわたって100dB以上のダイナミックレンジが確保
できていることがわかる。なお、第２図は、現在使用さ
れている例えば高性能のスペクトラムアナライザー（ヒ
ューレットパッカード株式会社製3850）を用いた結果で
あり、その測定器では性能上の限界があるためこれ以上
の実測は行えないが実際には120dB程度のダイナミック
レンジを確保できると考えられる。
従って、雑音等の非常に少ない信頼性の高いディジタ
ル出力として例えばDTA（Digital Audio Tape）等へ出
力してデータを記録できる。また、上述した各回路構成
は比較的簡単な構成を得意とするディジタルIC化技術を
使って同一チップ上に多数のこの種の変換器を構成し並
列接続することにより容易に高精度のAD変換装置が構成
できる。
ル出力として例えばDTA（Digital Audio Tape）等へ出
力してデータを記録できる。また、上述した各回路構成
は比較的簡単な構成を得意とするディジタルIC化技術を
使って同一チップ上に多数のこの種の変換器を構成し並
列接続することにより容易に高精度のAD変換装置が構成
できる。
第６図は本発明の他の例を示すものであって、上述の
第１図の例において各AD1、AD2………ADnにおけるディ
ザ発生器D1、D2………Dnを取り外した回路構成になって
いる。即ち、この場合にも上述と同様に量子化雑音Ｑを
平均化（白色化）することができ（この例の場合には、
夫々のAD変換器自体の内部回路のバラツキによって量子
化雑音Ｑを平均化できる。）ダイナミックレンジを確保
できる。
第１図の例において各AD1、AD2………ADnにおけるディ
ザ発生器D1、D2………Dnを取り外した回路構成になって
いる。即ち、この場合にも上述と同様に量子化雑音Ｑを
平均化（白色化）することができ（この例の場合には、
夫々のAD変換器自体の内部回路のバラツキによって量子
化雑音Ｑを平均化できる。）ダイナミックレンジを確保
できる。
第７図及び第８図は本発明の更に他の例を示すもので
あって、本発明をDA変換装置に適用した例である。即
ち、基本的な構成は上述の第１図〜第５図の例と略同様
の構成であるので説明を省略するが、その他の異なる構
成は、夫々のDA変換器DA1、DA2………DAnの出力にＤフ
リップフロップDFF1が接続されていないことと、出力の
加算器の後段にローパスフィルタLPFを接続しているこ
とである。
あって、本発明をDA変換装置に適用した例である。即
ち、基本的な構成は上述の第１図〜第５図の例と略同様
の構成であるので説明を省略するが、その他の異なる構
成は、夫々のDA変換器DA1、DA2………DAnの出力にＤフ
リップフロップDFF1が接続されていないことと、出力の
加算器の後段にローパスフィルタLPFを接続しているこ
とである。
第８図に示すように、第７図における夫々のDA変換器
DA1、DA2………DAmはいわゆる２次のノイズシェーピン
グと呼ばれるシステムで構成されていて（但し、第８図
においては１個のDA変換器DA1の内部構成について示し
てあるが、他のDA2………DAmについても同様の構成とな
っている。）、上述の例と同様に１ビット量子化器にデ
ィザ発生器DI1が接続されている。なお、上記した２次
のノイズシェーピングについては例えば上述したラジオ
技術、SEP.1987における39ページ〜41ページにおいて詳
細に説明してあるので、ここでは詳細については説明を
省略する。
DA1、DA2………DAmはいわゆる２次のノイズシェーピン
グと呼ばれるシステムで構成されていて（但し、第８図
においては１個のDA変換器DA1の内部構成について示し
てあるが、他のDA2………DAmについても同様の構成とな
っている。）、上述の例と同様に１ビット量子化器にデ
ィザ発生器DI1が接続されている。なお、上記した２次
のノイズシェーピングについては例えば上述したラジオ
技術、SEP.1987における39ページ〜41ページにおいて詳
細に説明してあるので、ここでは詳細については説明を
省略する。
次に、第８図について簡単に説明すると、この場合、
入力信号は、ｎビットの（ｎは正の整数）ディジタル化
されたディジタル信号であり、例えば16ビットのサンプ
リングデータである。入力されたデータはＭ倍（Ｍは正
の整数、例えば128倍）の速度で１ビット量子化器で量
子化される。そして、１ビットのデータは出力されると
共に量子化器の入力との差を量子化雑音として出力して
２つの遅延回路Z-1と２つの乗算器を夫々通って、ディ
ジタル的に入力に帰還される。また、量子化前に上述の
例と同様にバンドパスフィルタBPFにより高域に集中し
たディザを加算することによって量子化雑音Ｑを白色化
する。
入力信号は、ｎビットの（ｎは正の整数）ディジタル化
されたディジタル信号であり、例えば16ビットのサンプ
リングデータである。入力されたデータはＭ倍（Ｍは正
の整数、例えば128倍）の速度で１ビット量子化器で量
子化される。そして、１ビットのデータは出力されると
共に量子化器の入力との差を量子化雑音として出力して
２つの遅延回路Z-1と２つの乗算器を夫々通って、ディ
ジタル的に入力に帰還される。また、量子化前に上述の
例と同様にバンドパスフィルタBPFにより高域に集中し
たディザを加算することによって量子化雑音Ｑを白色化
する。
従って、以上に説明したように、本例によるDA変換装
置によれば、第７図に示すように並列接続された複数の
DA変換器DA1、DA2………DAmに共通の入力信号〔例えばC
D（Compact Disk）プレーヤーやDAT（Digital Audio Ta
pe）等からのディジタル入力信号〕が入力されて量子化
された後に、上記複数のDA変換器DA1、DA2………DAmの
各出力信号が加算されるように構成され、上記複数のDA
変換器DA1、DA2………DAm内の各量子化器（各１ビット
量子化器）に夫々に無相関な確率変数を利用して発生さ
せた雑音（上述の例と同様のいわゆる有色雑音）を夫々
注入するディザ発生器DI1、DI2………DImを有している
ので、上述の例と同様に量子化雑音Ｑを効果的に平均化
（白色化）でき、広周波数帯域にわたってダイナミック
レンジを十分に確保できる。その結果、再現性の非常に
優れた信頼性の高いアナログ出力として例えばスピーカ
等へ出力することができる。
置によれば、第７図に示すように並列接続された複数の
DA変換器DA1、DA2………DAmに共通の入力信号〔例えばC
D（Compact Disk）プレーヤーやDAT（Digital Audio Ta
pe）等からのディジタル入力信号〕が入力されて量子化
された後に、上記複数のDA変換器DA1、DA2………DAmの
各出力信号が加算されるように構成され、上記複数のDA
変換器DA1、DA2………DAm内の各量子化器（各１ビット
量子化器）に夫々に無相関な確率変数を利用して発生さ
せた雑音（上述の例と同様のいわゆる有色雑音）を夫々
注入するディザ発生器DI1、DI2………DImを有している
ので、上述の例と同様に量子化雑音Ｑを効果的に平均化
（白色化）でき、広周波数帯域にわたってダイナミック
レンジを十分に確保できる。その結果、再現性の非常に
優れた信頼性の高いアナログ出力として例えばスピーカ
等へ出力することができる。
また、本例におけるDA変換装置についても、上述した
第６図の例におけるような構成が可能であり、その際に
も上述と同様の利点がある。
第６図の例におけるような構成が可能であり、その際に
も上述と同様の利点がある。
また、上述の例と同様に比較的簡単な構成の回路を数
多く作ることを得意とするディジタルIC化技術を使って
同一チップ上に多数のこの種の変換器を構成して並列接
続することにより、容易に高精度のDA変換装置が構成で
きるという特長をもっている。
多く作ることを得意とするディジタルIC化技術を使って
同一チップ上に多数のこの種の変換器を構成して並列接
続することにより、容易に高精度のDA変換装置が構成で
きるという特長をもっている。
ここで、例えば上述した第１図〜第５図におけるAD変
換装置の例と第７図及び第８図に示したDA変換装置の例
とを１つのシステムとして構成した場合には、第１図に
おけるAD変換装置の出力をデシメーションフィルタ等に
よって16ビットのディジタル出力としてDAT等に記録
し、その後にその記録された16ビットのディジタルデー
タを第７図のDA変換装置によって再生したアナログ出力
としてスピーカ等に出力する。そして、上述したように
して本発明をシステムとして構成することによって雑音
等の非常に少ない信頼性の高いシステムを構成できて好
都合となる。
換装置の例と第７図及び第８図に示したDA変換装置の例
とを１つのシステムとして構成した場合には、第１図に
おけるAD変換装置の出力をデシメーションフィルタ等に
よって16ビットのディジタル出力としてDAT等に記録
し、その後にその記録された16ビットのディジタルデー
タを第７図のDA変換装置によって再生したアナログ出力
としてスピーカ等に出力する。そして、上述したように
して本発明をシステムとして構成することによって雑音
等の非常に少ない信頼性の高いシステムを構成できて好
都合となる。
以上、本発明を実施例について説明したが、上述の例
は本発明の技術的思想に基づいて更に変形可能である。
は本発明の技術的思想に基づいて更に変形可能である。
例えば上述したAD（DA）変換器及びディザ発生器の数
は適宜であってよく、その数は多ければ多い程よい。ま
た、上述した例はΔ−Σ変調方式に本発明を適用した
が、その他にも例えば逐次変換形等の適宜のものに適用
できる。
は適宜であってよく、その数は多ければ多い程よい。ま
た、上述した例はΔ−Σ変調方式に本発明を適用した
が、その他にも例えば逐次変換形等の適宜のものに適用
できる。
また、上述の例では、各ディザ発生器として、その各
出力にバンドパスフィルタBPF等を接続することにより
特定の周波数帯域にのみ集中させた雑音（有色雑音）を
用いているが、各出力にバンドパスフィルタBPF等のな
い通常のディザ発生器を用いてもよく、その場合には上
述したように夫々に加えたディザ（白色雑音）を後に減
算すればよい。
出力にバンドパスフィルタBPF等を接続することにより
特定の周波数帯域にのみ集中させた雑音（有色雑音）を
用いているが、各出力にバンドパスフィルタBPF等のな
い通常のディザ発生器を用いてもよく、その場合には上
述したように夫々に加えたディザ（白色雑音）を後に減
算すればよい。
また、サンプリング周波数ｓも適切な値であってよ
く、量子化器のビット数や量子化のステップ幅Δ等も種
々変形してよい。
く、量子化器のビット数や量子化のステップ幅Δ等も種
々変形してよい。
ヘ．発明の作用効果 上記したように、本発明の信号変換装置によれば、同
一周波数および同一位相のサンプリング信号にしたがっ
てΔ−Σ変調方式のAD変換またはDA変換を行う複数の信
号変換器を互いに並列接続して、それら複数の信号変換
器に共通の入力信号を入力するとともに、それら複数の
信号変換器内の量子化器にはそれぞれに割り当てられた
ディザ発生器よりそれぞれ無相関に確率変数を利用して
発生させた二値信号からなるディザを注入して、それら
複数の信号変換器の出力を加算器で加算したものを変換
後の信号として出力するようにしたので、量子化雑音等
を効果的に平均化して広い周波数帯域にわたって十分な
ダイナミックレンジを確保することが可能であり、信頼
性の高いAD変換またはDA変換を行うことができる。
一周波数および同一位相のサンプリング信号にしたがっ
てΔ−Σ変調方式のAD変換またはDA変換を行う複数の信
号変換器を互いに並列接続して、それら複数の信号変換
器に共通の入力信号を入力するとともに、それら複数の
信号変換器内の量子化器にはそれぞれに割り当てられた
ディザ発生器よりそれぞれ無相関に確率変数を利用して
発生させた二値信号からなるディザを注入して、それら
複数の信号変換器の出力を加算器で加算したものを変換
後の信号として出力するようにしたので、量子化雑音等
を効果的に平均化して広い周波数帯域にわたって十分な
ダイナミックレンジを確保することが可能であり、信頼
性の高いAD変換またはDA変換を行うことができる。
第１図〜第８図は本発明の実施例を示すものであって、 第１図は本発明をAD変換装置（即ち、夫々異なったディ
ザ発生器が夫々接続されたｎ個のAD変換器を並列に接続
したAD変換装置）に適用した例を示す概略ブロック図、 第２図は第１図において実際に256個のAD変換器を並列
に接続した場合の出力のスペクトル強度−周波数特性を
示す図、 第３図は第１図における夫々のAD変換器の内部構成を示
すブロック図、 第４図は第３図の具体的な一例を示す回路図、 第5A図は各ディザ発生器の具体的な一例を示す回路図、 第5B図は３段のシフトレジスタによってディザ発生器の
動作を説明するための図、 第5C図は第5B図の動作を説明する真理値表、 第６図は本発明の他の例を示すブロック図、 第７図は本発明をDA変換装置に適用した例を示す概略ブ
ロック図、 第８図は第７図における夫々のDA変換器の内部構成を示
す概略ブロック図、 第９図〜第12図は従来例を示すものであって、 第９図は従来のAD変換装置を示す概略ブロック図、 第10図は第９図の例における出力のスペクトル強度−周
波数特性を示す図、 第11図は第９図におけるAD変換装置の内部構成を示す概
略ブロック図、 第12図は次のΔ−Σ変調方式におけるスペクトル強度
−周波数特性を示す図である。 なお、図面に示す符号において、 AD1、AD2……ADn……AD変換器 DA1、DA2……DAm……DA変換器 Q1……量子化器 D1、D2……Dn、DI1、DI2……DIm……ディザ発生器 S1、S2……積分器 DFF1、DFF2、H1、H2……H33……Ｄフリップフロップ である。
ザ発生器が夫々接続されたｎ個のAD変換器を並列に接続
したAD変換装置）に適用した例を示す概略ブロック図、 第２図は第１図において実際に256個のAD変換器を並列
に接続した場合の出力のスペクトル強度−周波数特性を
示す図、 第３図は第１図における夫々のAD変換器の内部構成を示
すブロック図、 第４図は第３図の具体的な一例を示す回路図、 第5A図は各ディザ発生器の具体的な一例を示す回路図、 第5B図は３段のシフトレジスタによってディザ発生器の
動作を説明するための図、 第5C図は第5B図の動作を説明する真理値表、 第６図は本発明の他の例を示すブロック図、 第７図は本発明をDA変換装置に適用した例を示す概略ブ
ロック図、 第８図は第７図における夫々のDA変換器の内部構成を示
す概略ブロック図、 第９図〜第12図は従来例を示すものであって、 第９図は従来のAD変換装置を示す概略ブロック図、 第10図は第９図の例における出力のスペクトル強度−周
波数特性を示す図、 第11図は第９図におけるAD変換装置の内部構成を示す概
略ブロック図、 第12図は次のΔ−Σ変調方式におけるスペクトル強度
−周波数特性を示す図である。 なお、図面に示す符号において、 AD1、AD2……ADn……AD変換器 DA1、DA2……DAm……DA変換器 Q1……量子化器 D1、D2……Dn、DI1、DI2……DIm……ディザ発生器 S1、S2……積分器 DFF1、DFF2、H1、H2……H33……Ｄフリップフロップ である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−316522（ＪＰ，Ａ) 特開 昭63−67824（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/04
Claims (1)
- 【請求項１】互いに並列接続され、かつ共通の入力信号
に対して同一周波数および同一位相のサンプリング信号
に基づいてΔ−Σ変調方式のAD変換またはDA変換を行う
複数の信号変換器と、 それぞれ無相関に確率変数を利用して二値信号からなる
ディザを生成し、生成した前記ディザを前記複数の信号
変換器内の量子化器にそれぞれ注入する複数のディザ発
生器と、 前記複数の信号変換器の出力を加算する加算器と を有する信号変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061389A JP3012887B2 (ja) | 1989-03-13 | 1989-03-13 | 信号変換装置 |
| US07/493,035 US5073777A (en) | 1989-03-13 | 1990-03-12 | Plural delta-sigma converters operating in parallel with independent dither generators |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061389A JP3012887B2 (ja) | 1989-03-13 | 1989-03-13 | 信号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02239726A JPH02239726A (ja) | 1990-09-21 |
| JP3012887B2 true JP3012887B2 (ja) | 2000-02-28 |
Family
ID=13169762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1061389A Expired - Fee Related JP3012887B2 (ja) | 1989-03-13 | 1989-03-13 | 信号変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5073777A (ja) |
| JP (1) | JP3012887B2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150120A (en) * | 1991-01-03 | 1992-09-22 | Harris Corp. | Multiplexed sigma-delta A/D converter |
| FI88980C (fi) * | 1991-01-09 | 1993-07-26 | Nokia Mobile Phones Ltd | Sigma-delta-modulator foer d/a-omvandlare |
| DE69120924T2 (de) * | 1991-01-15 | 1997-01-30 | Ibm | Sigma-Delta Wandler |
| JP2547902B2 (ja) * | 1991-03-29 | 1996-10-30 | 株式会社東芝 | シグマデルタ型ｄ／ａ変換器システム |
| US5144308A (en) * | 1991-05-21 | 1992-09-01 | At&T Bell Laboratories | Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither |
| US5196852A (en) * | 1992-02-21 | 1993-03-23 | California Institute Of Technology | Analog-to-digital converter using parallel ΔΣ modulators |
| JPH05304475A (ja) * | 1992-04-10 | 1993-11-16 | Nec Corp | ノイズシェイパ |
| JP3104108B2 (ja) * | 1992-09-07 | 2000-10-30 | ソニー株式会社 | アナログ／デジタルコンバータ |
| US5408233A (en) * | 1993-07-29 | 1995-04-18 | Motorola, Inc. | Noise source for an analog-to-digital converter |
| DE69427726T2 (de) * | 1993-09-10 | 2002-05-08 | Sony Corp., Tokio/Tokyo | Quantisierungsgerät |
| US5416481A (en) * | 1993-09-24 | 1995-05-16 | Advanced Micro Devices, Inc. | Analog-to-digital converter with multi-level dither current input |
| US5471209A (en) * | 1994-03-03 | 1995-11-28 | Echelon Corporation | Sigma-delta converter having a digital logic gate core |
| CH689471A5 (de) * | 1994-05-05 | 1999-04-30 | Landis & Gyr Tech Innovat | Anordnung zum Summieren von Produkten zweier gleichen oder unterschiedlichen Signale. |
| JP3334419B2 (ja) * | 1995-04-20 | 2002-10-15 | ソニー株式会社 | ノイズ低減方法及びノイズ低減装置 |
| US5745061A (en) * | 1995-07-28 | 1998-04-28 | Lucent Technologies Inc. | Method of improving the stability of a sigma-delta modulator employing dither |
| EP0792024B1 (en) * | 1996-02-23 | 2002-09-18 | STMicroelectronics S.r.l. | Introduction of a whitener signal in a sigma delta modulator in the/a conversion of digital audio signals |
| SE509408C2 (sv) * | 1997-05-27 | 1999-01-25 | Ericsson Telefon Ab L M | Anordning och förfarande för reducering av periodiskt brus i en sigma-delta modulator |
| US6075820A (en) * | 1997-05-28 | 2000-06-13 | Lucent Technologies Inc. | Sampling receiver with multi-branch sigma-delta modulators and digital channel mismatch correction |
| US5905453A (en) * | 1997-08-04 | 1999-05-18 | Motorola, Inc. | Dithered sigma delta modulator having programmable full scale range adjustment |
| US6172629B1 (en) | 1998-02-19 | 2001-01-09 | Lucent Technologies Inc. | Multistage analog-to-digital converter employing dither |
| US6173003B1 (en) | 1998-03-26 | 2001-01-09 | Visteon Global Technologies, Inc. | Dither noise source with notched frequency spectrum |
| US6433723B1 (en) * | 1998-07-30 | 2002-08-13 | Siemens Power Transmission & Distribution, Inc. | Analog-to-digital conversion with reduced error |
| JP4547064B2 (ja) | 1999-03-24 | 2010-09-22 | 株式会社アドバンテスト | Ａ／ｄ変換装置およびキャリブレーション装置 |
| AUPQ122699A0 (en) * | 1999-06-25 | 1999-07-22 | Lake Dsp Pty Limited | Sigma delta modulator with buried data |
| IT1313392B1 (it) * | 1999-07-19 | 2002-07-23 | St Microelectronics Srl | Convertitore ea analogico/digitalte con dither adattativo. |
| US6469792B1 (en) * | 2000-03-01 | 2002-10-22 | Raytheon Company | Method for processing the output of a fiber optic gyroscope to reduce the effects of vibration therefrom |
| US6404364B1 (en) | 2000-08-24 | 2002-06-11 | Agere Systems Guardian Corp. | Multistage converter employing digital dither |
| US6441759B1 (en) * | 2000-08-30 | 2002-08-27 | Hrl Laboratories, Llc | Multi-bit ΔΣ modulator having linear output |
| US6614373B1 (en) * | 2000-11-29 | 2003-09-02 | Raytheon Company | Method and system for sampling a signal using analog-to-digital converters |
| US6441767B1 (en) | 2000-11-29 | 2002-08-27 | Raytheon Company | Method and system for adjusting a threshold control in an analog-to-digital converter |
| US6456215B1 (en) | 2000-11-29 | 2002-09-24 | Raytheon Company | Method and system for quantizing an input signal |
| JP4649777B2 (ja) * | 2001-02-09 | 2011-03-16 | ソニー株式会社 | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 |
| US6426714B1 (en) * | 2001-06-26 | 2002-07-30 | Nokia Corporation | Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator |
| DE10142191C2 (de) | 2001-08-29 | 2003-08-28 | Infineon Technologies Ag | SD-ADC mit digitaler Dithersignalverarbeitung |
| US6683550B2 (en) * | 2001-12-14 | 2004-01-27 | Teradyne, Inc. | High precision, high-speed signal capture |
| US6653959B1 (en) * | 2002-05-22 | 2003-11-25 | Massachusetts Institute Of Technology | High dynamic range analog-to-digital converter having parallel equalizers |
| US6696999B2 (en) * | 2002-07-16 | 2004-02-24 | Raytheon Company | Sigma delta modulator |
| US6809669B1 (en) | 2004-01-13 | 2004-10-26 | Northrop Grumman Corporation | Selective noise generator |
| US7224305B2 (en) * | 2004-06-08 | 2007-05-29 | Telefonaktiebolaget L M Ericsson (Publ) | Analog-to-digital modulation |
| US6980145B1 (en) * | 2004-07-30 | 2005-12-27 | Broadcom Corporation | System and method for noise cancellation in a signal processing circuit |
| KR100716737B1 (ko) * | 2005-08-20 | 2007-05-14 | 삼성전자주식회사 | 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법 |
| JP4549264B2 (ja) * | 2005-09-05 | 2010-09-22 | シャープ株式会社 | デルタシグマ変調回路及びそれを備えたスイッチングアンプ |
| JP4562624B2 (ja) * | 2005-09-12 | 2010-10-13 | 三洋電機株式会社 | デルタシグマ変調回路 |
| US7554471B2 (en) * | 2006-11-01 | 2009-06-30 | Northrop Grumman Corporation | System and method for improving linearity of a DAC |
| JP4791505B2 (ja) * | 2008-04-24 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | Δς型ａ／ｄ変換器 |
| JP5358829B2 (ja) * | 2009-10-28 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | Δς型ａ／ｄ変換器 |
| US8471741B2 (en) * | 2011-11-14 | 2013-06-25 | Analog Devices, Inc. | Method and device for reducing inter-channel coupling in interleaved and multi-channel ADCs |
| US9479865B2 (en) | 2014-03-31 | 2016-10-25 | Analog Devices Global | Transducer amplification circuit |
| DE102017124818B4 (de) * | 2017-10-24 | 2022-12-22 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Signalumformung |
| US10298256B1 (en) * | 2017-11-21 | 2019-05-21 | Raytheon Company | Analog to digital conversion using differential dither |
| JP2021016028A (ja) * | 2019-07-10 | 2021-02-12 | オムロン株式会社 | Ａｄ変換装置、ａｄ変換方法および信号処理装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3999129A (en) * | 1975-04-16 | 1976-12-21 | Rolm Corporation | Method and apparatus for error reduction in digital information transmission systems |
| US4187466A (en) * | 1978-01-16 | 1980-02-05 | Rolm Corporation | Signal injection technique |
| JPS62140518A (ja) * | 1985-12-13 | 1987-06-24 | Advantest Corp | Ａｄ変換装置 |
| JPS6367824A (ja) * | 1986-09-09 | 1988-03-26 | Teac Co | アナログ・ディジタル変換装置 |
| JPS63316522A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | Ａ／ｄ変換装置 |
| US4926180A (en) * | 1988-03-25 | 1990-05-15 | Trustees Of Columbia University In The City Of New York | Analog to digital conversion using correlated quantization and collective optimization |
| DE3876979D1 (de) * | 1988-03-31 | 1993-02-04 | Itt Ind Gmbh Deutsche | Schaltungsanordnung zur mittelwertbildung bei der pulsdichte-d/a- oder -a/d-umsetzung. |
| US4926178A (en) * | 1988-07-13 | 1990-05-15 | Analog Devices, Inc. | Delta modulator with integrator having positive feedback |
-
1989
- 1989-03-13 JP JP1061389A patent/JP3012887B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-12 US US07/493,035 patent/US5073777A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5073777A (en) | 1991-12-17 |
| JPH02239726A (ja) | 1990-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3012887B2 (ja) | 信号変換装置 | |
| JP3112605B2 (ja) | Ｄ／ａ変換回路 | |
| EP1157494B1 (en) | Frequency-shaped pseudo-random chopper stabilization circuit and method for delta-sigma modulator | |
| JP3375967B2 (ja) | ディジタル論理ゲートコアを有するシグマ−デルタ変換器 | |
| Dufort et al. | On-chip analog signal generation for mixed-signal built-in self-test | |
| US7443324B1 (en) | Apparatus and method for dithering a sigma-delta modulator | |
| JPH0715340A (ja) | 改善されたトーン除去機能を有するシグマ・デルタ変調器およびその方法 | |
| WO2007009126A2 (en) | Oversampling analog-to-digital converter and method with reduced chopping residue noise | |
| JPH02214224A (ja) | ディジタル・アナログ変換器 | |
| JP3371681B2 (ja) | 信号処理装置 | |
| JP2005510110A (ja) | シグマデルタ変調 | |
| JP4514881B2 (ja) | データ変換器におけるノイズ減衰回路および方法 | |
| JP3465455B2 (ja) | 信号伝送装置 | |
| JP2002314425A (ja) | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 | |
| Okamoto et al. | A stable high-order delta-sigma modulator with an FIR spectrum distributor | |
| JP2004032095A (ja) | パルス幅変調器 | |
| Patil et al. | Digital processing of signals produced by voltage-controlled-oscillator-based continuous-time ADCs | |
| KR100419984B1 (ko) | 디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치 | |
| JP3290873B2 (ja) | １ビットｄ／ａ変換器およびｄ／ａ変換器 | |
| JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 | |
| JP3420134B2 (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| JP3438018B2 (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 | |
| JP3553431B2 (ja) | シングルビットδς変調信号の演算回路 | |
| JP3870575B2 (ja) | デルタシグマ変調装置及び方法、並びにディジタル信号処理装置 | |
| JPH04150416A (ja) | ディジタル・アナログ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |