FI88980C - Sigma-delta-modulator foer d/a-omvandlare - Google Patents
Sigma-delta-modulator foer d/a-omvandlare Download PDFInfo
- Publication number
- FI88980C FI88980C FI910116A FI910116A FI88980C FI 88980 C FI88980 C FI 88980C FI 910116 A FI910116 A FI 910116A FI 910116 A FI910116 A FI 910116A FI 88980 C FI88980 C FI 88980C
- Authority
- FI
- Finland
- Prior art keywords
- integration
- bit
- delta modulator
- signal
- sigma
- Prior art date
Links
- 230000010354 integration Effects 0.000 claims description 42
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 102000003712 Complement factor B Human genes 0.000 description 2
- 108090000056 Complement factor B Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
- H03M7/3008—Compensating for, or preventing of, undesired influence of physical parameters by averaging out the errors, e.g. using dither
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
- H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1 88980
Sigma-delta-modulaattori D/A-muunninta varten
Keksinnön kohteena on digitaalinen sigma-delta-mo-dulaattori D/A-muunninta varten, joka modulaattori käsit-5 tää yhden integrointiasteen tai useita integrointiasteita kaskadiin kytkettynä sekä takaisinkytkentävälineet viimeisen integrointiasteen ulostulosignaalin etumerkin takai-sinkytkemiseksi yhden kellojakson verran viivästettynä ja ennalta määrätyllä skaalauskertoimella kerrottuna jokai-10 selle integrointiasteelle.
Digitaalisessa signaalinkäsittelyssä tarvitaan muuntimet, jotka muuntavat ympäröivän analogisen maailman signaalit digitaaliseen muotoon ja digitaalisesta muodosta takaisin analogiseksi, ts. analogia-digitaali (A/D)- ja 15 digitaali-analogia (D/A)- muuntimet. Ylinäytteistettyjä muuntimia käytetään monissa (esim. audio-) sovellutuksissa suorituskykyä parantamaan. Erityisen huomion ylinäytteis-tetyistä muuntimista ovat viime aikoina saavuttaneet ns. Sigma-delta-muuntimet, jotka mahdollistavat edullisen to-20 teutusteknologian. Sigma-delta-muuntimia kuvataan esim.
artikkelissa "Oversampled A/D and D/A Converters for VLSI System Integration", T. Ritoniemi, V. Eerola, T. Karema and H. Tenhunen, Proc. IEEE ASIC Seminar and Exhibit, Sep. 1990, P8-7.1.-P8.7.12.
:: 25 Sigma-delta-D/A-muunnin muodostuu kolmesta eri loh- ·:·· kosta: interpolointisuodatin, kohinamuokkain eli digitaa- linen sigma-delta-modulaattori ja rekonstruointisuodatin. Interpolointisuodattimessa signaalia edustavien näytteiden .·. : lukumäärää kasvatetaan digitaalisen suodatuksen avulla.
,···’ 30 Sigma-delta-modulaattorissa sisääntulevia näytteitä liki- arvoistetaan yhden bitin avulla. Rekonstruointisuodatti-messa tehdään yhden bitin D/A-muunnos sekä suodatetaan analogiasuodattimellä näin muodostetusta analogiasignaa-lista signaalikaistan ulkopuoliset taajuuskomponentit 35 (esim. muuntimen kvantisointikohina) pois.
2 88980
Digitaalisessa sigma-delta-modulaattorissa on yksi tai useampi integrointiaste kaskadiin kytkettynä. Viimeisen integrointiasteen ulostulon etumerkki summataan yhden näytteen verran viivästettynä ja sopivalla skaalauskertoi-5 mella kerrottuna kunkin integrointiasteen sisääntulosig-naaliin. Skaalauskertoimet valitaan siten, että modulaattori on stabiili. Sigma-delta-modulaattorin asteluku määräytyy integrointiasteiden lukumäärästä. Astelukua kasvattamalla voidaan parantaa muuntimen tarkkuutta samalla in-10 terpolointisuhteella.
Tunnettuihin Sigma-delta-modulaattoreihin liittyy kuitenkin se ongelma, että modulaattorin spektri ei ole toivotun kaltainen kaikissa tilanteissa vaan modulaattorin ulostuloon kehitettävä bittijono alkaa helposti toistaa 15 samaa bittikuviota, jolloin syntyy ei-toivottuja taajuus-komponetteja eli rajavärähtelyä.
Samankaltainen ilmiö tunnetaan myös tavallisessa digitaalisessa suodattimessa nolla-arvoisella sisääntulolla pyöristys- tai katkaisukohinan aiheuttamana (Discrete-20 Time Signal Processing, A.V. Oppenheimer and R.W. Schafer,
Prentice Hall, 1989). Sigma-delta-modulaattori on kuitenkin vahvasti epälineaarinen järjestelmä, jossa takaisinkytkentä muodostetaan ulostulosignaalin etumerkin perusteella ja ensimmäiselle integrointiasteelle takaisinkytketty arvo on ' 25 aina suurempi kuin sisääntulosignaalin arvo. Sigma-delta-modulaattori käyttäytyy siten täysin eri tavalla kuin tavallinen digitaalinen suodatin, joka on lineaarinen järjestelmä. Sigma-delta-modulaattorissa rajavärähtelyä voidaankin havaita kaikilla sisääntuloarvoilla.
30 Rajavärähtely tunnetaan myös ensimmäisen asteen sigma-delta-A/D-muuntimen modulaattorissa ("Analog to Digital Conversion Using Sigma-Delta Modulation and Digital Signal Processing", J.R. Fox and J.G. Garrison, Conference on Advanced Research in VLSI M.I.T., 1982, p. 101-112), 35 jossa ongelma on ratkaistu summaamalla ainoan integrointi- 3 88980 asteen analogiseen sisääntulosignaaliin ns. värinäsignaa-11, jonka taajuus on signaalikaistan ulkopuolella. Näin lisätty värinäsignaali aiheuttaa sen, että sisääntulo on aina aktiivinen, jolloin ei-toivottuja taajuuksia ei synny 5 pienillä sisääntuloarvoilla. Värinäsignaali suodattuu de-simointisuodattimessa, koska sen taajuus on signaalikaistan ulkopuolella. Lisäksi molemmat summattavat signaalit ovat analogisia, joten summaus on yksinkertaista toteuttaa.
10 Sigma-delta-D/A-muuntimessa kaikki signaalit ovat monibittisiä digitaalisia signaaleja, minkä vuoksi tietyn taajuisen värinäsignaalin summaaminen sisääntulosignaaliin täytyisi suorittaa monibittisten digitaalisten signaalien summauksena. Tähän tarvittava monibittinen summain rajoit-15 taisi modulaattorin toimintataajuutta, lisäisi tehonkulu tusta ja vaatisi paljon tilaa piisubstraatilla, kun modulaattori toteutetaan integroidulle piirille.
Keksinnön päämääränä on aikaansaada sigma-delta-modulaattori, jolla voidaan välttää haitalliset rajaväräh-20 telyt ylinäytteistetyssä sigma-delta-D/A-muuntimessa ilman sisääntuloon summattua monibittistä värinäsignaalia.
Tämä saavutetaan johdannossa esitetyn tyyppisellä sigma-delta-modulaattorilla, jolle on keksinnön mukaisesti tunnusomaista, että modulaattori käsittää välineet ainakin 25 vähiten merkitsevän bitin tilan muuttamiseksi satunnaisesti ainakin yhden integrointiasteen sisääntulosignaalissa.
Keksinnön mukainen värinäsignaali, joka on kohinaa, summaa satunnaisesti integraattoriasteen sisääntulosignaaliin integrointiasteen vähiten merkitsevän bitin suuruisen : 30 positiivisen luvun, minkä vaikutuksesta vältetään saman bittikuvion toistuminen sigma-delta-modulaattorin ulostulon bittijonossa ja sitä kautta rajavärähtely. Värinäsignaalin lisääminen keksinnön mukaisella tavalla ei aiheuta ongelmia sigma-delta-modulaattorille, koska integrointias-35 teen bittimäärä on niin suuri, että vähiten merkitsevän 4 88980 bitin (LSB) suuruinen kohina ei näy modulaattorin ulostulossa. Värinäsignaalin sununaamasta kohinasta tulee signaalin taajuuskaistalle vain interpolointisuhteella jaettu teho, joka peittyy modulaattorin oman kvantisointikohinan 5 alle.
Kun kohinan summaus tehdään vain integrointiasteen vähiten merkitsevään bittiin tai vähiten merkitseviin hitteihin, voidaan toteutuksessa välttää monibittisen summai-men lisääminen integrointiasteeseen, minkä seurauksena 10 sigma-delta-modulaattorin toimintataajuus saadaan suurem maksi ja modulaattorin tehonkulutus ja piisubstraatilla tarvitsema pinta-ala pienemmäksi kuin sovellettaessa suoraan A/D-muuntimen modulaattorissa käytettyä värinäsignaa-lia ja menetelmää. Keksinnön mukainen värinäsignaalin li-15 sääminen voidaan yksinkertaisimmillaan toteuttaa jättämäl lä edelliseltä integrointiasteelta tulevan digitaalisen signaalin vähiten merkitsevä bitti kytkemättä integrointi-asteelle ja kytkemällä sen tilalle yksibittinen värinäsig-naali. Vaihtoehtoisesti värinäsignaali voidaan kytkeä in-20 tegrointiasteen muistibittisisääntuloon. Kummassakaan ta pauksessa värinäsignaalin lisääminen ei siten vaadi muutoksia itse integrointiasteeseen.
Keksintöä selitetään seuraavassa yksityiskohtaisemmin suoritusesimerkin avulla viitaten oheiseen kuvioon, 25 joka esittää erään keksinnön mukaisen sigma-delta-modu-laattorin lohkokaavion.
Kuviossa esitetty digitaalinen sigma-delta-modu-laattori käsittää kaskadiin kytkettynä neljä monibittistä integrointiastetta 1, 2, 3 ja 4 sekä summainelimet 5, 6, 30 7, ja 8. Modulaattori sisältää takaisinkytkennän, joka summaa viimeisen integrointiasteen 4 ulostulon etumerkin eli eniten merkitsevän bitin yhden kellojakson tai näytteen verran viivästettynä ja sopivilla skaalauskertoimilla kerrottuna jokaisen integrointiasteen sisääntulosignaa-35 liin. Takaisinkytkentäsignaali 16 kerrotaan 5 88980 kertojaelimessä skaalauskertoimella A ja summataan sitten summainelimessä 5 modulaattorin sisääntulosignaaliin. Vastaavasti summainelin 6 summaa kertojaelimen 10 skaalauskertoimella B kertoman takaisinkytkentäsignaalin 16 ensim-5 mäisen integraattoriasteen 1 ulostulosignaaliin, summainelin 7 summaa kertojaelimen 11 skaalauskertoimella C kertoman takaisinkytkentäsignaalin 16 toisen integraattoriasteen 2 ulostulosignaaliin, ja summainelin 8 summaa kertojaelimen 12 skaalauskertoimella D kerrotun takaisinkytken-10 täsignaalin 16 kolmannen integraattoriasteen 3 ulostulosignaaliin. Sisääntulosignaali IN sekä kaikki integrointi-asteiden 1, 2, 3 ja 4 väliset signaalit ovat monibittisiä digitaalisia signaaleja. Bittimäärä vaihtelee integraatto-riasteesta toiseen: integraattoriaste 1 on 24-bittinen, 15 integraattoriaste 2 on 20-bittinen, integraattoriaste 3 on 16-bittinen ja integraattoriaste 4 on 12-bittinen. Kaikkia kuviossa esitettyjä lohkoja ohjataan synkronoidusti samalla kellosignaalilla. Stabiilin toiminnan saavuttamiseksi on keksinnön ensisijaisessa suoritusmuodossa käytetty 20 skaalauskertoimien suhdetta A:B:C:D=1:4:16:32.
Edellä esitetyn tyyppinen sigma-delta-modulaattorin toiminta ja rakenne ovat alan ammattimiesten hyvin tuntemia ja modulaattorin eri toiminnalliset lohkot voidaan toteuttaa hyvin monella tavalla. Esimerkiksi summainelinten 25 5, 6, 7 ja 8 oheisessa kuviossa edustamat summaustoiminnot voivat käytännössä sisältyä niitä vastaaviin integrointi-asteisiin. Kertojaelinten 9, 10, 11 ja 12 edustamat kerto-laskutoiminnot voidaan käytännössä toteuttaa esimerkiksi kertomalla vastaavan integrointiasteen ulostulo jollakin 30 kahden potenssilla, jolloin ennen eniten merkitsevää etu-merkkibittiä oleva bitti siirtyy seuraavan integrointiasteen sisääntulossa alaspäin (seuraavan vähemmän merkitsevän bitin paikalle). Tällaiset eri toimintojen erilaiset toteutukset eivät kuitenkaan vaikuta varsinaisen keksin-35 töön, vaan keksintöä voidaan soveltaa minkä tahansa tyyp- 6 88980 piseen digitaaliseen sigma-delta-modulaattoriin.
Uusi piirre keksinnön mukaisessa sigma-delta-modu-laattorissa on, että ainakin yhdessä integrointiasteessa ainakin vähiten merkitsevän vapaan bitin tilaa muutetaan 5 satunnaisesti. Tämä voidaan toteuttaa esimerkiksi summaa-malla kyseisen integrointiasteen sisääntulosignaalin ainakin vähiten merkitsevään bittiin värinäsignaali, joka on oleellisesti kohinaa. Tätä varten on kuvion mukaisessa modulaattorissa summainelimen 6 ja toisen integraattorias-10 teen 2 sisääntulon väliin sijoitettu summainelin 15 satunnaislukugeneraattorin 13 syöttämän pseudosatunnaisen väri-näsignaalin 14 summaamiseksi integraattoriasteen 2 sisääntulosignaalin vähiten merkitsevään vapaaseen bittiin. Värinäsignaali 14 voi olla satunnaislukugeneraattorin 13 ke-15 hittämän satunnaisluvun mikä tahansa bitti. Näin satun naislukugeneraattori 13 ja summainelin 15 summaavat satunnaisesti toisen integrointiasteen 2 sisääntulosignaaliin sen vähiten merkitsevän bitin suuruisen positiivisen luvun, mikä estää rajavärähtelyn syntymisen modulaattoris-20 sa.
Vaihtoehtoisesti voidaan summaimen 15 toteuttama summausfunktio toteuttaa kytkemällä yhden tai useamman integrointiasteen sisääntulossa edelliseltä integrointias-teelta syötettävän digitaalisen signaalin ainakin vähiten 25 merkitsevän bitin tilalle värinäsignaali 14.
Vielä eräänä vaihtoehtona voidaan summaimen 15 suorittama summausfunktio toteuttaa kytkemällä värinäsignaali 14 yhden tai useamman integrointiasteen muistibittisisään-tuloon.
30 Muutenkin kuvio ja siihen liittyvä selitys on tar koitettu vain havainnollistamaan keksintöä. Yksityiskohdiltaan keksinnön mukainen sigma-delta-modulaattori voi vaihdella oheisten patenttivaatimusten puitteissa.
Claims (7)
1. Digitaalinen sigma-delta-modulaattori D/A-muun-ninta varten, joka sigma-delta-modulaattori käsittää yhden 5 integrointiasteen tai integrointiasteita (1,2,3,4) kaska- diin kytkettynä sekä takaisinkytkentävälineet (5-12) viimeisen integrointiasteen (4) ulostulosignaalin etumerkin takaislnkytkemiseksi yhden kellojakson verran viivästettynä ja ennalta määrätyllä skaalauskertoimella kerrottuna 10 jokaiselle integrointiasteelle (1,2,3,4), tunnettu siitä, että modulaattori käsittää välineet (13,15) ainakin vähiten merkitsevän bitin tilan muuttamiseksi satunnaisesti ainakin yhden integrointiasteen (2) sisääntulosignaa-lissa.
2. Patenttivaatimuksen 1 mukainen digitaalinen sig ma-delta-modulaattori, tunnettu siitä, että yhdessä tai useammassa integrointiasteessa (2) ainakin vähiten merkitsevään vapaaseen bittiin summataan värinäsignaali (14), joka on oleellisesti kohinaa.
3. Patenttivaatimuksen 1 tai 2 mukainen digitaali nen sigma-delta-modulaattori, tunnettu siitä, että yhden tai useamman integrointiasteen (2) sisääntulossa edelliseltä integrointiasteelta syötettävän digitaalisen signaalin ainakin vähiten merkitsevän bitin tilalle on 25 kytketty värinäsignaali, joka on oleellisesti kohinaa.
4. Patenttivaatimuksen 1 tai 2 mukainen digitaalinen sigma-delta-modulaattori, tunnettu siitä, että yhden tai useamman integrointiasteen muistibittisisääntu-loon on kytketty värinäsignaali, joka on oleellisesti ko- 30 hinaa.
5. Jonkin edellisen patenttivaatimuksen mukainen digitaalinen sigma-delta-modulaattori, tunnettu siitä, että mainittu värinäsignaali on yksibittinen pseu-dosatunnainen signaali.
6. Jonkin edellisen patenttivaatimuksen mukainen β 88980 digitaalinen sigma-delta-modulaattori, tunnettu siitä, että se käsittää satunnaislukugeneraattorin (13), jonka kehittämän satunnaisluvun yksi bitti muodostaa mainitun värinäsignaalin (14).
7. Jonkin edellisen patenttivaatimuksen mukainen digitaalinen sigma-delta-modulaattori, tunnettu siitä, että se käsittää neljä integrointiastetta, ja että ensimmäisen, toisen, kolmannen ja neljännen integrointias-teen skaalauskertoimien suhde on 1:4:16:32. 10 [ 9 88980
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI910116A FI88980C (fi) | 1991-01-09 | 1991-01-09 | Sigma-delta-modulator foer d/a-omvandlare |
| DE69212337T DE69212337T2 (de) | 1991-01-09 | 1992-01-06 | Sigma-Delta-Modulator für einen Digital/Analog-Umsetzer mit Wackelsignal |
| EP92300063A EP0494738B1 (en) | 1991-01-09 | 1992-01-06 | A sigma-delta modulator for a D/A converter with dither signal |
| US07/818,522 US5191331A (en) | 1991-01-09 | 1992-01-09 | Sigma-delta modulator for a D/A converter with pseudorandom jitter signal insertion |
| JP04002017A JP3130105B2 (ja) | 1991-01-09 | 1992-01-09 | Ｄ／ａ変換器用シグマ・デルタ変調器 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI910116 | 1991-01-09 | ||
| FI910116A FI88980C (fi) | 1991-01-09 | 1991-01-09 | Sigma-delta-modulator foer d/a-omvandlare |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI910116A0 FI910116A0 (fi) | 1991-01-09 |
| FI910116A FI910116A (fi) | 1992-07-10 |
| FI88980B FI88980B (fi) | 1993-04-15 |
| FI88980C true FI88980C (fi) | 1993-07-26 |
Family
ID=8531713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI910116A FI88980C (fi) | 1991-01-09 | 1991-01-09 | Sigma-delta-modulator foer d/a-omvandlare |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5191331A (fi) |
| EP (1) | EP0494738B1 (fi) |
| JP (1) | JP3130105B2 (fi) |
| DE (1) | DE69212337T2 (fi) |
| FI (1) | FI88980C (fi) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508647A (en) * | 1992-06-19 | 1996-04-16 | Nec Corporation | Noise shaper for preventing noise in low frequency band |
| US5305004A (en) * | 1992-09-29 | 1994-04-19 | Texas Instruments Incorporated | Digital to analog converter for sigma delta modulator |
| FI96649C (fi) * | 1994-06-07 | 1996-07-25 | Fincitec Oy | Ylinäytteistetty korkeamman asteluvun modulaattori |
| FI98020C (fi) * | 1995-06-06 | 1997-03-25 | Nokia Mobile Phones Ltd | Digitaalisen signaalin modulointimenetelmä ja modulaattori |
| FI101027B (fi) * | 1996-01-05 | 1998-03-31 | Nokia Mobile Phones Ltd | Multipleksoitu signaalimuunnos |
| JPH09266447A (ja) * | 1996-03-28 | 1997-10-07 | Sony Corp | 語長変換装置及びデータ処理装置 |
| GB2314707B (en) * | 1996-06-25 | 2000-01-19 | Racal Res Ltd | Sigma-delta analogue-to-digital conversion circuits |
| JP3593805B2 (ja) * | 1996-07-26 | 2004-11-24 | ソニー株式会社 | 特殊効果処理装置 |
| US6034855A (en) * | 1997-05-30 | 2000-03-07 | Lucent Technologies Inc. | Method and apparatus for attenuation of, and damage protection from, high energy electromagnetic pulses |
| US5999114A (en) * | 1997-07-03 | 1999-12-07 | Lucent Technologies Inc. | Dithered digital gain scalar/summer |
| GB2330707B (en) | 1997-10-23 | 2001-10-24 | Nokia Mobile Phones Ltd | Digital to analogue converter |
| FI105428B (fi) | 1998-05-13 | 2000-08-15 | Nokia Mobile Phones Ltd | Menetelmä rinnakkais-A/D-muunnoksen virheen korjaamiseksi, korjain ja rinnakkais-A/D-muunnin |
| FI120124B (fi) | 1998-05-29 | 2009-06-30 | Nokia Corp | Menetelmä ja piiri signaalin näytteistämiseksi suurella näytteistystaajuudella |
| JP3795338B2 (ja) * | 2001-02-27 | 2006-07-12 | 旭化成マイクロシステム株式会社 | 全差動型サンプリング回路及びデルタシグマ型変調器 |
| ITMI20020459A1 (it) * | 2002-03-06 | 2003-09-08 | St Microelectronics Srl | Randomizzatore per convertirore di tipo sigms delta |
| US6993544B2 (en) | 2002-08-27 | 2006-01-31 | Broadcom Corporation | Limit-cycle oscillation suppression method, system, and computer program product |
| GB0514677D0 (en) * | 2005-07-18 | 2005-08-24 | Queen Mary & Westfield College | Sigma delta modulators |
| US7176821B1 (en) * | 2005-10-03 | 2007-02-13 | Texas Instruments Incorported | Reduced area digital sigma-delta modulator |
| JP6148537B2 (ja) * | 2013-05-29 | 2017-06-14 | 旭化成エレクトロニクス株式会社 | スイッチング電源回路 |
| US9356617B2 (en) * | 2014-03-18 | 2016-05-31 | Fairchild Semiconductor Corporation | Uniform distribution dithering in sigma-delta A/D converters |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE136554C (fi) * | ||||
| DD136554A2 (de) * | 1978-05-22 | 1979-07-11 | Hans Schulz | Schaltsystem fuer hybridrechner |
| US4528551A (en) * | 1979-11-28 | 1985-07-09 | International Telephone And Telegraph Corporation | Digital to analog converter employing sigma-delta modulation for use in telephone systems |
| US4811019A (en) * | 1986-05-30 | 1989-03-07 | Shure Brothers Incorporated, Inc. | Delta modulation encoding/decoding circuitry |
| EP0308982B1 (en) * | 1987-09-25 | 1995-09-06 | Nec Corporation | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals |
| US4827343A (en) * | 1987-10-02 | 1989-05-02 | North American Philips Consumer Elec. Corp. | Method and apparatus for reducing analog/digital converter requirements in picture-in-picture television circuits |
| US4857928A (en) * | 1988-01-28 | 1989-08-15 | Motorola, Inc. | Method and arrangement for a sigma delta converter for bandpass signals |
| US4901077A (en) * | 1988-04-18 | 1990-02-13 | Thomson Consumer Electronics, Inc. | Sigma-delta modulator for D-to-A converter |
| JP2647136B2 (ja) * | 1988-05-13 | 1997-08-27 | 株式会社東芝 | アナログ−デジタル変換回路 |
| JPH02134010A (ja) * | 1988-11-15 | 1990-05-23 | Sony Corp | 信号処理装置 |
| JP3012887B2 (ja) * | 1989-03-13 | 2000-02-28 | 日本テキサス・インスツルメンツ株式会社 | 信号変換装置 |
-
1991
- 1991-01-09 FI FI910116A patent/FI88980C/fi active
-
1992
- 1992-01-06 EP EP92300063A patent/EP0494738B1/en not_active Expired - Lifetime
- 1992-01-06 DE DE69212337T patent/DE69212337T2/de not_active Expired - Lifetime
- 1992-01-09 JP JP04002017A patent/JP3130105B2/ja not_active Expired - Fee Related
- 1992-01-09 US US07/818,522 patent/US5191331A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69212337T2 (de) | 1997-01-16 |
| EP0494738A3 (en) | 1992-08-19 |
| FI910116A0 (fi) | 1991-01-09 |
| JP3130105B2 (ja) | 2001-01-31 |
| US5191331A (en) | 1993-03-02 |
| EP0494738B1 (en) | 1996-07-24 |
| EP0494738A2 (en) | 1992-07-15 |
| FI910116A (fi) | 1992-07-10 |
| FI88980B (fi) | 1993-04-15 |
| DE69212337D1 (de) | 1996-08-29 |
| JPH04317224A (ja) | 1992-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI88980C (fi) | Sigma-delta-modulator foer d/a-omvandlare | |
| US7576671B2 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
| Uchimura et al. | Oversampling A-to-D and D-to-A converters with multistage noise shaping modulators | |
| US6317468B1 (en) | IF exciter for radio transmitter | |
| KR950010212B1 (ko) | 시그마-델타 변조기 | |
| EP0617516B1 (en) | Sigma-delta modulator with improved tone rejection and method therefor | |
| US5010347A (en) | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals | |
| US5684482A (en) | Spectral shaping of circuit errors in digital-to-analog converters | |
| FI107664B (fi) | Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa | |
| US7443324B1 (en) | Apparatus and method for dithering a sigma-delta modulator | |
| US7324030B2 (en) | Multiple stage delta sigma modulators | |
| US8144043B2 (en) | Shaping inter-symbol-interference in sigma delta converter | |
| US20050270201A1 (en) | Method for reducing dac resolution in multi-bit sigma delta analog-to digital converter (adc) | |
| EP1248374A2 (en) | Method and apparatus for providing signal dependent dither generator for Sigma-Delta modulator | |
| KR20010013111A (ko) | 시그마-델타 변조기에서 주기적 잡음을 감소하는 장치 및방법 | |
| JP2002076898A (ja) | ノイズシェーパ | |
| Lindfors et al. | Two-step quantization in multibit/spl Delta//spl Sigma/modulators | |
| Okamoto et al. | A stable high-order delta-sigma modulator with an FIR spectrum distributor | |
| US4924223A (en) | Digital code converter formed of a decreased number of circuit elements | |
| JP3362718B2 (ja) | マルチビット−デルタシグマａｄ変換器 | |
| Iwata et al. | An architecture of Delta-Sigma A-to-D converters using a voltage controlled oscillator as a multi-bit quantizer | |
| US7649481B2 (en) | Blue-noise-modulated sigma-delta analog-to-digital converter | |
| JPH09512413A (ja) | 量子化雑音を削減する方法および装置 | |
| Mahajan et al. | Analysis of delta sigma modulator | |
| Fitzgibbon et al. | Hardware reduction in delta-sigma digital-to-analog converters via bus-splitting |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB | Publication of examined application | ||
| PC | Transfer of assignment of patent |
Owner name: NOKIA MATKAPUHELIMET OY |