JP7065336B2 - 信号処理システム及び信号処理方法 - Google Patents

Description

本発明は、一般に信号処理システム及び信号処理方法に関し、特に、アナログ信号を処理する信号処理システム及び信号処理方法に関する。

特許文献１は、電力量、電圧、電流信号処理システムを開示する。

このシステムは、ＣＴ（current transformer）、ＰＴ（potential transformer）、電流差動増幅回路、電圧差動増幅回路、２つのＡ／Ｄ（analog-to-digital）変換器、演算回路、電力量演算部、及び実効値演算部を備えている。

ＣＴは、配線母線の１本に取り付けられる。ＰＴは、２本の配線母線の間に接続される。電流差動増幅回路は、ＣＴが検出した電流を増幅する。電圧差動増幅回路は、ＰＴが検出した電圧を増幅する。一方のＡ／Ｄ変換器は、増幅された検出電流をその値に比例したディジタル電流値に変換する。他方のＡ／Ｄ変換器は、増幅された検出電圧をその値に比例したディジタル電圧値に変換する。演算回路は、変換されたディジタル電流値とディジタル電圧値とを乗算し、得られた積を積分して電力量に比例した周波数のパルス列に変換する。

電力量演算部は、演算回路から出力された電力量パルスを積分し、積分値が所定値を超えたらその値を電力量として出力する。実効値演算部は、一方のＡ／Ｄ変換器から出力されたディジタル電流値を平均化して電流の実効値を算出し、他方のＡ／Ｄ変換器から出力されたディジタル電圧値を平均化して電圧の実効値を算出する。

特開平０８－２２６９４０号公報

特許文献１に記載のシステムでは、ＣＴの検出値を、対応する一つのＡ／Ｄ変換器でＡ／Ｄ変換し、ＰＴの検出値を、対応する別の一つのＡ／Ｄ変換器でＡ／Ｄ変換している。このため、各演算部（電力量演算部、及び実行値演算部）による演算結果が、Ａ／Ｄ変換器で生じるホワイトノイズの影響を受ける可能性が高かった。

本発明の目的は、ノイズの影響を低減することが可能な信号処理システム及び信号処理方法を提供することである。

本発明の一態様に係る信号処理システムは、複数のＡ／Ｄ変換部と、演算部と、を備える。前記複数のＡ／Ｄ変換部は、アナログ信号を同一のサンプリング周波数でそれぞれサンプリングし、それぞれ複数のデジタル値を生成する。前記演算部は、前記複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値を用いた演算を行う。前記複数のＡ／Ｄ変換部は、ダイナミックレンジが同じである。前記複数のＡ／Ｄ変換部は、前記アナログ信号を前記サンプリング周波数でサンプリングし、複数の第１デジタル値を生成する第１Ａ／Ｄ変換部と、前記アナログ信号を前記サンプリング周波数でサンプリングし、複数の第２デジタル値を生成する第２Ａ／Ｄ変換部と、を少なくとも含む。前記演算部は、前記複数の第１デジタル値のうちのある第１デジタル値と、前記複数の第２デジタル値のうちで、この第１デジタル値がサンプリングされたタイミングに対応する第２デジタル値と、の積を求める演算を行う。

本発明の一態様に係る信号処理方法は、複数のＡ／Ｄ変換部によって、アナログ信号を同一のサンプリング周波数でそれぞれサンプリングして、それぞれ複数のデジタル値を生成する。そして、前記複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値を用いた演算を行う。前記複数のＡ／Ｄ変換部は、ダイナミックレンジが同じである。前記複数のＡ／Ｄ変換部は、前記アナログ信号を前記サンプリング周波数でサンプリングし、複数の第１デジタル値を生成する第１Ａ／Ｄ変換部と、前記アナログ信号を前記サンプリング周波数でサンプリングし、複数の第２デジタル値を生成する第２Ａ／Ｄ変換部と、を少なくとも含む。前記複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値を用いた演算を行うことは、前記複数の第１デジタル値のうちのある第１デジタル値と、前記複数の第２デジタル値のうちで、この第１デジタル値がサンプリングされたタイミングに対応する第２デジタル値と、の積を求める演算を行うことを含む。

本発明は、ノイズの影響を低減することが可能な信号処理システム及び信号処理方法を提供することができるという効果がある。

図１は、本発明の実施形態に係る信号処理システム、及び電流センサ、電源、負荷を示す概略構成図である。 図２は、同上の信号処理システムの第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部の動作を説明するためのタイミングチャートである。 図３は、変形例１の信号処理システムの第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部の動作を説明するためのタイミングチャートである。 図４は、変形例２の信号処理システムの第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部の動作を説明するためのタイミングチャートである。 図５は、変形例３の信号処理システム、及び電圧センサ、電源、負荷を示す概略構成図である。 図６は、変形例４の信号処理システム、及び電流センサ、電圧センサ、電源、負荷を示す概略構成図である。

（１）実施形態
本実施形態の信号処理システム１００について、図１及び図２を参照して説明する。

本実施形態の信号処理システム１００は、センサ２００から出力される測定信号（アナログ信号）Ｓ１を処理する。本実施形態では、センサ２００は、導体３００を流れる電流Ｉ１に応じて測定信号Ｓ１を出力する電流センサ２１０である。導体３００は、例えば導線３０１である。電流センサ２１０は、本実施形態では電流センサ２１０である。

図１に示すように、カレントトランス（電流センサ２１０）は、貫通孔２１２０を有する円環状のコア２１１と、コア２１１に巻かれた導線により構成されるコイル２１２と、を備える。コア２１１の貫通孔２１２０には、導線３０１が通されている。導線３０１は、例えば商用の交流電源４００と負荷５００とに接続されている。導線３０１には、交流電源４００から周波数が５０Ｈｚ又は６０Ｈｚの正弦波交流電圧が供給されて、交流の電流Ｉ１が流れる。ここで、電流Ｉ１の電流値をＩ１０、コイル２１２の巻き数をｎとすると、コイル２１２には、電流値Ｉ１０を巻き数ｎで割った電流値Ｉ２０（Ｉ２０＝Ｉ１０／ｎ）の電流Ｉ２が流れる。すなわち、カレントトランス（電流センサ２１０）は、導体３００（導線３０１）を流れる電流Ｉ１に比例した電流Ｉ２を出力する。

図１に示すように、本実施形態の信号処理システム１００は、第１入力部１０と、第２入力部２０と、第１Ａ／Ｄ変換部３０と、第２Ａ／Ｄ変換部４０と、同期部５０と、演算部６０と、出力部７０と、を備える。信号処理システム１００は、ＣＰＵ（Central Processing Unit）及びメモリを有するコンピュータ（マイコン）を、主構成とする。信号処理システム１００は、例えば１つの基板上に各回路部品が搭載された、所謂ワンチップマイコンから構成される。信号処理システム１００では、コンピュータのメモリに記録されたプログラムをＣＰＵが実行することにより、第１Ａ／Ｄ変換部３０と、第２Ａ／Ｄ変換部４０と、同期部５０と、演算部６０との機能が実現される。ＣＰＵが実行するプログラムは、ここではコンピュータのメモリに予め記録されているが、メモリカード等の記録媒体に記録されて提供されてもよいし、電気通信回線を通じて提供されてもよい。

第１入力部１０及び第２入力部２０の各々は、本実施形態では、マイコンの入力ポートである。第１入力部１０及び第２入力部２０はそれぞれ、コイル２１２の両端に接続される一対の入力端子を備えている。コイル２１２の両端間には、抵抗Ｒ１が接続されている。第１入力部１０及び第２入力部２０は、電流センサ２１０からの電流Ｉ２を抵抗Ｒ１で電流電圧変換した電圧信号を、測定信号Ｓ１として受け取る。

第１Ａ／Ｄ変換部３０と第２Ａ／Ｄ変換部４０とは、アナログ信号（測定信号Ｓ１）を同一のサンプリング周波数でそれぞれサンプリングし、それぞれ複数のデジタル値を生成する。

第１Ａ／Ｄ変換部３０は、例えばサンプル＆ホールド回路（以下、Ｓ＆Ｈ回路と称する）３１と、比較回路３２と、を備える。

Ｓ＆Ｈ回路３１は、第１入力部１０に接続されている。Ｓ＆Ｈ回路３１は、所定のサンプリング周期Ｔｓ１（サンプリング周波数Ｆｓ１＝１／Ｔｓ１）で測定信号Ｓ１をサンプリングする。サンプリング周波数Ｆｓ１は、電流Ｉ２の周波数（本実施形態では、交流電源４００の電源周波数と等しい）とは異なる値に設定される。サンプリング周波数Ｆｓ１は、好ましくは測定信号Ｓ１の周波数よりも大きい値に設定され、本実施形態では２０００Ｈｚである。ただし、Ｓ＆Ｈ回路３１のサンプリング周波数Ｆｓ１は２０００Ｈｚに限られず、電流センサ２１０の計測対象である電流Ｉ１の所望の測定精度等に応じて、適宜設定されてもよい。

Ｓ＆Ｈ回路３１は、例えば、スイッチとコンデンサとの直列回路（第１直列回路）を備えている。第１直列回路は、第１入力部１０の一対の入力端子間（抵抗Ｒ１の両端間）に接続されている。図２に示すように、Ｓ＆Ｈ回路３１は、各サンプリング周期Ｔｓ１において、サンプル時間Ｔ１の間だけスイッチをオンすることでコンデンサを充電する。これにより、Ｓ＆Ｈ回路３１は、各サンプリング周期Ｔｓ１において、第１入力部１０の一対の入力端子間の電圧（抵抗Ｒ１の両端電圧）に相当する計測値を取得する。すなわち、Ｓ＆Ｈ回路３１は、各サンプリング周期Ｔｓ１において、計測対象である電流Ｉ１に比例した計測値（アナログ量）を取得する。なお、本実施形態では、サンプリング周期Ｔｓ１は、サンプリングの開始時点から、次のサンプリングの開始時点までの時間として規定される。また、図２の上段において、「ＯＮ」はＳ＆Ｈ回路３１のスイッチをオンしている状態（測定信号をサンプリングしている状態）を示し、「ＯＦＦ」はスイッチをオフしている状態（測定信号をサンプリングしていない状態）を示す。同様に、図２の下段において、「ＯＮ」はＳ＆Ｈ回路４１のスイッチをオンしている状態を示し、「ＯＦＦ」はスイッチをオフしている状態を示す。後述の図３，図４についても同様である。

比較回路３２は、例えば一以上のコンパレータを備える。比較回路３２は、例えば、各サンプリング周期Ｔｓ１においてＳ＆Ｈ回路３１で取得された計測値を、各コンパレータによって互いに異なる閾値とそれぞれ比較することで、計測値を量子化してデジタル値に変換する。これにより比較回路３２は、サンプリング周期Ｔｓ１毎に、電流Ｉ２の計測値に相当するデジタル値（第１デジタル値）を生成して、時系列に並んだ複数のデジタル値（複数の第１デジタル値）を生成する。以下では、第１デジタル値をＤ_１ｋ（ｋは自然数）で示す。

第１Ａ／Ｄ変換部３０は、第１デジタル値Ｄ_１ｋを逐次、演算部６０に出力する。

第２Ａ／Ｄ変換部４０は、第１Ａ／Ｄ変換部３０と同様に、Ｓ＆Ｈ回路４１と、比較回路４２と、を備える。

Ｓ＆Ｈ回路４１は、第２入力部２０に接続されている。Ｓ＆Ｈ回路４１は、所定のサンプリング周期Ｔｓ２（サンプリング周波数Ｆｓ２＝１／Ｔｓ２）で測定信号Ｓ１をサンプリングする。第１Ａ／Ｄ変換部３０のＳ＆Ｈ回路３１のサンプリング周期Ｔｓ１と、第２Ａ／Ｄ変換部４０のＳ＆Ｈ回路４１のサンプリング周期Ｔｓ２とは、等しい値（Ｔｓ１＝Ｔｓ２）に設定されている。

Ｓ＆Ｈ回路４１は例えば、Ｓ＆Ｈ回路３１と同様に、スイッチとコンデンサとの直列回路（第２直列回路）を備えている。第２直列回路は、第２入力部２０の一対の入力端子間（抵抗Ｒ１の両端間）に接続されている。図２に示すように、Ｓ＆Ｈ回路４１は、各サンプリング周期Ｔｓ２において、サンプル時間Ｔ２の間だけスイッチをオンすることでコンデンサを充電する。これにより、Ｓ＆Ｈ回路４１は、各サンプリング周期Ｔｓ２において、第２入力部２０の一対の入力端子間の電圧（抵抗Ｒ１の両端電圧）に相当する計測値を取得する。すなわち、Ｓ＆Ｈ回路４１は、各サンプリング周期Ｔｓ２において、計測対象である電流Ｉ１に比例した計測値（アナログ量）を取得する。

本実施形態では、図２に示すように、第１Ａ／Ｄ変換部３０のサンプル時間（Ｓ＆Ｈ回路３１のサンプル時間）Ｔ１と、第２Ａ／Ｄ変換部４０のサンプル時間（Ｓ＆Ｈ回路４１のサンプル時間）Ｔ２とは、同じに設定されている。また、第１Ａ／Ｄ変換部３０と第２Ａ／Ｄ変換部４０とは、同一のタイミングで測定信号Ｓ１をサンプリングする。より詳細には、第１Ａ／Ｄ変換部３０と第２Ａ／Ｄ変換部４０とは、互いに、サンプリングの開始時点及び終了時点がそれぞれ一致している。すなわち、第１Ａ／Ｄ変換部３０のＳ＆Ｈ回路３１と第２Ａ／Ｄ変換部４０のＳ＆Ｈ回路４１とは、同期している（サンプル時間が同じで、サンプリングのタイミングも同じである）。

比較回路４２は、比較回路３２と同様に、例えば、一以上のコンパレータを備える。比較回路４２は、例えば、各サンプリング周期Ｔｓ２においてＳ＆Ｈ回路４１で取得された計測値を、各コンパレータによって互いに異なる閾値とそれぞれ比較することで、計測値を量子化してデジタル値に変換する。これにより比較回路４２は、サンプリング周期Ｔｓ２毎に、電流Ｉ２の計測値に相当するデジタル値（第２デジタル値）を生成して、時系列に並んだ複数のデジタル値（複数の第２デジタル値）を生成する。以下では、第２デジタル値をＤ_２ｋ（ｋは自然数）で示す。

第２Ａ／Ｄ変換部４０は、第２デジタル値Ｄ_２ｋを逐次、演算部６０に出力する。

本実施形態では、第１Ａ／Ｄ変換部３０と第２Ａ／Ｄ変換部４０とは、ダイナミックレンジ及びゲインが、互いに等しく設定されている。

同期部５０は、第１Ａ／Ｄ変換部３０及び第２Ａ／Ｄ変換部４０に接続されている。同期部５０は、第１Ａ／Ｄ変換部３０及び第２Ａ／Ｄ変換部４０に、所定周波数の同期信号を出力する。同期信号の周波数（所定周波数）は、例えばサンプリング周波数Ｆｓ１（＝Ｆｓ２）と等しい値に設定される。第１Ａ／Ｄ変換部３０及び第２Ａ／Ｄ変換部４０は、同期部５０から受け取った同期信号に基づいて、それぞれ測定信号Ｓ１をサンプリングする。より詳細には、第１Ａ／Ｄ変換部３０及び第２Ａ／Ｄ変換部４０は、同期部５０から受け取った同期信号に基づいて、同一のタイミングでそれぞれ測定信号Ｓ１をサンプリングする。

演算部６０は、第１Ａ／Ｄ変換部３０から受け取った複数の第１デジタル値Ｄ_１ｋと、第２Ａ／Ｄ変換部４０から受け取った複数の第２デジタル値Ｄ_２ｋと、を用いて演算を行う。本実施形態の演算部６０は、複数の第１デジタル値Ｄ_１ｋと複数の第２デジタル値Ｄ_２ｋとを用いて、電流Ｉ１の実効値を求める。

演算部６０は、コイル２１２の巻き数ｎ、抵抗Ｒ１の電気抵抗値を記憶している。演算部６０は、コイル２１２の巻き数ｎ、及び抵抗Ｒ１の電気抵抗値を用いて、各第１デジタル値Ｄ_１ｋ（抵抗Ｒ１の両端電圧に相当する）に対応する、電流Ｉ１の電流値Ｉ_１ｋを求める。同様に、演算部６０は、コイル２１２の巻き数ｎ、及び抵抗Ｒ１の電気抵抗値を用いて、各第２デジタル値Ｄ_２ｋ（抵抗Ｒ１の両端電圧に相当する）に対応する、電流Ｉ１の電流値Ｉ_２ｋを求める。

そして演算部６０は、電流値Ｉ_１ｋと、この電流値Ｉ_１ｋに対応するタイミングの電流値Ｉ_２ｋと、の演算を行うことで、電流Ｉ１の実効値Ｉ_ｒｍｓを求める。すなわち、演算部６０は、第１デジタル値Ｄ_１ｋと、この第１デジタル値Ｄ_１ｋがサンプリングされたタイミングに対応する第２デジタル値Ｄ_２ｋと、の演算を行う（積を取る）ことで、電流Ｉ１の実効値Ｉ_ｒｍｓを求める。

具体的には、演算部６０は、下記式（１）に従って電流Ｉ１の実効値Ｉ_ｒｍｓを求める。

ここで、Ｎは自然数であって、Ｎとサンプリング周期Ｔｓとの積が、電流Ｉ２の周期よりも大きくなる値に、設定される。本実施形態では、Ｎは２０００であり、Ｎとサンプリング周期Ｔｓ（＝１／Ｆｓ＝１／２０００）との積は１［秒］である。

本実施形態の信号処理システム１００では、複数のＡ／Ｄ変換部（第１Ａ／Ｄ変換部３０及び第２Ａ／Ｄ変換部４０）で、一つの測定信号Ｓ１（アナログ信号）を同一のサンプリング周波数（Ｆｓ１＝Ｆｓ２）でサンプリングしている。そして、演算部６０は、一つのＡ／Ｄ変換部から出力されるデジタル値から電流の実効値を求めるのではなく、複数のＡ／Ｄ変換部（第１Ａ／Ｄ変換部３０及び第２Ａ／Ｄ変換部４０）から出力されるデジタル値同士の積を取って、電流Ｉ１の実効値Ｉ_ｒｍｓを求めている。信号処理システム１００は、この構成により、各Ａ／Ｄ変換部３０，４０に起因するノイズの影響を低減することが可能となる。

例えば、一つのＡ／Ｄ変換部から出力されるデジタル値Ｄ_ｋ（ｋは自然数）を用いて電流の実効値を求める比較例の信号処理システムの場合、下記式（２）に示すように、デジタル値Ｄ_ｋに対応する電流値Ｉ_ｋの二乗を求め、この二乗の総和をＮで除算した値の平方根を求めている。

したがって、電流値Ｉ_ｋの二乗の総和を求めるときに、デジタル値Ｄ_ｋに含まれているＡ／Ｄ変換部のホワイトノイズに起因する成分が、二乗されて積算されることになる。このため、式（２）の演算によって求めた電流の実効値は、Ａ／Ｄ変換部のホワイトノイズの影響を受ける可能性がある。

これに対し、本実施形態の信号処理システム１００では、異なるＡ／Ｄ変換部（第１Ａ／Ｄ変換部３０と第２Ａ／Ｄ変換部４０）で求めたデジタル値同士（第１デジタル値Ｄ_１ｋと第２デジタル値Ｄ_２ｋと）の積を求めている。異なるＡ／Ｄ変換部のホワイトノイズ同士は互いに相関がない（ランダムである）ため、異なるＡ／Ｄ変換部からのデジタル値同士の積の総和をとれば、ホワイトノイズに起因する成分は積算されて小さくなる。したがって、演算部６０による演算結果は、各Ａ／Ｄ変換部のホワイトノイズの影響を受けにくくなる。これにより、ノイズの影響を低減することが可能となる。

例えばサンプリング周波数２０００Ｈｚ、サンプリング数２０００で処理を行う場合、本実施形態の信号処理システム１００であれば、一つのＡ／Ｄ変換部を用いて式（２）の演算を行う信号処理システムのＳ／Ｎと比べて、４倍程度のＳ／Ｎが得られることが確認された。

出力部７０は、演算部６０に接続されている。出力部７０は、本実施形態では、マイコンの出力ポートである。出力部７０は、演算部６０で求めた電流Ｉ１の実効値Ｉ_ｒｍｓを、外部（外部装置）に出力する。

以上説明したように、本実施形態の信号処理システム１００は、一つのアナログ信号（測定信号Ｓ１）を、同一のサンプリング周期でそれぞれＡ／Ｄ変換する第１Ａ／Ｄ変換部３０と第２Ａ／Ｄ変換部４０とを備えている。そして、演算部６０は、第１Ａ／Ｄ変換部３０から出力される第１デジタル値Ｄ_１ｋと第２Ａ／Ｄ変換部４０から出力される第２デジタル値Ｄ_２ｋとを用いた演算を行って（第１デジタル値Ｄ_１ｋと第２デジタル値Ｄ_２ｋとの積を取って）、電流Ｉ１の実効値を求めている。これにより、一つのＡ／Ｄ変換部から出力されるデジタル値Ｄ_ｋを用いて電流の実効値を求める場合と比べて、Ａ／Ｄ変換部によるホワイトノイズの影響を低減することができる。すなわち、本実施形態の信号処理システム１００であれば、演算結果におけるノイズの影響を低減することが可能となる。

本実施形態の信号処理システム１００は、次のサンプリングステップ、演算ステップを含む信号処理方法を実行している。サンプリングステップは、複数のＡ／Ｄ変換部（第１Ａ／Ｄ変換部３０及び第２Ａ／Ｄ変換部４０）によって、アナログ信号（測定信号Ｓ１）を同一の所定サンプリング周波数でそれぞれサンプリングして、それぞれ複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ及び複数の第２デジタル値Ｄ_２ｋ）を生成するステップである。演算ステップは、複数のＡ／Ｄ変換部（第１Ａ／Ｄ変換部３０及び第２Ａ／Ｄ変換部４０）でそれぞれ生成された複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ及び複数の第２デジタル値Ｄ_２ｋ）を用いた演算を行うステップである。

これにより、本実施形態の信号処理方法は、信号処理システム１００と同様にノイズの影響を低減することが可能となる。

以上説明した上記実施形態は、本発明の様々な実施形態の一つに過ぎない。また、上記実施形態は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。

（２）変形例
以下に、上記実施形態の変形例を列挙する。なお以下では、図１及び図２に基づいて説明した実施形態を、「基本例」と呼ぶ。各変形例において、基本例の信号処理システム１００と同様の構成については同一の符号を付して、適宜説明を省略する。

（２．１）変形例１
変形例１の信号処理システム１００について、図３を参照して説明する。本変形例の信号処理システム１００は、第１Ａ／Ｄ変換部３０（Ｓ＆Ｈ回路３１）のサンプル時間Ｔ１と第２Ａ／Ｄ変換部４０（Ｓ＆Ｈ回路４１）のサンプル時間Ｔ２とが異なっている点で、基本例の信号処理システム１００と相違する。ただし、本変形例の信号処理システム１００でも、基本例の信号処理システム１００と同様に、第１Ａ／Ｄ変換部３０（Ｓ＆Ｈ回路３１）のサンプリング周期Ｔｓ１と第２Ａ／Ｄ変換部４０（Ｓ＆Ｈ回路４１）のサンプリング周期Ｔｓ２とは同じに設定されている。また、基本例の信号処理システム１００と同様に、第１Ａ／Ｄ変換部３０（Ｓ＆Ｈ回路３１）と第２Ａ／Ｄ変換部４０（Ｓ＆Ｈ回路４１）とは、同一のタイミングで測定信号Ｓ１をサンプリングしている。

なお、本変形例において、第１Ａ／Ｄ変換部３０（Ｓ＆Ｈ回路３１）と第２Ａ／Ｄ変換部４０（Ｓ＆Ｈ回路４１）とが、同一のタイミングで測定信号Ｓ１をサンプリングするとは、例えば以下の意味であってもよい。すなわち、Ｓ＆Ｈ回路３１で取得される計測値の時間変化と、Ｓ＆Ｈ回路４１で取得される計測値の時間変化とが、同じ波形になるように、Ｓ＆Ｈ回路３１とＳ＆Ｈ回路４１とが測定信号Ｓ１をサンプリングすることを意味してもよい。例えば、図３に示すように、第１Ａ／Ｄ変換部３０と第２Ａ／Ｄ変換部４０との間で、サンプル時間Ｔ１，Ｔ２の中心時点が一致する構成であってもよい。

上記のように、第１Ａ／Ｄ変換部３０と第２Ａ／Ｄ変換部４０とは同一のタイミングで測定信号Ｓ１をサンプリングしている。このため、第１Ａ／Ｄ変換部３０で生成されるデジタル値Ｄ_１ｋと第２Ａ／Ｄ変換部４０で生成されるデジタル値Ｄ_２ｋとは、同じ時点の測定信号Ｓ１の大きさを示していることになる。これにより、演算部６０は、第１Ａ／Ｄ変換部３０及び第２Ａ／Ｄ変換部４０でそれぞれ生成されたデジタル値をそのまま用いて、実効値の演算を行うことが可能となる。

（２．２）変形例２
変形例２の信号処理システム１００について、図４を参照して説明する。本変形例の信号処理システム１００は、第１Ａ／Ｄ変換部３０と第２Ａ／Ｄ変換部４０とが、異なるタイミングで測定信号Ｓ１をサンプリングする点で、基本例の信号処理システム１００と相違する。なお、第１Ａ／Ｄ変換部３０のサンプル時間Ｔ１と第２Ａ／Ｄ変換部４０のサンプル時間Ｔ２とは、同じであっても異なっていてもよい。以下では、簡単のため、第１Ａ／Ｄ変換部３０のサンプル時間Ｔ１と第２Ａ／Ｄ変換部４０のサンプル時間Ｔ２とが同じである場合について説明する。

第１Ａ／Ｄ変換部３０と第２Ａ／Ｄ変換部４０とは、同期部５０からの同期信号に基づいて、同一のサンプリング周期Ｔｓ１＝Ｔｓ２（以下「Ｔｓ」とも記載する）で測定信号Ｓ１をサンプリングする。第１Ａ／Ｄ変換部３０は、サンプリング周期Ｔｓ１毎に、第１デジタル値を演算部６０に出力する。第２Ａ／Ｄ変換部４０は、サンプリング周期Ｔｓ２毎に、第２デジタル値を演算部６０に出力する。ただし本変形例では、図４に示すように、第１Ａ／Ｄ変換部３０のＳ＆Ｈ回路３１が測定信号Ｓ１をサンプリングするタイミングと、第２Ａ／Ｄ変換部４０のＳ＆Ｈ回路４１が測定信号Ｓ１をサンプリングするタイミングとが、互いに異なっている。本変形例では、Ｓ＆Ｈ回路３１が測定信号Ｓ１をサンプリングするタイミングと、第２Ａ／Ｄ変換部４０のＳ＆Ｈ回路４１が測定信号Ｓ１をサンプリングするタイミングとは、サンプリング周期Ｔｓの半分の時間（＝Ｔｓ／２）だけずれている。

本変形例では、演算部６０が、第２Ａ／Ｄ変換部４０から受け取った複数の第２デジタル値を用いて、第１Ａ／Ｄ変換部３０から受け取った各第１デジタル値Ｄ_１ｋがサンプリングされたタイミングに対応する第２デジタル値Ｄ_２ｋを、生成する。本変形例では、演算部６０は、第１Ａ／Ｄ変換部３０が第１デジタル値Ｄ_１ｋをサンプリングしたタイミングから、±Ｔｓ／２だけずれたタイミングで第２Ａ／Ｄ変換部４０によってサンプリングされた、２つの第２デジタル値の、平均値を求める。そして演算部６０は、求めた平均値を、この第１デジタル値Ｄ_１ｋに対応する第２デジタル値Ｄ_２ｋとして用いて、式（１）により電流の実効値Ｉ_ｒｍｓを求める。

なお演算部６０は、３以上の第２デジタル値を用いて（例えば３以上の第２デジタル値の相加平均を求めることで）、第１デジタル値Ｄ_１ｋに対応する第２デジタル値Ｄ_２ｋを求めてもよい。

（２．３）変形例３
変形例３の信号処理システム１００Ａについて、図５を参照して説明する。本変形例の信号処理システム１００Ａは、センサ２００が電圧センサ２２０である点で、基本例の信号処理システム１００と相違する。

本変形例では、センサ２００は、第１の導体３１０と第２の導体３２０との間の電圧に応じて測定信号Ｓ２を出力する電圧センサ２２０である。電圧センサ２２０は、本変形例では分圧回路である。

図５に示すように、分圧回路（電圧センサ２２０）は、導線３１１，３２１間に接続された２つの分圧抵抗Ｒ１０，Ｒ２０の直列回路を備える。分圧回路は、抵抗Ｒ１０の両端間に、導線３１１，３２１間の電圧Ｖ１に比例する電圧Ｖ２を発生させ、この電圧Ｖ２を、測定信号Ｓ２として出力する。

本変形例の信号処理システム１００Ａは、基本例の信号処理システム１００と同様に、第１入力部１０Ａと、第２入力部２０Ａと、第１Ａ／Ｄ変換部３０Ａと、第２Ａ／Ｄ変換部４０Ａと、同期部５０Ａと、演算部６０Ａと、出力部７０Ａと、を備えている。

第１入力部１０Ａ及び第２入力部２０Ａは、分圧回路（電圧センサ２２０）から測定信号Ｓ２を受け取る。

第１Ａ／Ｄ変換部３０Ａは、Ｓ＆Ｈ回路３１Ａと、比較回路３２Ａと、を備えており、複数のサンプリング周期Ｔｓ１で求めた複数の第１デジタル値Ｄ_１ｋ（ｋは自然数）を、演算部６０Ａに出力する。

第２Ａ／Ｄ変換部４０Ａは、Ｓ＆Ｈ回路４１Ａと、比較回路４２Ａと、を備えており、複数のサンプリング周期Ｔｓ２で求めた複数の第２デジタル値Ｄ_２ｋ（ｋは自然数）を、演算部６０Ａに出力する。

演算部６０Ａは、分圧抵抗Ｒ１０の電気抵抗値、及び分圧抵抗Ｒ２０の電気抵抗値を記憶している。演算部６０Ａは、分圧抵抗Ｒ１０の電気抵抗値、及び分圧抵抗Ｒ２０の電気抵抗値を用いて、各第１デジタル値Ｄ_１ｋ（分圧抵抗Ｒ１０の両端電圧に相当する）に対応する、電圧Ｖ１の電圧値Ｖ_１ｋを求める。同様に、演算部６０Ａは、分圧抵抗Ｒ１０の電気抵抗値、及び分圧抵抗Ｒ２０の電気抵抗値を用いて、第２デジタル値Ｄ_２ｋ（分圧抵抗Ｒ１０の両端電圧に相当する）に対応する、電圧Ｖ１の電圧値Ｖ_２ｋを求める。

そして演算部６０Ａは、電圧値Ｖ_１ｋと、この電圧値Ｖ_１ｋに対応するタイミングの電圧値Ｖ_２ｋとの演算を行うことで、電圧Ｖ１の実効値Ｖ_ｒｍｓを求める。具体的には、演算部６０Ａは、下記式（３）に従って電圧Ｖ１の実効値Ｖ_ｒｍｓを求める。

すなわち、演算部６０Ａは、第１デジタル値Ｄ_１ｋと、この第１デジタル値Ｄ_１ｋがサンプリングされたタイミングに対応する第２デジタル値Ｄ_２ｋと、の演算を行う（積を取る）ことで、電圧の実効値Ｖ_ｒｍｓを求めている。

本変形例の信号処理システム１００Ａも、基本例の信号処理システム１００と同様、演算部６０による演算結果が、各Ａ／Ｄ変換部３０Ａ，４０Ａのホワイトノイズの影響を受けにくくなる。したがって、ノイズの影響を低減することが可能となる。

（２．４）変形例４
変形例４の信号処理システム１００Ｂについて、図６を参照して説明する。

本変形例の信号処理システム１００Ｂは、第１入力部１０Ｂ、第２入力部２０Ｂ、第１Ａ／Ｄ変換部３０Ｂ、第２Ａ／Ｄ変換部４０Ｂ、同期部５０Ｂ、演算部６０Ｂ、及び出力部７０Ｂを備える。また、信号処理システム１００Ｂは、第３入力部１１０Ｂ、第４入力部１２０Ｂ、第３Ａ／Ｄ変換部１３０Ｂ、及び第４Ａ／Ｄ変換部１４０Ｂを更に備えている。

第１入力部１０Ｂ及び第２入力部２０Ｂは、基本例の第１入力部１０及び第２入力部２０と同様に、カレントトランス（電流センサ２１０）からの電流Ｉ２を抵抗Ｒ１で電流電圧変換した測定信号Ｓ１を、受け取る。第１Ａ／Ｄ変換部３０Ｂ及び第２Ａ／Ｄ変換部４０Ｂは、基本例の第１Ａ／Ｄ変換部３０及び第２Ａ／Ｄ変換部４０と同様に動作する。すなわち、第１Ａ／Ｄ変換部３０Ｂ及び第２Ａ／Ｄ変換部４０Ｂは、測定信号Ｓ１を同一のサンプリング周期でそれぞれサンプリングし、それぞれ複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ及び複数の第２デジタル値Ｄ_２ｋ）を生成する。第１Ａ／Ｄ変換部３０Ｂ及び第２Ａ／Ｄ変換部４０Ｂは、生成したデジタル値（第１デジタル値Ｄ_１ｋ及び第２デジタル値Ｄ_２ｋ）を、それぞれ演算部６０Ｂに出力する。

第３入力部１１０Ｂ及び第４入力部１２０Ｂは、変形例２の第１入力部１０Ａ及び第２入力部２０Ａと同様に、分圧回路（電圧センサ２２０）からの測定信号Ｓ２を受け取る。第３Ａ／Ｄ変換部１３０Ｂ及び第４Ａ／Ｄ変換部１４０Ｂは、変形例２の第１Ａ／Ｄ変換部３０Ａ及び第２Ａ／Ｄ変換部４０Ａと同様に動作する。すなわち、第３Ａ／Ｄ変換部１３０Ｂ及び第４Ａ／Ｄ変換部１４０Ｂは、測定信号Ｓ２を同一のサンプリング周期でそれぞれサンプリングし、それぞれ複数のデジタル値（複数の第３デジタル値Ｄ_３ｋ及び複数の第４デジタル値Ｄ_４ｋ）を生成する。第３Ａ／Ｄ変換部１３０Ｂ及び第４Ａ／Ｄ変換部１４０Ｂは、生成したデジタル値（第３デジタル値Ｄ_３ｋ及び第４デジタル値Ｄ_４ｋ）を、演算部６０Ｂに出力する。なお、第３Ａ／Ｄ変換部１３０Ｂ及び第４Ａ／Ｄ変換部１４０Ｂのサンプリング周期は、第１Ａ／Ｄ変換部３０Ｂ及び第２Ａ／Ｄ変換部４０Ｂのサンプリング周期と等しい。

演算部６０Ｂは、複数の第１デジタル値Ｄ_１ｋと、複数の第２デジタル値Ｄ_２ｋと、複数の第３デジタル値Ｄ３_ｋと、複数の第４デジタル値Ｄ_４ｋと、を用いて演算を行う。本実施形態の演算部６０Ｂは、複数の第１デジタル値Ｄ_１ｋと、複数の第２デジタル値Ｄ_２ｋと、複数の第３デジタル値Ｄ３_ｋと、複数の第４デジタル値Ｄ_４ｋと、を用いて、有効電力を求める。

演算部６０Ｂは、基本例の演算部６０と同様に、各第１デジタル値Ｄ_１ｋから電流Ｉ１の電流値Ｉ_１ｋを求め、各第２デジタル値Ｄ_２ｋから電流Ｉ１の電流値Ｉ_２ｋを求める。また演算部６０Ｂは、変形例２の演算部６０Ａと同様に、各第３デジタル値Ｄ_３ｋから電圧Ｖ１の電圧値Ｖ_１ｋを求め、各第４デジタル値Ｄ_４ｋから電圧Ｖ１の電圧値Ｖ_２ｋを求める。

そして演算部６０は、サンプリングされたタイミングが互いに対応する電流値Ｉ_１ｋと電流値Ｉ_２ｋと電圧値Ｖ_１ｋと電圧値Ｖ_２ｋとの演算を行うことで、有効電力Ｐを求める。具体的には、演算部６０は、下記式（４）に従って有効電力Ｐを求める。

すなわち、演算部６０Ａは、第１デジタル値Ｄ_１ｋと、この第１デジタル値Ｄ_１ｋがサンプリングされたタイミングに対応する第２デジタル値Ｄ_２ｋと、の演算を行う（和を取る）。また、演算部６０Ａは、第３デジタル値Ｄ_３ｋと、この第３デジタル値Ｄ_３ｋがサンプリングされたタイミングに対応する第４デジタル値Ｄ_４ｋと、の演算を行う（和を取る）。そして、この演算結果を用いて有効電力Ｐを求めている。

本変形例では、演算部６０Ｂが、第１デジタル値Ｄ_１ｋと、この第１デジタル値Ｄ_１ｋがサンプリングされたタイミングに対応する第２デジタル値Ｄ_２ｋと、の平均を求めている。これにより、一つのＡ／Ｄ変換部を用いて測定信号Ｓ１をサンプリングする構成に比べて、電流Ｉ１の計測値のＳ／Ｎを、（例えばルート２倍に）改善することが可能である。

また本変形例では、演算部６０Ｂが、第３デジタル値Ｄ_３ｋと、この第３デジタル値Ｄ_３ｋがサンプリングされたタイミングに対応する第４デジタル値Ｄ_４ｋと、の平均を求めている。これにより、一つのＡ／Ｄ変換部を用いて測定信号Ｓ１をサンプリングする構成に比べて、電圧Ｖ１の計測値のＳ／Ｎを、（例えばルート２倍に）改善することが可能である。

したがって、本変形例の信号処理システム１００Ｂでは、ノイズの影響を低減することが可能となる。

なお、信号処理システム１００Ｂは、有効電力以外の量を求めてもよい。例えば、信号処理システム１００Ｂは、皮相電力又は無効電力を求めてもよい。例えば無効電力を求める場合、演算部６０Ｂは、第１デジタル値Ｄ_１ｋ及び第２デジタル値Ｄ_２ｋの平均値と、サンプリング周期Ｔｓの１／４だけずれたタイミングでサンプリングされた第３デジタル値Ｄ_３ｋ及び第４デジタル値Ｄ_４ｋの平均値と、の積を求めればよい。

（２．５）その他の変形例
変形例１，２の構成は、変形例３，４の信号処理システム１００Ａ，１００Ｂに適用することも可能である。

信号処理システムが処理するアナログ信号は、電流センサ及び電圧センサから出力される測定信号Ｓ１，Ｓ２に限られず、例えば温度センサ、照度センサ、震度センサ、加速度センサ、圧力センサ等の、任意のセンサから出力されるアナログ信号であってもよい。この場合、例えば信号処理システムは、第１Ａ／Ｄ変換部からの第１デジタル値と第２Ａ／Ｄ変換部からの第２デジタル値との平均値の、相加平均を求めてもよい。これにより、第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部によるホワイトノイズの影響を低減することが可能となる。

信号処理システムは、ワンチップマイコンに限られず、回路部品が複数の基板上に分けて搭載されていてもよい。例えば、基本例の信号処理システム１００において、第１Ａ／Ｄ変換部３０を構成する回路部品と演算部６０を構成する回路部品とが異なる基板上に搭載され、これらの基板がリード線等で接続されていてもよい。

導線３０１（導線３１１及び３２１）を流れる電流の波形は、正弦波に限られない。例えば、導線３０１（導線３１１及び３２１）を流れる電流は、矩形波等の他の波形を有していてもよい。

第１入力部～第４入力部の各々は、入力ポートに限られず、例えば基板上に形成されたパターン配線の一部であってもよい。出力部についても同様である。

信号処理システムは、同期部を備えなくてもよい。例えば、第１Ａ／Ｄ変換部が第２Ａ／Ｄ変換部に同期信号を出力してもよい。

第１Ａ／Ｄ変換部と第２Ａ／Ｄ変換部とは、必ずしもダイナミックレンジ及びゲインが互いに等しくなくてもよい。例えば、第１Ａ／Ｄ変換部と第２Ａ／Ｄ変換部とのゲインが互いに異なる場合、第１Ａ／Ｄ変換部又は第２Ａ／Ｄ変換部と演算部との間に、ゲインを補償するためのアンプが設けられていてもよい。なお、第１Ａ／Ｄ変換部と第２Ａ／Ｄ変換部とは、リニアリティ（ＤＮＬ：微分非直線性、及びＩＮＬ：積分非直線性）が互いに等しいことが好ましい。

一つのアナログ信号を処理するＡ／Ｄ変換部の数は、３以上であってもよい。例えば、信号処理システムは、一つのアナログ信号をＡ／Ｄ変換してそれぞれ第１～第３デジタル値を生成する第１～第３Ａ／Ｄ変換部を備えていてもよい。例えば、基本例の信号処理システム１００の演算部６０は、電流Ｉ１の実効値Ｉ_ｒｍｓを求める際に、第１デジタル値と第２デジタル値との平均値とを求め、この平均値と第３デジタル値との積を求める演算を行ってもよい。

導体３００、第１の導体３１０，第２の導体３２０は、導線３０１，３１１，３２１に限られず、パターン配線、分電盤内に配置される導電バー等であってもよい。

電流センサ２１０は、カレントトランスに限られず、ロゴスキーコイル等であってもよい。

電圧センサ２２０は、分圧回路に限られず、電圧検出用トランスや静電容量式の電圧センサであってもよい。

変形例４の信号処理システム１００Ｂは、第１Ａ／Ｄ変換部３０Ｂと第２Ａ／Ｄ変換部４０Ｂとのうちの一方だけを備えていてもよい。或いは、信号処理システム１００Ｂは、第３Ａ／Ｄ変換部１３０Ｂと第４Ａ／Ｄ変換部１４０Ｂとのうちの一方だけを備えていてもよい。すなわち、信号処理システム１００Ｂは、電流センサ２１０からの測定信号Ｓ１を処理する少なくとも一つの電流用Ａ／Ｄ変換部と、電圧センサ２２０からの測定信号Ｓ２を処理する複数の電圧用Ａ／Ｄ変換部と、を備えていてもよい。或いは、信号処理システム１００Ｂは、電流センサ２１０からの測定信号Ｓ１を処理する複数の電流用Ａ／Ｄ変換部と、電圧センサ２２０からの測定信号Ｓ２を処理する少なくとも一つの電圧用Ａ／Ｄ変換部と、を備えていてもよい。

（３）態様
以上説明したように、第１の態様の信号処理システム（１００，１００Ａ，１００Ｂ）は、複数のＡ／Ｄ変換部（第１Ａ／Ｄ変換部３０，３０Ａ，３０Ｂ，第２Ａ／Ｄ変換部４０，４０Ａ，４０Ｂ）と、演算部（６０，６０Ａ，６０Ｂ）と、を備える。複数のＡ／Ｄ変換部は、アナログ信号（測定信号Ｓ１，Ｓ２）を同一のサンプリング周波数（Ｆｓ１＝Ｆｓ２）でそれぞれサンプリングし、それぞれ複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ，複数の第２デジタル値Ｄ_２ｋ）を生成する。演算部（６０，６０Ａ，６０Ｂ）は、複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ，複数の第２デジタル値Ｄ_２ｋ）を用いた演算を行う。

この構成によれば、演算部（６０，６０Ａ，６０Ｂ）は、複数のＡ／Ｄ変換部で生成された複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ，複数の第２デジタル値Ｄ_２ｋ）を用いた演算を行う。これにより、各Ａ／Ｄ変換部によるホワイトノイズの影響が低減されるので、ノイズの影響を低減することが可能となる。したがって、広いダイナミックレンジを持った信号処理システムを提供することが可能となる。

第２の態様の信号処理システム（１００，１００Ａ，１００Ｂ）は、第１の態様において、以下の構成を備える。すなわちアナログ信号（測定信号Ｓ１，Ｓ２）は、導体（３００，３１０）を流れる電流（Ｉ１）に応じて電流センサ（２１０）から出力される信号、又は第１及び第２の導体（３１０，３２０）間の電圧（Ｖ１）に応じて電圧センサ（２２０）から出力される信号である。演算部（６０，６０Ａ，６０Ｂ）は、複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ，複数の第２デジタル値Ｄ_２ｋ）を用いた演算を行う。そして演算部（６０，６０Ａ，６０Ｂ）は、電流、電圧、及び電力のうちの少なくとも一つを求める。

この構成によれば、信号処理システム（１００，１００Ａ，１００Ｂ）によって電流、電圧、又は電力を求めることができる。例えば、商用ビルに設けられる電力計測器では、相対的に定格電流の小さな電流センサ（例えば、定格電流５ＡのＣＴ）からの信号及び、相対的に定格電流の大きな電流センサ（例えば、定格電流６００ＡのＣＴ）からの信号両方を処理できる必要がある。本態様の信号処理システムは、広いダイナミックレンジを持っているので、このような電力計測器等に適用することが可能である。

第３の態様の信号処理システム（１００）は、第２の態様において、アナログ信号（測定信号Ｓ１）は、導体（３００）を流れる電流（Ｉ１）に応じて電流センサ（２１０）から出力される信号である。演算部（６０）は、複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ，複数の第２デジタル値Ｄ_２ｋ）を用いた演算を行って、電流（Ｉ１）の実効値を求める。

この構成によれば、Ａ／Ｄ変換部によるホワイトノイズの影響を低減しながら、電流の実効値を求めることができる。

第４の態様の信号処理システム（１００Ａ）は、第２の態様において、アナログ信号（測定信号Ｓ２）は、第１及び第２の導体（３１０，３２０）間の電圧（Ｖ１）に応じて電圧センサ（２２０）から出力される信号である。演算部（６０Ａ）は、複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ，複数の第２デジタル値Ｄ_２ｋ）を用いた演算を行って、電圧（Ｖ１）の実効値を求める。

この構成によれば、Ａ／Ｄ変換部によるホワイトノイズの影響を低減しながら、電圧の実効値を求めることができる。

第５の態様の信号処理システム（１００Ｂ）は、第２の態様において、複数のＡ／Ｄ変換部（第１Ａ／Ｄ変換部３０Ｂ，第２Ａ／Ｄ変換部４０Ｂ、又は第３Ａ／Ｄ変換部１３０Ｂ，第４Ａ／Ｄ変換部１４０Ｂ）を備える。加えて、信号処理システム（１００Ｂ）は、１以上の別のＡ／Ｄ変換部（第３Ａ／Ｄ変換部１３０Ｂ，第４Ａ／Ｄ変換部１４０Ｂ、又は第１Ａ／Ｄ変換部３０Ｂ，第２Ａ／Ｄ変換部４０Ｂ）を更に備える。１以上の別のＡ／Ｄ変換部は、アナログ信号としての第１種のアナログ信号とは別の第２種のアナログ信号を、サンプリング周波数でサンプリングして、それぞれ複数のデジタル値を生成する。第１種のアナログ信号と第２種のアナログ信号とは、一方が第１の導体（３１０）を流れる電流（Ｉ１）に応じて電流センサ（２１０）から出力される信号（測定信号Ｓ１）である。また第１種のアナログ信号と第２種のアナログ信号とは、他方が第１の導体（３１０）と第２の導体（３２０）との間の電圧（Ｖ１）に応じて電圧センサ（２２０）から出力される信号（測定信号Ｓ２）である。演算部（６０Ｂ）は、複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値、及び１以上のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値を用いた演算を行って、電力を求める。

この構成によれば、Ａ／Ｄ変換部によるホワイトノイズの影響を低減しながら、電力を求めることができる。

第６の態様の信号処理システム（１００，１００Ａ，１００Ｂ）は、第１～第５の何れかの態様において、複数のＡ／Ｄ変換部は、同一のタイミングでアナログ信号（測定信号Ｓ１，Ｓ２）をサンプリングする。

この構成によれば、複数のＡ／Ｄ変換部でアナログ信号が同時にサンプリングされるので、複数のＡ／Ｄ変換部で生成されるデジタル値は、同じ時点のアナログ信号の大きさを示していることになる。したがって、演算部は、複数のＡ／Ｄ変換部で生成されたデジタル値をそのまま用いて、例えば実効値の演算を行うことが可能となる。

第７の態様の信号処理システム（１００，１００Ａ，１００Ｂ）は、第１～第５の何れかの態様において、複数のＡ／Ｄ変換部は、異なるタイミングでアナログ信号（測定信号Ｓ１，Ｓ２）をサンプリングする。

この構成によれば、例えば演算部は、複数のＡ／Ｄ変換部のうちの一のＡ／Ｄ変換部で生成されるデジタル値に対して、別のＡ／Ｄ変換部で生成される複数のデジタル値から（例えば平均値を求めることで）、対応するデジタル値を生成する。演算部で生成されるデジタル値のノイズ成分は、元の複数のデジタル値が含むノイズ成分のうちで最大のノイズ成分よりも小さくなるため、本態様によれば、ノイズの影響をより低減することが可能となる。

第８の態様の信号処理システム（１００，１００Ａ，１００Ｂ）は、第１の態様において、複数のＡ／Ｄ変換部は、第１Ａ／Ｄ変換部（３０，３０Ａ，３０Ｂ）と、第２Ａ／Ｄ変換部（４０，４０Ａ，４０Ｂ）を少なくとも含む。第１Ａ／Ｄ変換部（３０，３０Ａ，３０Ｂ）は、アナログ信号（測定信号Ｓ１，Ｓ２）をサンプリング周波数（Ｆｓ１）でサンプリングし、複数の第１デジタル値（Ｄ_１ｋ）を生成する。第２Ａ／Ｄ変換部（４０，４０Ａ，４０Ｂ）は、アナログ信号（測定信号Ｓ１，Ｓ２）を上記のサンプリング周波数（Ｆｓ２＝Ｆｓ１）でサンプリングし、複数の第２デジタル値（Ｄ_２ｋ）を生成する。演算部（６０，６０Ａ，６０Ｂ）は、複数の第１デジタル値のうちのある第１デジタル値と、複数の第２デジタル値のうちで、この第１デジタル値がサンプリングされたタイミングに対応する第２デジタル値と、の積又は和を求める演算を行う。

この構成によれば、各Ａ／Ｄ変換部によるホワイトノイズの影響が低減されるので、ノイズの影響を低減することが可能となる。

第９の態様の信号処理方法は、複数のＡ／Ｄ変換部（第１Ａ／Ｄ変換部３０，３０Ａ，３０Ｂ，第２Ａ／Ｄ変換部４０，４０Ａ，４０Ｂ）によって、アナログ信号（測定信号Ｓ１，Ｓ２）を同一のサンプリング周波数（Ｆｓ１＝Ｆｓ２）でそれぞれサンプリングして、それぞれ複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ，複数の第２デジタル値Ｄ_２ｋ）を生成する。そして、この信号処理方法は、複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ，複数の第２デジタル値Ｄ_２ｋ）を用いた演算を行う。

この構成によれば、複数のＡ／Ｄ変換部で生成された複数のデジタル値（複数の第１デジタル値Ｄ_１ｋ，複数の第２デジタル値Ｄ_２ｋ）を用いた演算を行う。これにより、ノイズの影響を低減することが可能となる。

３０，３０Ａ，３０Ｂ 第１Ａ／Ｄ変換部
４０，４０Ａ，４０Ｂ 第２Ａ／Ｄ変換部
６０，６０Ａ，６０Ｂ 演算部
１００、１００Ａ，１００Ｂ 信号処理システム
１３０Ｂ 第３Ａ／Ｄ変換部
１４０Ｂ 第４Ａ／Ｄ変換部
２１０ 電流センサ
２２０ 電圧センサ
３００ 導体
３１０ 第１の導体
３２０ 第２の導体
Ｄ_１ｋ 第１デジタル値
Ｄ_２ｋ 第２デジタル値
Ｆｓ１，Ｆｓ２ サンプリング周波数
Ｉ１ 電流
Ｖ１ 電圧
Ｓ１，Ｓ２ 測定信号（アナログ信号）

Claims (7)

1. アナログ信号を同一のサンプリング周波数でそれぞれサンプリングし、それぞれ複数のデジタル値を生成する複数のＡ／Ｄ変換部と、
   前記複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値を用いた演算を行う演算部と、
   を備え、
   前記複数のＡ／Ｄ変換部は、ダイナミックレンジが同じであり、
   前記複数のＡ／Ｄ変換部は、
   前記アナログ信号を前記サンプリング周波数でサンプリングし、複数の第１デジタル値を生成する第１Ａ／Ｄ変換部と、
   前記アナログ信号を前記サンプリング周波数でサンプリングし、複数の第２デジタル値を生成する第２Ａ／Ｄ変換部と、
   を少なくとも含み、
   前記演算部は、前記複数の第１デジタル値のうちのある第１デジタル値と、前記複数の第２デジタル値のうちで、この第１デジタル値がサンプリングされたタイミングに対応する第２デジタル値と、の積を求める演算を行う
   信号処理システム。
2. 前記アナログ信号は、導体を流れる電流に応じて電流センサから出力される信号、又は第１及び第２の導体間の電位差に応じて電圧センサから出力される信号であって、
   前記演算部は、前記複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値を用いた演算を行って、電流及び電圧のうちの少なくとも一つを求める
   請求項１記載の信号処理システム。
3. 前記アナログ信号は、前記導体を流れる電流に応じて前記電流センサから出力される信号であって、
   前記演算部は、前記複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値を用いた演算を行って、電流の実効値を求める
   請求項２記載の信号処理システム。
4. 前記アナログ信号は、前記第１及び第２の導体間の電圧に応じて前記電圧センサから出力される信号であって、
   前記演算部は、前記複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値を用いた演算を行って、電圧の実効値を求める
   請求項２記載の信号処理システム。
5. 前記複数のＡ／Ｄ変換部は、同一のタイミングで前記アナログ信号をサンプリングする
   請求項１～４の何れか一項記載の信号処理システム。
6. 前記複数のＡ／Ｄ変換部は、異なるタイミングで前記アナログ信号をサンプリングする
   請求項１～４の何れか一項記載の信号処理システム。
7. 複数のＡ／Ｄ変換部によって、アナログ信号を同一のサンプリング周波数でそれぞれサンプリングして、それぞれ複数のデジタル値を生成し、
   前記複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値を用いた演算を行い、
   前記複数のＡ／Ｄ変換部は、ダイナミックレンジが同じであり、
   前記複数のＡ／Ｄ変換部は、前記アナログ信号を前記サンプリング周波数でサンプリングし、複数の第１デジタル値を生成する第１Ａ／Ｄ変換部と、前記アナログ信号を前記サンプリング周波数でサンプリングし、複数の第２デジタル値を生成する第２Ａ／Ｄ変換部と、を少なくとも含み、
   前記複数のＡ／Ｄ変換部でそれぞれ生成された複数のデジタル値を用いた演算を行うことは、前記複数の第１デジタル値のうちのある第１デジタル値と、前記複数の第２デジタル値のうちで、この第１デジタル値がサンプリングされたタイミングに対応する第２デジタル値と、の積を求める演算を行うことを含む、
   信号処理方法。

Images