DE3885166T2 - Verzahntes Digatilisierungsfeld mit kalibrierter Abtasttaktierung. - Google Patents
Verzahntes Digatilisierungsfeld mit kalibrierter Abtasttaktierung.Info
- Publication number
- DE3885166T2 DE3885166T2 DE3885166T DE3885166T DE3885166T2 DE 3885166 T2 DE3885166 T2 DE 3885166T2 DE 3885166 T DE3885166 T DE 3885166T DE 3885166 T DE3885166 T DE 3885166T DE 3885166 T2 DE3885166 T2 DE 3885166T2
- Authority
- DE
- Germany
- Prior art keywords
- sequence
- digitizer
- frequency
- sine wave
- data sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 title claims description 26
- 238000001228 spectrum Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 9
- 230000000737 periodic effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims 2
- 230000006870 function Effects 0.000 description 12
- 230000003595 spectral effect Effects 0.000 description 8
- 230000001934 delay Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
Description
- Die vorliegende Erfindung betrifft im allgemeinen eine Digitalisiervorrichtung für schnellaufende Wellenformen von der Art, welche ein paralleles Feld von Digitalisiergeräten verwendet, um eine Wellenform während aufeinanderfolgender Zeitpunkte abzutasten und zu digitalisieren, und im speziellen ein Verfahren und eine Vorrichtung zur Messung und Abgleichung des Zeitintervalls zwischen aufeinanderfolgenden Abtastungen der Wellenform.
- Ein typisches Wellenform-Digitalisiergerät verwendet eine Abtast- und Halteschaltung (S/H) zum Abtasten und Speichern einer Spannung, die die unmittelbare Größe eines Eingangssignals darstellt, und einen Analog-Digital-Wandler (A/D), der zur gespeicherten Spannung proportionale digitale Ausgangsdaten erzeugt, und dabei die unmittelbare Größe des Eingangssignals darstellt. Die Abtastrate eines derartigen Digitalisiergerätes wird gewöhnlich durch die Rate begrenzt, bei der der A/D-Wandler die gespeicherte Spannung in einen stabilen digitalen Wert überführen kann.
- Es sind Digitalisiervorrichtungen, welche aus Feldern derartiger Digitalisiergeräte bestehen, entwickelt worden, die ein Eingangssignal mit einer höheren Rate abtasten und digitalisieren können, als mit der ein einzelnes Digitalisiergerät betrieben werden kann. Das Eingangssignal wird parallel an jedes Digitalisiergerät des Feldes angelegt. Ein einziges Taktsignal durchläuft eine Verzögerungsleitung mit mehrfachen Abgriffen (oder eine Kette von Zeitverzögerungsschaltungen), wobei jeder Abgriff der Leitung den Eingang des Taktsignals nach und nach immer einem der Digitalisiergeräte zur Verfügung stellt, so daß für jedes der Digitalisiergeräte des Feldes nach und nach das Taktsignal für eine längere Zeit verzögert wird. Somit tastet jedes Digitalisiergerät das Eingangssignal einmal während jeder Periode des Taktsignals ab und speichert es, jedoch zu unterschiedlichen relativen Zeiten während der Periode. Die Folgen von Ausgangsdaten, die von allen Digitalisiergeräten erzeugt werden, werden gesammelt und in verzahnter Art und Weise gespeichert, um eine einzige Datenfolge zu liefern, die repräsentativ für das Eingangssignal ist. Während die Schaltzeit jedes A/D-Wandlers jedes einzelnen Digitalisiergeräts nur etwas weniger als die Periode des Taktsignals zu sein braucht, ist die effektive Abtastrate eines Feldes aus M-Digitalisiergeräten gleich M-mal die Frequenz des Taktsignals.
- Für ein Taktsignal der Frequenz fs/M sollte jeder Abschnitt der Verzögerungsleitung das Auslösesignal um 1/fs verzögern, so daß Abtastungen in gleichmäßigen Abständen vorgenommen werden. Die resultierende Datenfolge ist dann gleichwertig zu einer Folge, die von einem einzelnen Digitalisiergerät erzeugt wird, das bei einer Abtastfrequenz von fs arbeitet. Die effektive Abtastrate einer solchen Digitalisiervorrichtung (und damit die zeitliche Auflösung der Abtastung des Abtastsystems) kann erhöht werden durch Erhöhung der Anzahl M der Digitalisiergeräte in dem Feld und die Anzahl der Abgriffe in der Verzögerungsleitung, und Verkleinerung der Zeitverzögerung zwischen jedem Abgriff der Verzögerungsleitung. Jedoch stellt die Genauigkeit, mit der die Verzögerungsleitung zur Verzögerung des Taktsignals abgeglichen werden kann, eine Grenze der zeitlichen Auflösung der Abtastung dar, die erreicht werden kann. Sowie fs wächst, verkleinert sich die Verzögerung, die von jedem Abschnitt der Verzögerungsleitung bereitgestellt wird, und kleine Fehler in der Zeitverzögerung, die von jedem Abschnitt der Verzögerungsleitung geliefert werden, haben einen wachsenden Einfluß auf die relative Genauigkeit, mit der jede Abtastung ausgeführt wird. Unterschiede in der Ansprechzeit jedes Digitalisiergeräts, die sich mit der Umgebungstemperatur oder der Bauelementealterung ändern kann, verursachen zusätzliche Fehler in der Zeitverzögerung. Wenn die Anzahl der Digitalisiergeräte einen Punkt erreicht, bei dem die Fehler in der Zeitverzögerung bedeutend werden, im Vergleich zur nominellen Zeitverzögerung jedes Abschnitts der Verzögerungsleitung, kann eine Vergrößerung der Anzahl M von Digitalisiergeräten die Genauigkeit nicht mehr wesentlich verbessern, mit der die Datenfolge, die von dem Feld erzeugt wird, das Eingangssignal beschreibt.
- Eine selbstabgleichende Digitalisiervorrichtung ist in GB-A- 2184620 (Sony/Tektronix) beschrieben, welche einen Abgleich der Taktphasenbeziehung im Zeitbereich betreibt, wobei die Phasenbeziehung verändert wird, bis die Werte, die von den Digitalisiergeräten abgetastet werden, im wesentlichen auf demselben Wert sind. Wie hier beschrieben wird, verarbeitet die vorliegende Erfindung anstattdessen Signale im Frequenzbereich.
- Eine Digitalisiervorrichtung bestehend aus einem Feld von M ähnlichen Digitalisiergeräten, wobei jedes eine separate Folge von Ausgangsdaten produziert, die eine Abfolge von Abtastungen der unmittelbaren Größe eines Eingangssignals repräsentieren. Ein periodisches Taktsignal wird an jedes Digitalisiergerät angelegt, um den Abtastzeitpunkt zu kontrollieren, wobei jedoch das Taktsignal durch eine einstellbare Verzögerungszeit verzögert wird, bevor es jedem Digitalisiergerät zugeführt wird. Wenn die Zeitverzögerung des Taktsignals, die mit jeder Verzögerungsschaltung verbunden ist, geeignet eingestellt ist, dürfen die getrennten Folgen von Ausgangsdaten der Digitalisiergeräte miteinander verzahnt werden, um eine einzige Datenfolge zu bilden, die die Größe des Eingangssignals zu Zeiten repräsentiert, die voneinander durch Intervalle von 1/fs(!) Sekunden getrennt sind, wobei fs(!)/M die Frequenz des Taktsignals ist.
- Entsprechend der vorliegenden Erfindung erfolgt der Abgleich durch Anlegen eines sinusförmigen Signals der bekannten Frequenz f&sub0; als Eingangssignal der Digitalisiervorrichtung, was die Digitalisiervorrichtung in die Lage versetzt, eine verzahnte Datenfolge der Wellenform zu erzeugen, die aus IM Elementen besteht, wobei I ganze Zahl ist, in günstiger Weise 16. Die IM Elemente der Datenfolge werden dann in einem Ausschnitt dargestellt (gewichtet), in geeigneter Weise durch ein 4-termiges Blackman-Harris-Fenster, und die resultierende, im Ausschnitt dargestellte Datenfolge der Wellenform wird durch eine diskrete Fourier-Transformation transformiert, um eine Folge von IM komplexen Zahlenwerten zu erzeugen, die ein Frequenzspektrum der im Ausschnitt dargestellten Sequenz der Wellenform darstellen. Eine Summe von M Elementen, die I Elemente weit auseinandergerückt sind und die Spitzen des Frequenzspektrums repräsentieren, werden dann aus der Sequenz des Frequenzspektrums extrahiert, um eine erste M-elementige Sequenz von komplexen Zahlen zu erzeugen, die dann einer inversen Fourier-Transformation unterworfen wird, um eine zweite M-elementige Sequenz komplexer Zahlen zu erzeugen. Der Phasenwinkel jeder Zahl der zweiten Sequenz wird bestimmt und durch die Frequenz des sinusförmigen Eingangssignals dividiert. Jeder der resultierenden M Werte läßt einen Fehler in der Wahl des richtigen Zeitpunkts ("Timing-Fehler") erkennen, der mit einem einzelnen der Digitalisiergeräte in Verbindung gebracht wird, und die Zeitverzögerungen des Taktsignals werden entsprechend abgeglichen, um die Timing-Fehler zu beseitigen.
- Die Genauigkeit der Messung des Timing-Fehlers hängt nur von der Genauigkeit ab, mit der die Frequenz des sinusförmigen Eingangssignals gesteuert werden kann, und nicht von der Amplitude des sinusförmigen Signals. Da Generatoren für sinusförmige Signale nach dem Stand der Technik sinusförmige Signale von genau steuerbarer Frequenz erzeugen können, können Timing-Fehler genau gemessen werden.
- Es ist folglich ein Gegenstand der Erfindung, eine Methode zur genauen Messung der Zeitverzögerungen des Abtasttaktsignals in einer Digitalisiervorrichtung unter Verwendung eines Digitalisierungsfeldes zur Verfügung zu stellen.
- Es ist ein weiterer Gegenstand der Erfindung, eine hochfrequente Digitalisiervorrichtung in der Art eines Feldes zur Verfügung zu stellen, in der der Abtastzeitpunkt genau gesteuert wird.
- Der Hauptanspruch der vorliegenden Erfindung wird im einzelnen aufgezeigt und deutlich beansprucht, in dem abschließenden Teil dieser Beschreibung. Jedoch werden sowohl der Aufbau und das Verfahren der Anwendung der Erfindung, zusammen mit weiteren Vorteilen und daraus abzuleitenden Gegenständen, am besten verstanden mit Bezug auf die folgende Beschreibung in Verbindung mit begleitenden Zeichnungen, worin sich gleiche Bezugszeichen auf gleiche Elemente beziehen.
- Fig. 1 zeigt ein Blockdiagramm einer Digitalisiervorrichtung unter Verwendung eines Digitalisierungsfeldes;
- Fig. 2 ist die graphische Darstellung eines sinusförmigen Eingangssignals des Digitalisierungsfeldes gemäß Fig. 1 im Zeitbereich, wobei die Wahl des nominellen Abtastzeitpunkts gezeigt wird;
- Fig. 3 ist die graphische Darstellung des Frequenzspektrums einer sinusförmigen Welle;
- Fig. 4 ist die graphische Darstellung des Frequenzspektrums einer unendlichen Datenfolge, die durch gleichförmiges Abtasten und Digitalisieren einer sinusförmigen Welle erzeugt wird;
- Fig. 5 ist die graphische Darstellung des Frequenzspektrums einer unendlichen Datenfolge, die durch ungleichförmiges Abtasten und Digitalisieren einer Sinuswelle erzeugt wird;
- Fig. 6 ist die graphische Darstellung des Frequenzspektrums einer rechteckförmigen Funktion;
- Fign. 7 und 8 sind graphische Darstellungen des Frequenzspektrums einer Datenfolge, die durch Ausschnittdarstellungen einer abgeschnittenen, ungleichförmig abgetasteten sinusförmigen Welle erzeugt worden ist;
- Fig. 9 ist ein Flußdiagramm für die Programmierung des Rechners gemäß Fig. 1 in Übereinstimmung mit der vorliegenden Erfindung.
- Fig. 1 zeigt das Blockdiagramm einer Digitalisiervorrichtung 10, angepaßt an die Digitalisierung eines Eingangssignals mit einer nominellen Abtastfrequenz fs. Die Digitalisiervorrichtung besteht aus einem Feld von M herkömmlichen Digitalisiergeräten 12, wobei jedes eine Abtast- und Halteschaltung (S/H) 14 zum Erfassen eines Spannungsabgriffs eines Eingangssignals beinhaltet, das mit dem Digitalisiergerät über einen Schalter 17 verbunden ist, der von einem Rechner 22 gesteuert wird. Die S/H-Schaltung 14 erfaßt den Spannungsabgriff, wenn sie durch den Impuls eines Auslösesignals aktiviert wird. Ein Analog-Digital-(A/D)-Wandler 16 konvertiert den Spannungsabgriff in repräsentative digitale Daten, und ein Erfassungsspeicher 18 speichert die Ausgangsdaten des A/D-Wandlers. Jedes Digitalisiergerät 12 beinhaltet außerdem eine Zeitablenkungsschaltung 20 zur Erzeugung des Auslösesignals, das an die Abtast- und Halteschaltung 14 als Antwort auf jeden Impuls eines außen erzeugten Taktsignals angelegt wird. Außerdem adressiert die Zeitablenkungsschaltung 20 den Erfassungsspeicher 18 und gibt ihn zum Einschreiben frei, wobei die Speicheradresse zwischen jedem Schreibvorgang erhöht wird. Die Zeitablenkungsschaltung 20 beginnt die Abtast- und Halteschaltung 14 als Antwort auf das erste Taktsignal auf zutasten, im Anschluß an den Erhalt eines Startbefehls vom Rechner 22, welcher über einen Steuerungs- und Datenbus 24 übertragen wird, der jedes Digitalisiergerät 12 mit dem Rechner 22 verbindet. In Übereinstimmung mit Anweisungen, die von Rechner 22 über den Bus 24 geliefert werden, vermag jede Zeitablenkungsschaltung 20 die Erfassung von Daten nach einer vorbestimmten Anzahl von Datenwerten, die im Erfassungsspeicher 18 gespeichert worden sind, oder nachdem das Eingangssignal einen vorbestimmten Triggerpegel erreicht hat, zu stoppen. Digitalisiergeräte, die in der Lage sind, die Funktionen von Digitalisiergeräten 12 auszuführen, werden häufig in digitalen Oszilloskopen zur Digitalisierung von Eingangssignalen verwendet.
- Deshalb ist jedes Digitalisiergerät 12 umgebaut, um eine Datenfolge in seinem Erfassungsspeicher 18 zu speichern, wobei jedes Element der Datenfolge die Größe eines Eingangssignals zu unterschiedlichen Zeiten repräsentiert, so wie es durch jeden Impuls eines Eingangstaktsignals festgelegt wird. Das Taktsignal, welches an jedes Digitalisiergerät 12 angelegt wird, erhält man von einem Master-Taktsignal der Frequenz fs/M, welches in einem Taktsignalgenerator 15 erzeugt wird. Das Master-Taktsignal durchläuft eine Serie von Einheitsverzögerungsstufen 26, die in geeigneter Weise aus Verzögerungsleitungen bestehen, wobei jede eine nominelle Verzögerung von 1/fs liefert. Das Master-Taktsignal und der Ausgang des Taktsignals jeder Verzögerungsstufe werden als Eingangssignale an die getrennt abgleichbaren Verzögerungsschaltungen 28 angelegt, und der Ausgang jeder abgleichbaren Verzögerungsschaltung 28 liefert das Takteingangssignal für ein einzelnes Digitalisiergerät 12. Die Verzögerung, die von jeder abgleichbaren Verzögerungsschaltung 28 geliefert wird, wird durch Daten gesteuert, die vom Rechner 22 geliefert werden, wobei der Betrag an der Verzögerung, der von jeder abgleichbaren Verzögerungsschaltung geliefert wird, wie hier im nachfolgenden beschrieben, eingestellt wird.
- Fig. 2 veranschaulicht, wie eine Digitalisiervorrichtung 10 eine Periode eines Eingangssignals digitalisiert, beispielsweise einer sinusförmigen Welle, wenn die Anzahl M der Digitalisiergeräte 12 gleich 6 ist, und die abgleichbaren Verzögerungsschaltungen derart abgeglichen werden, so daß die Verzögerung zwischen Abtastung bei aufeinanderfolgenden Digitalisiergeräten 12 gleich 1/fs ist. Zur Zeit T0 hat sich ein erster Impuls des Master-Taktes durch eine abgleichbare Verzögerungsschaltung 28 zu einem ersten Digitalisiergerät 12 (Digitalisiergerät 0) fortgepflanzt und hat verursacht, daß das Digitalisiergerät 0 das Eingangssignal abtastet. Die Daten, die erzeugt und im Erfassungsspeicher des Digitalisiergeräts 0 als Antwort auf einen Spannungsabgriff zur Zeit T0 abgespeichert werden, ist in Fig. 2 durch die Länge des Pfeils D0 zur Zeit T0 dargestellt. Zur Zeit T1 hat sich derselbe Master-Taktimpuls durch eine Verzögerungsschaltung 26 und eine abgleichbare Verzögerungsschaltung 28 zu einem zweiten Digitalisiergerät 12 (Digitalisiergerät 1) fortgepflanzt und hat verursacht, daß Digitalisiergerät 1 das Eingangssignal abtastet. Der resultierende Spannungsabgriff wird anschließend digitalisiert und im Erfassungsspeicher des Digitalisiergeräts 1 als Datenwert D1 abgespeichert. Sowie der erste Master-Taktimpuls jedes der aufeinanderfolgenden Digitalisiergeräte 2 bis 5 erreicht, tastet das Digitalisiergerät das Eingangssignal ab und speichert eine digitale Darstellung D2 bis D5 des Abgriffs. Zur Zeit T6 erreicht der zweite Impuls des Master- Takts das Digitalisiergerät 0, und es erfaßt und speichert einen anderen Datenabgriff D0. Zu den Zeiten T7 bis T9 erreicht der zweite Master-Taktimpuls die Digitalisiergeräte 1 bis 3, und diese erfassen und speichern andere Datenabgriffe D1 bis D3.
- Daraus mag zu ersehen sein, daß jeder Impuls des Master-Takts jedes Digitalisiergeräts 12 das Eingangssignal einmal abzutasten veranlaßt, jedoch zu unterschiedlichen Zeitpunkten. Mit geeignet eingestellten Verzögerungsschaltungen 28 beträgt die Periode zwischen jedem, von jedem Digitalisiergerät vorgenommenen Abgriff M/fs, wohingegen die Periode zwischen von aufeinanderfolgenden Digitalisiergeräten des Feldes erfaßten Abgriffen gleich 1/fs ist. Am Ende eines Datenerfassungszyklusses erfaßt Rechner 22 von Fig. 1 die in dem Erfassungsspeicher jedes Digitalisiergerätes 12 gespeicherten Daten über den Bus 24 und speichert die Daten sequentiell in einen internen Speicher, wobei die Daten in einer verzahnten Art und Weise angeordnet werden, gemäß des relativen Zeitpunktes, an dem jeder Datenwert erfaßt wurde. Somit setzt Rechner 22 eine Wellenformdatensequenz, die das Eingangssignal darstellt, zusammen und speichert diese, wobei die Sequenz mit einer Wellenformdatensequenz identisch ist, die von einem einzelnen, gewöhnlichen Digitalisiergerät 12 produziert würde, wenn dieses mit einer Abtastfrequenz fs arbeiten könnte.
- Es ist ersichtlich, daß M Digitalisiergeräte, von denen jedes bei einer Maximalfrequenz von fs/M betrieben werden kann, in einem Feld zusammenarbeiten, um ein Eingangssignal mit der Abtastfrequenz fs zu digitalisieren. Damit jedoch das Digitalisiersystem 10 richtig arbeitet, muß das Zeitintervall zwischen Abgriffen, die von aufeinanderfolgenden Digitalisiergeräten erfaßt werden, 1/fs sein. Abgleichbare Verzögerungsschaltungen 28 werden benötigt, da sich die Ansprechzeiten der Digitalisiergeräte 12 mit der Umgebungstemperatur und der Bauelementealterung verändern können. Umgenauigkeiten in den Verzögerungen, hervorgerufen durch die Verzögerungsstufen 26 und die Variation der Länge verschiedener Leitungen oder anderer Komponenten in den Taktsignalpfaden, können zusätzlich Fehler für die Wahl des richtigen Abtastzeitpunktes verursachen. Die abgleichbaren Verzögerungsschaltungen 28 erlauben es, die Intervalle zwischen Abtastungen von aufeinanderfolgenden Digitalisierschaltungen richtig einzustellen, um solchen Fehlerquellen Rechnung zu tragen.
- Für die Einstellung wird zunächst der Fehler in jedem Zeitintervall bestimmt. Um den Fehler in Übereinstimmung mit der vorliegenden Erfindung zu messen, wird ein Sinuswellengenerator 19 mit einem Eingangsanschluß für Wechselsignale von Schalter 17, so wie in Fig. 1 gezeigt, verbunden und Schalter 17 wird so betrieben, daß das Ausgangssignal des Signalgenerators 19 als Eingangssignal an das Digitalisiersystem 10 angelegt wird. Der Signalgenerator 19 produziert ein sinusförmiges Signal einer bekannten, genau gesteuerten Frequenz f&sub0;. Das Digitalisiersystem 10 wird dann für I Perioden des Master-Taktes betrieben, so daß jedes der M Digitalisiergeräte 12 eine Datensequenz der Wellenform erzeugt und speichert, die aus I Datenelementen besteht. Die Größe I ist ganzzahlig, in geeigneter Weise 16. Der Rechner 22 erhält dann und speichert die M Datensequenzen in einer verzahnten Art und Weise, um eine einzige Datensequenz der Wellenform zu erzeugen, die aus IM Elementen besteht. Der Rechner 22 stellt dann (gewichtet) die IM Elemente der Datensequenz in einem Ausschnitt dar, vorzugsweise durch ein 4-termiges Blackmann-Harris-Fenster, und die resultierende IM-elementige, im Ausschnitt dargestellte Sequenz wird unter Verwendung einer diskreten Fourier-Transformation transformiert, um eine Sequenz von IM komplexen Zahlen der Größe zu erzeugen, die repräsentativ für das Frequenzspektrum der im Ausschnitt dargestellten Sequenz ist. Jedes I-te Element der Sequenz des Frequenzspektrums wird dann extrahiert, um eine erste M-elementige Sequenz von komplexen Zahlen zu erzeugen. Die erste M-elementige Sequenz wird dann einer inversen Fourier-Transformation unterworfen, um eine zweite Sequenz von M komplexen Zahlen zu erzeugen. Der Phasenwinkel von jeder Zahl der zweiten Sequenz wird bestimmt und durch die Kreisfrequenz des sinusförmigen Eingangssignals dividiert. Jeder der resultierenden M Werte zeigt einen relativen Timing-Fehler an, der mit einem einzelnen der Digitalisiergeräte in Verbindung gebracht wird, und der Rechner 22 variiert die Steuerungsdaten, die jeder Zeitverzögerungsschaltung 28 zugeführt werden, um die Verzögerung zu verändern, die von jeder Verzögerungsschaltung aufgrund der Größe des mit ihr verbundenen Timing-Fehlers geliefert wird.
- Fig. 3 ist die graphische Darstellung des analogen Frequenzspektrums Ga(t), welches produziert wird, indem die Fourier- Transformierte eines sinusförmigen Signals g(x) der Frequenz f&sub0; verwendet wird. Das Spektrum enthält Spektrallinien, die durch senkrechte Pfeile bei den Frequenzen +/- f&sub0; repräsentiert werden; der Absolutwert der Größe einer Signalkomponente der Frequenzen, die durch die horizontale Position einer Spektrallinie angezeigt werden, wird durch ihre Länge repräsentiert. Die diskrete Fourier-Transformierte G(w) von g(x) ist eine unendliche Folge von komplexen Zahlen, wobei die absolute Amplitude eines Teils von ihnen in Fig. 4 graphisch dargestellt ist. Die graphische Darstellung von Fig. 4 repräsentiert die Faltung des Frequenzspektrums von Fig. 3 mit dem Frequenzspektrum eines periodischen Pulssignals der Frequenz fs. Jedoch erzeugt das Digitalisiersystem 10 von Fig. 1 vielmehr eine endliche Datenfolge als eine unendliche Datenfolge, und wenn die abgleichbaren Verzögerungsschaltungen 28 unrichtig abgeglichen sind, ist das Intervall zwischen aufeinanderfolgenden Abgriffen uneinheitlich. Folglich unterscheidet sich das Frequenzspektrum einer Datenfolge, die vom Digitalisiersystem 10 durch Digitalisierung eines sinusförmigen Eingangssignals erzeugt wird, vom Frequenzspektrum, das in Fig. 4 gezeigt wird.
- g(t) sei das analoge Eingangssignal. Wenn das Digitalisierungssystem ein Eingangssignal g(t) digitalisiert, erzeugt es eine Datensequenz S = [g(t&sub0;), g(t&sub1;), g(t&sub2;), . . . , g(tM), g(tM+1), . . . ] bestehend aus M verzahnten Untersequenzen S&sub0;, S&sub1;, . . . , und SM-1 wie folgt:
- S&sub0; = [g(t&sub0;), g(tM), g(t2M), . . . ]
- S&sub1; = [g(t&sub1;) , g(tM+1), g(t2M+1) , . . . ]
- .
- .
- .
- Sm = [g(tm), g(tM+m), g(t2M+m), . . . ]
- .
- .
- SM-1 = [g(tM-1), g(t2M-1), g(t3M-1) , . . . ]
- Es ist klar, daß die m-te Untersequenz Sm erhalten wird durch gleichmäßige Abtastung des Wertes g(t+tm) mit der Rate 1/MT, wobei T = 1/Mfs. Um die Sequenz S zu bilden, könnten (M-1) Nullen zwischen den Abgriffen in allen Untersequenzen Sm, für m = 0 bis M-1, eingefügt werden, d. h.
- = [g(tm), 0, 0, . . . (M-1 Nullen), g(tM+m), 0, 0, . . . ]
- und dann die Untersequenz in Positionen nach rechts verschoben werden, für m=0 bis M-1, d. h.
- = [(m Nullen), g(tm), (M-1 Nullen), g(tM+m), . . . ],
- wobei z&supmin;¹ der Einheitsverzögerungsoperator ist, und schließlich alle Untersequenzen aufsummiert werden, um die Originalsequenz
- zu erhalten. Das digitale Spektrum, G(w), von S läßt sich dann darstellen durch Summation derjenigen von , für m=0 bis M-1,
- rm sei das Verhältnis von mT-tm zur durchschnittlichen Abtastperiode T, d. h. es sei
- tm = mT -- rmT. (3)
- Dann kann Gleichung (2) umgeschrieben werden als
- Die Gleichungen (2) und (4) sind zwei allgemeine Darstellungen des digitalen Spektrums eines ungleichmäßig abgetasteten Signals.
- Für ein sinusförmiges Eingangssignal g(t) = ejw&sub0;t der Frequenz f&sub0;, wobei w&sub0; = 2πf&sub0;, ist die Fourier-Transformierte gegeben durch
- Ga(w) = 2πδ(w-w&sub0;) (5)
- wobei δ die delta-Funktion ist. Setzt man Gleichung (5) in Gleichung (4) ein, ergibt sich
- wobei fs die durchschnittliche Abtastfrequenz 1/T ist.
- Eine Sequenz A(k), k=0, 1, 2, . . . , M-1, M, . . . , läßt sich wie folgt definieren:
- Damit läßt sich Gleichung (6) umformen in
- Die Gleichungen (7) und (8) sind die kompletten Spektraldarstellungen eines ungleichförmig abgetasteten sinusförmigen Signals.
- Fig. 5 zeigt einen Teil des Frequenzspektrums einer unendlichen Datensequenz, die von einem M=6 Digitalisierungsfeld als Antwort auf ein sinusförmiges Eingangssignal der Frequenz f&sub0; = fs/4M erfaßt wurde. Aus Gleichung (7) läßt sich erkennen, daß die Sequenz A(k) mit der Periode M periodisch in k ist, deshalb ist das Spektrum G(w), welches durch Gleichung (8) gegeben ist, periodisch in w, mit der Periode gleich 2π/T = 2πTfs, d. h. die durchschnittliche Abtastkreisfrequenz. Darüber hinaus besteht eine Periode des Spektrums aus M Linienspektren, gleichmäßig beabstandet auf der Frequenzachse f, wobei benachbarte Spektrallinien um den Betrag fs/M voneinander entfernt sind. Die Hauptsignalkomponente befindet sich bei der Frequenz f&sub0; mit einer Größe proportional zu A(0) , während sich die m-te harmonische Komponente bei der Frequenz f&sub0;+(m/M)fs befindet und eine Größe proportional zu A(m) besitzt. Es wird auch bemerkt, daß die relative Stärke unter verschiedenen Harmonischen, wie durch die A(k) 's dargestellt, übertrieben in Fig. 5 dargestellt ist, um zu zeigen, daß alle A(k)'s im allgemeinen unterschiedlich sind; jedoch ergibt sich in der Praxis, wo rm klein ist, aus Gleichung (7), A(k) = A(Mωk) . Aus Gleichung (8) läßt sich ablesen, daß es für jeden Wert k nur einen Wert w gibt, für welchen die delta-Funktion ungleich Null ist. Mit anderen Worten, G(w) ist gleich mit fsA(k) für einen einzigen Wert von k.
- Aus Gleichung (7) läßt sich ablesen, daß die endliche Sequenz [A(k), k=0, 1, . . . , M-1] die diskrete Fourier-Transformierte der Sequenz
- [(1/M)e-jrm2πf&sub0;/fs], m=0, 1, . . . , M-1]
- ist. Ist eine IM-elementige Sequenz von komplexen Zahlen gegeben, die das Spektrum G(w) von Gleichung (8) repräsentieren, so könnte man daraus Elemente extrahieren, um eine M-elementige Sequenz [wsA(k), k=0, 1, . . . M-1] zu bilden. Zum Beispiel lassen sich für eine Frequenz, die das Spektrum, welches in Fig. 5 gezeigt wird, repräsentiert, Sequenzelemente extrahieren, die von G(f&sub0;), G(fs/6 + f&sub0;), . . . , G(5fs/6 + f&sub0;) repräsentiert werden, um die Sequenz ws [A(0) , A(1) , A(2) , A(3) , A(4), A(5)] zu erzeugen. Unter Verwendung der diskreten inversen Fourier- Transformierten dieser Sequenz ergibt sich die Sequenz
- ws[e-jrm2πTf&sub0;/fs, m=0, 1, . . . , M-1].
- Durch Berechnung des Phasenwinkels jedes Elementes dieser Sequenz ergibt sich die Sequenz:
- [2πrmf&sub0;/fs, m=0, 1, . . . , M-1].
- Durch eine Division jedes Elementes obiger Sequenz durch 2πf&sub0; unter Beachtung, daß T = 1/fs ist, ergibt sich die Sequenz
- [rmT, m=0, 1, . . . , M-1].
- Da rmT den Zeitverzögerungsfehler jeder M-ten abgleichbaren Verzögerungsschaltung 28 von Fig. 1 repräsentiert, zeigt diese Sequenz die Größe an, um die jede abgleichbare Verzögerungsschaltung abgeglichen werden muß.
- Auf diese Art läßt sich der Abgleichfehler jeder abgleichbaren Verzögerungsschaltung 28 von Fig. 1 bestimmen, indem ein sinusförmiges Eingangssignal der Frequenz f0 dem Digitalisiersystem zugeführt wird, indem die diskrete Fourier-Transformierte der resultierenden Sequenz verwendet wird, indem die Sequenz extrahiert wird, die proportional zu A(k) für k = 0, 1, . . . , M-1, ist, indem der Phasenwinkel jedes Elementes der Sequenz gefunden wird und indem jeder Phasenwinkel durch 2πf&sub0; dividiert wird. Jedoch geht die oben beschriebene Methode davon aus, daß die Datensequenz, die das Eingangssignal repräsentiert, von unendlicher Länge ist, während die Datensequenz, die vom Digitalisiersystem 10 aus Fig. 1 erzeugt wird, von endlicher Länge ist. Es ist zu bedenken, daß die Wellenform-Datensequenz, die von System 10 erzeugt wird, die abgetasteten Werte einer Wellenform repräsentiert, die das Produkt aus einer Rechteckfunktion und dem Eingangssignal darstellt, wobei die Rechteckfunktion einen Einheitswert für ein Zeitintervall T hat und den Wert 0 vor und nach dem Intervall. Das Frequenzspektrum der Rechteckfunktion, wie in Fig. 6 gezeigt, beinhaltet eine Hauptkeule der Breite 2/T, die um die Nullfrequenz zentriert ist, und mehrere Nebenkeulen abnehmender Größe. Das Frequenzspektrum der endlichen "abgeschnittenen" Datensequenz, die vom Digitalisierungssystem 10 erzeugt wird, würde deshalb nicht als eine Folge von diskreten Spektrallinien, wie in Fig. 5 gezeigt, erscheinen, sondern würde erscheinen als die Faltung des Spektrums von Fig. 5 mit dem Spektrum von Fig. 6. Durch ausschnittsweise Darstellung (Gewichtung der Terme) einer Rechteckfunktion in geeigneter Weise mit einem 4-termigen Blackman-Harris-Fenster, können die Amplituden der Nebenkeulen des Spektrums von Fig. 6 wesentlich reduziert werden. Das Blackman-Harris-Fenster und andere Fensterfunktionen sind beschrieben in dem Artikel "On the Use of Windows for Harmonic Analysis with Discrete Fourier Transform" von Fredric J. Harris, in den Proceedings of the IEEE, Band 66, Nr. 1, Januar 1974.
- Fig. 7 zeigt ein Frequenzspektrum, das unter Verwendung der diskreten Fourier-Transformierten einer Wellenform-Datensequenz erzeugt wurde, die vom Digitalisierungssystem von Fig. 1 mit M=6 erfaßt wurde, und wobei das Eingangssignal eine Sinuswelle der Frequenz f&sub0;=fs/24 ist und wobei die resultierende Sequenz unter Verwendung eines Blackman-Harris-Fensters ausschnittsweise dargestellt worden ist. Der Absolutwert der Amplitudenfunktion A(f) wurde graphisch veranschaulicht auf einer logarithmischen Skalierung entlang der vertikalen Achse und die Frequenz f ist graphisch dargestellt entlang der horizontalen Achse. Paare von Hauptkeulen (gezeigt in gestrichelten Linien) sind um die Frequenz jeder Spektrallinie von Fig. 5 zentriert und haben eine Amplitude, die äquivalent zur Amplitude der korrespondieren Spektrallinie von Fig. 5 ist. (Nebenkeulen sind so klein, daß sie vernachlässigt werden können, und sind deshalb in Fig. 7 nicht gezeigt.) Das 4-termige Blackman-Harris-Fenster wird gewählt aufgrund seiner kleinen Nebenkeulen und seiner einfachen Implementierung. Jedoch hat dieses Fenster eine etwas größere Hauptkeule als andere bekannte Fenster. Um gegenseitige Beeinflussung von benachbarten Hauptkeulen zu vermeiden, muß die Eingangstestfrequenz mindestens (1/4M)fs von (m/M)fs in der einen Richtung entfernt sein, wobei m = 1, 2, . . , M, und mindestens (3/4 M)fs entfernt sein von jenen Frequenzen in der anderen Richtung. Also werden mindestens 16M Datenpunkte benötigt. Die absolute Größe jedes Elementes der Datensequenz der transformierten, in einem Ausschnitt dargestellten Frequenz ist in Fig. 8 als dicke Linie dargestellt, die die Summe der Funktionen, welche in gestrichelten Linien dargestellt sind, umfaßt.
- Da die Wellenform-Datensequenz, die von System 10 von Fig. 1 erzeugt wird, 16M Elemente beinhaltet, die die Eingangswellenform g(t) repräsentieren, wird eine 16M elementige Sequenz von komplexen Zahlen erzeugt, die das Frequenzspektrum des Eingangssignals repräsentieren, in dem die Wellenformdatensequenz unter Verwendung des Blackman-Harris-Fensters ausschnittsweise dargestellt und die Fourier-Transformierte des Ergebnisses verwendet wird. Mit M=6 beinhaltet die Sequenz 16 · 6 = 96 komplexe Zahlen, wobei jede Zahl einen besonderen Wert G(f) repräsentiert, wobei f = 0, fs/64, 2fs/64, . . . , 63fs/64. Die vierte Zahl einer Sequenz von 96 komplexen Zahlen repräsentiert G(4fs/96) = G(f&sub0;) und ist gleich w&sub6;A(0). In ähnlicher Weise repräsentiert die (16k+4)-te Zahl einer Sequenz G(4kfs/96), was gleich ist mit wsA(k). Auf diese Weise läßt sich eine M-elementige Sequenz ws[A(m), m=0, 1, . . . , M-1] aus einer 96-elementigen Frequenzspektrumssequenz extrahieren, indem das vierte Element der Frequenzspektrumssequenz gewählt wird und danach jedes 16. Element. Die Timing-Fehlersequenz [rmT, m=0, 1, . . . , M-1] kann dann erhalten werden durch Bestimmung des Phasenwinkels jedes Elementes wsA(m), wie im vorausgehenden beschrieben.
- Wenn die Wellenformdatensequenz nicht in einem Ausschnitt dargestellt würde, würden die Nebenkeulen, die mit jeder Hauptkeule, wie in Fig. 7 gezeigt, assoziiert sind, nicht vernachlässigbar sein und würden die Werte des erhaltenen A(k) negativ beeinflussen und deshalb würden die errechneten Werte rmT weniger genau sein.
- Die Funktion zur ausschnittsweisen Darstellung könnte gewählt worden sein, um eine Überlappung größer oder kleiner als 50% der Hauptkeulen zu liefern, wie in Fig. 7 gezeigt. Jedoch würden bei mehr als 50% Überlappung die Datenwerte von G(f), die mit Spitzenwerten der Keulen korrespondieren und die Werte von A(k) repräsentieren, von angrenzenden Hauptkeulen stärker beeinflußt werden. Mit weniger als 50% Überlappung wird die Auflösung verringert.
- Die Frequenz f&sub0; des Testsignals sollte nicht größer sein als die Hälfte der Abtastfrequenz fs, um Bandüberlappungen zu vermeiden. Zusätzlich, um sicherzustellen, daß spektrale Spitzen gleichmäßig beabstandet sind und auf Frequenzen erscheinen, die mit Datenpunkten der transformierten, in einem Ausschnitt dargestellten Datensequenz G(f) korrespondieren, sollte f&sub0; so gewählt werden, daß der folgenden Beziehung genüge geleistet wird:
- f&sub0; = (fs/n) - fs/4M (n=1, 2, 3, . . . ) (10)
- In dem Beispiel von Fig. 8 ist n=12, was f&sub0; = fs/24 ergibt. Da jedoch die Timingfehler rmT aus den Phasenwinkeln (2πrmf&sub0;/fs) berechnet werden, so ist es, um die Auflösung, mit der die Phasenwinkel bestimmt werden, zu maximieren, wünschenswert, f&sub0; so groß wie möglich zu machen, so daß die Phasenwinkel so groß wie möglich sein werden. Um so zu verfahren, ist es nötig, n so klein wie möglich zu wählen. Wenn n = 1 ist, dann liefert Gleichung (10) ein f&sub0;=23fs/24. Um aber Bandüberlappung zu vermeiden, darf f&sub0; nicht größer als fs/2 sein. Bei Wahl von n=2 liefert Gleichung (10) ein f&sub0;=11fs/24, was weniger ist als die Hälfte von fs. Deshalb ergibt die Wahl von n=2 in Gleichung (10) die Frequenz des sinusförmigen Signals, die die beste Auflösung in der Bestimmung des Timing-Fehlers rmT liefert.
- Fig. 8 zeigt das Frequenzspektrum einer in einem Ausschnitt dargestellten Fourier-Transformierten einer Datensequenz, die von einem M=6 Digitalisierungsfeld erfaßt wurde, auf ein sinusförmiges Eingangssignal der Frequenz f&sub0; = 11fs/24. Das Frequenzspektrum ist dem in Fig. 7 gezeigten ähnlich, ist aber um 10fs/24 nach links verschoben worden. So wie im Fall des Frequenzspektrums der Fig. 7 wird die Sequenz wsA(m) geliefert, indem die vierte Zahl der Frequenzspektrumssequenz und jede 16. Zahl danach extrahiert wird; jedoch ist die resultierende Sequenz gleich ws[A(4), A(5), A(0), A(1), A(2), A(3)], welche umgeordnet werden muß, um die Sequenz wsA(m), m=0 bis 5, zu erhalten.
- Fig. 9 zeigt ein Flußdiagramm für die Programmierung von Rechner 22 aus Fig. 1, um die Zeitverzögerungsschaltungen 28 des Digitalisiergerätes auszumessen und abzugleichen. Durch einen Start in Schritt 40 werden die Verzögerungsschaltungen 28 von Fig. 1 so abgeglichen, daß sie eine Durchschnittsverzögerung liefern, einen Mittelwert zwischen Minimum und Maximum. Schalter 17 wird so gesetzt, daß das sinusförmige Ausgangssignal des Sinussignalgenerators 19 als Eingangssignal dem Digitalisiersystem 10 zugeführt wird (Schritt 42). Jedes Digitalisiergerät 12 wird zur Digitalisierung von 16 Abtastungen des Eingangssignals eingestellt, und die Datenerfassung wird eingeleitet (Schritt 44). Nachdem jedes der Digitalisiergeräte 12 Sequenzen von 16 Datenwerten erfaßt und in seinem Erfassungsspeicher abgespeichert hat, liest Rechner 22 die Datensequenzen und verzahnt sie im Speicher, um eine einzige 96-elementige Wellenformdatensequenz zu formen (Schritt 46), die dann abschnittsweise durch ein 4- termiges Blackman-Harris-Fenster dargestellt wird (Schritt 48). Die diskrete Fourier-Transformierte der im Ausschnitt dargestellten Sequenz wird dann berechnet (Schritt 50), um eine erste Datensequenz zu formen, und eine zweite Datensequenz von M Elementen wird geformt, indem das vierte Element der ersten Sequenz und jedes 16. Element danach extrahiert wird (Schritt 52). Eine dritte Datensequenz, bestehend aus M komplexen Zahlen, wird dann berechnet (Schritt 54), indem die inverse Fourier- Transformierte der zweiten Datensequenz verwendet wird. Jedes Element der dritten Datensequenz kann dann auf das Element, welches mit k = 0 korrespondiert, normalisiert werden, d. h. das Element, das einen Phasenwinkel hat, von dem der Fehler, der mit dem Digitalisiergerät 0 assoziiert ist, berechnet wird (Schritt 56). Der Phasenwinkel jeden Elementes der dritten Datensequenz wird berechnet (Schritt 58) und dann durch die Kreisfrequenz des sinusförmigen Eingangssignals dividiert (Schritt 60), um den Satz von M Zeitverzögerungsfehlerwerten zu erhalten. Rechner 22 gleicht dann jede Zeitverzögerungsschaltung 28 in Übereinstimmung mit den Fehlerwerten ab. Es sollte bemerkt werden, daß der Normalisierungsschritt (Schritt 56) ausgeschlossen werden kann. Jedoch vermeidet der Normalisierungsschritt die Notwendigkeit, die Verzögerungsschaltung 28 abzugleichen, die mit Digitalisiergerät 0 assoziiert ist.
- Während eine bevorzugte Ausführungsform der vorliegenden Erfindung gezeigt und beschrieben worden ist, ist es für den Fachmann auf diesem Gebiet offensichtlich, daß viele Veränderungen und Modifikationen durchführbar sind, ohne daß hierbei von der Erfindung, wie in den angehängten Ansprüchen definiert, abgegangen wird.
Claims (11)
1. Verfahren zum Einrichten einer Digitalisiervorrichtung,
wobei es sich bei der Digitalisiervorrichtung um die
Gattung mit einer Anordnung von M Digitalisierern (12)
handelt, wobei M eine ganze Zahl größer als 1 ist, jede
Digitalisiervorrichtung auf ein Eingangssignal und ein
periodisches Taktsignal von bekannter Frequenz anspricht
und eine Vorrichtung (14-20) zum Erzeugen einer separaten
Wellenformdatensequenz für das Eingangssignal als Reaktion
auf das Taktsignal aufweist, wobei jedes Datenelement der
Wellenformdatensequenz eine momentane Größe des
Eingangssignals während jeder Periode des Taktsignals darstellt,
und eine Vorrichtung (26, 28) zum Verzögern der Übertragung
des Taktsignals an jede Digitalisiervorrichtung um eine
separate Verzögerungszeit entsprechend jeder
Digitalisiervorrichtung, um eine Abtastfrequenz fs für das
Eingangssignal bereitzustellen, welche M-faches der Frequenz des
Taktsignals ist, wobei ein Taktierungsfehler in den separaten
Verzögerungszeiten jeder Digitalisiervorrichtung
entspricht, gekennzeichnet durch die folgenden Schritte:
Anlegen eines Sinuswellensignals von bekannter
Frequenz f&sub0; als das Eingangssignal an jede
Digitalisiervorrichtung, um M separate Sinuswellendatensequenzen als
Reaktion auf die Eingangs- und Taktsignale zu erzeugen;
Erzeugen einer einzelnen Sinuswellendatensequenz aus
den M separaten Sinuswellendatensequenzen, wobei die
einzelne Sinuswellendatensequenz das Sinuswellensignal
darstellt;
Erzeugen einer ersten Sequenz komplexer Zahlen, die
ein Frequenzspektrum der einzelnen Sinuswellendatensequenz
darstellt;
Erzeugen einer zweiten Sequenz von M komplexen Zahlen
durch Extrahieren von M Elementen, die relative
Größenspitzen der ersten Sequenz darstellen;
Erzeugen einer dritten Sequenz M komplexer Zahlen, die
eine umgekehrte diskrete Fouriersche Transformation der
zweiten Sequenz darstellen;
Erzeugen eines Satzes von M Phasenwinkelzahlen, wobei
jede Phasenwinkelzahl einen Phasenwinkel darstellt, der mit
einer separaten komplexen Zahl der dritten Sequenz
verbunden ist und einer separaten der
Digitalisiervorrichtungen entspricht; und
Bestimmen des Taktierungsfehlers für jede
Digitalisiervorrichtung gemäß dem entsprechenden Phasenwinkel.
2. Verfahren nach Anspruch 1, weiterhin gekennzeichnet durch
den Schritt des Einstellens der separaten
Verzögerungszeiten entsprechend jeder Digitalisiervorrichtung gemäß dem
Taktierungsfehler entsprechend jeder
Digitalisiervorrichtung.
3. Verfahren nach Anspruch 1, worin der Schritt des Erzeugens
einer einzelnen Sinuswellendatensequenz durch die folgenden
Schritte gekennzeichnet ist:
Verschachteln der Elemente der M
Sinuswellendatensequenzen, um eine verschachtelte Datensequenz zu bilden;
und
"Fensterung" der verschachtelten Datensequenz mit
einer Fensterfunktion, um die einzelne
Sinuswellendatenfunktion zu bilden.
4. Verfahren nach Anspruch 1, worin das Sinuswellensignal eine
Frequenz von weniger oder gleich der Hälfte der
Abtastfrequenz hat.
5. Verfahren nach Anspruch 4, worin das Taktsignal eine
Frequenz von fs/M hat und das Sinuswellensignal eine
Frequenz von f&sub0; hat, wobei diese Frequenzen durch den
Ausdruck f&sub0; = (fs/n) - (fs/4M) miteinander in Beziehung
stehen, worin n eine ganze Zahl größer als 1 ist.
6. Verfahren nach Anspruch 4, worin das Taktsignal eine
Frequenz von fs/M hat und das Sinuswellensignal eine
Frequenz von f&sub0; hat, wobei diese Frequenzen durch den
Ausdruck f&sub0; = (fs/2) - (fs/4M) miteinander in Beziehung
stehen.
7. Verfahren nach Anspruch 1, worin der Schritt des Bestimmens
des Taktierungsfehlers für jede Digitalisiervorrichtung
durch den Schritt des Dividierens des entsprechenden
Phasenwinkels durch einen Betrag proportional zu der
Winkelfrequenz des Sinuswellensignals gekennzeichnet ist.
8. Digitalisiervorrichtung der Gattung mit einer Anordnung von
M Digitalisiervorrichtungen (12), wobei M eine ganze Zahl
größer als 1 ist, jede Digitalisiervorrichtung auf ein
Eingangssignal und ein periodisches Taktsignal von
bekannter Frequenz anspricht und eine Vorrichtung (14-20)
aufweist, um eine separate Wellenformdatensequenz für das
Eingangssignal als Reaktion auf das Taktsignal zu erzeugen,
wobei jedes Datenelement der Wellenformdatensequenz eine
momentane Größe des Eingangssignals während jeder Periode
des Taktsignals darstellt, mit einer Vorrichtung (26, 28)
zum Verzögern der Übertragung des Taktsignals an jede
Digitalisiervorrichtung um eine separate Verzögerungszeit
entsprechend jeder Digitalisiervorrichtung, um eine
Abtastfrequenz fs für das Eingangssignal bereitzustellen,
welche ein M-faches der Frequenz des Taktsignals ist, und
mit einer Vorrichtung (19) zum Erzeugen eines
Sinuswellensignals von bekannter Frequenz f&sub0; zum Anlegen
als das Eingangssignal an jede Digitalisiervorrichtung,
wobei die Digitalisiervorrichtung weiterhin durch folgendes
gekennzeichnet ist:
eine Verarbeitungsvorrichtung (22, 24), die auf die M
separaten Wellenformdatensequenzen anspricht, um eine
einzelne Wellenformdatensequenz aus den M separaten
Wellenformdatensequenzen zu erzeugen, wobei die einzelne
Wellenformdatensequenz das Sinuswellensignal darstellt,
zum Erzeugen einer ersten Sequenz komplexer Zahlen,
die ein Frequenzspektrum der einzelnen
Wellenformdatensequenz darstellt,
zum Erzeugen einer zweiten Sequenz komplexer Zahlen
durch Extrahieren von M Elementen, die relative
Größenspitzen der ersten Sequenz darstellen,
zum Erzeugen einer dritten Sequenz M komplexer Zahlen
gemäß einer umgekehrten diskreten Fourierschen
Transformation der zweiten Sequenz,
zum Erzeugen eines Satzes von M Phasenwinkelzahlen,
wobei jede Phasenwinkelzahl eine separate komplexe Zahl der
dritten Sequenz darstellt und einer separaten der
Digitalisiervorrichtungen entspricht, und
zum Bestimmen eines Taktierungsfehlers entsprechend
jeder Digitalisiervorrichtung gemäß der entsprechenden
Phasenwinkelzahl.
9. Vorrichtung nach Anspruch 8, worin die
Verarbeitungsvorrichtung (22, 24) weiterhin durch eine Vorrichtung (28) zum
Einstellen der separaten Verzögerungszeiten, die jeder
Digitalisiervorrichtung entsprechen, in Übereinstimmung mit
dem Taktierungsfehler, der jeder Digitalisiervorrichtung
entspricht, gekennzeichnet ist.
10. Vorrichtung nach Anspruch 8, worin die bekannte Frequenz
des Taktsignals fs/M ist und die bekannte Frequenz des
Sinuswellensignals f&sub0; ist, wobei die Frequenzen durch den
Ausdruck f&sub0; = (fs/n) - (fs/4M) miteinander in Beziehung
stehen, worin n eine ganze Zahl größer als 1 ist.
11. Vorrichtung nach Anspruch 8, worin die einzelne
Wellenformdatensequenzerzeugungsvorrichtung der
Verarbeitungsvorrichtung (22, 24) durch folgendes gekennzeichnet ist:
eine Vorrichtung zum Verschachteln der Elemente der M
separaten Wellenformdatensequenzen, um eine einzelne
verschachtelte Datensequenz zu bilden, die das
Sinuswellensignal darstellt; und
eine Vorrichtung zur "Fensterung" der verschachtelten
Datensequenz mit einer Fensterfunktion, um die einzelne
Wellenformdatensequenz zu bilden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/071,671 US4763105A (en) | 1987-07-08 | 1987-07-08 | Interleaved digitizer array with calibrated sample timing |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3885166D1 DE3885166D1 (de) | 1993-12-02 |
DE3885166T2 true DE3885166T2 (de) | 1994-05-26 |
Family
ID=22102838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3885166T Expired - Lifetime DE3885166T2 (de) | 1987-07-08 | 1988-06-16 | Verzahntes Digatilisierungsfeld mit kalibrierter Abtasttaktierung. |
Country Status (4)
Country | Link |
---|---|
US (1) | US4763105A (de) |
EP (1) | EP0298618B1 (de) |
JP (1) | JPS6435621A (de) |
DE (1) | DE3885166T2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6384756B1 (en) | 1999-02-17 | 2002-05-07 | Advantest Corporation | High-speed waveform digitizer with a phase correcting means and a method therefor |
DE10015384B4 (de) * | 1999-03-24 | 2004-02-12 | Advantest Corp. | A/D-Umwandlungsvorrichtung, Eicheinheit und Verfahren hierfür |
US7161514B2 (en) | 2001-10-26 | 2007-01-09 | Agilent Technologies, Inc. | Calibration method for interleaving an A/D converter |
Families Citing this family (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5488369A (en) * | 1986-11-18 | 1996-01-30 | Gould Electronics, Ltd. | High speed sampling apparatus and method for calibrating the same |
FR2893201A1 (fr) * | 1988-08-23 | 2007-05-11 | Dassault Electronique | Dispositif d'acquisition rapide de signaux electriques. |
WO1991000648A1 (en) * | 1989-06-26 | 1991-01-10 | Dallas Semiconductor Corporation | Waveshaping subsystem using converter and delay lines |
US5194761A (en) * | 1989-06-26 | 1993-03-16 | Dallas Semiconductor Corp. | Waveshaping subsystem using converter and delay lines |
US5013932A (en) * | 1989-06-26 | 1991-05-07 | Dallas Semiconductor Corporation | Waveshaping subsystem using converter and delay lines |
US5200751A (en) * | 1989-06-26 | 1993-04-06 | Dallas Semiconductor Corp. | Digital to analog converter using a programmable logic array |
US4962380A (en) * | 1989-09-21 | 1990-10-09 | Tektronix, Inc. | Method and apparatus for calibrating an interleaved digitizer |
US5159337A (en) * | 1990-05-01 | 1992-10-27 | U.S. Philips Corp. | Self-aligning sampling system and logic analyzer comprising a number of such sampling systems |
KR930004772Y1 (ko) * | 1991-05-13 | 1993-07-23 | 금성일렉트론 주식회사 | 아날로그/디지탈 변환기의 테스트장치 |
US5455831A (en) * | 1992-02-20 | 1995-10-03 | International Business Machines Corporation | Frame group transmission and reception for parallel/serial buses |
US5267240A (en) * | 1992-02-20 | 1993-11-30 | International Business Machines Corporation | Frame-group transmission and reception for parallel/serial buses |
US5382956A (en) * | 1992-04-30 | 1995-01-17 | Hewlett Packard Co | Integrated circuit for physiological signal measurement |
EP0568199A3 (en) * | 1992-04-30 | 1994-09-21 | Hewlett Packard Co | Signal processing circuits with serial chaining |
US5294926A (en) * | 1992-10-09 | 1994-03-15 | Hewlett-Packard Company | Timing and amplitude error estimation for time-interleaved analog-to-digital converters |
US6965142B2 (en) | 1995-03-07 | 2005-11-15 | Impinj, Inc. | Floating-gate semiconductor structures |
US5978379A (en) * | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
US6269317B1 (en) * | 1997-04-30 | 2001-07-31 | Lecroy Corporation | Self-calibration of an oscilloscope using a square-wave test signal |
EP1080431B1 (de) | 1998-05-18 | 2003-05-21 | Acqiris | Datenerfassungssystem mit einer schaltung zum umformen eines hochfrequenten analogen eingangssignals in eine anzahl von numerischen signalen |
GB2337882B (en) * | 1998-05-26 | 2001-10-31 | Lsi Logic Corp | Method of testing analog to digital converters |
US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
US6518800B2 (en) * | 2000-05-31 | 2003-02-11 | Texas Instruments Incorporated | System and method for reducing timing mismatch in sample and hold circuits using the clock |
US6407687B2 (en) * | 2000-06-28 | 2002-06-18 | Texas Instruments Incorporated | System and method for reducing timing mismatch in sample and hold circuits using an FFT and subcircuit reassignment |
US6483448B2 (en) * | 2000-06-28 | 2002-11-19 | Texas Instruments Incorporated | System and method for reducing timing mismatch in sample and hold circuits using an FFT and decimation |
JP4560187B2 (ja) * | 2000-08-30 | 2010-10-13 | 株式会社アドバンテスト | インターリーブad変換方式波形ディジタイザ装置 |
US6809668B2 (en) * | 2001-01-24 | 2004-10-26 | Advantest Corporation | Interleaving A/D conversion type waveform digitizer module and a test apparatus |
JP3745962B2 (ja) * | 2001-01-24 | 2006-02-15 | 株式会社アドバンテスト | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 |
JP2002246910A (ja) * | 2001-02-20 | 2002-08-30 | Advantest Corp | インターリーブad変換方式波形ディジタイザ装置 |
US6664909B1 (en) | 2001-08-13 | 2003-12-16 | Impinj, Inc. | Method and apparatus for trimming high-resolution digital-to-analog converter |
US6522282B1 (en) * | 2001-11-07 | 2003-02-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Estimation of timing offsets in parallel A/D converters |
US6781531B2 (en) * | 2002-01-15 | 2004-08-24 | Raytheon Company | Statistically based cascaded analog-to-digital converter calibration technique |
US6958646B1 (en) | 2002-05-28 | 2005-10-25 | Impinj, Inc. | Autozeroing floating-gate amplifier |
US6909389B1 (en) | 2002-06-14 | 2005-06-21 | Impinj, Inc. | Method and apparatus for calibration of an array of scaled electronic circuit elements |
GB0214742D0 (en) * | 2002-06-26 | 2002-08-07 | Bae Systems Plc | Improvements relating to time-interleaved samplers |
US6784819B2 (en) * | 2002-06-27 | 2004-08-31 | Teradyne, Inc. | Measuring skew between digitizer channels using fourier transform |
US7221596B2 (en) | 2002-07-05 | 2007-05-22 | Impinj, Inc. | pFET nonvolatile memory |
US6950342B2 (en) | 2002-07-05 | 2005-09-27 | Impinj, Inc. | Differential floating gate nonvolatile memories |
US6825782B2 (en) * | 2002-09-20 | 2004-11-30 | Ntt Docomo, Inc. | Method and apparatus for arithmetic coding and termination |
US7187237B1 (en) | 2002-10-08 | 2007-03-06 | Impinj, Inc. | Use of analog-valued floating-gate transistors for parallel and serial signal processing |
AU2003275479A1 (en) * | 2002-10-08 | 2004-05-04 | Impinj, Inc. | Use of analog-valued floating-gate transistors to match the electrical characteristics of interleaved and pipelined |
US6954159B1 (en) | 2003-07-01 | 2005-10-11 | Impinj, Inc. | Low distortion band-pass analog to digital converter with feed forward |
DE102004009613B4 (de) * | 2004-02-27 | 2010-05-12 | Infineon Technologies Ag | Schaltungsanordnung zum Kompensieren von Nichtlinearitäten von zeitversetzt arbeitenden Analog-Digital-Wandlern |
DE102004009612B4 (de) * | 2004-02-27 | 2010-11-18 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Verzögerungsabgleich von zeitversetzt arbeitenden Analog-Digital-Wandlern |
US7667589B2 (en) | 2004-03-29 | 2010-02-23 | Impinj, Inc. | RFID tag uncoupling one of its antenna ports and methods |
US7423539B2 (en) | 2004-03-31 | 2008-09-09 | Impinj, Inc. | RFID tags combining signals received from multiple RF ports |
US7501953B2 (en) | 2004-04-13 | 2009-03-10 | Impinj Inc | RFID readers transmitting preambles denoting communication parameters and RFID tags interpreting the same and methods |
US7973643B2 (en) | 2004-04-13 | 2011-07-05 | Impinj, Inc. | RFID readers transmitting preambles denoting data rate and methods |
US7183926B2 (en) | 2004-04-13 | 2007-02-27 | Impinj, Inc. | Adaptable bandwidth RFID tags |
US7917088B2 (en) | 2004-04-13 | 2011-03-29 | Impinj, Inc. | Adaptable detection threshold for RFID tags and chips |
US7405660B2 (en) | 2005-03-24 | 2008-07-29 | Impinj, Inc. | Error recovery in RFID reader systems |
US7283390B2 (en) | 2004-04-21 | 2007-10-16 | Impinj, Inc. | Hybrid non-volatile memory |
US8111558B2 (en) | 2004-05-05 | 2012-02-07 | Synopsys, Inc. | pFET nonvolatile memory |
US7510117B2 (en) | 2004-06-04 | 2009-03-31 | Impinj Inc | Decoding with memory in RFID system |
US7049964B2 (en) | 2004-08-10 | 2006-05-23 | Impinj, Inc. | RFID readers and tags transmitting and receiving waveform segment with ending-triggering transition |
US7283074B2 (en) * | 2004-09-21 | 2007-10-16 | Telegent Systems, Inc. | Pilot-tone calibration for time-interleaved analog-to-digital converters |
US7038602B1 (en) * | 2004-10-30 | 2006-05-02 | Agilent Technologies, Inc. | Method for correcting periodic sampling errors |
ATE395748T1 (de) * | 2005-01-11 | 2008-05-15 | Anritsu Corp | Analog/digital-umsetzerbauelement des verbesserten zeitverschachtelungstyps und das bauelement verwendendes schnelles signalverarbeitungssystem |
US7233270B2 (en) * | 2005-01-28 | 2007-06-19 | Realtek Semiconductor Corp. | Receiver capable of correcting mismatch of time-interleaved parallel ADC and method thereof |
US7386409B2 (en) * | 2005-02-25 | 2008-06-10 | Lecroy Corporation | Method and apparatus for artifact signal reduction in systems of mismatched interleaved digitizers |
US7257033B2 (en) | 2005-03-17 | 2007-08-14 | Impinj, Inc. | Inverter non-volatile memory cell and array system |
US7679957B2 (en) | 2005-03-31 | 2010-03-16 | Virage Logic Corporation | Redundant non-volatile memory cell |
US7183953B2 (en) * | 2005-03-31 | 2007-02-27 | Teradyne, Inc. | Calibrating automatic test equipment containing interleaved analog-to-digital converters |
TWI282216B (en) | 2005-04-13 | 2007-06-01 | Realtek Semiconductor Corp | Correlation circuit for time-interleaved ADC and method thereof |
US7148828B2 (en) * | 2005-05-03 | 2006-12-12 | Agilent Technologies, Inc. | System and method for timing calibration of time-interleaved data converters |
US7233274B1 (en) | 2005-12-20 | 2007-06-19 | Impinj, Inc. | Capacitive level shifting for analog signal processing |
US7227479B1 (en) * | 2005-12-22 | 2007-06-05 | Lucent Technologies Inc. | Digital background calibration for time-interlaced analog-to-digital converters |
US7556206B2 (en) * | 2006-01-30 | 2009-07-07 | L3 Communications Integrated Systems, L.P. | Temperature compensated clock delay closed loop circuit |
US7250885B1 (en) * | 2006-04-03 | 2007-07-31 | Analog Devices, Inc. | System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter |
JP4658097B2 (ja) * | 2006-07-27 | 2011-03-23 | パナソニック株式会社 | パルス同期復調装置 |
TWI330000B (en) * | 2006-07-27 | 2010-09-01 | Realtek Semiconductor Corp | A calibration apparatus for mismatches of time-interleaved analog-to-digital converter |
DE102006037221B4 (de) | 2006-08-09 | 2018-07-19 | Rohde & Schwarz Gmbh & Co. Kg | Vorrichtung und Verfahren zur Verarbeitung und Darstellung eines abgetasteten Signals |
US8122307B1 (en) | 2006-08-15 | 2012-02-21 | Synopsys, Inc. | One time programmable memory test structures and methods |
US7429939B2 (en) * | 2006-09-30 | 2008-09-30 | Teradyne, Inc. | Signal analysis using dual converters and cross spectrum |
US7450043B2 (en) * | 2006-10-31 | 2008-11-11 | Lecroy Corporation | Method of compensating for deterministic jitter due to interleave error |
JP2008147922A (ja) * | 2006-12-08 | 2008-06-26 | Anritsu Corp | A/d変換装置 |
US7538708B2 (en) * | 2006-12-30 | 2009-05-26 | Teradyne, Inc. | Efficient, selective error reduction for parallel, time-interleaved analog-to-digital converter |
US7541958B2 (en) * | 2006-12-30 | 2009-06-02 | Teradyne, Inc. | Error reduction for parallel, time-interleaved analog-to-digital converter |
JP4639210B2 (ja) * | 2007-03-28 | 2011-02-23 | アンリツ株式会社 | A/d変換装置 |
US7719896B1 (en) | 2007-04-24 | 2010-05-18 | Virage Logic Corporation | Configurable single bit/dual bits memory |
US7894261B1 (en) | 2008-05-22 | 2011-02-22 | Synopsys, Inc. | PFET nonvolatile memory |
WO2010095232A1 (ja) | 2009-02-19 | 2010-08-26 | 株式会社日立製作所 | アナログデジタル変換器および半導体集積回路装置 |
US8269657B2 (en) * | 2009-06-26 | 2012-09-18 | Intersil Americas Inc. | Background calibration of offsets in interleaved analog to digital converters |
US7961123B2 (en) * | 2009-07-09 | 2011-06-14 | Texas Instruments Incorporated | Time-interleaved analog-to-digital converter |
EP2363961A1 (de) * | 2010-03-04 | 2011-09-07 | BAE SYSTEMS plc | Abtastung |
WO2011107801A1 (en) | 2010-03-04 | 2011-09-09 | Bae Systems Plc | Sampling |
JP5211250B2 (ja) * | 2012-02-02 | 2013-06-12 | 株式会社日立ハイテクノロジーズ | 磁気ヘッドまたは磁気ディスクの検査装置及び検査方法 |
US9322883B2 (en) | 2012-04-09 | 2016-04-26 | Jabil Circuit, Inc. | Battery monitoring system using time-based signals |
EP2849346B1 (de) * | 2013-09-12 | 2019-08-21 | Socionext Inc. | Schaltungen für gemischte Signalen |
CN113541624B (zh) * | 2021-07-02 | 2023-09-26 | 北京航空航天大学 | 一种用于功率放大器控制的小信号处理方法 |
CN114791620B (zh) * | 2022-03-28 | 2024-08-16 | 西北核技术研究所 | 一种针对离散数字核脉冲信号的梯形成形方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56115026A (en) * | 1980-02-18 | 1981-09-10 | Sony Tektronix Corp | Analog-digital converter |
JPH0628340B2 (ja) * | 1985-12-24 | 1994-04-13 | ソニ−・テクトロニクス株式会社 | アナログ・デジタル変換装置用校正方法 |
-
1987
- 1987-07-08 US US07/071,671 patent/US4763105A/en not_active Expired - Lifetime
-
1988
- 1988-06-16 EP EP88305491A patent/EP0298618B1/de not_active Expired - Lifetime
- 1988-06-16 DE DE3885166T patent/DE3885166T2/de not_active Expired - Lifetime
- 1988-07-07 JP JP63170009A patent/JPS6435621A/ja active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6384756B1 (en) | 1999-02-17 | 2002-05-07 | Advantest Corporation | High-speed waveform digitizer with a phase correcting means and a method therefor |
DE10007148C2 (de) * | 1999-02-17 | 2003-06-18 | Advantest Corp | Hochgeschwindigkeits-Wellenformdigitalisierer mit einer Phasenkorrekturvorrichtung und Verfahren zur Phasenkorrektur |
DE10015384B4 (de) * | 1999-03-24 | 2004-02-12 | Advantest Corp. | A/D-Umwandlungsvorrichtung, Eicheinheit und Verfahren hierfür |
US7161514B2 (en) | 2001-10-26 | 2007-01-09 | Agilent Technologies, Inc. | Calibration method for interleaving an A/D converter |
Also Published As
Publication number | Publication date |
---|---|
EP0298618B1 (de) | 1993-10-27 |
EP0298618A2 (de) | 1989-01-11 |
DE3885166D1 (de) | 1993-12-02 |
JPH0447330B2 (de) | 1992-08-03 |
JPS6435621A (en) | 1989-02-06 |
EP0298618A3 (en) | 1990-09-26 |
US4763105A (en) | 1988-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3885166T2 (de) | Verzahntes Digatilisierungsfeld mit kalibrierter Abtasttaktierung. | |
DE10196595B4 (de) | Digitalisierungsvorrichtung und Halbleiter-Prüfvorrichtung | |
DE10015384B4 (de) | A/D-Umwandlungsvorrichtung, Eicheinheit und Verfahren hierfür | |
DE2820425C2 (de) | Binärer Zufallsrauschgenerator zur stochastischen Kodierung | |
DE69120880T2 (de) | Abtastende Messeinrichtung | |
DE68907246T2 (de) | Anordnung zur zeitlichen Abstimmung einer Wellenform für digitale Oszilloskope. | |
DE69009091T2 (de) | Verfahren und Vorrichtung zur Signalverarbeitung. | |
DE2219085C3 (de) | Frequenzanalysator | |
DE2608249A1 (de) | Verfahren und vorrichtung zum messen von uebertragungsfunktionen | |
DE10295886T5 (de) | Wellenform-Digitalisierungsmodul vom A/D- Umwandlungs-Verschachtelungstyp und Prüfvorrichtung | |
DE4003330A1 (de) | Wirbelstrompruefgeraet | |
EP3579002B1 (de) | Einrichtung und verfahren zur messung von isolationswiderstand und ableitkapazität bei gestörtem messsignal | |
DE102005044194B4 (de) | Messvorrichtung und Verfahren zum Messen von relativen Phasenlagen von digitalen Signalen | |
DE3889893T2 (de) | Verfahren und Vorrichtung zur Messung von Jitter eines periodischen Signals. | |
DE69024931T2 (de) | Z.F.-Kalibrierverfahren | |
DE102005032982B4 (de) | Verfahren und Vorrichtung zur Analog-Digital-Wandlung eines Eingangssignals | |
AT516556B1 (de) | Messsystem mit resonanten Sensoren und Verfahren zum Betrieb eines Resonators | |
WO1992017949A1 (de) | Verfahren zum ermitteln der übertragungseigenschaften einer elektrischen leitung | |
DE69532509T2 (de) | Ratiometrische fourieranalysevorrichtung | |
DE3143626A1 (de) | Verfahren und vorrichtung zum aufnehmen dreidimensionaler kernresonanzspektren | |
DE4327136C2 (de) | Analoger Rampengenerator mit digitaler Korrektur | |
DE60301131T2 (de) | Verfahren und vorrichtung zur zero-mischungsspektrumanalyse | |
EP1512133B1 (de) | Verfahren und vorrichtung zur bestimmung einer frequenz für die abtastung eines analogen signals | |
DE602005000204T2 (de) | Verfahren und Vorrichtung zur Bearbeitung von Schwingungsdaten | |
DE2044496B2 (de) | Verfahren und Vorrichtung zur Bestimmung der mittleren Abweichung einer variablen Funktion von ihrem Mittelwert, sowie Anwendung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: FAUL, C., RECHTSANW., 84364 BAD BIRNBACH |