DE102006037221B4 - Vorrichtung und Verfahren zur Verarbeitung und Darstellung eines abgetasteten Signals - Google Patents
Vorrichtung und Verfahren zur Verarbeitung und Darstellung eines abgetasteten Signals Download PDFInfo
- Publication number
- DE102006037221B4 DE102006037221B4 DE102006037221.2A DE102006037221A DE102006037221B4 DE 102006037221 B4 DE102006037221 B4 DE 102006037221B4 DE 102006037221 A DE102006037221 A DE 102006037221A DE 102006037221 B4 DE102006037221 B4 DE 102006037221B4
- Authority
- DE
- Germany
- Prior art keywords
- signal
- samples
- sampled
- sampled signal
- time delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
- G01R13/0272—Circuits therefor for sampling
Abstract
Vorrichtung (2,72) zur Darstellung eines Signals (6,78) auf einer Anzeigeeinrichtung (50,140), wobei das Signal (6,78) einer ersten Abtasteinrichtung (8,82) und über eine Zeitverzögerungseinrichtung (14,16,90,92,94) zeitversetzt zumindest einer zweiten Abtasteinrichtung (10,12,84,86,88) zur Abtastung zugeführt ist, wobei die Abtastwerte (18,96) des ersten abgetasteten Signals (6,78) der ersten Abtasteinrichtung (8, 82) und die Abtastwerte (20,22,100,102) des zweiten abgetasteten Signals (6,78) der zweiten Abtasteinrichtung (10, 12, 84, 86, 88) in einer ersten Speichersteuereinrichtung (36,112) eines mit der ersten Abtasteinrichtung (8, 82) verbundenen ersten Bausteins (30,74) zum Ausgleich einer durch die Zeitverzögerungseinrichtung (14,16,90,92,94) bewirkten Zeitverzögerung der Abtastwerte (20, 22, 98, 100, 102) des zweiten abgetasteten Signals (6,78) entsprechend geordnet einer mit der Anzeigeeinrichtung (50, 140) verbundenen Nachbearbeitungseinrichtung (48,136) zugeführt sind, wobei die Vorrichtung einen mit der zweiten Abtasteinrichtung (10,12,84,86,88) verbundenen, zweiten Baustein (32,34,76) zum Ausgleich einer durch die Zeitverzögerungseinrichtung (14,16,90,92,94) bewirkten Zeitverzögerung der Abtastwerte (20, 22, 98, 100, 102) des zweiten abgetasteten Signals (6,78), welchem die Abtastwerte (20,22,100,102) des zweiten abgetasteten Signals (6,78) zugeführt sind, beinhaltet.
Description
- Die Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zur Darstellung eines abgetasteten Signals auf einer Anzeigeeinrichtung, insbesondere einer Anzeigeeinrichtung eines digitalen Oszilloskops.
- Zur Darstellung eines zeitkontinuierlichen Signals auf einer Anzeigeeinrichtung, insbesondere auf einer Anzeigeeinrichtung eines digitales Oszilloskops, wird durch Abtastung der Amplitude des Signals zu diskreten, meist äquidistanten Zeitpunkten ein zeitdiskretes Signal gewonnen, welches in einer Nachbearbeitung beispielsweise in ein zeit- und wertdiskretes, digitales Signal umgewandelt wird und speicherbar und/oder auf der Anzeigeeinrichtung des Oszilloskops darstellbar ist.
- Die Abtastung des Signals geschieht in periodischen Zeitabständen mit einer vorgegebenen Anzahl von Abtastungen pro Zeiteinheit. Die Anzahl der Abtastungen pro Zeiteinheit wird als Abtastrate bezeichnet. Um ein hochfrequentes Signal darzustellen, ist eine vergleichsweise hohe Abtastrate erforderlich.
- Besonders hohe Abtastraten werden nicht nur bei Oszilloskopen zur Abtastung von hochfrequenten Signalen, sondern auch bei Transientenrekordern benötigt, welche Systeme zur Datenspeicherung aus Messaufzeichnungen im Hochgeschwindigkeitsbereich darstellen. Ein Transientenrekorder zur Digitalisierung schneller Signalverläufe ist z. B. aus der Druckschrift
DE 37 24 794 A1 bekannt. - Die
US 3 484 689 A zeigt einen frühen Vorgänger moderner Speicheroszilloskope. Dort wird ein Messsignal über einen Trennkoppler einer Reihe von parallel geschalteten Verzögerungsleitungen unterschiedlicher Länge zugeführt. Jede dieser Verzögerungsleitungen ist mit einem „sampling gate“ verbunden, welches jeweils erneut mit einem „peak voltage sample and hold“-Block verbunden ist. Sämtliche dieser Blöcke sind mit einem sequentiellen Umschalter verbunden, welcher die Ausgangssignale auf einen analogen Bildschirm schaltet. - Die
US 7 219 174 B2 zeigt ein System und Verfahren zur Abtastung und Anzeige eines Signals. Dabei wird einer Mehrzahl von Analog-Digital-Wandlern ein jeweils identisches zu untersuchendes Signal zugeführt. Die Analog-Digital-Wandler werden darüber hinaus jeweils mit unterschiedlichen Taktsignalen versorgt. Die Taktsignale unterscheiden sich dahingehend, dass sie jeweils phasenverschoben gegeneinander sind. Eine gezielte Neuanordnung der Messergebnisse wird in dieser Druckschrift nicht gezeigt. - Bei der
US 4 763 105 A wird den Ansteuereinrichtungen das Taktsignal über eine Reihe von Zeitverzögerungseinrichtungen zeitversetzt zugeführt. - Die
US 7 126 511 B2 zeigt eine Abtastung eines Messsignals mittels einer Reihe von Analog-Digital-Wandlern, welchen jeweils das identische Messsignal, jedoch ein zeitlich gestaffeltes Taktsignal zugeführt wird. Die Ausgangssignale sämtlicher Anlog-Digital-Wandler werden einem Multiplexer zugeführt, welcher abwechselnd die Signale einem Signalausgang zuführt. - Der Erfindung liegt die Aufgabe zu Grunde, eine Vorrichtung und ein Verfahren zur Darstellung eines abgetasteten Signals auf einer Anzeigeeinrichtung anzugeben, womit das abgetasteten Signal mit besonders hoher Genauigkeit und technisch besonders einfach auf der Anzeigereinrichtung darstellbar ist.
- Bezüglich der Vorrichtung wird die genannte Aufgabe erfindungsgemäß gelöst durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen sind Gegenstand der hierauf rückbezogen Unteransprüche.
- Bezüglich des Verfahrens wird die genannte Aufgabe erfindungsgemäß gelöst durch die Merkmale des Anspruchs 8. Vorteilhafte Weiterbildungen sind Gegenstand der hierauf rückbezogen Unteransprüche.
- So umfasst das Verfahren zunächst eine Abtastung des Signals. Das Signal wird zum einen ohne Zeitverzögerung, d.h. unmittelbar nach einer Messaufnahme des Signals abgetastet. Die bei dieser Abtastung zustande kommenden Abtastwerte des ersten abgetasteten Signals werden einer ersten Speichersteuereinrichtung eines ersten Bausteins zur Weiterverarbeitung zugeführt. Zum anderen wird das Signal mit Zeitverzögerung zeitversetzt abgetastet. Die bei dieser Abtastung zustande kommenden Abtastwerte des zweiten zeitversetzt abgetasteten Signals werden der ersten Speichersteuereinrichtung zugeführt. Um das Signal auf der Anzeigeeinrichtung darzustellen, werden die Abtastwerte des ersten abgetasteten Signals und die Abtastwerte des zweiten zeitversetzt abgetasteten Signals zusammengeführt und in der ersten Speichersteuereinrichtung derart in einer Reihenfolge aneinander gesetzt, dass die Abtastwerte des zweiten zeitversetzt abgetasteten Signals zusammen mit den Abtastwerten des ersten abgetasteten Signals ein das analoge Signal nachbildendes Signal bilden. Nach der Zusammenführung werden die Abtastwerte des ersten abgetasteten Signals und die Abtastwerte des zweiten abgetasteten Signals im ersten Baustein zur Darstellung auf der Anzeigeeinrichtung nachbearbeitet.
- Die Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens weist eine erste Abtasteinrichtung, welcher das Signal ohne Zeitverzögerung zugeführt ist, und zumindest eine zweite Abtasteinrichtung auf, welcher das mittels einer Zeitverzögerungseinrichtung zeitversetzte Signal zugeführt ist. Dazu ist die Zeitverzögerungseinrichtung der zweiten Abtasteinrichtung vorgeschaltet. Die Abtastwerte des ersten abgetasteten Signals und die Abtastwerte des zweiten zeitversetzt abgetasteten Signals sind der ersten Speichersteuereinrichtung des ersten Bausteins zugeführt. In der ersten Speichersteuereinrichtung sind die Abtastwerte des ersten abgetasteten Signals und die Abtastwerte des zweiten zeitversetzt abgetasteten Signals zum Ausgleich der durch die Zeitverzögerungseinrichtung bewirkten Zeitverzögerung der Abtastwerte des zweiten zeitversetzt abgetasteten Signals entsprechend zusammengeführt. Ferner umfasst die Vorrichtung eine Nachbearbeitungseinrichtung, welche mit der ersten Speichersteuereinrichtung und mit der Anzeigeeinrichtung verbunden ist und zur Nachbearbeitung der zusammengeführten Abtastwerte dient.
- Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, dass mittels einer Kaskadierung des ersten Bausteins sowie des zweiten oder mehrerer weiterer Bausteine hinsichtlich der Zuführung der Abtastwerte des Signals, welche von einem Baustein zum anderen Baustein zueinander zeitversetzt abgetastet sind, eine besonders hohe resultierende Abtastrate erreichbar ist. Des Weiteren erhöht sich die Abtastrate zur Abtastung des überwachten Signals mit dem Faktor der in der erfindungsgemäßen Vorrichtung technisch besonders einfach realisierbaren Bausteine. Ferner ist eine zeitversetzte Abtastung des überwachten Signals mit den kaskadiert angeordneten Abtasteinrichtungen durch die Verzögerungseinrichtung, welche der entsprechenden Abtasteinrichtung zur Verzögerung des dieser Abtasteinrichtung zuführbaren Signals vorgeschaltet ist, technisch besonders einfach realisierbar und zuverlässig durchführbar. Außerdem sind die erfindungsgemäße Vorrichtung und das erfindungsgemäße Verfahren für eine beliebige Anzahl kaskadiert angeordneter Bausteine ohne technischen Mehraufwand realisierbar. Darüber hinaus wirkt sich das Erfordernis lediglich einer einzigen Nachbearbeitungseinrichtung zur Nachbearbeitung der in der ersten Speichersteuereinrichtung zusammengeführten Abtastwerte besonders kosteneinsparend aus.
- Gemäß vorteilhafter Weiterbildung umfasst die Vorrichtung einen zweiten Baustein, welchem die Abtastwerte der zweiten abgetasteten Signals zugeführt sind. Zweckmäßigerweise ist im zweiten Baustein eine zweite Speichersteuereinrichtung vorgesehen, womit die dem zweiten Baustein zugeführten Abtastwerte des zweiten abgetasteten Signals an die erste Speichersteuereinrichtung weitergeleitet werden.
- Gemäß vorteilhafter Ausgestaltung umfasst die Vorrichtung eine Kanalsteuereinrichtung, womit die Abtastwerte des zweiten abgetasteten Signals gesammelt und der ersten Speichersteuereinrichtung im ersten Baustein zugeführt sind. Mit der Kanalsteuereinrichtung ist eine Zusammensetzung der Abtastwerte des ersten abgetasteten Signals mit den von der Kanalsteuereinrichtung beaufschlagten Abtastwerten des zweiten abgetasteten Signals in der ersten Speichersteuereinrichtung zweckmäßigerweise besonders zügig und zuverlässig durchführbar.
- Gemäß vorteilhafter Weiterbildung sind die erste Speichersteuereinrichtung und die zweite Speichersteuereinrichtung auch dazu ausgebildet, die Abtastwerte des ersten abgetasteten Signals bzw. die Abtastwerte des zweiten abgetasteten Signals im ersten Baustein bzw. im zweiten Baustein zwischenzuspeichern.
- Zweckmäßigerweise umfasst die Vorrichtung im ersten Baustein eine erste Speichereinrichtung und im zweiten Baustein eine zweite Speichereinrichtung, worin und woraus die von der ersten Speichersteuereinrichtung verwalteten Abtastwerte des ersten abgetasteten Signals bzw. die von der zweiten Speichersteuereinrichtung verwalteten Abtastwerte des zweiten abgetasteten Signals zwischenspeicherbar bzw. abrufbar sind.
- In zweckmäßiger Weiterbildung weist die Vorrichtung eine Multiplexereinrichtung auf, welche im ersten und/oder im zweiten Baustein eingangsseitig vorgesehen ist. Der Multiplexereinrichtung sind Abtastwerte einer oder mehrerer mit dem ersten Baustein bzw. dem zweiten Baustein verbundenen Abtasteinrichtungen zugeführt. Die Abtastwerte sind vorzugsweise durch Vorschaltung von Verzögerungseinrichtungen vor die Abtasteinrichtungen zueinander zeitversetzt. Die Multiplexereinrichtung gibt die Abtastwerte zweckmäßigerweise an die erste Speichersteuereinrichtung bzw. die zweite Speichersteuereinrichtung ab.
- Gemäß vorteilhafter Ausgestaltung weist die erste Abtasteinrichtung und die zweite Abtasteinrichtung jeweils einen Analog-Digital Wandler auf.
- Nachfolgend werden Ausführungsbeispiele der Erfindung anhand einer Zeichnung beispielhaft näher erläutert. Darin zeigen:
-
1 / ein erstes Ausführungsbeispiel einer Vorrichtung mit einer Kaskadierung dreier mit Abtasteinrichtungen verbundener Bausteine für eine Messaufzeichnung von Abtastwerten in den Bausteinen und eine Nachverarbeitung der Abtastwerte in einem der Bausteine und -
2 ein zweites Ausführungsbeispiel einer Vorrichtung mit einer Kaskadierung zweier mit Abtasteinrichtungen verbundener, Multiplexereinrichtungen umfassender Bausteine für eine Messaufzeichnung von Abtastwerten in den Bausteinen und eine Nachverarbeitung der Abtastwerte in einem der Bausteine. -
1 zeigt in einem ersten Ausführungsbeispiel eine Vorrichtung2 mit einer Eingangsleitung4 , worüber ein darzustellendes, in1 mit einem Pfeil gekennzeichnetes Signal6 in die Vorrichtung2 eingespeist wird. Zur Abtastung des Signals6 umfasst die Vorrichtung 2 Abtasteinrichtungen 8,10,12. Das Signal6 wird der Abtasteinrichtung8 eingangsseitig ohne Zeitverzögerung zur Einkopplung in die Vorrichtung2 zugeführt. Im Gegensatz dazu wird das der Abtasteinrichtung10 eingangsseitig zugeführte Signal6 an einer Zeitverzögerungseinrichtung14 zeitverzögert. Das der Abtasteinrichtung12 eingangsseitig zugeführte Signal6 wird an der Zeitverzögerungseinrichtung14 und zusätzlich an einer Zeitverzögerungseinrichtung16 zeitverzögert. An den Abtasteinrichtungen 8,10,12 werden ausgangsseitig in1 mit Pfeilen gekennzeichnete Abtastwerte 18,20,22 über Signalleitungen 24,26,28, welche die Abtasteinrichtungen 8,10,12 und Bausteine 30,32,34 verbinden, den Bausteinen 30,32,34 zur Verfügung gestellt. - Die Bausteine 30,32,34 weisen jeweils eine Speichersteuereinrichtung 36,38,40 und jeweils eine mit der Speichersteuereinrichtung 36,38,40 verbundene Speichereinrichtung 42,44,46 zur Zwischenspeicherung der Abtastwerte 18,20,22 auf. Der Baustein
30 weist zusätzlich zur Speichersteuereinrichtung36 und zur Speichereinrichtung42 eine Nachbearbeitungseinrichtung48 und eine Anzeigeeinrichtung (Display)50 auf. - Die Abtastwerte 18,20,22 werden den Speichersteuereinrichtungen 36,38,40 zugeführt und von diesen zur Zwischenspeicherung in den Speichereinrichtungen 42,44,46 sowie zur Weiterverarbeitung verwaltet. Zur Nachbearbeitung der Abtastwerte 18,20,22 in der Nachbearbeitungseinrichtung
48 des Bausteins30 , beispielsweise zur Interpolation oder Tiefpassfilterung der zeit- und wertdiskrete Signale, werden die Abtastwerte 20,22 dem Baustein30 zugeführt. Dazu werden die Abtastwerte20 von der Speichersteuereinrichtung38 einer Kanalsteuereinrichtung 52 über eine Signalleitung54 zugeführt, welche die Abtastwerte38 zusammenführt und über eine Signalleitung 56 an die Speichersteuereinrichtung36 des die Nachbearbeitungseinrichtung48 umfassenden Bausteins30 weiterleitet. Ebenso werden die Abtastwerte22 von der Speichersteuereinrichtung40 über eine Signalleitung58 einer Kanalsteuereinrichtung60 zugeführt, welche die Abtastwerte22 zusammenführt und über eine Signalleitung 62 an die Speichersteuereinrichtung36 des die Nachbearbeitungseinrichtung48 umfassenden Bausteins30 weiterleitet. - Die Abtastwerte 20,22 werden mittels der Kanalsteuereinrichtungen 52,60 in den Baustein
30 eingekoppelt und mittels der Speichersteuereinrichtung36 in einer Reihe derart angeordnet, dass eine Zeitverzögerung der Abtastwerte 20,22 ausgeglichen wird, welche in Bezug auf die Abtastwerte18 zeitversetzt in den Abtasteinrichtungen 10,12 erzeugt wurden, und dass ein das analoge Signal6 reproduzierendes Signal64 aus der Aneinanderreihung der Abtastwerte 18,20,22 erzeugt wird. Infolge dessen wird das Signal64 über eine Signalleitung 66 der Nachbearbeitungseinrichtung48 eingangsseitig zugeführt. Die Nachbearbeitungseinrichtung48 führt ein aus dem Signal64 gewonnenes, nachbearbeitetes Signal68 über eine die Nachbearbeitungseinrichtung48 und die Anzeigeeinrichtung50 verbindende Signalleitung70 der Anzeigeeinrichtung50 zur Darstellung des reproduzierenden Signals68 zu. -
2 zeigt in einem zweiten Ausführungsbeispiel eine Vorrichtung72 mit zwei kaskadiert angeordneten Bausteinen 74,76. Ein überwachtes Signal78 wird wiederum über eine Eingangsleitung80 der Vorrichtung72 zugeführt. Desweiteren weist die Vorrichtung72 Abtasteinrichtungen 82,84,86,88 auf. Das Signal80 wird der Abtasteinrichtung 82 eingangsseitig ohne Zeitverzögerung zur Einkopplung in die Vorrichtung72 zugeführt. Im Gegensatz dazu wird das der Abtasteinrichtung84 eingangsseitig zugeführte Signal 80 an einer der Abtasteinrichtung84 vorgeschalteten Zeitverzögerungseinrichtung90 zeitverzögert. Das der Abtasteinrichtung86 und der Abtasteinrichtung88 eingangsseitig zugeführte Signal80 wird an der Zeitverzögerungseinrichtung90 und zusätzlich an einer Zeitverzögerungseinrichtung92 und an einer Zeitverzögerungseinrichtung94 zeitverzögert. - Im Gegensatz zur Vorrichtung im ersten Ausführungsbeispiel werden in
2 mit Pfeilen gekennzeichnete Abtastwerte 96,98,100,102 nicht vier einzelnen Bausteinen, sondern den zwei kaskadiert angeordneten Bausteinen 74,76 über Signalleitungen 104,106,108,110 zugeführt. - Die Bausteine 74,76 umfassen jeweils eine Speichersteuereinrichtung 112,114 und jeweils eine mit dieser verbundene Speichereinrichtung 116,118 sowie zusätzlich jeweils eine Multiplexereinrichtung 120,122, welcher die Abtastwerte 98,98 der Abtasteinrichtungen 82,84 bzw. die Abtastwerte 100,102 der Abtasteinrichtungen 86,88 eingangsseitig zugeführt werden. Die Multiplexereinrichtung 120,122 leitet die Abtastwerte 96,98,100,102 ausgangsseitig an die Speichersteuereinrichtung 112,114 über eine Signalleitung 124,126 weiter.
- Die Abtastwerte 100,102 werden von der Speichersteuereinrichtung
114 über eine Signalleitung128 einer Kanalsteuereinrichtung130 zugeführt. Die Kanalsteuereinrichtung130 führt die Abtastwerte 100,102 zusammen und koppelt diese über eine Signalleitung132 dem Baustein74 zur Zusammensetzung mit den Abtastwerten 96,98 in der Speichersteuereinrichtung112 ein. - Die mit Hilfe der Speichersteuereinrichtung
112 und der Kanalsteuereinrichtung130 aneinander gereihten Abtastwerte 96,98,100,102 werden von der Speichersteuereinrichtung112 über eine Signalleitung134 einer im Baustein74 vorgesehenen Nachbearbeitungseinrichtung136 zugeführt. Die Nachbearbeitungseinrichtung136 wiederum führt ein aus den Abtastwerten 96,98,100,102 gewonnenes, nachbearbeitetes Signal138 über eine die Nachbearbeitungseinrichtung136 und eine Anzeigeeinrichtung140 verbindende Signalleitung 142 der Anzeigeeinrichtung140 zur Darstellung des das analoge Signal78 reproduzierenden Signals138 zu. - Die Erfindung ist nicht auf die in der Zeichnung dargestellten Ausführungsbeispiele, insbesondere nicht auf die Kaskadierung zweier oder dreier Bausteine, beschränkt, d. h. es können auch mehr als drei Bausteine kaskadiert werden. Alle vorstehend beschriebenen und in der Zeichnung dargestellten Merkmale sind beliebig miteinander kombinierbar.
Claims (9)
- Vorrichtung (2,72) zur Darstellung eines Signals (6,78) auf einer Anzeigeeinrichtung (50,140), wobei das Signal (6,78) einer ersten Abtasteinrichtung (8,82) und über eine Zeitverzögerungseinrichtung (14,16,90,92,94) zeitversetzt zumindest einer zweiten Abtasteinrichtung (10,12,84,86,88) zur Abtastung zugeführt ist, wobei die Abtastwerte (18,96) des ersten abgetasteten Signals (6,78) der ersten Abtasteinrichtung (8, 82) und die Abtastwerte (20,22,100,102) des zweiten abgetasteten Signals (6,78) der zweiten Abtasteinrichtung (10, 12, 84, 86, 88) in einer ersten Speichersteuereinrichtung (36,112) eines mit der ersten Abtasteinrichtung (8, 82) verbundenen ersten Bausteins (30,74) zum Ausgleich einer durch die Zeitverzögerungseinrichtung (14,16,90,92,94) bewirkten Zeitverzögerung der Abtastwerte (20, 22, 98, 100, 102) des zweiten abgetasteten Signals (6,78) entsprechend geordnet einer mit der Anzeigeeinrichtung (50, 140) verbundenen Nachbearbeitungseinrichtung (48,136) zugeführt sind, wobei die Vorrichtung einen mit der zweiten Abtasteinrichtung (10,12,84,86,88) verbundenen, zweiten Baustein (32,34,76) zum Ausgleich einer durch die Zeitverzögerungseinrichtung (14,16,90,92,94) bewirkten Zeitverzögerung der Abtastwerte (20, 22, 98, 100, 102) des zweiten abgetasteten Signals (6,78), welchem die Abtastwerte (20,22,100,102) des zweiten abgetasteten Signals (6,78) zugeführt sind, beinhaltet.
- Vorrichtung nach
Anspruch 1 , gekennzeichnet durch eine in einem zweiten Baustein (32,34,76) vorgesehene, zweite Speichersteuereinrichtung (38,40,114), welche dazu dient, die Abtastwerte (20,22,100,102) des zweiten abgetasteten Signals (6,78) der ersten Speichersteuereinrichtung (36,112) weiterzugeben. - Vorrichtung nach
Anspruch 1 oder2 , gekennzeichnet durch eine mit der ersten Speichersteuereinrichtung (36,112) und einer zweiten Speichersteuereinrichtung (38,40,114) gekoppelte Kanalsteuereinrichtung (52,60,130), welche dazu dient, die Abtastwerte (20,22,100,102) des zweiten abgetasteten Signals (6,78) zusammenzuführen und der ersten Speichersteuereinrichtung (36,112) zur Verfügung zu stellen. - Vorrichtung nach einem der
Ansprüche 1 bis3 , gekennzeichnet durch eine im ersten Baustein (30,74) vorgesehene erste Speichereinrichtung (42,116) und eine im zweiten Baustein (32,34,76) vorgesehene zweite Speichereinrichtung (44,46,118), worin die Abtastwerte (18,96) des ersten abgetasteten Signals (6,78) bzw. die Abtastwerte (20,22,100,102) des zweiten abgetasteten Signals (6,78) zwischenspeicherbar sind. - Vorrichtung nach einem der
Ansprüche 1 bis4 , gekennzeichnet durch dass der erste Baustein (74) und/oder ein zweiter Baustein (76) eine Multiplexereinrichtung (120,122) aufweist, welche dazu dient, mehrere dem ersten Baustein (74) bzw. dem zweiten Baustein (76) zugeführte Abtastwerte (96,98,100,102) des Signals (78), welche zueinander zeitversetzt abgetastet sind, an die erste Speichersteuereinrichtung (112) bzw. an eine zweite Speichersteuereinrichtung (114) weiterzuleiten. - Vorrichtung nach einem der
Ansprüche 1 bis5 , dadurch gekennzeichnet, dass die erste Abtasteinrichtung (8,82) und die zweite Abtasteinrichtung (10,12,84,86,88) jeweils einen Analog/Digital-Wandler umfassen. - Verfahren zur Darstellung eines Signals (6,78) auf einer Anzeigeeinrichtung (50,140), wobei das Signal (6,78) ohne Zeitverzögerung zur Erzeugung eines ersten abgetasteten Signals und mit Zeitverzögerung zur Erzeugung eines zweiten abgetasteten Signals abgetastet wird, die Abtastwerte (18,96) des ersten abgetasteten Signals (6,78) und die Abtastwerte (20,22,100,102) des zweiten zeitversetzt abgetasteten Signals (6,78) einer ersten Speichersteuereinrichtung (36,112) eines ersten Bausteins (30,74) zugeführt und zum Ausgleich der Zeitverzögerung der Abtastwerte (20,22,100,102) des zweiten abgetasteten Signals (6,78) entsprechend geordnet und zur Darstellung des Signals (6,78) auf der Anzeigeeinrichtung (50,140) nachbearbeitet werden, wobei die Abtastwerte (20,22,100,102) des zweiten abgetasteten Signals (6,78) in einer zwischen die erste Speichersteuereinrichtung (36,112) und eine zweite Speichersteuereinrichtung (38,40,114) eines zweiten Bausteins (32,34,76) geschalteten Kanalsteuereinrichtung (52,60,130) zusammengeführt und der ersten Speichersteuereinrichtung (36,112) zugeführt werden.
- Verfahren nach
Anspruch 7 , dadurch gekennzeichnet, dass die dem ersten Baustein (30,74) zugeführten Abtastwerte (18,96) des ersten abgetasteten Signals (6,78) und die einem zweiten Baustein (32,34,76) zugeführten Abtastwerte (20,22,100,102) des zweiten abgetasteten Signals (6,78) in dem ersten Baustein (30,74) bzw. in dem zweiten Baustein (32,34,76) zwischengespeichert werden. - Verfahren nach
Anspruch 7 oder8 , dadurch gekennzeichnet, dass mehrere Abtastwerte (96,98,100,102) des Signals (78), welche zueinander zeitversetzt abgetastet sind, dem ersten Baustein (74) oder einem zweiten Baustein (76) zugeführt und über eine Multiplexereinrichtung (120,122) an die erste Speichersteuereinrichtung (112) bzw. an eine zweite Speichersteuereinrichtung (114) weitergeleitet werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006037221.2A DE102006037221B4 (de) | 2006-08-09 | 2006-08-09 | Vorrichtung und Verfahren zur Verarbeitung und Darstellung eines abgetasteten Signals |
US11/836,447 US8289336B2 (en) | 2006-08-09 | 2007-08-09 | System and method for processing and representing a sampled signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006037221.2A DE102006037221B4 (de) | 2006-08-09 | 2006-08-09 | Vorrichtung und Verfahren zur Verarbeitung und Darstellung eines abgetasteten Signals |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006037221A1 DE102006037221A1 (de) | 2008-02-21 |
DE102006037221B4 true DE102006037221B4 (de) | 2018-07-19 |
Family
ID=38954685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006037221.2A Active DE102006037221B4 (de) | 2006-08-09 | 2006-08-09 | Vorrichtung und Verfahren zur Verarbeitung und Darstellung eines abgetasteten Signals |
Country Status (2)
Country | Link |
---|---|
US (1) | US8289336B2 (de) |
DE (1) | DE102006037221B4 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8837639B2 (en) * | 2010-06-18 | 2014-09-16 | Ati Technologies Ulc | Parallel synchronizing cell with improved mean time between failures |
CN102968944B (zh) * | 2012-11-09 | 2016-04-06 | 深圳Tcl新技术有限公司 | 扫描驱动输出显示的方法及装置 |
EP3404427A1 (de) | 2017-05-18 | 2018-11-21 | Rohde & Schwarz GmbH & Co. KG | Elektrischer test und messvorrichtung, messverlängerungsvorrichtung sowie test- und messsystem |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3484689A (en) | 1966-11-29 | 1969-12-16 | Atomic Energy Commission | Analysis of nonrepetitive pulse waveforms by selection and storage of pulse increments |
GB2056825A (en) | 1979-08-20 | 1981-03-18 | Tektronix Inc | Display interpolator for a digital oscilloscope |
US4763105A (en) | 1987-07-08 | 1988-08-09 | Tektronix, Inc. | Interleaved digitizer array with calibrated sample timing |
DE3724794A1 (de) | 1987-07-27 | 1989-02-09 | Wanisch Josef Thomas | Transientenrekorder, der schnelle signalverlaeufe digitalisiert und in einen ram zwischenspeichert |
US5506635A (en) | 1992-09-15 | 1996-04-09 | Siemens Aktiengesellschaft | Scanning method for jittered signals |
US7126511B2 (en) | 2004-02-27 | 2006-10-24 | Infineon Technologies Ag | Circuit arrangement for the delay adjustment of analog-to-digital converters operating in a temporally offset manner |
US7219174B2 (en) | 2002-02-12 | 2007-05-15 | Tektronix, Inc. | Inter-demux communication through a point to point interface |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5180971A (en) * | 1990-03-02 | 1993-01-19 | Hewlett-Packard Company | Method and apparatus for increasing throughput in random repetitive digitizing systems |
US5294926A (en) * | 1992-10-09 | 1994-03-15 | Hewlett-Packard Company | Timing and amplitude error estimation for time-interleaved analog-to-digital converters |
US5745394A (en) * | 1995-08-31 | 1998-04-28 | Hewlett Packard Company | High speed analog to digital converter, decimation and storage system |
US6195080B1 (en) * | 1998-04-03 | 2001-02-27 | Tektronix, Inc. | High probability capture of slow trigger rate acquisitions in a digital oscilloscope with variable intensity rasterization |
US6219029B1 (en) * | 1998-04-03 | 2001-04-17 | Tektronix, Inc. | Emphasizing infrequent events in a digital oscilloscope having variable intensity rasterizer and variable intensity or color display |
US6057853A (en) * | 1998-04-03 | 2000-05-02 | Tektronix, Inc. | Bits-per-pixel reduction from variable intensity rasterizer to variable intensity or color display |
US6121799A (en) * | 1999-04-29 | 2000-09-19 | Tektronix, Inc. | Interleaved digital peak detector |
US6571186B1 (en) * | 1999-09-14 | 2003-05-27 | Textronix, Inc. | Method of waveform time stamping for minimizing digitization artifacts in time interval distribution measurements |
US20010037189A1 (en) * | 2000-01-20 | 2001-11-01 | Dan Onu | Method of estimating phase noise spectral density and jitter in a periodic signal |
US6809668B2 (en) * | 2001-01-24 | 2004-10-26 | Advantest Corporation | Interleaving A/D conversion type waveform digitizer module and a test apparatus |
JP2002246910A (ja) * | 2001-02-20 | 2002-08-30 | Advantest Corp | インターリーブad変換方式波形ディジタイザ装置 |
US6522282B1 (en) * | 2001-11-07 | 2003-02-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Estimation of timing offsets in parallel A/D converters |
US7049872B2 (en) * | 2002-10-08 | 2006-05-23 | Impinj, Inc. | Use of analog-valued floating-gate transistors to match the electrical characteristics of interleaved and pipelined circuits |
US6832174B2 (en) * | 2002-12-17 | 2004-12-14 | Tektronix, Inc. | Method and apparatus providing interleaved data from multiple signal acquisition devices |
US7285948B2 (en) * | 2002-12-17 | 2007-10-23 | Tektronix, Inc. | Method and apparatus providing single cable bi-directional triggering between instruments |
US7398175B2 (en) * | 2002-12-18 | 2008-07-08 | Tektronix, Inc. | Method and apparatus providing multiple channel multiple instrument triggering |
US7315593B2 (en) * | 2003-05-09 | 2008-01-01 | Tektronix, Inc. | Hyperfine oversampler method and apparatus |
US6912474B2 (en) * | 2003-06-19 | 2005-06-28 | Tektronix, Inc. | Method and apparatus for high-speed synchronous digital acquisition derived in real -time from analog samples |
US7446875B2 (en) * | 2004-11-15 | 2008-11-04 | Imaging Diagnostic Systems, Inc. | Apparatus and method for acquiring time-resolved measurements utilizing direct digitization of the temporal point spread function of the detected light |
US7305312B2 (en) * | 2005-01-10 | 2007-12-04 | Wavecrest Corporation | Method and apparatus for recording a real time signal |
US7206722B2 (en) * | 2005-04-01 | 2007-04-17 | Tektronix, Inc. | Oscilloscope having an enhancement filter |
US7148828B2 (en) * | 2005-05-03 | 2006-12-12 | Agilent Technologies, Inc. | System and method for timing calibration of time-interleaved data converters |
US7292170B2 (en) * | 2005-06-13 | 2007-11-06 | Texas Instruments Incorporated | System and method for improved time-interleaved analog-to-digital converter arrays |
US7408495B2 (en) * | 2006-05-15 | 2008-08-05 | Guzik Technical Enterprises | Digital equalization of multiple interleaved analog-to-digital converters |
-
2006
- 2006-08-09 DE DE102006037221.2A patent/DE102006037221B4/de active Active
-
2007
- 2007-08-09 US US11/836,447 patent/US8289336B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3484689A (en) | 1966-11-29 | 1969-12-16 | Atomic Energy Commission | Analysis of nonrepetitive pulse waveforms by selection and storage of pulse increments |
GB2056825A (en) | 1979-08-20 | 1981-03-18 | Tektronix Inc | Display interpolator for a digital oscilloscope |
US4763105A (en) | 1987-07-08 | 1988-08-09 | Tektronix, Inc. | Interleaved digitizer array with calibrated sample timing |
DE3724794A1 (de) | 1987-07-27 | 1989-02-09 | Wanisch Josef Thomas | Transientenrekorder, der schnelle signalverlaeufe digitalisiert und in einen ram zwischenspeichert |
US5506635A (en) | 1992-09-15 | 1996-04-09 | Siemens Aktiengesellschaft | Scanning method for jittered signals |
US7219174B2 (en) | 2002-02-12 | 2007-05-15 | Tektronix, Inc. | Inter-demux communication through a point to point interface |
US7126511B2 (en) | 2004-02-27 | 2006-10-24 | Infineon Technologies Ag | Circuit arrangement for the delay adjustment of analog-to-digital converters operating in a temporally offset manner |
Also Published As
Publication number | Publication date |
---|---|
US20080036726A1 (en) | 2008-02-14 |
US8289336B2 (en) | 2012-10-16 |
DE102006037221A1 (de) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10015384B4 (de) | A/D-Umwandlungsvorrichtung, Eicheinheit und Verfahren hierfür | |
DE2849119C2 (de) | ||
DE3001263C2 (de) | Signalform-Erfassungsschaltungsanordnung | |
DE3031461C2 (de) | Anzeigeanordnung für einen digitalen Oszillographen | |
DE10120792A1 (de) | Verfahren zum Verschränken mit Redundanz sowie A/D-Wandler, D/A-Wandler und Folge-Halte-Schaltung, die dieses Verfahren verwenden | |
EP2021811B1 (de) | Messvorrichtung und messverfahren zum messen der leistung eines hochfrequenzsignals | |
DE60012075T2 (de) | Digitale Vorrichtung zum verschachtelten Feststellen von Spitzenwerten | |
DE102008047929A1 (de) | Verfahren und Vorrichtung zur Aufzeichnung von Jitterdaten | |
DE4003330A1 (de) | Wirbelstrompruefgeraet | |
DE102006037221B4 (de) | Vorrichtung und Verfahren zur Verarbeitung und Darstellung eines abgetasteten Signals | |
DE1301364B (de) | Anordnung zur numerischen Verschluesselung von Analogsignalen | |
DE60310535T2 (de) | System zum Anpassen von Digitalisierern in verzahnten Systemen | |
EP1794602B1 (de) | Verfahren und vorrichtung zur spektrumanalyse eines nutz- oder rauschsignals | |
DE3337041C1 (de) | Schaltungsvorrichtung zur Logarithmierung und Digitalisierung analoger Signale | |
WO1985000257A1 (en) | Method and circuitry for reading the signal to be detected according to the signal value and independently from the frequency range | |
DE3744398A1 (de) | Verfahren und vorrichtung zur registrierung von signalkurven | |
DE19711613A1 (de) | Verfahren und Anordnung zur Analog-/Digital-Umsetzung eines Bildsignals | |
DE4321621C1 (de) | Schaltungsanordnung zur Signalverarbeitung | |
EP2190121B1 (de) | Mehrkanaliger AD-Wandler | |
DE102009057043A1 (de) | Leistungselektronischer Wandler mit Meßanordnung | |
DE2806695C2 (de) | Verfahren zum Messen der Form von sich schnell ändernden periodischen elektrischen Signalen und Einrichtung zur Durchführung des Verfahrens | |
DE102007053401A1 (de) | Mehrfachdezimation im Oszilloskop | |
DE102017107560B3 (de) | Mikroskop zur Durchführung eines Verfahrens zum Bilden eines Digitalwerts aus einem Taktsignal und einem Datensignal | |
DE102010046437A1 (de) | Messvorrichtung und Verfahren zur Dezimation eines Datenstroms | |
DE3245023C2 (de) | Einrichtung zur Messung und Umwandlung von Impulsen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |