CN117546417A - 利用片上电路的adc自校准和方法 - Google Patents
利用片上电路的adc自校准和方法 Download PDFInfo
- Publication number
- CN117546417A CN117546417A CN202280044419.XA CN202280044419A CN117546417A CN 117546417 A CN117546417 A CN 117546417A CN 202280044419 A CN202280044419 A CN 202280044419A CN 117546417 A CN117546417 A CN 117546417A
- Authority
- CN
- China
- Prior art keywords
- adc
- calibration
- power combiner
- isolated power
- chip circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 50
- 238000012360 testing method Methods 0.000 claims abstract description 19
- 230000003287 optical effect Effects 0.000 claims description 11
- 230000001427 coherent effect Effects 0.000 claims description 9
- 230000003595 spectral effect Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 description 22
- 238000004422 calculation algorithm Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种模数转换器ADC(5)，其包括：多个ADC通道(12、14)，其通过隔离的功率合路器(18)连接到工作信号输入(16)；片上电路(10)，其包括连接到所述隔离的功率合路器(18)的校准源(20)；和一个或更多个开关(28、32)，被配置为使所述ADC(5)在工作模式和校准模式之间切换。所述一个或更多个开关(28、32)被设置成使得：在校准模式下，所述工作信号输入(16)与所述隔离的功率合路器(18)断开连接并且所述片上电路(10)连接到所述隔离的功率合路器(18)；并且在工作模式下，所述工作信号输入(16)连接所述到隔离的功率合路器(18)并且所述片上电路(10)与所述隔离的功率合路器(18)断开连接。在校准模式下，所述片上电路(10)被配置为向所述多个ADC通道(12、14)提供测试信号，以确定所述多个ADC通道(12、14)中的交错误差。
Description
技术领域
本公开总体上涉及模数转换器(ADC)电路。更具体地说，本公开涉及利用片上电路的ADC自校准和方法。
背景技术
ADC是将模拟信号转换为数字信号的电路。需要对此类电路进行校准，例如通过使用已知的参考值并计算校准增益、时序和偏移来补偿子通道之间的不匹配。典型的宽带ADC由模拟前端(AFE)和许多数字化仪构成。例如，AFE的主要构建模块是其输入匹配、缓冲器以及典型的16个交错式采样保持(T/H)开关和驱动器。由于制造工艺的不同，这16个T/H和驱动器的行为方式并不完全相同。除了AFE之外，所述数字化仪也存在工艺变化。所述工艺变化表现为交错误差，包括但不限于增益、时序和偏移误差。如果不校正这些交错误差，ADC的整体性能就会具有很差的信噪比(SNR)。通常，为了改善由交错误差而导致的信噪比下降，会注入已知的同步正弦信号，并通过校准校正数字域或模拟域中的误差。正弦信号的锁定注入成本高昂，这是因为其需要使用昂贵的设备和人工干预进行精准设置。换言之，ADC增益、时序和偏移校准是通过从外部源注入来执行的。这需要专门的测试台，该测试台包括合成器、功率分配器、平衡-不平衡转换器、接口线束等。该测试台还需要人工干预来设置和运行校准过程。当然，这种方法既复杂又昂贵。
发明内容
本公开涉及利用片上电路的ADC自校准和方法。这种方法消除了上述制造过程中昂贵且复杂的用于校准的设置。这是通过创新的具有校准算法的片上电路设计实现的。片上电路和校准算法协同工作，通过减少交错误差来提高ADC的SNR。在实施例中，用于ADC自校准的片上电路包括由一个或更多个控制信号控制的校准源和被配置为将校准源连接到输入路径的一个或更多个开关。校准源能够是同步的或者异步的，并且存在基于所述校准源的相应校准过程。
在实施例中，模数转换器(ADC)包括多个ADC通道，这些ADC通道通过隔离的功率合路器连接到工作信号输入；片上电路，其包括连接到该隔离的功率合路器的校准源；以及一个或更多个开关，其被配置为使ADC在工作模式和校准模式之间切换。所述一个或更多个开关能够被设置成使得：在校准模式下，工作信号输入与隔离的功率合路器断开连接并且片上电路连接到隔离的功率合路器；在工作模式下，工作信号输入连接到隔离的功率合路器并且片上电路与隔离的功率合路器断开连接。在校准模式下，片上电路能够被配置为向多个ADC通道提供测试信号，以确定所述多个ADC通道中的交错误差。所述交错误差能够存储在与ADC关联的寄存器中。
ADC还能够包括被配置为设定工作模式和校准模式中的一个。ADC还能够包括被配置为调整校准源的校准频率的控制信号。所述一个或更多个开关包括第一开关和第二开关，所述第一开关连接来自工作信号输入的路径，或者与来自工作信号输入的路径断开连接，所述第二开关连接来自校准源的路径，或者与来自校准源的路径断开连接。ADC还能够包括在校准源和隔离的功率合路器之间的放大器。
校准源能够提供异步信号。片上电路能够被配置为通过窗口函数使数据平滑以避免频谱泄漏、峰值搜索以发现振荡器频率、以及由于窗口函数而重新缩放交错误差来提取峰值信号和噪声成分。校准源能够提供同步信号。校准源能够是环形振荡器。片上电路能够被配置为在频域和时域的一个中执行校准。ADC能够在20千兆样本/秒或以上工作。
在另一实施例中，用于校准包括片上电路的模数转换器(ADC)的方法包括：接收ADC转换器上的控制信号，其中，片上电路包括连接到隔离的功率合路器的校准源，该隔离的功率合路器连接到多个ADC通道；响应于控制信号，使工作信号输入与所述多个ADC通道断开连接，并使片上电路连接到所述多个ADC通道；以及向所述多个ADC通道提供测试信号，并基于测试信号向ADC转换器中的寄存器提供交错误差。
该方法还能够包括：读取寄存器以获得交错误差，基于交错误差调整ADC；并且发出控制信号以启用工作模式，在所述工作模式下，工作信号输入连接到隔离的功率合路器并且片上电路与隔离的功率合路器断开连接。该方法还能够包括调整校准源的校准频率。校准源能够提供异步信号或同步信号。
在另一实施例中，相干光调制解调器包括数字信号处理器(DSP)以及一个或更多个模数转换器(ADC)，每个ADC包括多个ADC通道，所述ADC通道通过隔离的功率合路器连接到工作信号输入；片上电路，其包括连接到该隔离的功率合路器的校准源；以及一个或更多个开关，其被配置为使ADC在工作模式和校准模式之间切换。
附图说明
参照各附图对本公开进行说明和描述，在这些附图中，以合适的方式，相似的附图标记用于表示相似的系统部件/方法步骤，并且其中：
图1是用于ADC自校准的片上电路的电路图。
图2是用于校准的片上同步源过程的流程图。
图3是用于校准的片上异步源过程的流程图。
图4是当内部源与外部源用于校准时SNDR(总信号与总噪声及失真的比率)的比较图，显示出可以忽略不计的差异。
图5是当内部源与外部源用于校准时SNR(总信号与总噪声的比率)的比较图，显示出可以忽略不计的差异。
图6是当内部源与外部源用于校准时SDR(信号功率与谐波失真的比率)的比较图，显示出可以忽略不计的差异。
图7是当内部源与外部源用于校准时SOR(信号功率与由交错偏移误差导致的噪声杂散的比率)的比较图，显示出可以忽略不计的差异。
图8是当内部源与外部源用于校准时SGTR(信号功率与由交错增益及时序误差导致的噪声杂散的比率)的比较图，显示出可以忽略不计的差异。
图9是当内部源与外部源用于校准时Pfund(ADC的基本功率或传递函数)的比较图，显示出可以忽略不计的差异。
图10是使用外部源校准后的性能指标的图。
图11是使用片上电路(内部源)校准后的性能指标的图。
图12是用于校准模数(ADC)转换器的过程的流程图。
图13是包括ADC的相干光调制解调器的框图，该ADC具有用于校准的片上电路。
具体实施方式
再次地，本公开涉及利用片上电路的ADC自校准及方法。这种方法消除了上述制造过程中昂贵且复杂的用于校准的设置。这是通过创新的具有校准算法的片上电路设计实现的。片上电路和校准算法两者协同工作，通过减少交错误差来提高ADC的SNR。ADC的交错误差校准对于提高整体系统性能极为重要。生产环境中的ADC校准成本高昂，这是因为它需要专用的测试台和人力资源。再次地，本公开消除了对测试台和人力资源的需求。
需要注意的是，本公开能够适用于需要更高校准频率以提取精确时序校正项的更高带宽ADC。这意味着昂贵的测试设置(更高带宽的合成器、昂贵的电缆、连接件、线束等)。在生产环境中，仅仅为了ADC校准而占用测试台并不可取，因为这非常昂贵且需要维护的。
图1是用于ADC 5自校准的片上电路10的电路图。在该实施例中，有16个ADC通道12、14，这些ADC通道通过隔离的功率合路器18连接到工作(in-service)信号输入16。异步环形振荡器20用于校准源，该异步环形振荡器20由控制信号22控制以调整校准频率并由控制信号24控制以启用/禁用自校准。异步环形振荡器20的输出连接到放大器26并连接到开关以使异步环形振荡器20与功率合路器18连接或断开连接。还存在工作偏置30，其在校准模式下通过开关32在直流路径中断开连接。
本领域技术人员将理解片上电路10是作为示例电路示出的，并且本公开包括其它实施例，包括实现图2和图3的过程的固件、实现图2和图3的过程的处理器，代替异步环形振荡器20的同步振荡器、更多或更少的ADC通道12、14等。在本文中异步意味着注入的信号在频率或相位方面未锁定到ADC采样时钟。
为了校准ADC 5，必须注入信号。注入点至关重要，这是因为它可能会影响任务模式操作(即用于模数转换的ADC操作)。如果使用外部源，则模拟前端(AFE)设计不需要任何额外的电路。再次地，本公开具有内置于AFE中的信号源，即异步环形振荡器20(或同步振荡器)。这需要额外的复杂性，使得任务模式操作不受影响。片上电路10包括创新的电子开关28、32装置以及异步环形振荡器20，该异步环形振荡器是基于电流模式逻辑(CML)的可调谐内部环形振荡器，其作为实现校准的源。电子开关28、32的组合被配置为注入内部生成的异步信号。还可以使用其他到输入路径的电路和连接点，但其可能具有较低的任务模式性能。
在实施例中，异步环形振荡器20可以是具有18.8GHz谐波滤波振荡频率的4级CML差分振荡环。还考虑了其他实施例，包括同步方法。
异步环形振荡器20仅在借助控制信号22、24通过数字控制启用时才开启。
异步环形振荡器20能够具有通过数字控制可调整的幅值和频率。
当通过片上电路10启用校准时，开关28、32将环形振荡器20连接到输入路径并断开共模偏置。功率被施加到到开始振荡的环形振荡器20上，并将该18.8GHz信号注入输入信号路径。常规射频输入仍然能够连接，以便于额外的复杂测试(即双音互调失真(IMD))。
图2是用于校准的片上同步源过程50的流程图。图3是用于校准的片上异步源过程60的流程图。图2和图3中的过程是基于频域的方法。本领域技术人员将认识到也设想了其他方法，例如基于时域的方法。
两种过程50、60都能利用片上电路10。片上电路10能够包括固件和寄存器，交错错误能够保存在其中。这些过程50、60能够在ADC 5之外执行，也能够在包含在ADC 5或片上电路10中的处理器中执行。
在图2中，片上同步源过程50包括：
1.捕获数据→x(步骤51)
2.进行傅里叶变换→X(步骤52)
3.基波(峰值)频率：f1已知(步骤53)
4.创建增益和时序子集：Xgt(基于f1)(步骤54)
5.进行傅里叶逆变换Xgt→xgt(步骤55)
6.从xgt中提取增益和时序误差(步骤56)
7.创建偏移子集：Xoff(基于0Hz)(步骤57)
8.进行傅里叶逆变换Xoff→xoff(步骤58)
9.从xoff中提取偏移误差(步骤59)
需要注意的是，片上电路10(on-die)的目的是在不妨碍任务模式下的操作的同时为校准提供良好、干净的源。因此，确定片上异步源过程和异步源更容易在芯片上实现。具有异步源需要使用增强算法来利用异步信号校准ADC 5，如图3所示。
只有当测试信号同步锁定到ADC的采样速率时，交错伪影才会在特定频率下表现为噪声。虽然周期性锁定源简化了噪声提取和校准，但片上布局的复杂性必须显著增加才能保持这种锁定。在具有更具挑战性设计规则的更高级的制造节点处，布局简化变得至关重要。在图3中，该异步源使用增强的提取算法来权衡布局复杂性。利用简单的未锁定片上测试源，通过应用窗口函数(例如Hanning)使数据平滑(以避免频谱泄漏)、峰值搜索以发现振荡器频率、以及由于窗口函数而重新缩放偏移交错误差来提取峰值信号和噪声成分。
在图3中，片上同步源过程60包括：
1.捕获数据→x(步骤61)
2.将Hanning窗口应用于数据(步骤62)
3.进行傅里叶变换→X(步骤63)
4.求基波(峰值)频率：f1？(步骤64)
5.创建增益和时序子集：Xgt(基于f1)(步骤65)
6.进行傅里叶逆变换Xgt→xgt(步骤66)
7.从xgt中提取增益和时序误差(步骤67)
8.创建偏移子集：Xoff(基于0Hz)(步骤68)
9.进行傅里叶逆变换Xoff→xoff(步骤69)
10.从xoff中提取偏移误差(步骤70)
11.由于Hanning窗口而重新缩放偏移误差(步骤71)
需要注意的是，还设想了其它类型的窗口函数，如Hamming、Blackman Harris等。此外，窗口函数的选择能够取决于所需的提取精度。
比较各种指标以验证内部异步激励，并且图3中的增强算法提供了与外部锁定源相同的校准性能：
·SNDR-总信号与总噪声及失真的比率
·SDR-信号功率与谐波失真之间的比率
·SNR-该定义有点宽松。这些图中将其称为信号功率和与谐波失真或交错误差无关的噪声之间的比率
·SOR-信号功率与由交错偏移误差导致的噪声杂散之间的比率
·SGTR-信号功率与由交错增益及时序误差导致的噪声杂散之间的比率
·Pfund-ADC的基本功率或传递函数
·数字越高越好
在实施例中，在片外处理来自校准过程的数据以设置校准。在另一实施例中，片上存在诸如处理器、固件等之类的电路，以自动执行校准过程并基于校准过程设置适当的配置。
图4-图11是比较片上电路10与外部校准源的性能的图。
图4是当内部源与外部源用于校准时SNDR(总信号与总噪声及失真的比率)的比较图，显示出可以忽略不计的差异。图5是当内部源与外部源用于校准时SNR(总信号与总噪声的比率)的比较图，显示出可以忽略不计的差异。图6是当内部源与外部源用于校准时SDR(信号功率与谐波失真的比率)的比较图，显示出可以忽略不计的差异。图7是当内部源与外部源用于校准时SOR(信号功率与由交错偏移误差导致的噪声杂散的比率)的比较图，显示出可以忽略不计的差异。
图8是当内部源与外部源用于校准时SGTR(信号功率与由交错增益及时序误差导致的噪声杂散的比率)的比较图，显示出可以忽略不计的差异。图9是当内部源与外部源用于校准时Pfund(ADC的基本功率或传递函数)的比较图，显示出可以忽略不计的差异。
图10是使用外部源校准后的频率扫描性能指标的图。图11是使用内部源校准后的频率扫描性能指标的图。
图4-图11中图的关键观察结果是，片上电路10的性能与外部源相当，片上电路具有本文描述的各种优点。
在实施例中，本公开用于高带宽ADC，例如在10GHz及以上或在20千兆样本/秒或以上工作的ADC。在另一实施例中，ADC 5能够在相干光调制解调器中，在这些高速下工作。在此应用中，能够存在四个ADC 5-每种偏振(X，Y)以及每个同相(I)和正交(Q)分量(即XI、XQ、YI、YQ)各一个。在一个实施例中，对于每个ADC 5能够存在一个片上电路10。在另一实施例中，所有四个ADC 5能够共享一个片上电路10。
此外，每个芯片上存在不止一个ADC会增加测试时间。
再次地，这种方法的目的是降低制造成本。如果没有这种方法，ADC的校准需要额外的昂贵设备、设置时间和人力资源。随着下一代产品带宽的增加，这将变得越来越昂贵。
在实施例中，ADC 5包括多个ADC通道12、14，这些ADC通道通过隔离的功率合路器18连接到工作信号输入16；片上电路10，其包括连接到隔离的功率合路器18的校准源20；以及一个或更多个开关28、32，其被配置为使ADC 5在工作模式和校准模式之间切换。所述一个或更多个开关28、32被设置成使得：在校准模式下，工作信号输入16与隔离的功率合路器18断开连接并且片上电路10连接到隔离的功率合路器18；在工作模式下，工作信号输入16连接到隔离的功率合路器18并且片上电路10与隔离的功率合路器18断开连接。
在校准模式下，片上电路10被配置为向多个ADC通道12、14提供测试信号，用于确定所述多个ADC通道12、14中的交错误差。该交错误差能存储在与ADC 5相关的寄存器中。ADC 5还能够包括控制信号24，该控制信号24被配置为设定工作模式和校准模式中的一个。ADC 5还能包括控制信号22，该控制信号22被配置为调整校准源20的校准频率。
一个或更多个开关28、32包括第一开关32和第二开关28，第一开关32连接来自工作信号输入的路径，或与来自工作信号输入的路径断开连接，第二开关28连接来自校准源的路径，或与来自校准源的路径断开连接。ADC 5还能够包括在校准源20和隔离的功率合路器18之间的放大器26。
校准源20能够提供异步信号。片上电路10被配置为通过窗口函数使数据平滑以避免频谱泄漏、峰值搜索以发现振荡器频率、以及由于窗口函数而重新缩放交错误差来提取峰值信号和噪声成分。校准源20能够提供同步信号。校准源20能够是环形振荡器。片上电路10能够被配置为在频域和时域中的一个中执行校准。
图12是用于校准模数转换器(ADC)的过程80的流程图。该过程80包括：接收ADC转换器上的控制信号，其中，片上电路包括连接到隔离的功率合路器的校准源，该隔离的功率合路器连接到多个ADC通道(步骤81)；响应于控制信号，使工作信号输入与所述多个ADC通道断开连接，并使片上电路连接到所述多个ADC通道(步骤82)；以及向所述多个ADC通道提供测试信号，并基于测试信号向ADC转换器中的寄存器提供交错误差(步骤83)。
该过程80还能够包括，响应于读取寄存器以获得交错误差，基于交错误差调整ADC(步骤84)。该过程80还能够包括发出(signaling)控制信号以启用工作模式，在工作模式下，工作信号输入连接到隔离的功率合路器并且片上电路与隔离的功率合路器断开连接(步骤85)。
校准源能够提供异步信号。过程80还能够包括通过窗口函数使数据平滑以避免频谱泄漏、进行峰值搜索以发现振荡器频率、以及由于窗口函数而重新缩放交错误差来提取峰值信号和噪声成分。该校准源还能提供同步信号。
图13是包括ADC 5的相干光调制解调器100的框图。在该示例中，功能性地示出了相干光调制解调器100，并且本领域技术人员将认识到其包括各种其它部件，但为了简化说明将其它部件省略。再次地，相干光调制解调器100以高速工作，图13中的示意图是接收机电子器件。该相干光调制解调器100包括双偏振，从而具有XI、XQ、YI、YQ通道，其中X、Y是两种偏振，而I、Q是同相(I)和正交(Q)分量。ADC 5通过来自光学前端(未示出)的XI、XQ、YI、YQ通道输入，并向数字信号处理器(DSP)110提供相应的数字信号以进行处理、解调等。
再次地，在一个实施例中，对于每个ADC 5能够存在一个片上电路10。在另一实施例中，所有四个ADC 5能够共享一个片上电路10。本领域技术人员将理解这只是相干光调制解调器100的一个示例；可以设想使用ADC 5和片上电路10的其它配置方式。此外，ADC 5和片上电路10能够用在需要ADC的其他用例中。
可以理解，本文中描述的一些实施例可以包括或使用一个或更多个通用或专用处理器(“一个或更多个处理器”)，例如微处理器；中央处理器(CPU)；数字信号处理器(DSP)：诸如网络处理器(NP)或网络处理单元(NPU)之类的定制处理器、图形处理单元(GPU)等；现场可编程门阵列(FPGA)等；该通用或专用处理器结合某些非处理器电路与用于控制这些处理器的唯一存储程序指令(包括软件和固件)一起实现本文所述方法和/或系统中的一部分、大部分或全部功能。替代地，部分功能或全部功能可以由没有存储程序指令的状态机实现，或者在一个或更多个专用集成电路(ASIC)中实现，其中每种功能或某些功能的一些组合被实现为自定义逻辑或电路。当然，可以使用上述方法的组合。对于本文描述的一些实施例，硬件中的相应器件以及可选的软件、固件及其组合能够称为“电路，其被配置为”、“逻辑，其被配置为”对数字和/或模拟信号进行如本文中对于各种实施例所述的一组操作、步骤、方法、过程、算法、功能、技术等。
此外，一些实施例可以包括非暂时性计算机可读介质，其上存储有指令，这些指令用于对计算机、服务器、装置、设备、一个或更多个处理器、电路等进行编程以执行本文所述和权利要求所述的功能。这种非暂时性计算机可读介质的示例包括但不限于硬盘、光存储设备、磁性存储设备、只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、闪存等。当存储在非暂时性计算机可读介质中时，软件能够包括可由一个或更多个处理器(例如，任何类型的可编程电路或逻辑)执行的指令，响应于此执行，使所述一个或更多个处理器进行如本文中对于各种实施例所述的一组操作、步骤、方法、过程、算法、功能、技术等。
尽管本公开已经参照优选实施例及其具体示例进行了说明和描述，但对于本领域的普通技术人员显而易见的是，其它实施例和示例可以执行类似的功能和/或实现类似的结果。所有这些等效的实施例和示例都在本公开的精神和范围内，其都被设想在内，并旨在被以下权利要求所涵盖。此外，需要注意的是，本文中描述的各种元素、操作、步骤、方法、过程、算法、功能、技术等能够在与彼此的任何和所有组合中使用。
Claims (15)
1.一种模数转换器ADC(5)，其包括：
多个ADC通道(12、14)，其通过隔离的功率合路器(18)连接到工作信号输入(16)；
片上电路(10)，其包括连接到所述隔离的功率合路器(18)的校准源(20)；和
一个或更多个开关(28、32)，其被配置为使所述ADC(5)在工作模式和校准模式之间切换。
2.根据权利要求1所述的ADC(5)，其中，所述一个或更多个开关(28、32)被设置成使得：
在所述校准模式下，所述工作信号输入(16)与所述隔离的功率合路器(18)断开连接并且所述片上电路(10)连接到所述隔离的功率合路器(18)，并且
在所述工作模式下，所述工作信号输入(16)连接到所述隔离的功率合路器(18)并且所述片上电路(10)与所述隔离的功率合路器(18)断开连接。
3.根据前述权利要求中任一项所述的ADC(5)，其中，在所述校准模式下，所述片上电路(10)被配置为向所述多个ADC通道(12、14)提供测试信号，以确定所述多个ADC通道(12、14)中的交错误差。
4.根据权利要求3所述的ADC(5)，其中，所述交错误差存储在与所述ADC相关联的寄存器中。
5.根据前述权利要求中任一项所述的ADC(5)，还包括
被配置为设定所述工作模式和所述校准模式中的一个的控制信号(24)。
6.根据前述权利要求中任一项所述的ADC(5)，还包括
被配置为调整所述校准源(20)的校准频率的控制信号(22)。
7.根据前述权利要求中任一项所述的ADC(5)，其中，所述一个或更多个开关包括
第一开关(32)，其连接来自所述工作信号输入(16)的路径，或者与来自所述工作信号输入(16)的路径断开连接；和
第二开关(28)，其连接来自所述校准源(20)的路径，或者与来自所述校准源(20)的路径断开连接。
8.根据前述权利要求中任一项所述的ADC(5)，还包括
在所述校准源(20)和所述隔离的功率合路器(18)之间的放大器(26)。
9.根据前述权利要求中任一项所述的ADC(5)，其中，所述校准源(20)提供异步信号。
10.根据权利要求9所述的ADC(5)，其中，所述片上电路(10)被配置为通过窗口函数使数据平滑以避免频谱泄漏、峰值搜索以发现振荡器频率、以及由于窗口函数而重新缩放交错误差来提取峰值信号和噪声成分。
11.根据前述权利要求中任一项所述的ADC(5)，其中，所述校准源(20)是环形振荡器。
12.根据前述权利要求中任一项所述的ADC(5)，其中，所述片上电路(10)被配置为在频域和时域中的一个中执行校准。
13.根据前述权利要求中任一项所述的ADC(5)，其中，所述ADC(5)以20千兆样本/秒或以上工作。
14.一种用于校准根据前述权利要求中任一项所述的(5)的方法，其包括利用所述片上电路(10)测试所述多个ADC通道(12、14)以确定交错误差的步骤。
15.一种相干光调制解调器(100)，其包括：
数字信号处理器DSP(110)；和
根据权利要求1至13中任一项所述的一个或更多个ADC(5)。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63/178,454 | 2021-04-22 | ||
| US17/404,658 | 2021-08-17 | ||
| US17/404,658 US11558061B2 (en) | 2021-04-22 | 2021-08-17 | ADC self-calibration with on-chip circuit and method |
| PCT/US2022/025750 WO2022226184A1 (en) | 2021-04-22 | 2022-04-21 | Adc self-calibration with on-chip circuit and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117546417A true CN117546417A (zh) | 2024-02-09 |
Family
ID=89794374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280044419.XA Pending CN117546417A (zh) | 2021-04-22 | 2022-04-21 | 利用片上电路的adc自校准和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117546417A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6269317B1 (en) * | 1997-04-30 | 2001-07-31 | Lecroy Corporation | Self-calibration of an oscilloscope using a square-wave test signal |
| US20070171116A1 (en) * | 2005-01-11 | 2007-07-26 | Masaaki Fuse | Time-interleaved analog-to-digital converter and high speed signal processing system using the same |
| US20070262895A1 (en) * | 2006-05-15 | 2007-11-15 | Guzik Technical Enterprises | Digital equalization of multiple interleaved analog-to-digital converters |
| CN101888247A (zh) * | 2010-07-02 | 2010-11-17 | 北京工业大学 | 时间交替模数转换器失配误差的自适应校准装置 |
| EP2916136A1 (en) * | 2014-03-04 | 2015-09-09 | Tektronix, Inc. | Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing |
-
2022
- 2022-04-21 CN CN202280044419.XA patent/CN117546417A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6269317B1 (en) * | 1997-04-30 | 2001-07-31 | Lecroy Corporation | Self-calibration of an oscilloscope using a square-wave test signal |
| US20070171116A1 (en) * | 2005-01-11 | 2007-07-26 | Masaaki Fuse | Time-interleaved analog-to-digital converter and high speed signal processing system using the same |
| US20070262895A1 (en) * | 2006-05-15 | 2007-11-15 | Guzik Technical Enterprises | Digital equalization of multiple interleaved analog-to-digital converters |
| CN101888247A (zh) * | 2010-07-02 | 2010-11-17 | 北京工业大学 | 时间交替模数转换器失配误差的自适应校准装置 |
| EP2916136A1 (en) * | 2014-03-04 | 2015-09-09 | Tektronix, Inc. | Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110798211B (zh) | 并行adc采样系统传输路径延时误差的通用校准方法 | |
| US7394415B2 (en) | Time-interleaved analog-to-digital converter and high speed signal processing system using the same | |
| US8193956B2 (en) | Meter and freeze of calibration of time-interleaved analog to digital converter | |
| US9485039B1 (en) | Calibration and tracking of receiver | |
| US10461764B1 (en) | System and method for interleaved digital-to-analog converter (DAC) calibration | |
| EP3997791B1 (en) | Apparatus and methods for realization of n time interleaved digital-to-analog converters | |
| US10218373B1 (en) | Analog-to-digital converter calibration system | |
| KR20080035444A (ko) | 주파수 변환 디바이스를 가지는 수신기의 주파수 응답 보정 | |
| US10277210B1 (en) | Clock skew suppression for time-interleaved clocks | |
| US9559711B2 (en) | A/D converter including multiple sub-A/D converters | |
| US20160182076A1 (en) | Background Calibration for Digital-to-Analog Converters | |
| Arteaga et al. | Blind adaptive estimation of integral nonlinear errors in ADCs using arbitrary input stimulus | |
| US10200222B2 (en) | Low cost and low frequency baseband two-tone test set using direct digital synthesizers as signal generators and a fully differential amplifier as the power combiner | |
| CN117546417A (zh) | 利用片上电路的adc自校准和方法 | |
| EP4183049B1 (en) | Adc self-calibration with on-chip circuit and method | |
| US11558061B2 (en) | ADC self-calibration with on-chip circuit and method | |
| CN106375252A (zh) | 一种iq与tiadc频率联合失真的修正方法及系统 | |
| US9900019B1 (en) | Calibration circuit and calibration method for time-interleaved analog-to-digital converter | |
| Singh et al. | Digitally enhanced wideband I/Q downconversion receiver with 2-channel time-interleaved ADCs | |
| US11469784B2 (en) | Spur estimating receiver system | |
| KR20120122972A (ko) | 2?채널 타임?인터리브된 아날로그?디지털 컨버터에서의 샘플?타임 미스매치 에러 캘리브레이션에 대한 그래디언트?기반 접근 | |
| Bhatta et al. | Incoherent undersampling-based waveform reconstruction using a time-domain zero-crossing metric | |
| US8836549B2 (en) | Use of logic circuit embedded into comparator for foreground offset cancellation | |
| Vernhes et al. | Adaptive estimation and compensation of the time delay in a periodic non-uniform sampling scheme | |
| US11784729B2 (en) | Calibration device, conversion device, calibration method, and non-transitory computer-readable medium having recorded thereon calibration program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |