CN101977055B - 模数转换器数字地与模拟地连接状况的测试方法 - Google Patents

Abstract

本发明揭示了一种模数转换器数字地与模拟地连接状况的测试方法，利用数字电路的功率电流随频率而变化的特性来判断数字地与模拟地之间的连接状况是否良好。具体通过测试模数转换器第一位码Code0偏移值在多个采样频率下的输出值；并根据该值的变化来判断数字地与模拟地连接状况。而判断数字地与模拟地连接状况的方法往往通过判断Code0偏移值随采样频率的变化率是否超过芯片所能容忍的范围来实现的。如果Code0偏移值随采样频率的变化率超过容忍范围，则可以判断数字地与模拟地之间连接状况不佳，需要改变它们之间的连接方式。

Description

模数转换器数字地与模拟地连接状况的测试方法

技术领域

本发明涉及电子系统设计与测试技术领域，特别是涉及一种模数转换器(ADC)数字地与模拟地连接状况的测试方法。

背景技术

在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性的要求，避免在设计完成后再去进行抗干扰的补救措施。形成干扰的基本要素有三个：(1)干扰源，指产生干扰的元件、设备或信号，用数学语言描述就是du/dt，di/dt大的地方就是干扰源。(2)传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。(3)敏感器件，指容易被干扰的对象。

与之相应，抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径以及提高敏感器件的抗干扰性能。其中在切断干扰传播路径中有一种常见的方法，即用地线把数字区与模拟区隔离，数字地与模拟地分离，最后在一点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片引脚排列时也常常考虑此要求。

所谓数字地一般来说是指数字电路类型集合的公共参考地，而模拟地则指模拟电路类型集合的公共参考地。在一个复杂的电路系统中，往往会出现很不同类型的电路。通常以电路的工作类型或工作频率将其划分，如数字、模拟之类划分或以速度、频率频段划分等。在数字电路中，电路通常是处于开关状态，而所有数字芯片接地端汇集在一起，这个汇集地因电路不停地开关，而在回流地端上产生一些开关高频噪声。在印制电路板(PCB)的设计过程中，如果这些电路处理不当的话(例如，将数字系统的地回流走线与模拟电路的地连接在一起)，很有可能将地噪声信号引入到模拟电路中，从而干扰模拟电路的正常工作。特别当引入的地方是模拟电路的放大部分时，这些噪声将会被放大而为模拟电路带来更大的干扰。另外，当模拟信号为高频或强电信号时，也会影响到数字电路的正常工作。为了处理好这个可能性的发生，在设计一个复杂的混合信号电路时往往会将其电路类型进分开布局处理，这样有利于减少数字电路与模拟电路之间的干扰。通常在PCB的设计中会采用一点汇流接地的方式来解决这种问题，即数字电路设计时先采用公共地接点，而模拟电路同样处理，然而数字地与模拟地是同一个物理意义的地，所以最后需将数字地与模拟地连接起来。目前，数字地与模拟地之间的连接方式有电感、零欧电阻或磁珠连接等方式。

例如，在数模转换器(ADC)的测试中，首先要把握的就是测试芯片与测试机连接(DIB)。在混合信号测试中，设计DIB时要将模拟电路和数字电路分开布局，以减小数字器件的噪声对模拟电路的影响；应尽量增大电源线和地线的宽度，或采用电源平面与地平面；在芯片电源和地之间接入滤波、去耦电容，且需要注意电容的引线不能过长；对关键信号要采用屏蔽线，以避免其它信号的干扰；为减小信号线上的分布电阻、电容和电感，应尽量缩短导线长度和增大导线之间的距离；模拟电路的接地层，也要和数字电路的接地层分开，最后通过磁珠或者电感连接起来，这样测试出来的效果才会比较好。

现有技术虽然给出了提高ADC测试效果的多种方式，然而却没有给出相应的测试方法，来检测以上各种方式在实际操作中的效果是否达到要求。例如，ADC模拟地数字地连接不当就会产生共阻抗耦合干扰等，然而，现有技术中缺少有效的测试方法，来判断数字地与模拟地之间的连接是否良好。为此，如何提供一种有效的数字地与模拟地之间连接状况的测试方法，实为本领域亟待解决的问题。

发明内容

本发明的目的在于提供一种模数转换器(ADC)数字地与模拟地连接状况的测试方法，以解决数字地与模拟地之间连接状况无法得到有效判断的技术问题。

为解决以上技术问题，本发明提供一种模数转换器数字地与模拟地连接状况的测试方法，其包括：测试模数转换器第一位码Code0在多个采样频率下的偏移值；根据所述偏移值的变化判断数字地与模拟地连接状况。

进一步的，所述判断数字地与模拟地连接状况的方法包括：根据模数转换器芯片类型，设定其第一位码Code0偏移值变化阈值；判断所述第一位码Code0偏移值随采样频率的变化率是否超过所设定的变化阈值，如果其超过所述变化阈值，则数字地与模拟地之间的连接状况不佳。

进一步的，所述变化阈值为1个最低有效位。

本发明充分考虑到数字电路的特性，即数字电路的功率电流随频率而变化的特性，并利用其特性来判断数字地与模拟地之间的连接状况是否良好。具体，通过测试模数转换器第一位码Code0在多个采样频率下的偏移值；并根据该偏移值的变化来判断数字地与模拟地连接状况。而判断数字地与模拟地连接状况的方法往往通过判断第一位码Code0偏移值随采样频率的变化率是否超过芯片所能容忍的范围来实现的。如果第一位码Code0偏移值随采样频率的变化率超过容忍范围，则可以判断数字地与模拟地之间连接状况不佳，需要改变它们之间的连接方式。

附图说明

图1为本发明一实施列所提供的数字地与模拟地连接状况的测试方法的流程示意图；

图2为本发明一实施列所提供的模数转换器(ADC)及其输入端与输出端示意图；

图3与图4分别为本发明一实施列所提供的模数转换器(ADC)频率变化对其第一位码(Ncode0)和第1024位码(Ncode1023)观测值的影响示意图。

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举示例性实施例，并配合附图，作详细说明如下。

在背景技术中已经提及，在数模转换器(ADC)的测试中，缺乏对数字地与模拟地之间连接状况的测试，而ADC模拟地数字地连接不当就会产生共阻抗耦合干扰等问题。为此，本发明充分考虑到数字电路的特性，并利用其特性来判断数字地与模拟地之间的连接状况是否良好。具体，即利用数字电路的功率电流随频率而变化的特性观测采样频率的变化对ADC第一位码Code0的影响，进而判断数字地与模拟地之间是否有电流流过，其电流值是否在容忍范围内，如果流过电流偏大，超过容忍范围，则可以判断数字地与模拟地之间连接状况不佳，需要改变它们之间的连接方式。

具体本发明是通过测试ADC第一位码Code0在多个采样频率下的偏移值；并根据该偏移值的变化来判断数字地与模拟地连接状况。而判断数字地与模拟地连接状况的方法往往通过判断Code0偏移值随采样频率的变化率是否超过芯片所能容忍的范围来实现的。具体，请参考图1，其包括如下步骤：

S1：根据ADC芯片类型，设定其Code0偏移值变化阈值；

S2：改变采样频率，测试Code0在多个采样频率下的偏移值；

S3：判断Code0偏移值随采样频率的变化率是否超过所设定的变化阈值，如果其超过所述变化阈值，则数字地与模拟地2间的连接状况不佳。

本领域技术人员当知，不同芯片所能容忍的误差不同，故以上变化阈值的设定往往是在测试之前，就已经根据芯片类型以及测试者的经验值设定好。通常，变化阈值为1个最低有效位(LSB)是一种比较宽松且适用度较广的容忍值，当然本发明在此不以此为限，本领域技术人员可根据需要，改变阈值的设定。

为了使以上原理、方法以及技术效果更加明显易懂，下面通过一个具体的实例来详细描述以上数字地与模拟地连接状况的测试方法与原理。

以内嵌的一个10位的ADC测试为例，共输出1024级数字码，其中最低有效位(LSB)为5V/1024，在每一级上分8个采样点，共8192个点，阶梯电压每级为5V/8192。此外，在本实施例中，在零点和满量程点均向外扩展了40个采样点，示意图如图2所示。需要说明的是，扩散采样点是为了保证测试完整覆盖零点和满量程点，避免其他干扰或者基准电压不一致对测试造成影响。当然，本发明在此不限制扩散采样点的数量，本领域技术人员可根据需要进行设定。

在实际测试时，利用测试机的模拟输出口(Source Channel)给芯片提供模拟输入，测试机的数字捕获通道(Capture Channel)将ADC的实际输出存入存储器后由后台数字信号处理器(DSP)进行运算得到结果。Source Channel和Capture Channel使用相同的频率F，此频率由F＝1/(K*T)得到，其中K为系数，T为时间常数。当增大F时，由于频率变快后数字信号部分的影响加大使得地电平会发生微弱的变化并影响最终的测试结果，由图3和图4可以看出当频率增加(K减小)时，地电平被抬高，ADC的第一位码(Ncode0)和第1024位码(Ncode1023)出现的时间点都会整体向后移。

由此可见，采样频率F的增加会导致数字电路地电平的抬高。利用Code0在多个采样频率下的偏移值的变化判断数字地与模拟地连接状况是可以实现的。

需要说明的是，在实际电路设计中，数字地与模拟地之间的连接是无法达到理想状态的，只要地电平的抬高是轻微的，就可以判断数字地与模拟地之间的连接良好。但地电平抬高多少是轻微的，是与芯片的种类有关的，具体，在判断数字地与模拟地连接状况时，可以根据不同频率下的Code0偏移值绘制Code0偏移值与频率的关系曲线图，根据关系曲线的斜率(即Code0偏移值随采样频率的变化率)是否超过最大容忍值来判断的。

请继续参考图3，其给出了四个并行测试的ADC芯片的地电平随系数K(其中采样频率F＝1/(K*T))的变化曲线图。另外，在此设定所测试的ADC芯片的Code0偏移值随采样频率的变化率的最大容忍值为1个最低有效位，即8个采样点。

从图中可以看出，工位1、2和4上的芯片对应的曲线变化较为平坦，其变化率(即曲线斜率)满足芯片的最大容忍值，故数字地与模拟地连接状况良好。而工位3上的芯片所对应的曲线变化较为明显，其中间段的斜率比较大，超过了芯片的最大容忍值，故数字地与模拟地连接状况不佳，需要改变其连接方式。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本领域的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明的范围内。本发明要求的保护范围由所附的权利要求书及其等同物界定。

Claims (2)

1.一种模数转换器数字地与模拟地连接状况的测试方法，其特征是，包括：

测试模数转换器第一位码在多个采样频率下的偏移值；

根据所述偏移值的变化判断数字地与模拟地连接状况；其中，根据模数转换器芯片类型，设定其第一位码偏移值变化阈值，判断所述第一位码偏移值随采样频率的变化率是否超过所设定的变化阈值，如果其超过所述变化阈值，则数字地与模拟地之间的连接状况不佳。

2.根据权利要求1所述的模数转换器数字地与模拟地连接状况的测试方法，其特征是，所述变化阈值为1个最低有效位。