CN219304850U - 电口模块测试电路及测试装置 - Google Patents
电口模块测试电路及测试装置 Download PDFInfo
- Publication number
- CN219304850U CN219304850U CN202320326729.2U CN202320326729U CN219304850U CN 219304850 U CN219304850 U CN 219304850U CN 202320326729 U CN202320326729 U CN 202320326729U CN 219304850 U CN219304850 U CN 219304850U
- Authority
- CN
- China
- Prior art keywords
- module
- port
- signal
- magnetic bead
- golden finger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 108
- 239000011324 bead Substances 0.000 claims abstract description 96
- 238000001514 detection method Methods 0.000 claims abstract description 59
- 238000012545 processing Methods 0.000 claims abstract description 46
- 230000005540 biological transmission Effects 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 14
- FFRBMBIXVSCUFS-UHFFFAOYSA-N 2,4-dinitro-1-naphthol Chemical compound C1=CC=C2C(O)=C([N+]([O-])=O)C=C([N+]([O-])=O)C2=C1 FFRBMBIXVSCUFS-UHFFFAOYSA-N 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型涉及电子电路,公开了一种电口模块测试电路及测试装置。电口模块测试电路包括介质访问控制芯片、信号处理模块、磁珠模块、开关模块和金手指模块,介质访问控制芯片与信号处理模块、磁珠模块、开关模块和金手指模块连接,信号处理模块、磁珠模块、开关模块、金手指模块和检测仪器依次连接;介质访问控制芯片生成控制信号和原始检测信号,或者,接收金手指模块发送的传输信号作为原始检测信号;信号处理模块对原始检测信号进行直流衰减得到第一检测信号;磁珠模块对第一检测信号进行防失真处理得到待检测信号;开关模块根据控制信号将待检测信号传输至金手指模块;金手指模块输出待检测信号至检测仪器,本申请提高了电口模块测试效率。
Description
技术领域
本实用新型涉及电子电路领域,尤其涉及一种电口模块测试电路及测试装置。
背景技术
随着以太网技术的快速发展,在对以太网接口测试方面缺陷也随着暴露,因此用户对于以太网测试的在成本和效率也提出了更高的要求。
传统的电口模块测试电路主要是通过一台完整功能的用户端设备再接入到现有用户端设备,然后通过电脑控制流量仪,进行用户端设备与用户端设备的互联测试,这种电口模块测试电路存在很大缺陷,存在对用户端设备进行测试,需要大量的用户端设备与测试线进行连接的步骤,使每一轮的测试均需重复插拔每根测试线的问题,即这种电口模块测试电路会由于每一轮的测试均需重复插拔每根测试线进而造成电口模块测试效率不高。
实用新型内容
本实用新型的主要目的在于提出一种电口模块测试电路及测试装置,旨在提高电口模块测试效率的技术问题。
为实现上述目的,本实用新型提出一种电口模块测试电路,所述电口模块测试电路包括介质访问控制芯片、信号处理模块、磁珠模块、开关模块和金手指模块,所述介质访问控制芯片分别与所述信号处理模块、所述磁珠模块、所述开关模块和所述金手指模块连接,所述信号处理模块、所述磁珠模块、所述开关模块和所述金手指模块依次连接,所述金手指模块与检测仪器连接;其中,
所述介质访问控制芯片,用于生成控制信号和原始检测信号,或者,接收所述金手指模块发送的传输信号作为原始检测信号;
所述信号处理模块,用于对所述原始检测信号进行直流衰减,得到第一检测信号;
所述磁珠模块,用于对所述第一检测信号进行防失真处理得到待检测信号;
所述开关模块,用于根据所述控制信号将所述待检测信号传输至所述金手指模块;
所述金手指模块,用于输出所述待检测信号至所述检测仪器。
可选地,所述介质访问控制芯片包括数据接收端口、第一数据发送端口、第二数据发送端和控制端口,所述数据接收端口与所述金手指模块连接,所述控制端口与所述开关模块连接,所述第一数据发送端口分别与所述信号处理模块和所述磁珠模块连接,所述第二数据发送端分别与所述信号处理模块和所述磁珠模块连接。
可选地,所述信号处理模块包括直流衰减电容,所述直流衰减电容的第一端与所述第一数据发送端口和所述磁珠模块连接,所述直流衰减电容的第二端与所述第二数据发送端口和所述磁珠模块连接。
可选地,所述磁珠模块包括第一磁珠单元和第二磁珠单元,所述第一磁珠单元包括依次连接的至少一个磁珠,所述第二磁珠单元包括依次连接的至少一个磁珠,所述第一磁珠单元的输入端与所述直流衰减电容的第一端连接,所述第二磁珠单元的输入端与所述直流衰减电容的第二端连接,所述第一磁珠单元的输出端和第二磁珠单元的输出端与所述开关模块连接。
可选地,所述开关模块包括开关芯片,所述开关芯片包括第一输入端口、第二输入端口、使能控制端口和开关输出端口,所述第一输入端口与所述第一磁珠单元的输出端连接,所述第二输入端口与所述第二磁珠单元的输出端连接,所述使能控制端口与所述控制端口连接,所述开关输出端口与所述金手指模块连接。
可选地,所述开关芯片包括限幅放大器、开关选择器和晶体管放大器。
可选地,所述金手指模块包括金手指接口、上电缓启动电路和耦合电容,所述耦合电容的第一端与所述数据接收端口连接,所述耦合电容的第二端与所述金手指接口连接,所述金手指接口与所述上电缓启动电路和所述检测仪器连接。
可选地,所述上电缓启动电路包括第一MOS管,所述第一MOS管的源极与所述金手指接口连接,所述第一MOS管的漏极与所述耦合电容的第二端连接,所述第一MOS管的栅极与所述耦合电容的第二端连接。
可选地,所述电口模块测试电路包括数字运算芯片,所述数字运算芯片包括第一运算输入端、第二运算输入端和运算输出端,所述第一运算输入端和所述第二运算输入端与所述介质访问控制芯片连接,所述运算输出端与所述金手指模块连接。
进一步的,为实现上述目的,本实用新型提出一种测试装置,所述测试装置包括以上的电口模块测试电路。
本实用新型提出一种电口模块测试电路,所述电口模块测试电路包括介质访问控制芯片、信号处理模块、磁珠模块、开关模块和金手指模块,所述介质访问控制芯片分别与所述信号处理模块、所述磁珠模块、所述开关模块和所述金手指模块连接,所述信号处理模块、所述磁珠模块、所述开关模块和所述金手指模块依次连接,所述金手指模块与检测仪器连接;其中,所述介质访问控制芯片,用于生成控制信号和原始检测信号,或者,接收所述金手指模块发送的传输信号作为原始检测信号;所述信号处理模块,用于对所述原始检测信号进行直流衰减,得到第一检测信号;所述磁珠模块,用于对所述第一检测信号进行防失真处理得到待检测信号;所述开关模块,用于根据所述控制信号将所述待检测信号传输至所述金手指模块;所述金手指模块,用于输出所述待检测信号至所述检测仪器。通过在开关模块中依据控制信号将待检测信号传输至所述金手指模块,进而在检测仪器直接进行测试,而待检测信号由磁珠模块和信号处理模块进行直流衰减以及防失真处理进而保证了信号的准确性,从而避免了在对电口模块进行测试时,每一轮的测试均需重复插拔每根测试线的现象发生,进而通过金手指模块直接连接检测仪器进行测试可以提高电口模块的测试效率。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型电口模块测试电路一实施例的模块框图;
图2为本实用新型电口模块测试电路中介质访问控制芯片的内部示意图;
图3为本实用新型电口模块测试电路中信号处理模块和磁珠模块的连接示意图;
图4为本实用新型电口模块测试电路中开关模块的结构示意图;
图5为本实用新型电口模块测试电路一实施例的上电缓启动电路结构示意图;
图6为本实用新型电口模块测试电路又一实施例的模块框图;
图7为本实用新型电口模块测试电路的场景示意图。
附图标号说明:
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
本实用新型提出一种电口模块测试电路。
参照图1,图1为电口模块测试电路一实施例的模块框图,在本实用新型实施例中,所述电口模块测试电路包括介质访问控制芯片10、信号处理模块20、磁珠模块30、开关模块40和金手指模块50,所述介质访问控制芯片10分别与所述信号处理模块20、所述磁珠模块30、所述开关模块40和所述金手指模块50连接,所述信号处理模块20、所述磁珠模块30、所述开关模块40和所述金手指模块50依次连接,所述金手指模块50与检测仪器60连接;其中,
所述介质访问控制芯片10,用于生成控制信号和原始检测信号,或者,接收所述金手指模块50发送的传输信号作为原始检测信号;
所述信号处理模块20,用于对所述原始检测信号进行直流衰减,得到第一检测信号;
所述磁珠模块30,用于对所述第一检测信号进行防失真处理得到待检测信号;
所述开关模块40,用于根据所述控制信号将所述待检测信号传输至所述金手指模块50;
所述金手指模块50,用于输出所述待检测信号至所述检测仪器60。
本实施例中,金手指,指的是插槽插口的接触部分,该接触部分存在排列的金黄色金属接口,该接触部分因为要提高接触面的导电性,一般用铜合金或者用黄金合金制成获得金黄色金属接口,金黄色金属接口极大的提高导电性能,所以称为金手指。所述金手指模块50为所述电口模块测试电路上的金黄色金属接口,金黄色金属接口用于所述金手指模块50与检测仪器60连接。所述金手指模块50向所述检测仪器60发送待检测信号,以便于检测仪器60不用连接多个测试线,直接将金手指模块50的插槽插口与检测仪器60进行连接即可测试,即不需要多余测试线以及减少的测试时的插拔操作,进而可以大大提升测试效率以及减少测试成本。其中,待检测信号可以包括10M、100M、1000M、10G和以太网新增速率标准2.5GBASE-T以及5GBASE-T。主要通过介质访问控制芯片10生成控制信号和原始检测信号,或者是接收金手指模块50发送的传输信号作为原始检测信号。也就是说本实施例的需要进行传输检测的信号可以来源于介质访问控制芯片内部生成,或者是有外部传入并由介质访问控制芯片传出进行传输,当原始检测信号来源于金手指模块50时,会依据传输信号生成控制信号,或者也可以内部直接生成。其中,控制信号是指在检测时控制信号进行传输的信号(导通信号传输的线路),原始检测信号是指介质访问控制芯片10生成的最初始的信号或者金手指模块50发送的传输信号,传输信号是指金手指模块50输出的信号,最终将信号经由信号处理模块20和磁珠模块30进行衰减及信号保真处理之后得到待检测信号,最终基于控制信号将待检测信号发送至检测仪器60进行测试,进而实现整个测试的控制,减少了线束的插拔流程,可以直接根据控制信号以及原始检测信号直接进行检测,进而可以提高电口模块测试的效率。
值得说明书的是,电口模块100还可以包括物理层外围电路,物理层外围电路包括物理层编码子层、物理层介质连接设备、双绞线物理媒介相关子层、双绞线媒介访问单元,其中,物理层编码子层与介质访问控制芯片10连接,物理层介质连接设备与所述物理层编码子层连接,双绞线物理媒介相关子层与介质访问控制芯片10连接,双绞线媒介访问单元与双绞线物理媒介相关子层连接。参照图7,图7为电口模块测试电路的场景示意图。介质访问控制芯片10是所述电口模块测试电路数据交换的主体部分,通过电口模块测试电路中每个待测试的电口模块100中的金手指接口51直接和检测仪器60进行通信,进而可以快速便捷实现整个电口模块100的测试,提高了测试的效率。
本实施例提出一种电口模块测试电路,所述电口模块测试电路包括介质访问控制芯片、信号处理模块、磁珠模块、开关模块和金手指模块,所述介质访问控制芯片分别与所述信号处理模块、所述磁珠模块、所述开关模块和所述金手指模块连接,所述信号处理模块、所述磁珠模块、所述开关模块和所述金手指模块依次连接,所述金手指模块与检测仪器连接;其中,所述介质访问控制芯片,用于生成控制信号和原始检测信号,或者,接收所述金手指模块发送的传输信号作为原始检测信号;所述信号处理模块,用于对所述原始检测信号进行直流衰减,得到第一检测信号;所述磁珠模块,用于对所述第一检测信号进行防失真处理得到待检测信号;所述开关模块,用于根据所述控制信号将所述待检测信号传输至所述金手指模块;所述金手指模块,用于输出所述待检测信号至所述检测仪器。通过在开关模块中依据控制信号将待检测信号传输至所述金手指模块,进而在检测仪器直接进行测试,而待检测信号由磁珠模块和信号处理模块进行直流衰减以及防失真处理进而保证了信号的准确性,从而避免了在对电口模块进行测试时,每一轮的测试均需重复插拔每根测试线的现象发生,进而通过金手指模块直接连接检测仪器进行测试可以提高电口模块的测试效率。
进一步地,参照图2,图2为电口模块测试电路中介质访问控制芯片的内部示意图,所述介质访问控制芯片10包括数据接收端口11、第一数据发送端口12、第二数据发送端13和控制端口14,所述数据接收端口11与所述金手指模块50连接,所述控制端口14与所述开关模块40连接,所述第一数据发送端口12分别与所述信号处理模块20和所述磁珠模块30连接,所述第二数据发送端13分别与所述信号处理模块20和所述磁珠模块30连接。
在本实施例中,MAC(Medium Access Control,介质访问控制芯片)、开关和金手指模块50;该MAC至少包括数据接收端口11、第一数据发送端口12、第二数据发送端13和控制端口14; 该MAC的第一数据发送端口12和第二数据发送端13经过信号处理模块20、所述磁珠模块30和开关模块40与金手指模块50连接,用于输出差分信号或者其他待检测信号;该MAC的控制端口14与开关模块40连接,用于发出使能信号或者开关控制信号,开关模块40在该信号的控制下打开,使得待检测信号通过金手指模块50输出至检测仪器60进行检测,可以减少测试线束的插拔步骤,直接将金手指模块50与检测仪器60即可,也就是说常用测试需要多根对应的测试线进行对应连接,而本实施例则是只需要金手指模块50与检测仪器60就可以进行测试。
值得说明的一点是,MAC可以自己生成检测信号,若需要检测差分信号时(也可以根据用户需求进行信号处理),然后对生成的检测信号进行处理,最后将处理后的检测信号作为原始检测信号进行输出。MAC还可以通过金手指模块50接收传输信号,之后对接收的传输信号进行处理和输出,检测信号是指最初MAC生成并未经MAC处理的信号,传输信号是指金手指模块50传输的外界输入信号未经MAC处理的信号。优选地,该MAC还包括数据接收端口11,该MAC的数据接收端口11直接与金手指模块50连接,用于接收传输信号。本实用新型实施例中,就MAC而言,第一数据发送端口12和第二数据发送端13为输出端口,MAC的数据接收端口11为输入端口。优选地,MAC还包括存储器,该存储器用于缓存该MAC接收到的传输信号。该MAC接收到的传输信号可以为连续的差分信号,MAC将缓存的传输信号进行重新分组打包成突发信号包,包与包之间的空闲时隙用不携带有用信息的编码进行填充,经过第一数据发送端口12和第二数据发送端13进行输出。进而保证原始检测信号的输出,以便于检测的智能性。
进一步的,参照图3,图3为电口模块测试电路中信号处理模块和磁珠模块的连接示意图,所述信号处理模块20包括直流衰减电容C1,所述直流衰减电容C1的第一端与所述第一数据发送端口12和所述磁珠模块30连接,所述直流衰减电容C1的第二端与所述第二数据发送端口13和所述磁珠模块30连接。
具体的,所述磁珠模块30包括第一磁珠单元31和第二磁珠单元32,所述第一磁珠单元31包括依次连接的至少一个磁珠,所述第二磁珠单元32包括依次连接的至少一个磁珠,所述第一磁珠单元31的输入端与所述直流衰减电容C1的第一端连接,所述第二磁珠单元32的输入端与所述直流衰减电容C1的第二端连接,所述第一磁珠单元31的输出端和第二磁珠单元32的输出端与所述开关模块40连接。
在本实施例中,信号处理模块20连接在第一数据发送端口12和第二数据发送端13之间,同时也连接在第一磁珠单元31和第二磁珠单元32之间。具体的,环回测试电路11中还包括第一发送信号线和第一接收信号线,以及第二发送信号线和第二接收信号线,其中,信号处理模块20第一数据发送端口12和第二数据发送端13之间,用于将由介质访问控制芯片10的第一数据发送端口12和第二数据发送端13的直流成分给过滤掉,以衰减被测信号中的直流分量,然后再将主要为交流分量的被测信号通过第一数据发送端口12和第二数据发送端13传输至第一磁珠单元31和第二磁珠单元32。在信号经由第一磁珠单元衰减后,得到待检测信号。因此,在测试电路中,我们通过将第一磁珠单元31在第一频率范围内的的阻抗大于预设阻抗,即磁珠工作的高阻性区,从而可以更好的解决测试结果失真的问题。这里的第一频率要根据被测信号的频率范围来确定,即第一磁珠单元31的阻抗大于预设阻抗对应的第一频率范围要大于被测信号的频率范围,这样在进行测试时,第一磁珠单元31的阻抗大于其最大阻抗的50%,即第一磁珠单元31在被测信号的频率范围内均处于高阻性区(高阻抗区),该区的阻抗大于预设阻抗(最大阻抗的50%)。同样,对应第二磁珠单元32而言在进行环回测试过程中,其也处于高阻性区,即其在上述第一频率范围内的阻抗大于预设阻抗。其中,第二磁珠单元32和第一磁珠单元31内包含的磁珠数量可以相同,也可以依据用户需求进行设置。进而通过磁珠模块30和信号处理模块20的设计可以保证整个信号的准确性,提高了测试的准确性的同时还会避免因为信号传输失真而需要反复测试的现象,进而也提高了测试效率。
进一步的,参照图4,图4为电口模块测试电路中开关模块的结构示意图,所述开关模块40包括开关芯片41,所述开关芯片41包括第一输入端口4A、第二输入端口4B、使能控制端口4C和开关输出端口4D,所述第一输入端口4A与所述第一磁珠单元31的输出端连接,所述第二输入端口4B与所述第二磁珠单元32的输出端连接,所述使能控制端口4C与所述控制端口14连接,所述开关输出端口4D与所述金手指模块50连接。
具体的,所述开关芯片41包括限幅放大器、开关选择器和晶体管放大器。
在本实施例中,开关芯片41可以为限幅放大器、开关选择器和晶体管放大器,主要实现选择导通作用,也可以直接在线路上设置按键开关进行控制,以限幅放大器为例,限幅放大器的使能控制端口4C与MAC的控制端口14连接,该MAC可以通过控制端口14向限幅放大器发送使能信号,控制该限幅放大器输出该MAC处理后的待检测信号,如以下控制方式:当使能信号为高电平时,该限幅放大器有信号输出,当使能信号为低电平时,该限幅放大器无信号输出。
而由于MAC接收到的传输信号可以为连续的差分信号,MAC将缓存的传输信号进行重新分组打包成突发信号包,包与包之间的空闲时隙用不携带有用信息的编码进行填充。MAC的控制端口14发出的使能信号为高电平时,对应着MAC的开关输出端口4D输出的待检测信号中的有用码流,当MAC的控制端口14发出的使能信号为低电平时,对应着MAC的开关输出端口4D的待检测信号中的不携带有用信息的编码流,因此,当使能信号为高电平时,控制限幅放大器进行输出,使得限幅放大器输出有用信号。当使能信号为低电平时,控制限幅放大器关闭输出,此时,MAC的开关输出端口4D的差分信号为不携带有用信息的编码流,不用对此进行输出。从而通过MAC的控制端口14可以控制限幅放大器输出的信号是有效信号还是无效信号。进而可以保证整个控制的智能性,通过以上开关选择器和晶体管放大器也可以达到控制效果,也可以使用其他仪器实现以上控制效果,在此不予限定。
进一步的,参照图5,图5为电口模块测试电路一实施例的上电缓启动电路结构示意图,所述金手指模块50包括金手指接口51、上电缓启动电路52和耦合电容C2,所述耦合电容C2的第一端与所述数据接收端口11连接,所述耦合电容C2的第二端与所述金手指接口51连接,所述金手指接口51与所述上电缓启动电路52和所述检测仪器60连接。
具体的,所述上电缓启动电路52包括第一MOS管Q1,所述第一MOS管Q1的源极与所述金手指接口51连接,所述第一MOS管Q1的漏极与所述耦合电容C2的第二端连接,所述第一MOS管Q1的栅极与所述耦合电容C2的第二端连接。
在本实施例中,金手指模块50包括金手指接口51、耦合电容C2和电源管理模块(图中未标出),通过耦合电容C2的设计进而可以保证从金手指模块50传输信号的准确性,金手指接口51是可以直接进行连接的插拔口,较比较常用的测试技术而言,需要测试线与电口模块进行连接之后测试,并将测试数据传回检测仪器60,而本实施例则是通过金手指接口51与检测仪器60连接之后,不需要多余连接测试线的步骤即可实现测试,进而大大提高了测试效率。电源管理模块可以包括上电缓启动电路52,上电缓启动电路52保护所述电口模块测试电路免于被金手指模块50热插拔时浪涌损伤所述电口模块测试电路的元件。用于在所述金手指模块50热插拔时,避免所述电口模块测试电路被浪涌损伤,主要实现是通过第一MOS管Q1的导通功能以及MOS管的电路保护功能,进而对整个电路进行安全保护,保证了电路使用的安全性。
进一步的,参照图6,图6为电口模块测试电路又一实施例的模块框图,所述电口模块测试电路包括数字运算芯片70,所述数字运算芯片70包括第一运算输入端71、第二运算输入端72和运算输出端73,所述第一运算输入端71和所述第二运算输入端71与所述介质访问控制芯片10连接,所述运算输出端73与所述金手指模块50连接。
在本实施例中,该电口模块测试电路还包括数字运算芯片70,介质访问控制芯片10还可以包括数字芯片控制端口15,数字运算芯片70包括第一运算输入端71、第二运算输入端72和运算输出端73,数字运算芯片70的第一运算输入端71、第二运算输入端72为输入端口,运算输出端73为输出端口。其中,MAC的数字芯片控制端口15与第一运算输入端71连接,MAC的其他端口,其他端口可以是控制端口14,也可以是第二数据发送端口13,与第二运算输入端72连接,运算输出端73与金手指模块50连接,MAC的数字芯片控制端口15与第一运算输入端71之间接有第一电阻(图中未标出)。为了兼容不同网络的测试,MAC通过数字运算芯片70输出不同信号,其中数字运算芯片70可以是指异或逻辑门或者其他数字运算芯片。例如存在两种网络测试,可以改变介质访问控制芯片10的数字芯片控制端口15的输出高低电平就可以实现控制。例如,当MAC的控制端口14发出的使能信号为高电平时,表示有信号输出,如果MAC 识别出进行测试的第一类设备,则MAC的数字芯片控制端口15向数字运算芯片70发送高电平,使得数字运算芯片70的运算输出端73输出特定电平,实现第一类设备的待检测信号检测;如果MAC识别出进行测试的第二类设备,则MAC的数字芯片控制端口15向数字运算芯片70发送低电平,使得数字运算芯片70的运算输出端73输出特定电平,实现第二设备的待检测信号检测。进一步的,针对更多种类的设备而言,可以直接增加数字芯片控制端口15的输出以及数字运算芯片70的数量就可以实现不同种类设备的区分,进一步可以针对不同设备进行不同检测处理,进而可以提高整个检测的效率以及智能性。
此外,本申请还提供了一种测试装置,测试装置包括所述电口模块测试电路。
值得注意的是,在本实用新型的实际应用中,不可避免的会应用到软件程序,但申请人在此声明,该技术方案在具体实施时所应用的软件程序皆为现有技术,在本申请中,不涉及到软件程序的更改及保护,只是对为实现发明目的而设计的硬件架构的保护。
以上所述仅为本实用新型的优选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的发明构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。
Claims (10)
1.一种电口模块测试电路,其特征在于,所述电口模块测试电路包括介质访问控制芯片、信号处理模块、磁珠模块、开关模块和金手指模块,所述介质访问控制芯片分别与所述信号处理模块、所述磁珠模块、所述开关模块和所述金手指模块连接,所述信号处理模块、所述磁珠模块、所述开关模块和所述金手指模块依次连接,所述金手指模块与检测仪器连接;其中,
所述介质访问控制芯片,用于生成控制信号和原始检测信号,或者,接收所述金手指模块发送的传输信号作为原始检测信号;
所述信号处理模块,用于对所述原始检测信号进行直流衰减,得到第一检测信号;
所述磁珠模块,用于对所述第一检测信号进行防失真处理得到待检测信号;
所述开关模块,用于根据所述控制信号将所述待检测信号传输至所述金手指模块;
所述金手指模块,用于输出所述待检测信号至所述检测仪器。
2.如权利要求1所述的电口模块测试电路,其特征在于,所述介质访问控制芯片包括数据接收端口、第一数据发送端口、第二数据发送端和控制端口,所述数据接收端口与所述金手指模块连接,所述控制端口与所述开关模块连接,所述第一数据发送端口分别与所述信号处理模块和所述磁珠模块连接,所述第二数据发送端分别与所述信号处理模块和所述磁珠模块连接。
3.如权利要求2所述的电口模块测试电路,其特征在于,所述信号处理模块包括直流衰减电容,所述直流衰减电容的第一端与所述第一数据发送端口和所述磁珠模块连接,所述直流衰减电容的第二端与所述第二数据发送端口和所述磁珠模块连接。
4.如权利要求3所述的电口模块测试电路,其特征在于,所述磁珠模块包括第一磁珠单元和第二磁珠单元,所述第一磁珠单元包括依次连接的至少一个磁珠,所述第二磁珠单元包括依次连接的至少一个磁珠,所述第一磁珠单元的输入端与所述直流衰减电容的第一端连接,所述第二磁珠单元的输入端与所述直流衰减电容的第二端连接,所述第一磁珠单元的输出端和第二磁珠单元的输出端与所述开关模块连接。
5.如权利要求4所述的电口模块测试电路,其特征在于,所述开关模块包括开关芯片,所述开关芯片包括第一输入端口、第二输入端口、使能控制端口和开关输出端口,所述第一输入端口与所述第一磁珠单元的输出端连接,所述第二输入端口与所述第二磁珠单元的输出端连接,所述使能控制端口与所述控制端口连接,所述开关输出端口与所述金手指模块连接。
6.如权利要求5所述的电口模块测试电路,其特征在于,所述开关芯片包括限幅放大器、开关选择器和晶体管放大器。
7.如权利要求6所述的电口模块测试电路,其特征在于,所述金手指模块包括金手指接口、上电缓启动电路和耦合电容,所述耦合电容的第一端与所述数据接收端口连接,所述耦合电容的第二端与所述金手指接口连接,所述金手指接口与所述上电缓启动电路和所述检测仪器连接。
8.如权利要求7所述的电口模块测试电路,其特征在于,所述上电缓启动电路包括第一MOS管,所述第一MOS管的源极与所述金手指接口连接,所述第一MOS管的漏极与所述耦合电容的第二端连接,所述第一MOS管的栅极与所述耦合电容的第二端连接。
9.如权利要求1-8任一项所述的电口模块测试电路,其特征在于,所述电口模块测试电路包括数字运算芯片,所述数字运算芯片包括第一运算输入端、第二运算输入端和运算输出端,所述第一运算输入端和所述第二运算输入端与所述介质访问控制芯片连接,所述运算输出端与所述金手指模块连接。
10.一种测试装置,其特征在于,所述测试装置包括权利要求1-9任一项的所述电口模块测试电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320326729.2U CN219304850U (zh) | 2023-02-27 | 2023-02-27 | 电口模块测试电路及测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320326729.2U CN219304850U (zh) | 2023-02-27 | 2023-02-27 | 电口模块测试电路及测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219304850U true CN219304850U (zh) | 2023-07-04 |
Family
ID=86984461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320326729.2U Active CN219304850U (zh) | 2023-02-27 | 2023-02-27 | 电口模块测试电路及测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219304850U (zh) |
-
2023
- 2023-02-27 CN CN202320326729.2U patent/CN219304850U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6721768B2 (ja) | Usb電力搬送のためのロバストなケーブルタイプ検出 | |
CN107547234B (zh) | 一种主用板卡和备用板卡管理的方法和装置 | |
US5444856A (en) | Apparatus and method for switching ethernet media type | |
EP2449391B1 (en) | Programmable protocol generator | |
WO2020048298A1 (zh) | 一种音频信号处理方法及设备 | |
CN113014339B (zh) | PCIe外插卡接收通道的质量测试方法、装置及设备 | |
JP4039948B2 (ja) | Usbにおけるデバイスの接続状態の認識 | |
JP6574781B2 (ja) | 誘導される割り込みを介してテストフローを制御することにより、無線周波数送受信器をテストするシステム及び方法 | |
CN219304850U (zh) | 电口模块测试电路及测试装置 | |
WO2023125188A1 (zh) | 一种音频信号转接结构、识别方法以及音频信号传输系统 | |
US8924616B2 (en) | Method and system for a connector with integrated shield detection | |
CN100397725C (zh) | 可检测插头插入或移出插孔的连接装置 | |
CN111025194A (zh) | 接口线缆连接检测装置及接口模块 | |
CN104936055A (zh) | 一种具有耳机接口的终端及一种耳机接口自适应方法 | |
CN113806273B (zh) | 快速周边组件互连数据传输控制系统 | |
CN115729872A (zh) | 一种计算设备及pcie线缆连接的检测方法 | |
CN116088648A (zh) | 一种服务器机柜、电路控制方法及计算节点 | |
CN115237094A (zh) | 一种测试装置和测试设备 | |
CN104393459A (zh) | 接口电路、接口切换方法及电子设备 | |
CN112100104B (zh) | 通用串行总线装置、系统及通讯设备 | |
CN114935716A (zh) | 一种基于ate的fpga内嵌serdes的测试系统及方法 | |
CN1071038C (zh) | 用于调试串行通讯的诊断装置 | |
CN203537553U (zh) | 一种串口和红外功能复用的接口电路 | |
CN114116584A (zh) | 接口板卡、用户设备及cpu的测试系统 | |
CN213041954U (zh) | 一种信号完整性测试装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |