JP3824912B2 - デルタシグマ型ａｄコンバータ - Google Patents
デルタシグマ型ａｄコンバータ Download PDFInfo
- Publication number
- JP3824912B2 JP3824912B2 JP2001359900A JP2001359900A JP3824912B2 JP 3824912 B2 JP3824912 B2 JP 3824912B2 JP 2001359900 A JP2001359900 A JP 2001359900A JP 2001359900 A JP2001359900 A JP 2001359900A JP 3824912 B2 JP3824912 B2 JP 3824912B2
- Authority
- JP
- Japan
- Prior art keywords
- delta
- converter
- output
- unit
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デルタシグマ変調型のＡＤコンバータに関する。
【０００２】
【従来の技術】
図９は、典型的な従来技術のデルタシグマ変調型のＡＤコンバータ１の電気的構成を示すブロック図である。このＡＤコンバータ１は、大略的に、電流−電圧変換等、前段のアナログ回路とのマッチングを図るための前段アンプ２と、前記前段アンプ２からの入力アナログ信号を所望とするデジタル出力の周波数よりも高い周波数でオーバーサンプリングして量子化データに変換するデルタシグマ変調部３と、前記デルタシグマ変調部３からの量子化データの周波数帯域を制限して出力することで、量子化ノイズを前記デジタル出力の周波数から除去するデジタルフィルタ部４と、参照電圧発生回路５とを備えて構成されている。
【０００３】
前記前段アンプ２からデルタシグマ変調部３に入力されたアナログ信号は、入力抵抗ｒ１を介して加算器１１の反転入力端に与えられる。この加算器１１の非反転入力端には、参照電圧発生回路５から、１ビットの出力デジタル信号（ＰＤＭ信号）における「Ｈ」と「Ｌ」との密度を等しくするレベルである参照電圧ｖｒｅｆ１が入力されている。前記参照電圧発生回路５は、電源電圧ＶＣＣを分圧する抵抗ｒ１１，ｒ１２およびその分圧された電圧のボルテージホロア回路１２とを備えて構成されており、前記参照電圧ｖｒｅｆ１は前記前段アンプ２にも与えられる。
【０００４】
前記加算器１１の反転入力端にはまた、後述する帰還回路（１ｂｉｔＤＡ変換部）１３から、量子化結果のフィードバック値が入力される。したがって、加算器１１は、前記入力アナログ信号と前記フィードバック値との加算値と、前記参照電圧ｖｒｅｆ１との差分に対応した出力を導出する。前記出力は、積分器１４において積分された後、１ビット量子化器１５において、基準電圧源１６からの量子化の基準電圧ｖｒｅｆ２とレベル弁別されることで量子化される。
【０００５】
前記１ビット量子化器１５での量子化結果であるＰＤＭ信号は、遅延器１７に入力され、図示しないクロック信号源からのサンプリングクロックに応答して、前記デジタルフィルタ部４および帰還回路１３へ出力される。この遅延器１７での遅延時間の最大値は、たとえばサンプリング周波数を５．３ＭＨｚとすると、その１サンプリング周期である１８９ｎｓｅｃである。前記デジタルフィルタ部４にも同様に前記サンプリングクロックが入力されており、したがって前記１ビット量子化器１５からのＰＤＭ信号は、遅延器１７において、該デジタルフィルタ部４の取込みタイミングに合わせて出力される。
【０００６】
前記帰還回路１３は帰還抵抗ｒ２などから成り、該帰還回路１３、前記加算器１１および１ビット量子化器１５などによって、前記遅延器１７からのＰＤＭ信号は平均化されて負帰還される。こうして、遅延器１７から出力されるＰＤＭ信号の平均値電圧が常に入力アナログ信号に追従するようなフィードバック回路が形成されている。
【０００７】
【発明が解決しようとする課題】
上述のように構成されるＡＤコンバータ１において、一般に、単一電源の場合には電源電圧の１／２（＝ＶＣＣ／２）、±電源系は０Ｖ（＝ＧＮＤ）が、該ＡＤコンバータ１におけるダイナミックレンジの中心であり、入力動作点として使用される（図９の場合はＶＣＣ／２）。アナログ入力が、この動作点のレベルとなる無入力時および微弱信号入力時である場合は、前記ＰＤＭ信号は、「Ｈ」と「Ｌ」との密度が１対１で、かつ交互に出現する連続パターン状態となっている。この状態では、ＡＤコンバータ１は非常に敏感であり、入力アナログ信号に微小なＤＣ成分ΔＶが含まれていると、前記１対１の連続パターンが崩れてトーン性のノイズを発生し、ＳＮが顕著に悪化するという問題がある。
【０００８】
たとえば、ＶＣＣ＝３Ｖ、サンプリング周波数ｆｓ＝６ＭＨｚとすると、ＰＤＭ信号の１パルス当りの重みは、
３／（６×１０6）＝０．５μＶ …（１）
となり、ΔＶ＝１０ｍＶとすると、
（１０×１０-3）／（０．５×１０-6）＝２００００ …（２）
となる。
【０００９】
すなわち、「Ｈ」または「Ｌ」のパルスの何れか一方が２００００個多くなり、これがフィードバックによって分散し、１／２００００の間隔で、前記「Ｈ」または「Ｌ」のパルスの何れか一方が多くなる。したがって、２０ｋＨｚのトーン成分が発生することになる。
【００１０】
図１０は上述のＡＤコンバータ１の前記無入力時におけるノイズスペクトラム波形を示すグラフであり、図１１は微弱信号入力時におけるノイズスペクトラム波形を示すグラフである。図１１では、３．２ｋＨｚ程度で、−４０ｄＢの微弱信号を入力している。これらの図１０および図１１から明らかなように、前記オフセットによる量子化誤差が繰返しのフィードバックによって、前記無入力時や微弱信号入力時には特定のピーク成分となって現れている。特に図１１の微弱信号入力では、前記３．２ｋＨｚの各高調波が現れている。
【００１１】
なお、前記ＰＤＭ信号のパルス幅は、前記サンプリングクロックによる前記デジタルフィルタ部４内の図示しないＤフリップフロップの状態で変化するので、１：１，２：１，３：１…または１：２，１：３，…のように、前記サンプリングクロック単位で変化する。そして、ＰＤＭ信号のパルス幅が前記２：１や１：２等の近辺でも前記トーン性のノイズが発生するけれども、ＡＣ信号の場合は入力レベルが大きいのでノイズの割合は相対的に小さくなり、ＳＮはあまり問題にはならない。
【００１２】
そこで、前記トーン性のノイズの影響をなくす手法として、入力アナログ信号に疑似ランダム波形のディザを加算し、前記ＤＣ成分による量子化データをランダム化することが考えられる。しかしながら、この手法では、入力アナログ信号にノイズを加算することになり、ＳＮが悪化するという問題がある。
【００１３】
また、前記トーン性のノイズの影響をなくす他の手法として、量子化器１５を２ビット以上の多ビット化して、量子化ステップを小さくすることが考えられる。しかしながら、この手法では、複数の閾値レベルで量子化を行うので、その閾値レベルの誤差が歪みとなって現れるという問題がある。
【００１４】
本発明の目的は、ＡＤコンバータの特性を劣化させることなく、トーン性のノイズを除去することができるデルタシグマ型ＡＤコンバータを提供することである。
【００１５】
【課題を解決するための手段】
本発明のデルタシグマ型ＡＤコンバータは、入力アナログ信号をオーバーサンプリングし、量子化データに変換するデルタシグマ変調部と、前記デルタシグマ変調部からの量子化データを周波数帯域が制限されたデジタル出力に変換するデジタルフィルタ部とを有するデルタシグマ型Ａ／Ｄコンバータにおいて、出力デジタル信号に含まれるトーン性のノイズが前記デジタルフィルタ部の周波数帯域外になるように前記デルタシグマ変調部の加算器の動作点を移動させる変移手段を含む。
【００１６】
上記の構成によれば、入力アナログ信号が、１ビットの出力デジタル信号（ＰＤＭ信号）における「Ｈ」と「Ｌ」との密度が等しくなるレベルである動作点付近のレベルとなる無入力時および微弱信号入力時である場合は、デルタシグマ変調部での何らかの微小なオフセットなどによって、出力デジタル信号には、特定の周波数やその高調波の成分によるトーン性のノイズが現れることがあり、そのノイズは前記オフセットなどが小さくなる程、周波数が低くなるるので、変移手段が、前記入力アナログ信号に一層のオフセットを与えるなどして、量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器の前記動作点を変移させ、前記トーン性のノイズを前記デジタルフィルタ部の周波数帯域外に押出し、除去させる。
【００１７】
したがって、ＳＮや歪みなどのＡＤコンバータの特性を劣化させることなく、トーン性のノイズを除去することができる。
【００１８】
上記デルタシグマ型ＡＤコンバータは、例えば、前記変移手段を、前記デルタシグマ変調部において、前記量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器に対する参照電圧を、出力デジタル信号における「Ｈ」と「Ｌ」との密度が等しくなる電圧からずれた電圧とすることでも実現することができる。
【００１９】
上記の構成によれば、デルタシグマ変調部での量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器において、その加算された信号と、出力デジタル信号における「Ｈ」と「Ｌ」との密度が等しくなるような参照電圧との差分を求めるにあたって、前記参照電圧にオフセットを持たせることで、加算器の動作点を移動させ、前記トーン性のノイズを前記デジタルフィルタ部の周波数帯域外に押出させる。
【００２０】
したがって、前記参照電圧を調整するだけで、ＡＤコンバータの構成自体には、既存の構成に何らの変更無く実現することができる。
【００２１】
本発明のデルタシグマ型ＡＤコンバータは、以上のようなデルタシグマ型ＡＤコンバータにおいて、前記変移手段を、前記デルタシグマ変調部での量子化結果をデジタルフィルタ部の取込みタイミングに合わせて出力する遅延器と、前記加算器とを相互に異なる電源電圧で動作させることで実現することを特徴とする。
【００２２】
上記の構成によれば、デルタシグマ変調部での量子化結果をデジタルフィルタ部の取込みタイミングに合わせて出力する遅延器と、前記量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器とを相互に異なる電源電圧で動作させることで、加算器の動作点を移動させ、前記トーン性のノイズを前記デジタルフィルタ部の周波数帯域外に押出させる。
【００２３】
したがって、たとえばデジタル回路用とアナログ回路用とのように、相互に異なる電源電圧を有する構成であれば、各回路の電源への接続の変更だけで、容易に実現することができる。
【００２４】
また、本発明のデルタシグマ型ＡＤコンバータは、以上のようなデルタシグマ型ＡＤコンバータにおいて、前記変移手段を、前記デルタシグマ変調部における遅延器から前記デジタルフィルタ部への出力電圧を非対称とすることで実現することを特徴とする。
【００２５】
上記の構成によれば、デルタシグマ変調部での量子化結果をデジタルフィルタ部の取込みタイミングに合わせて出力する遅延器の出力電圧を、本来の中心電圧から、「Ｈ」出力に対応したハイレベル側の電圧と、「Ｌ」出力に対応したローレベル側の電圧とを非対称とすることで、加算器の動作点を移動させ、前記トーン性のノイズを前記デジタルフィルタ部の周波数帯域外に押出させる。
【００２６】
したがって、前記遅延器の出力段の抵抗等の調整だけで対応することができ、容易に対応することができる。また、前記参照電圧の変更が無いので、システム上の制約が少なく実現することができる。
【００２７】
さらにまた、本発明のデルタシグマ型ＡＤコンバータは、前記デジタルフィルタ部に補正手段を備え、前記デルタシグマ変調部の動作点と、該デジタルフィルタ部からのデジタル出力の動作点とを一致させることを特徴とする。
【００２８】
上記の構成によれば、入力アナログ信号に一層のオフセットを与えるなどして、加算器の動作点を移動させることでトーン性のノイズをデジタルフィルタ部の周波数帯域外に押出しているけれども、それによって量子化結果に前記オフセット分の僅かな誤差を生じる。そこで、補正手段によってデルタシグマ変調部の動作点と、デジタルフィルタ部からのデジタル出力の動作点とを一致させることで、前記誤差をなくし、前記ダイナミックレンジの中心付近におけるＳＮを改善しつつ、高精度なＡＤ変換を行うことができる。
【００２９】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図４に基づいて説明すれば、以下のとおりである。
【００３０】
図１は、本発明の実施の一形態のデルタシグマ変調型のＡＤコンバータ２１の電気的構成を示すブロック図である。このＡＤコンバータ２１は、大略的に、電流−電圧変換等、前段のアナログ回路とのマッチングを図るための前段アンプ２２と、前記前段アンプ２２からの入力アナログ信号を所望とするデジタル出力の周波数よりも高い周波数でオーバーサンプリングして量子化データに変換するデルタシグマ変調部２３と、前記デルタシグマ変調部２３からの量子化データの周波数帯域を制限して出力することで、量子化ノイズを前記デジタル出力の周波数から除去するデジタルフィルタ部２４と、参照電圧発生回路２５とを備えて構成されている。
【００３１】
前記前段アンプ２２からデルタシグマ変調部２３に入力されたアナログ信号は、後述するスイッチＳＷ１から入力抵抗Ｒ１を介して加算器３１の反転入力端に与えられる。この加算器３１の非反転入力端には、参照電圧発生回路２５から、後述する参照電圧Ｖｒｅｆ１が入力されている。前記参照電圧発生回路２５は、電源電圧ＶＣＣを分圧する抵抗Ｒ１１，Ｒ１２およびその分圧された電圧のボルテージホロア回路３２とを備えて構成されており、前記参照電圧Ｖｒｅｆ１は前記前段アンプ２２にも与えられる。
【００３２】
前記加算器３１の反転入力端にはまた、後述する帰還回路（１ｂｉｔＤＡ変換部）３３から、量子化結果のフィードバック値が入力される。したがって、加算器３１は、前記入力アナログ信号と前記フィードバック値との加算値と、前記参照電圧Ｖｒｅｆ１との差分に対応した出力を導出する。前記出力は、積分器３４において積分された後、１ビット量子化器３５において、基準電圧源３６からの量子化の基準電圧Ｖｒｅｆ２とレベル弁別されることで量子化される。
【００３３】
前記１ビット量子化器１５での量子化結果であるＰＤＭ信号は、遅延器３７に入力され、図示しないクロック信号源からのサンプリングクロックに応答して、前記デジタルフィルタ部２４および帰還回路３３へ出力される。この遅延器３７での遅延時間の最大値は、たとえばサンプリング周波数を５．３ＭＨｚとすると、その１サンプリング周期である１８０ｎｓｅｃである。前記デジタルフィルタ部２４にも同様に前記サンプリングクロックが入力されており、したがって前記１ビット量子化器３５からのＰＤＭ信号は、遅延器３７において、該デジタルフィルタ部２４の取込みタイミングに合わせて出力される。
【００３４】
前記デジタルフィルタ部２４は、前記ＰＤＭ信号の高周波成分を取除き、必要な帯域成分のみを取り出す帯域制限機能と、１ビットデジタル信号をマルチビットデジタル信号に変換する機能とを有する。
【００３５】
前記帰還回路３３は帰還抵抗Ｒ２などから成り、該帰還回路３３、前記加算器３１および１ビット量子化器３５などによって、前記遅延器３７からのＰＤＭ信号は平均化されて負帰還される。こうして、遅延器３７から出力されるＰＤＭ信号の平均値電圧が常に入力アナログ信号に追従するようなフィードバック回路が形成されている。
【００３６】
図２は、上述のように構成されるＡＤコンバータ２１の具体的構成を示すブロック図であり、特に前記加算器３１、積分器３４、１ビット量子化器３５および遅延器３７の構成を示す。前記加算器３１と積分器３４とは、オペアンプ２６で兼用されている。また、前記１ビット量子化器３５と遅延器３７とは、Ｄフリップフロップ２７で兼用されている。
【００３７】
前記オペアンプ２６の非反転入力端には、前記参照電圧発生回路２５からの参照電圧Ｖｒｅｆ１が、コンデンサＣ１で安定化されて入力されている。一方、加算器３１の反転入力端には、入力抵抗Ｒ１を介する入力アナログ信号と、前記帰還回路３３を構成する帰還抵抗Ｒ２を介する前記フィードバック値とが加算されて入力されるとともに、該オペアンプ２６の出力がコンデンサＣ２，Ｃ３を介して負帰還される。前記コンデンサＣ２，Ｃ３の接続点は抵抗Ｒ３を介して接地されている。したがって、該オペアンプ２６は、前記コンデンサＣ２，Ｃ３および抵抗Ｒ３によって２次の積分器を形成する。
【００３８】
前記オペアンプ２６の積分出力は、前記Ｄフリップフロップ２７のデータ入力端Ｄに与えられる。このＤフリップフロップ２７は、前記サンプリングクロックのタイミングで前記データ入力端Ｄのレベルを取込んで、前記電源電圧ＶＣＣを分圧するなどして作成される前記基準電圧Ｖｒｅｆ２でレベル弁別する。したがって、量子化結果は前記サンプリングクロックのタイミングで更新されて、すなわちデジタルフィルタ部２４の取込みタイミングまで遅延されて出力される。
【００３９】
上述のように構成されるＡＤコンバータ２１において、注目すべきは、参照電圧発生回路２５は従来の参照電圧発生回路５と同様に構成されるけれども、前記参照電圧発生回路５からの参照電圧ｖｒｅｆ１が、１ビットの出力デジタル信号（ＰＤＭ信号）における「Ｈ」と「Ｌ」との密度を等しくするレベル、すなわちｖｒｅｆ１＝ＰＶａｖｇ５０％であったのに対して、該参照電圧発生回路２５からの参照電圧Ｖｒｅｆ１は、前記「Ｈ」と「Ｌ」との密度を等しくするレベルか
らずれて、すなわちＶｒｅｆ１≠ＰＶａｖｇ５０％に選ばれていることである。
【００４０】
具体的には、前記参照電圧Ｖｒｅｆ１は、出力デジタル信号に含まれるトーン性のノイズを前記デジタルフィルタ部２４の周波数帯域外に変移することができる電圧を±ΔＶとするとき、ＶＣＣ／２±ΔＶに選ばれる。すなわち、前述の式１，２から理解されるように、ΔＶが前記ＶＣＣ／２に近付く程、トーン成分の周波数が低くなるので、たとえば前記式１，２と同様に、ＶＣＣ＝３Ｖ、ｆｓ＝６ＭＨｚとし、デジタルフィルタ部２４のカットオフ周波数を１００ｋＨｚとするとき、
ΔＶ＝（１００×１０3）×（０．５×１０-6）＝５０ｍＶ …（３）
とすることで、トーン性のノイズをデジタルフィルタ部２４の周波数帯域外に変移することができる。
【００４１】
したがって、デルタシグマ変調部２３での量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器３１において、その加算された信号と、出力デジタル信号における「Ｈ」と「Ｌ」との密度が等しくなるような参照電圧Ｖｒｅｆ１との差分を求めるにあたって、前記参照電圧Ｖｒｅｆ１に±ΔＶのオフセットを持たせることで、該加算器３１の動作点を移動させ、トーン性のノイズを前記デジタルフィルタ部２４の周波数帯域外に押出させることができる。こうして、ＳＮや歪みなどのＡＤコンバータの特性を劣化させることなく、トーン性のノイズを除去することができる。
【００４２】
また、前記トーン性のノイズの除去を、前記抵抗Ｒ１１，Ｒ１２によって前記参照電圧Ｖｒｅｆ１を調整するだけで、該ＡＤコンバータ２１の構成自体には、既存の構成に何らの変更無く実現することができる。
【００４３】
さらにまた、前記デジタルフィルタ部２４は、フィルタ３８と、オフセットレジスタ３９と、減算器４０とスイッチＳＷ２とを備えて構成される。これに対応して、前記デルタシグマ変調部２３には前記スイッチＳＷ１が設けられている。これらのスイッチＳＷ１，ＳＷ２は、図示しない制御回路からのオフセットキャンセル制御信号によって、相互に連動して切換え制御される。
【００４４】
上述のように、デルタシグマ変調部２３における加算器３１の動作点は前記参照電圧Ｖｒｅｆ１であるのに対して、デジタルフィルタ部２４の基準電圧は該参照電圧Ｖｒｅｆ１とはずれて構成されるので、量子化結果には前記±ΔＶのオフセット電圧成分が含まれている。そこで、このような誤差成分を除去するためにキャリブレーションが実行される。
【００４５】
すなわち、キャリブレーション動作時には、加算器３１にはスイッチＳＷ１によって前記参照電圧発生回路２５からの参照電圧Ｖｒｅｆ１が与えられ、スイッチＳＷ２によってフィルタ３８からのデジタル出力はオフセットレジスタ３９に入力される。したがって、上述のように参照電圧Ｖｒｅｆ１に与えられたオフセットによってデジタル出力に生じた前記誤差成分がオフセットレジスタ３９に記憶されることになる。
【００４６】
一方、通常動作のノーマルモードでは、加算器３１にはスイッチＳＷ１によって前記前段アンプ２２から入力アナログ信号が与えられ、スイッチＳＷ２によってフィルタ３８からのデジタル出力は減算器４０に入力される。減算器４０では、前記フィルタ３８からのデジタル出力から、前記オフセットレジスタ３９に記憶されている誤差分が減算されて出力される。こうして、無入力時のデジタル出力が「０」に較正される。
【００４７】
したがって、上述のように加算器３１の前記動作点を移動させることでトーン性のノイズを除去することによって生じる僅かな誤差を補償することができ、高精度なＡＤ変換を行うことができる。
【００４８】
前記キャリブレーション動作は、電源投入時等の任意のタイミングで行われればよい。また、ＤＣのオフセットがあっても問題ない場合は、上述のようなオフセットキャンセル機能は省略されてもよい。
【００４９】
図３は上述のように構成されるＡＤコンバータ２１の無入力時におけるノイズスペクトラム波形を示すグラフであり、図４は微弱信号入力時におけるノイズスペクトラム波形を示すグラフである。前記図１０および図１１とそれぞれ比較して明らかなように、特定の周波数に現れていたピーク成分が解消されていることが理解される。
【００５０】
本発明の実施の他の形態について、図５に基づいて説明すれば、以下のとおりである。
【００５１】
図５は、本発明の実施の他の形態のデルタシグマ変調型のＡＤコンバータ４１の電気的構成を示すブロック図である。このＡＤコンバータ４１は、前述のＡＤコンバータ２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このＡＤコンバータ２１では、参照電圧発生回路４５は、従来の参照電圧発生回路５と同様に、抵抗Ｒ１１ａ，Ｒ１２ａによって、１ビットの出力デジタル信号における「Ｈ」と「Ｌ」との密度を等しくするレベル、すなわちｖｒｅｆ１＝ＰＶａｖｇ５０％を作成しており、これに対してデルタシグマ変調部４３では、加算器３１と遅延器３７とが、相互に異なる電源電圧ＶＣＣ１，ＶＣＣ２で動作されることである。
【００５２】
前記積分器３４、１ビット量子化器３５および参照電圧発生回路４５のアナログ回路は、前記加算器３１と同様の電源電圧ＶＣＣ１で動作され、前記デジタルフィルタ部２４は、前記遅延器３７と同様の電源電圧ＶＣＣ２で動作される。そして、前記電圧±ΔＶに対して、
｜ΔＶ｜＝（ＶＣＣ１／２）−（ＶＣＣ２／２） …（４）
を満足すればよい。
【００５３】
したがって、このようにアナログ回路用とデジタル回路用との相互に異なる電源電圧ＶＣＣ１，ＶＣＣ２を有し、上式を満足する構成であれば、各回路の電源への接続の変更だけで、前述のように加算器３１の動作点を移動させ、前記トーン性のノイズの除去を容易に実現することができる。
【００５４】
本発明の実施のさらに他の形態について、図６〜図８に基づいて説明すれば、以下のとおりである。
【００５５】
図６は、本発明の実施のさらに他の形態のデルタシグマ変調型のＡＤコンバータ５１の電気的構成を示すブロック図である。このＡＤコンバータ５１は、前述のＡＤコンバータ２１，４１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このＡＤコンバータ２１では、従来のＡＤコンバータ１と同様に、１ビットの出力デジタル信号における「Ｈ」と「Ｌ」との密度を等しくする参照電圧ｖｒｅｆ１を用いるとともに、単一の電源電圧ＶＣＣを用い、しかしながらデルタシグマ変調部５３では遅延器５７の出力電圧を、図７で示すように、本来の中心電圧（ＶＣＣ／２）から、「Ｈ」出力に対応したハイレベル側の電圧と、「Ｌ」出力に対応したローレベル側の電圧とで非対称とすることで、加算器３１の動作点を移動させ、前記トーン性のノイズを前記デジタルフィルタ部２４の周波数帯域外に押出させることである。
【００５６】
図８は、その遅延器５７の出力段をＦＥＴモデルで説明する電気回路図である。ｖｒｅｆ１＝ＶＣＣ／２の条件で説明している。前記出力段は、プッシュプルのＦＥＴＱ１，Ｑ２とそれらの内部抵抗ＲＯＨ，ＲＯＬとが、前記電源電圧ＶＣＣの電源ラインとＧＮＤラインとの間に直列に介在されて構成されている。また、前記帰還抵抗Ｒ２から加算器３１の入力段およびデジタルフィルタ部２４のフィルタ３８などが負荷ＲＬＨ，ＲＬＬとなる。
【００５７】
したがって、ハイ側出力の場合はＰ型のＦＥＴＱ１がＯＮし、該ＦＥＴＱ１および内部抵抗ＲＯＨから電流ＩＯＨが出力され、その電流ＩＯＨと、負荷抵抗ＲＬＨを流れる電流ＩＲＯＨとによって、ハイ側の出力電圧ＶＯＨが決定される。同様に、ロー側出力の場合はＮ型のＦＥＴＱ２がＯＮし、該ＦＥＴＱ２および内部抵抗ＲＯＬに電流ＩＯＬが吸込まれる。その電流ＩＯＬと、負荷抵抗ＲＬＬを流れる電流ＩＲＯＬとによって、ロー側の出力電圧ＶＯＬが決定される。
【００５８】
すなわち、
ＶＯＨ＝ＲＬＬ（ＩＯＨ＋ＩＲＯＨ） …（５）
ＶＯＬ＝ＶＣＣ−ＲＬＨ（ＩＯＬ＋ＩＲＯＬ） …（６）
となり、また、前記出力電圧ＶＯＨの電源電圧ＶＣＣからの降下分ΔＶＨは、
ΔＶＨ＝ＶＣＣ−ＶＯＨ＝ＶＣＣ−ＲＬＬ（ＩＯＨ＋ＩＲＯＨ） …（７）
となる。
【００５９】
したがって、ΔＶＨ＝ＶＯＬ、すなわちＲＬＬ＝ＲＬＨ、かつＲＯＨ＝ＲＯＬであれば、ＰＶａｖｇ５０％＝ＶＣＣ／２＝ｖｒｅｆ１となり、トーン性のノイズが発生する。このため、ＰＶａｖｇ５０％≠ＶＣＣ／２とならないように、ＲＯＨ／ＲＬＬおよびＲＯＬ／ＲＬＬの関係を変え、△ＶＨ≠ＶＯＬの条件にならないようにすればよい。このようにしてもまた、トーン性のノイズの発生帯域をデジタルフィルタ部２４の周波数帯域外へ変移させることができる。また、負荷抵抗ＲＬＨ，ＲＬＬ等の調整だけで対応することができ、容易に対応することができる。さらにまた、前記参照電圧ｖｒｅｆ１の変更が無いので、システム上の制約が少なく実現することができる。
【００６０】
なお、前記各ＡＤコンバータ２１，４１，５１における手法は、何れもＶｒｅｆ≠ＰＶａｖｇ５０％を満足するもので、周辺回路の構成等に適応して、これらの手法が１つまたは任意に組合わせて使用されてもよい。また、積分器３４の次数とは関係ないので、３次以上のデルタシグマ型ＡＤコンバーターでも応用することが可能である。
【００６１】
ここで、特開平７−１４３００６号公報には、積分器の入力側に、前記入力アナログ信号のＤＣ成分よりも大きなＤＣオフセット電圧を加えることで、前記トーン性のノイズをデジタルフィルタの帯域外に移動させ、該トーン性のノイズがデジタル出力に現れないようにすることが記載されている。しかしながら、この従来技術では、新たに、前記ＤＣオフセット電圧の印加手段が必要になる。
【００６２】
【発明の効果】
本発明のデルタシグマ型ＡＤコンバータは、以上のように、入力アナログ信号が、１ビットの出力デジタル信号（ＰＤＭ信号）における「Ｈ」と「Ｌ」との密度が等しくなるレベルである動作点付近のレベルとなる無入力時および微弱信号入力時である場合は、デルタシグマ変調部での何らかの微小なオフセットなどによって、出力デジタル信号には、特定の周波数やその高調波の成分によるトーン性のノイズが現れることがあり、そのノイズは前記オフセットなどが小さくなる程、周波数が低くなるるので、変移手段が、前記入力アナログ信号に一層のオフセットを与えるなどして、量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器の前記動作点を変移させ、前記トーン性のノイズを前記デジタルフィルタ部の周波数帯域外に押出し、除去させる。
【００６３】
それゆえ、ＳＮや歪みなどのＡＤコンバータの特性を劣化させることなく、トーン性のノイズを除去することができる。
【００６４】
また、上記デルタシグマ型ＡＤコンバータは、以上のように、前記変移手段を、デルタシグマ変調部における加算器の参照電圧にオフセットを持たせることで実現してもよい。
【００６５】
それゆえ、前記参照電圧を調整するだけで、ＡＤコンバータの構成自体には、既存の構成に何らの変更無く実現することができる。
【００６６】
本発明のデルタシグマ型ＡＤコンバータは、以上のように、前記変移手段を、デルタシグマ変調部での量子化結果をデジタルフィルタ部の取込みタイミングに合わせて出力する遅延器と、前記加算器とを相互に異なる電源電圧で動作させることで実現する。
【００６７】
それゆえ、たとえばデジタル回路用とアナログ回路用とのように、相互に異なる電源電圧を有する構成であれば、各回路の電源への接続の変更だけで、容易に実現することができる。
【００６８】
また、本発明のデルタシグマ型ＡＤコンバータは、以上のように、前記変移手段を、デルタシグマ変調部における遅延器からデジタルフィルタ部への出力電圧を非対称とすることで実現する。
【００６９】
それゆえ、前記遅延器の出力段の抵抗等の調整だけで対応することができ、容易に対応することができる。また、前記参照電圧の変更が無いので、システム上の制約が少なく実現することができる。
【００７０】
さらにまた、本発明のデルタシグマ型ＡＤコンバータは、以上のように、入力アナログ信号に一層のオフセットを与えるなどして、加算器の動作点を移動させることでトーン性のノイズをデジタルフィルタ部の周波数帯域外に押出しているので、それによって量子化結果に生じる前記オフセット分の僅かな誤差を、補正手段がデルタシグマ変調部の動作点とデジタルフィルタ部からのデジタル出力の動作点とを一致させることで除去する。
【００７１】
それゆえ、前記ダイナミックレンジの中心付近におけるＳＮを改善しつつ、高精度なＡＤ変換を行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態のデルタシグマ変調型のＡＤコンバータの電気的構成を示すブロック図である。
【図２】 図１で示すＡＤコンバータの具体的構成を示すブロック図である。
【図３】 図１のＡＤコンバータの無入力時におけるノイズスペクトラム波形を示すグラフである。
【図４】 図１のＡＤコンバータの微弱信号入力時におけるノイズスペクトラム波形を示すグラフである。
【図５】 本発明の実施の他の形態のデルタシグマ変調型のＡＤコンバータの電気的構成を示すブロック図である。
【図６】 本発明の実施のさらに他の形態のデルタシグマ変調型のＡＤコンバータの電気的構成を示すブロック図である。
【図７】 図６で示すＡＤコンバータの出力信号レベルを説明するための波形図である。
【図８】 図６で示すＡＤコンバータにおける遅延器の出力段をＦＥＴモデルで説明する電気回路図である。
【図９】 典型的な従来技術のデルタシグマ変調型のＡＤコンバータの電気的構成を示すブロック図である。
【図１０】 図９のＡＤコンバータの無入力時におけるノイズスペクトラム波形を示すグラフである。
【図１１】 図９のＡＤコンバータの微弱信号入力時におけるノイズスペクトラム波形を示すグラフである。
【符号の説明】
２１，４１，５１ ＡＤコンバータ
２２ 前段アンプ
２３，４３，５３ デルタシグマ変調部
２４ デジタルフィルタ部
２５，４５ 参照電圧発生回路
２６ オペアンプ
２７ Ｄフリップフロップ
３１ 加算器
３２ ボルテージホロア回路
３３ 帰還回路
３４ 積分器
３５ １ビット量子化器
３６ 基準電圧源
３７，５７ 遅延器
３８ フィルタ
３９ オフセットレジスタ
４０ 減算器
Ｑ１，Ｑ２ ＦＥＴ
Ｒ１ 入力抵抗
Ｒ２ 帰還抵抗
Ｒ１１，Ｒ１２ 抵抗
Ｒ１１ａ，Ｒ１２ａ 抵抗
ＲＬＨ，ＲＬＬ 負荷抵抗
ＲＯＨ，ＲＯＬ 内部抵抗
ＳＷ１，ＳＷ２ スイッチ
【発明の属する技術分野】
本発明は、デルタシグマ変調型のＡＤコンバータに関する。
【０００２】
【従来の技術】
図９は、典型的な従来技術のデルタシグマ変調型のＡＤコンバータ１の電気的構成を示すブロック図である。このＡＤコンバータ１は、大略的に、電流−電圧変換等、前段のアナログ回路とのマッチングを図るための前段アンプ２と、前記前段アンプ２からの入力アナログ信号を所望とするデジタル出力の周波数よりも高い周波数でオーバーサンプリングして量子化データに変換するデルタシグマ変調部３と、前記デルタシグマ変調部３からの量子化データの周波数帯域を制限して出力することで、量子化ノイズを前記デジタル出力の周波数から除去するデジタルフィルタ部４と、参照電圧発生回路５とを備えて構成されている。
【０００３】
前記前段アンプ２からデルタシグマ変調部３に入力されたアナログ信号は、入力抵抗ｒ１を介して加算器１１の反転入力端に与えられる。この加算器１１の非反転入力端には、参照電圧発生回路５から、１ビットの出力デジタル信号（ＰＤＭ信号）における「Ｈ」と「Ｌ」との密度を等しくするレベルである参照電圧ｖｒｅｆ１が入力されている。前記参照電圧発生回路５は、電源電圧ＶＣＣを分圧する抵抗ｒ１１，ｒ１２およびその分圧された電圧のボルテージホロア回路１２とを備えて構成されており、前記参照電圧ｖｒｅｆ１は前記前段アンプ２にも与えられる。
【０００４】
前記加算器１１の反転入力端にはまた、後述する帰還回路（１ｂｉｔＤＡ変換部）１３から、量子化結果のフィードバック値が入力される。したがって、加算器１１は、前記入力アナログ信号と前記フィードバック値との加算値と、前記参照電圧ｖｒｅｆ１との差分に対応した出力を導出する。前記出力は、積分器１４において積分された後、１ビット量子化器１５において、基準電圧源１６からの量子化の基準電圧ｖｒｅｆ２とレベル弁別されることで量子化される。
【０００５】
前記１ビット量子化器１５での量子化結果であるＰＤＭ信号は、遅延器１７に入力され、図示しないクロック信号源からのサンプリングクロックに応答して、前記デジタルフィルタ部４および帰還回路１３へ出力される。この遅延器１７での遅延時間の最大値は、たとえばサンプリング周波数を５．３ＭＨｚとすると、その１サンプリング周期である１８９ｎｓｅｃである。前記デジタルフィルタ部４にも同様に前記サンプリングクロックが入力されており、したがって前記１ビット量子化器１５からのＰＤＭ信号は、遅延器１７において、該デジタルフィルタ部４の取込みタイミングに合わせて出力される。
【０００６】
前記帰還回路１３は帰還抵抗ｒ２などから成り、該帰還回路１３、前記加算器１１および１ビット量子化器１５などによって、前記遅延器１７からのＰＤＭ信号は平均化されて負帰還される。こうして、遅延器１７から出力されるＰＤＭ信号の平均値電圧が常に入力アナログ信号に追従するようなフィードバック回路が形成されている。
【０００７】
【発明が解決しようとする課題】
上述のように構成されるＡＤコンバータ１において、一般に、単一電源の場合には電源電圧の１／２（＝ＶＣＣ／２）、±電源系は０Ｖ（＝ＧＮＤ）が、該ＡＤコンバータ１におけるダイナミックレンジの中心であり、入力動作点として使用される（図９の場合はＶＣＣ／２）。アナログ入力が、この動作点のレベルとなる無入力時および微弱信号入力時である場合は、前記ＰＤＭ信号は、「Ｈ」と「Ｌ」との密度が１対１で、かつ交互に出現する連続パターン状態となっている。この状態では、ＡＤコンバータ１は非常に敏感であり、入力アナログ信号に微小なＤＣ成分ΔＶが含まれていると、前記１対１の連続パターンが崩れてトーン性のノイズを発生し、ＳＮが顕著に悪化するという問題がある。
【０００８】
たとえば、ＶＣＣ＝３Ｖ、サンプリング周波数ｆｓ＝６ＭＨｚとすると、ＰＤＭ信号の１パルス当りの重みは、
３／（６×１０6）＝０．５μＶ …（１）
となり、ΔＶ＝１０ｍＶとすると、
（１０×１０-3）／（０．５×１０-6）＝２００００ …（２）
となる。
【０００９】
すなわち、「Ｈ」または「Ｌ」のパルスの何れか一方が２００００個多くなり、これがフィードバックによって分散し、１／２００００の間隔で、前記「Ｈ」または「Ｌ」のパルスの何れか一方が多くなる。したがって、２０ｋＨｚのトーン成分が発生することになる。
【００１０】
図１０は上述のＡＤコンバータ１の前記無入力時におけるノイズスペクトラム波形を示すグラフであり、図１１は微弱信号入力時におけるノイズスペクトラム波形を示すグラフである。図１１では、３．２ｋＨｚ程度で、−４０ｄＢの微弱信号を入力している。これらの図１０および図１１から明らかなように、前記オフセットによる量子化誤差が繰返しのフィードバックによって、前記無入力時や微弱信号入力時には特定のピーク成分となって現れている。特に図１１の微弱信号入力では、前記３．２ｋＨｚの各高調波が現れている。
【００１１】
なお、前記ＰＤＭ信号のパルス幅は、前記サンプリングクロックによる前記デジタルフィルタ部４内の図示しないＤフリップフロップの状態で変化するので、１：１，２：１，３：１…または１：２，１：３，…のように、前記サンプリングクロック単位で変化する。そして、ＰＤＭ信号のパルス幅が前記２：１や１：２等の近辺でも前記トーン性のノイズが発生するけれども、ＡＣ信号の場合は入力レベルが大きいのでノイズの割合は相対的に小さくなり、ＳＮはあまり問題にはならない。
【００１２】
そこで、前記トーン性のノイズの影響をなくす手法として、入力アナログ信号に疑似ランダム波形のディザを加算し、前記ＤＣ成分による量子化データをランダム化することが考えられる。しかしながら、この手法では、入力アナログ信号にノイズを加算することになり、ＳＮが悪化するという問題がある。
【００１３】
また、前記トーン性のノイズの影響をなくす他の手法として、量子化器１５を２ビット以上の多ビット化して、量子化ステップを小さくすることが考えられる。しかしながら、この手法では、複数の閾値レベルで量子化を行うので、その閾値レベルの誤差が歪みとなって現れるという問題がある。
【００１４】
本発明の目的は、ＡＤコンバータの特性を劣化させることなく、トーン性のノイズを除去することができるデルタシグマ型ＡＤコンバータを提供することである。
【００１５】
【課題を解決するための手段】
本発明のデルタシグマ型ＡＤコンバータは、入力アナログ信号をオーバーサンプリングし、量子化データに変換するデルタシグマ変調部と、前記デルタシグマ変調部からの量子化データを周波数帯域が制限されたデジタル出力に変換するデジタルフィルタ部とを有するデルタシグマ型Ａ／Ｄコンバータにおいて、出力デジタル信号に含まれるトーン性のノイズが前記デジタルフィルタ部の周波数帯域外になるように前記デルタシグマ変調部の加算器の動作点を移動させる変移手段を含む。
【００１６】
上記の構成によれば、入力アナログ信号が、１ビットの出力デジタル信号（ＰＤＭ信号）における「Ｈ」と「Ｌ」との密度が等しくなるレベルである動作点付近のレベルとなる無入力時および微弱信号入力時である場合は、デルタシグマ変調部での何らかの微小なオフセットなどによって、出力デジタル信号には、特定の周波数やその高調波の成分によるトーン性のノイズが現れることがあり、そのノイズは前記オフセットなどが小さくなる程、周波数が低くなるるので、変移手段が、前記入力アナログ信号に一層のオフセットを与えるなどして、量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器の前記動作点を変移させ、前記トーン性のノイズを前記デジタルフィルタ部の周波数帯域外に押出し、除去させる。
【００１７】
したがって、ＳＮや歪みなどのＡＤコンバータの特性を劣化させることなく、トーン性のノイズを除去することができる。
【００１８】
上記デルタシグマ型ＡＤコンバータは、例えば、前記変移手段を、前記デルタシグマ変調部において、前記量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器に対する参照電圧を、出力デジタル信号における「Ｈ」と「Ｌ」との密度が等しくなる電圧からずれた電圧とすることでも実現することができる。
【００１９】
上記の構成によれば、デルタシグマ変調部での量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器において、その加算された信号と、出力デジタル信号における「Ｈ」と「Ｌ」との密度が等しくなるような参照電圧との差分を求めるにあたって、前記参照電圧にオフセットを持たせることで、加算器の動作点を移動させ、前記トーン性のノイズを前記デジタルフィルタ部の周波数帯域外に押出させる。
【００２０】
したがって、前記参照電圧を調整するだけで、ＡＤコンバータの構成自体には、既存の構成に何らの変更無く実現することができる。
【００２１】
本発明のデルタシグマ型ＡＤコンバータは、以上のようなデルタシグマ型ＡＤコンバータにおいて、前記変移手段を、前記デルタシグマ変調部での量子化結果をデジタルフィルタ部の取込みタイミングに合わせて出力する遅延器と、前記加算器とを相互に異なる電源電圧で動作させることで実現することを特徴とする。
【００２２】
上記の構成によれば、デルタシグマ変調部での量子化結果をデジタルフィルタ部の取込みタイミングに合わせて出力する遅延器と、前記量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器とを相互に異なる電源電圧で動作させることで、加算器の動作点を移動させ、前記トーン性のノイズを前記デジタルフィルタ部の周波数帯域外に押出させる。
【００２３】
したがって、たとえばデジタル回路用とアナログ回路用とのように、相互に異なる電源電圧を有する構成であれば、各回路の電源への接続の変更だけで、容易に実現することができる。
【００２４】
また、本発明のデルタシグマ型ＡＤコンバータは、以上のようなデルタシグマ型ＡＤコンバータにおいて、前記変移手段を、前記デルタシグマ変調部における遅延器から前記デジタルフィルタ部への出力電圧を非対称とすることで実現することを特徴とする。
【００２５】
上記の構成によれば、デルタシグマ変調部での量子化結果をデジタルフィルタ部の取込みタイミングに合わせて出力する遅延器の出力電圧を、本来の中心電圧から、「Ｈ」出力に対応したハイレベル側の電圧と、「Ｌ」出力に対応したローレベル側の電圧とを非対称とすることで、加算器の動作点を移動させ、前記トーン性のノイズを前記デジタルフィルタ部の周波数帯域外に押出させる。
【００２６】
したがって、前記遅延器の出力段の抵抗等の調整だけで対応することができ、容易に対応することができる。また、前記参照電圧の変更が無いので、システム上の制約が少なく実現することができる。
【００２７】
さらにまた、本発明のデルタシグマ型ＡＤコンバータは、前記デジタルフィルタ部に補正手段を備え、前記デルタシグマ変調部の動作点と、該デジタルフィルタ部からのデジタル出力の動作点とを一致させることを特徴とする。
【００２８】
上記の構成によれば、入力アナログ信号に一層のオフセットを与えるなどして、加算器の動作点を移動させることでトーン性のノイズをデジタルフィルタ部の周波数帯域外に押出しているけれども、それによって量子化結果に前記オフセット分の僅かな誤差を生じる。そこで、補正手段によってデルタシグマ変調部の動作点と、デジタルフィルタ部からのデジタル出力の動作点とを一致させることで、前記誤差をなくし、前記ダイナミックレンジの中心付近におけるＳＮを改善しつつ、高精度なＡＤ変換を行うことができる。
【００２９】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図４に基づいて説明すれば、以下のとおりである。
【００３０】
図１は、本発明の実施の一形態のデルタシグマ変調型のＡＤコンバータ２１の電気的構成を示すブロック図である。このＡＤコンバータ２１は、大略的に、電流−電圧変換等、前段のアナログ回路とのマッチングを図るための前段アンプ２２と、前記前段アンプ２２からの入力アナログ信号を所望とするデジタル出力の周波数よりも高い周波数でオーバーサンプリングして量子化データに変換するデルタシグマ変調部２３と、前記デルタシグマ変調部２３からの量子化データの周波数帯域を制限して出力することで、量子化ノイズを前記デジタル出力の周波数から除去するデジタルフィルタ部２４と、参照電圧発生回路２５とを備えて構成されている。
【００３１】
前記前段アンプ２２からデルタシグマ変調部２３に入力されたアナログ信号は、後述するスイッチＳＷ１から入力抵抗Ｒ１を介して加算器３１の反転入力端に与えられる。この加算器３１の非反転入力端には、参照電圧発生回路２５から、後述する参照電圧Ｖｒｅｆ１が入力されている。前記参照電圧発生回路２５は、電源電圧ＶＣＣを分圧する抵抗Ｒ１１，Ｒ１２およびその分圧された電圧のボルテージホロア回路３２とを備えて構成されており、前記参照電圧Ｖｒｅｆ１は前記前段アンプ２２にも与えられる。
【００３２】
前記加算器３１の反転入力端にはまた、後述する帰還回路（１ｂｉｔＤＡ変換部）３３から、量子化結果のフィードバック値が入力される。したがって、加算器３１は、前記入力アナログ信号と前記フィードバック値との加算値と、前記参照電圧Ｖｒｅｆ１との差分に対応した出力を導出する。前記出力は、積分器３４において積分された後、１ビット量子化器３５において、基準電圧源３６からの量子化の基準電圧Ｖｒｅｆ２とレベル弁別されることで量子化される。
【００３３】
前記１ビット量子化器１５での量子化結果であるＰＤＭ信号は、遅延器３７に入力され、図示しないクロック信号源からのサンプリングクロックに応答して、前記デジタルフィルタ部２４および帰還回路３３へ出力される。この遅延器３７での遅延時間の最大値は、たとえばサンプリング周波数を５．３ＭＨｚとすると、その１サンプリング周期である１８０ｎｓｅｃである。前記デジタルフィルタ部２４にも同様に前記サンプリングクロックが入力されており、したがって前記１ビット量子化器３５からのＰＤＭ信号は、遅延器３７において、該デジタルフィルタ部２４の取込みタイミングに合わせて出力される。
【００３４】
前記デジタルフィルタ部２４は、前記ＰＤＭ信号の高周波成分を取除き、必要な帯域成分のみを取り出す帯域制限機能と、１ビットデジタル信号をマルチビットデジタル信号に変換する機能とを有する。
【００３５】
前記帰還回路３３は帰還抵抗Ｒ２などから成り、該帰還回路３３、前記加算器３１および１ビット量子化器３５などによって、前記遅延器３７からのＰＤＭ信号は平均化されて負帰還される。こうして、遅延器３７から出力されるＰＤＭ信号の平均値電圧が常に入力アナログ信号に追従するようなフィードバック回路が形成されている。
【００３６】
図２は、上述のように構成されるＡＤコンバータ２１の具体的構成を示すブロック図であり、特に前記加算器３１、積分器３４、１ビット量子化器３５および遅延器３７の構成を示す。前記加算器３１と積分器３４とは、オペアンプ２６で兼用されている。また、前記１ビット量子化器３５と遅延器３７とは、Ｄフリップフロップ２７で兼用されている。
【００３７】
前記オペアンプ２６の非反転入力端には、前記参照電圧発生回路２５からの参照電圧Ｖｒｅｆ１が、コンデンサＣ１で安定化されて入力されている。一方、加算器３１の反転入力端には、入力抵抗Ｒ１を介する入力アナログ信号と、前記帰還回路３３を構成する帰還抵抗Ｒ２を介する前記フィードバック値とが加算されて入力されるとともに、該オペアンプ２６の出力がコンデンサＣ２，Ｃ３を介して負帰還される。前記コンデンサＣ２，Ｃ３の接続点は抵抗Ｒ３を介して接地されている。したがって、該オペアンプ２６は、前記コンデンサＣ２，Ｃ３および抵抗Ｒ３によって２次の積分器を形成する。
【００３８】
前記オペアンプ２６の積分出力は、前記Ｄフリップフロップ２７のデータ入力端Ｄに与えられる。このＤフリップフロップ２７は、前記サンプリングクロックのタイミングで前記データ入力端Ｄのレベルを取込んで、前記電源電圧ＶＣＣを分圧するなどして作成される前記基準電圧Ｖｒｅｆ２でレベル弁別する。したがって、量子化結果は前記サンプリングクロックのタイミングで更新されて、すなわちデジタルフィルタ部２４の取込みタイミングまで遅延されて出力される。
【００３９】
上述のように構成されるＡＤコンバータ２１において、注目すべきは、参照電圧発生回路２５は従来の参照電圧発生回路５と同様に構成されるけれども、前記参照電圧発生回路５からの参照電圧ｖｒｅｆ１が、１ビットの出力デジタル信号（ＰＤＭ信号）における「Ｈ」と「Ｌ」との密度を等しくするレベル、すなわちｖｒｅｆ１＝ＰＶａｖｇ５０％であったのに対して、該参照電圧発生回路２５からの参照電圧Ｖｒｅｆ１は、前記「Ｈ」と「Ｌ」との密度を等しくするレベルか
らずれて、すなわちＶｒｅｆ１≠ＰＶａｖｇ５０％に選ばれていることである。
【００４０】
具体的には、前記参照電圧Ｖｒｅｆ１は、出力デジタル信号に含まれるトーン性のノイズを前記デジタルフィルタ部２４の周波数帯域外に変移することができる電圧を±ΔＶとするとき、ＶＣＣ／２±ΔＶに選ばれる。すなわち、前述の式１，２から理解されるように、ΔＶが前記ＶＣＣ／２に近付く程、トーン成分の周波数が低くなるので、たとえば前記式１，２と同様に、ＶＣＣ＝３Ｖ、ｆｓ＝６ＭＨｚとし、デジタルフィルタ部２４のカットオフ周波数を１００ｋＨｚとするとき、
ΔＶ＝（１００×１０3）×（０．５×１０-6）＝５０ｍＶ …（３）
とすることで、トーン性のノイズをデジタルフィルタ部２４の周波数帯域外に変移することができる。
【００４１】
したがって、デルタシグマ変調部２３での量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器３１において、その加算された信号と、出力デジタル信号における「Ｈ」と「Ｌ」との密度が等しくなるような参照電圧Ｖｒｅｆ１との差分を求めるにあたって、前記参照電圧Ｖｒｅｆ１に±ΔＶのオフセットを持たせることで、該加算器３１の動作点を移動させ、トーン性のノイズを前記デジタルフィルタ部２４の周波数帯域外に押出させることができる。こうして、ＳＮや歪みなどのＡＤコンバータの特性を劣化させることなく、トーン性のノイズを除去することができる。
【００４２】
また、前記トーン性のノイズの除去を、前記抵抗Ｒ１１，Ｒ１２によって前記参照電圧Ｖｒｅｆ１を調整するだけで、該ＡＤコンバータ２１の構成自体には、既存の構成に何らの変更無く実現することができる。
【００４３】
さらにまた、前記デジタルフィルタ部２４は、フィルタ３８と、オフセットレジスタ３９と、減算器４０とスイッチＳＷ２とを備えて構成される。これに対応して、前記デルタシグマ変調部２３には前記スイッチＳＷ１が設けられている。これらのスイッチＳＷ１，ＳＷ２は、図示しない制御回路からのオフセットキャンセル制御信号によって、相互に連動して切換え制御される。
【００４４】
上述のように、デルタシグマ変調部２３における加算器３１の動作点は前記参照電圧Ｖｒｅｆ１であるのに対して、デジタルフィルタ部２４の基準電圧は該参照電圧Ｖｒｅｆ１とはずれて構成されるので、量子化結果には前記±ΔＶのオフセット電圧成分が含まれている。そこで、このような誤差成分を除去するためにキャリブレーションが実行される。
【００４５】
すなわち、キャリブレーション動作時には、加算器３１にはスイッチＳＷ１によって前記参照電圧発生回路２５からの参照電圧Ｖｒｅｆ１が与えられ、スイッチＳＷ２によってフィルタ３８からのデジタル出力はオフセットレジスタ３９に入力される。したがって、上述のように参照電圧Ｖｒｅｆ１に与えられたオフセットによってデジタル出力に生じた前記誤差成分がオフセットレジスタ３９に記憶されることになる。
【００４６】
一方、通常動作のノーマルモードでは、加算器３１にはスイッチＳＷ１によって前記前段アンプ２２から入力アナログ信号が与えられ、スイッチＳＷ２によってフィルタ３８からのデジタル出力は減算器４０に入力される。減算器４０では、前記フィルタ３８からのデジタル出力から、前記オフセットレジスタ３９に記憶されている誤差分が減算されて出力される。こうして、無入力時のデジタル出力が「０」に較正される。
【００４７】
したがって、上述のように加算器３１の前記動作点を移動させることでトーン性のノイズを除去することによって生じる僅かな誤差を補償することができ、高精度なＡＤ変換を行うことができる。
【００４８】
前記キャリブレーション動作は、電源投入時等の任意のタイミングで行われればよい。また、ＤＣのオフセットがあっても問題ない場合は、上述のようなオフセットキャンセル機能は省略されてもよい。
【００４９】
図３は上述のように構成されるＡＤコンバータ２１の無入力時におけるノイズスペクトラム波形を示すグラフであり、図４は微弱信号入力時におけるノイズスペクトラム波形を示すグラフである。前記図１０および図１１とそれぞれ比較して明らかなように、特定の周波数に現れていたピーク成分が解消されていることが理解される。
【００５０】
本発明の実施の他の形態について、図５に基づいて説明すれば、以下のとおりである。
【００５１】
図５は、本発明の実施の他の形態のデルタシグマ変調型のＡＤコンバータ４１の電気的構成を示すブロック図である。このＡＤコンバータ４１は、前述のＡＤコンバータ２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このＡＤコンバータ２１では、参照電圧発生回路４５は、従来の参照電圧発生回路５と同様に、抵抗Ｒ１１ａ，Ｒ１２ａによって、１ビットの出力デジタル信号における「Ｈ」と「Ｌ」との密度を等しくするレベル、すなわちｖｒｅｆ１＝ＰＶａｖｇ５０％を作成しており、これに対してデルタシグマ変調部４３では、加算器３１と遅延器３７とが、相互に異なる電源電圧ＶＣＣ１，ＶＣＣ２で動作されることである。
【００５２】
前記積分器３４、１ビット量子化器３５および参照電圧発生回路４５のアナログ回路は、前記加算器３１と同様の電源電圧ＶＣＣ１で動作され、前記デジタルフィルタ部２４は、前記遅延器３７と同様の電源電圧ＶＣＣ２で動作される。そして、前記電圧±ΔＶに対して、
｜ΔＶ｜＝（ＶＣＣ１／２）−（ＶＣＣ２／２） …（４）
を満足すればよい。
【００５３】
したがって、このようにアナログ回路用とデジタル回路用との相互に異なる電源電圧ＶＣＣ１，ＶＣＣ２を有し、上式を満足する構成であれば、各回路の電源への接続の変更だけで、前述のように加算器３１の動作点を移動させ、前記トーン性のノイズの除去を容易に実現することができる。
【００５４】
本発明の実施のさらに他の形態について、図６〜図８に基づいて説明すれば、以下のとおりである。
【００５５】
図６は、本発明の実施のさらに他の形態のデルタシグマ変調型のＡＤコンバータ５１の電気的構成を示すブロック図である。このＡＤコンバータ５１は、前述のＡＤコンバータ２１，４１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このＡＤコンバータ２１では、従来のＡＤコンバータ１と同様に、１ビットの出力デジタル信号における「Ｈ」と「Ｌ」との密度を等しくする参照電圧ｖｒｅｆ１を用いるとともに、単一の電源電圧ＶＣＣを用い、しかしながらデルタシグマ変調部５３では遅延器５７の出力電圧を、図７で示すように、本来の中心電圧（ＶＣＣ／２）から、「Ｈ」出力に対応したハイレベル側の電圧と、「Ｌ」出力に対応したローレベル側の電圧とで非対称とすることで、加算器３１の動作点を移動させ、前記トーン性のノイズを前記デジタルフィルタ部２４の周波数帯域外に押出させることである。
【００５６】
図８は、その遅延器５７の出力段をＦＥＴモデルで説明する電気回路図である。ｖｒｅｆ１＝ＶＣＣ／２の条件で説明している。前記出力段は、プッシュプルのＦＥＴＱ１，Ｑ２とそれらの内部抵抗ＲＯＨ，ＲＯＬとが、前記電源電圧ＶＣＣの電源ラインとＧＮＤラインとの間に直列に介在されて構成されている。また、前記帰還抵抗Ｒ２から加算器３１の入力段およびデジタルフィルタ部２４のフィルタ３８などが負荷ＲＬＨ，ＲＬＬとなる。
【００５７】
したがって、ハイ側出力の場合はＰ型のＦＥＴＱ１がＯＮし、該ＦＥＴＱ１および内部抵抗ＲＯＨから電流ＩＯＨが出力され、その電流ＩＯＨと、負荷抵抗ＲＬＨを流れる電流ＩＲＯＨとによって、ハイ側の出力電圧ＶＯＨが決定される。同様に、ロー側出力の場合はＮ型のＦＥＴＱ２がＯＮし、該ＦＥＴＱ２および内部抵抗ＲＯＬに電流ＩＯＬが吸込まれる。その電流ＩＯＬと、負荷抵抗ＲＬＬを流れる電流ＩＲＯＬとによって、ロー側の出力電圧ＶＯＬが決定される。
【００５８】
すなわち、
ＶＯＨ＝ＲＬＬ（ＩＯＨ＋ＩＲＯＨ） …（５）
ＶＯＬ＝ＶＣＣ−ＲＬＨ（ＩＯＬ＋ＩＲＯＬ） …（６）
となり、また、前記出力電圧ＶＯＨの電源電圧ＶＣＣからの降下分ΔＶＨは、
ΔＶＨ＝ＶＣＣ−ＶＯＨ＝ＶＣＣ−ＲＬＬ（ＩＯＨ＋ＩＲＯＨ） …（７）
となる。
【００５９】
したがって、ΔＶＨ＝ＶＯＬ、すなわちＲＬＬ＝ＲＬＨ、かつＲＯＨ＝ＲＯＬであれば、ＰＶａｖｇ５０％＝ＶＣＣ／２＝ｖｒｅｆ１となり、トーン性のノイズが発生する。このため、ＰＶａｖｇ５０％≠ＶＣＣ／２とならないように、ＲＯＨ／ＲＬＬおよびＲＯＬ／ＲＬＬの関係を変え、△ＶＨ≠ＶＯＬの条件にならないようにすればよい。このようにしてもまた、トーン性のノイズの発生帯域をデジタルフィルタ部２４の周波数帯域外へ変移させることができる。また、負荷抵抗ＲＬＨ，ＲＬＬ等の調整だけで対応することができ、容易に対応することができる。さらにまた、前記参照電圧ｖｒｅｆ１の変更が無いので、システム上の制約が少なく実現することができる。
【００６０】
なお、前記各ＡＤコンバータ２１，４１，５１における手法は、何れもＶｒｅｆ≠ＰＶａｖｇ５０％を満足するもので、周辺回路の構成等に適応して、これらの手法が１つまたは任意に組合わせて使用されてもよい。また、積分器３４の次数とは関係ないので、３次以上のデルタシグマ型ＡＤコンバーターでも応用することが可能である。
【００６１】
ここで、特開平７−１４３００６号公報には、積分器の入力側に、前記入力アナログ信号のＤＣ成分よりも大きなＤＣオフセット電圧を加えることで、前記トーン性のノイズをデジタルフィルタの帯域外に移動させ、該トーン性のノイズがデジタル出力に現れないようにすることが記載されている。しかしながら、この従来技術では、新たに、前記ＤＣオフセット電圧の印加手段が必要になる。
【００６２】
【発明の効果】
本発明のデルタシグマ型ＡＤコンバータは、以上のように、入力アナログ信号が、１ビットの出力デジタル信号（ＰＤＭ信号）における「Ｈ」と「Ｌ」との密度が等しくなるレベルである動作点付近のレベルとなる無入力時および微弱信号入力時である場合は、デルタシグマ変調部での何らかの微小なオフセットなどによって、出力デジタル信号には、特定の周波数やその高調波の成分によるトーン性のノイズが現れることがあり、そのノイズは前記オフセットなどが小さくなる程、周波数が低くなるるので、変移手段が、前記入力アナログ信号に一層のオフセットを与えるなどして、量子化結果のフィードバック値を前記入力アナログ信号に加算する加算器の前記動作点を変移させ、前記トーン性のノイズを前記デジタルフィルタ部の周波数帯域外に押出し、除去させる。
【００６３】
それゆえ、ＳＮや歪みなどのＡＤコンバータの特性を劣化させることなく、トーン性のノイズを除去することができる。
【００６４】
また、上記デルタシグマ型ＡＤコンバータは、以上のように、前記変移手段を、デルタシグマ変調部における加算器の参照電圧にオフセットを持たせることで実現してもよい。
【００６５】
それゆえ、前記参照電圧を調整するだけで、ＡＤコンバータの構成自体には、既存の構成に何らの変更無く実現することができる。
【００６６】
本発明のデルタシグマ型ＡＤコンバータは、以上のように、前記変移手段を、デルタシグマ変調部での量子化結果をデジタルフィルタ部の取込みタイミングに合わせて出力する遅延器と、前記加算器とを相互に異なる電源電圧で動作させることで実現する。
【００６７】
それゆえ、たとえばデジタル回路用とアナログ回路用とのように、相互に異なる電源電圧を有する構成であれば、各回路の電源への接続の変更だけで、容易に実現することができる。
【００６８】
また、本発明のデルタシグマ型ＡＤコンバータは、以上のように、前記変移手段を、デルタシグマ変調部における遅延器からデジタルフィルタ部への出力電圧を非対称とすることで実現する。
【００６９】
それゆえ、前記遅延器の出力段の抵抗等の調整だけで対応することができ、容易に対応することができる。また、前記参照電圧の変更が無いので、システム上の制約が少なく実現することができる。
【００７０】
さらにまた、本発明のデルタシグマ型ＡＤコンバータは、以上のように、入力アナログ信号に一層のオフセットを与えるなどして、加算器の動作点を移動させることでトーン性のノイズをデジタルフィルタ部の周波数帯域外に押出しているので、それによって量子化結果に生じる前記オフセット分の僅かな誤差を、補正手段がデルタシグマ変調部の動作点とデジタルフィルタ部からのデジタル出力の動作点とを一致させることで除去する。
【００７１】
それゆえ、前記ダイナミックレンジの中心付近におけるＳＮを改善しつつ、高精度なＡＤ変換を行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態のデルタシグマ変調型のＡＤコンバータの電気的構成を示すブロック図である。
【図２】 図１で示すＡＤコンバータの具体的構成を示すブロック図である。
【図３】 図１のＡＤコンバータの無入力時におけるノイズスペクトラム波形を示すグラフである。
【図４】 図１のＡＤコンバータの微弱信号入力時におけるノイズスペクトラム波形を示すグラフである。
【図５】 本発明の実施の他の形態のデルタシグマ変調型のＡＤコンバータの電気的構成を示すブロック図である。
【図６】 本発明の実施のさらに他の形態のデルタシグマ変調型のＡＤコンバータの電気的構成を示すブロック図である。
【図７】 図６で示すＡＤコンバータの出力信号レベルを説明するための波形図である。
【図８】 図６で示すＡＤコンバータにおける遅延器の出力段をＦＥＴモデルで説明する電気回路図である。
【図９】 典型的な従来技術のデルタシグマ変調型のＡＤコンバータの電気的構成を示すブロック図である。
【図１０】 図９のＡＤコンバータの無入力時におけるノイズスペクトラム波形を示すグラフである。
【図１１】 図９のＡＤコンバータの微弱信号入力時におけるノイズスペクトラム波形を示すグラフである。
【符号の説明】
２１，４１，５１ ＡＤコンバータ
２２ 前段アンプ
２３，４３，５３ デルタシグマ変調部
２４ デジタルフィルタ部
２５，４５ 参照電圧発生回路
２６ オペアンプ
２７ Ｄフリップフロップ
３１ 加算器
３２ ボルテージホロア回路
３３ 帰還回路
３４ 積分器
３５ １ビット量子化器
３６ 基準電圧源
３７，５７ 遅延器
３８ フィルタ
３９ オフセットレジスタ
４０ 減算器
Ｑ１，Ｑ２ ＦＥＴ
Ｒ１ 入力抵抗
Ｒ２ 帰還抵抗
Ｒ１１，Ｒ１２ 抵抗
Ｒ１１ａ，Ｒ１２ａ 抵抗
ＲＬＨ，ＲＬＬ 負荷抵抗
ＲＯＨ，ＲＯＬ 内部抵抗
ＳＷ１，ＳＷ２ スイッチ
Claims (3)
- 入力アナログ信号をオーバーサンプリングし、量子化データに変換するデルタシグマ変調部と、前記デルタシグマ変調部からの量子化データを周波数帯域が制限されたデジタル出力に変換するデジタルフィルタ部とを有するデルタシグマ型Ａ／Ｄコンバータにおいて、
出力デジタル信号に含まれるトーン性のノイズが前記デジタルフィルタ部の周波数帯域外になるように前記デルタシグマ変調部の加算器の動作点を移動させる変移手段を含み、
前記変移手段を、前記デルタシグマ変調部での量子化結果をデジタルフィルタ部の取込みタイミングに合わせて出力する遅延器と、前記加算器とを相互に異なる電源電圧で動作させることで実現する、
ことを特徴とする、デルタシグマ型ＡＤコンバータ。 - 入力アナログ信号をオーバーサンプリングし、量子化データに変換するデルタシグマ変調部と、前記デルタシグマ変調部からの量子化データを周波数帯域が制限されたデジタル出力に変換するデジタルフィルタ部とを有するデルタシグマ型Ａ／Ｄコンバータにおいて、
出力デジタル信号に含まれるトーン性のノイズが前記デジタルフィルタ部の周波数帯域外になるように前記デルタシグマ変調部の加算器の動作点を移動させる変移手段を含み、
前記変移手段を、前記デルタシグマ変調部における遅延器から前記デジタルフィルタ部への出力電圧を非対称とすることで実現する、
ことを特徴とする、デルタシグマ型ＡＤコンバータ。 - 前記デジタルフィルタ部に補正手段を備え、前記デルタシグマ変調部の動作点と、該デジタルフィルタ部からのデジタル出力の動作点とを一致させることを特徴とする、
請求項１または２に記載のデルタシグマ型ＡＤコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359900A JP3824912B2 (ja) | 2001-11-26 | 2001-11-26 | デルタシグマ型ａｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359900A JP3824912B2 (ja) | 2001-11-26 | 2001-11-26 | デルタシグマ型ａｄコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163596A JP2003163596A (ja) | 2003-06-06 |
| JP3824912B2 true JP3824912B2 (ja) | 2006-09-20 |
Family
ID=19170810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001359900A Expired - Fee Related JP3824912B2 (ja) | 2001-11-26 | 2001-11-26 | デルタシグマ型ａｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3824912B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7289054B1 (en) | 2006-06-13 | 2007-10-30 | Toyota Jidosha Kabushiki Kaisha | Parallel oversampling algorithmic A/D converter and method of using the same |
| JP2008123549A (ja) * | 2008-02-04 | 2008-05-29 | Honda Motor Co Ltd | 制御装置 |
| JP4791505B2 (ja) | 2008-04-24 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | Δς型ａ／ｄ変換器 |
| JP4939497B2 (ja) * | 2008-08-27 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | Δς型アナログデジタル変換器 |
| FR2948835B1 (fr) * | 2009-07-30 | 2017-02-10 | Groupe Des Ecoles Des Telecommunications - Ecole Nat Superieure Des Telecommunications | Correction des defauts analogiques dans des convertisseurs analogiques/numeriques paralleles, notamment pour des applications multistandards, radio logicielle et/ou radio-cognitive. |
| JP5358829B2 (ja) | 2009-10-28 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | Δς型ａ／ｄ変換器 |
| JP2012165169A (ja) * | 2011-02-07 | 2012-08-30 | Renesas Electronics Corp | Ａ／ｄ変換器及び半導体装置 |
| JP5846194B2 (ja) * | 2013-12-26 | 2016-01-20 | オンキヨー株式会社 | 信号変調回路 |
| WO2019051211A1 (en) * | 2017-09-08 | 2019-03-14 | Knowles Electronics, Llc | NOISE MITIGATION FOR A DIGITAL MICROPHONE |
-
2001
- 2001-11-26 JP JP2001359900A patent/JP3824912B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003163596A (ja) | 2003-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4658140B2 (ja) | デジタル／アナログ変換 | |
| JP4763644B2 (ja) | ディザ回路及びディザ回路を備えたアナログデジタル変換器 | |
| Park et al. | A 0.7-V 870-$\mu $ W Digital-Audio CMOS Sigma-Delta Modulator | |
| US7102557B1 (en) | Switched capacitor DAC | |
| US6351229B1 (en) | Density-modulated dynamic dithering circuits and method for delta-sigma converter | |
| Fujimori et al. | A 1.5 V, 4.1 mW dual-channel audio delta-sigma D/A converter | |
| Pun et al. | A 0.5-V 74-dB SNDR 25-kHz continuous-time delta-sigma modulator with a return-to-open DAC | |
| US8325074B2 (en) | Method and circuit for continuous-time delta-sigma DAC with reduced noise | |
| US6617908B1 (en) | Switched-capacitor circuits with reduced distortion | |
| US6924757B2 (en) | Sigma-delta modulator with reduced switching rate for use in class-D amplification | |
| JP3546017B2 (ja) | デルタシグマ変調器のための周波数シェーピング形擬似ランダム・チョッパ安定化の回路および方法 | |
| US7049990B2 (en) | Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback | |
| JP5565859B2 (ja) | デルタシグマａｄ変換器 | |
| JP2006174421A (ja) | デジタルアンプ | |
| JP5214820B2 (ja) | 補聴器用入力変換器および信号変換方法 | |
| JP4662826B2 (ja) | スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ | |
| JP3824912B2 (ja) | デルタシグマ型ａｄコンバータ | |
| JP2009260605A (ja) | Δς変調器及びδς型ａｄ変換器 | |
| Colodro et al. | New continuous-time multibit sigma–delta modulators with low sensitivity to clock jitter | |
| JPH04243326A (ja) | オーバサンプリングｄ−ａ変換器 | |
| EP4113847A1 (en) | A sigma delta modulator and method therefor | |
| JP2006333053A (ja) | アナログデジタル変換器 | |
| KR100766073B1 (ko) | 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기 | |
| JP4648996B2 (ja) | アナログ−デジタル変換器 | |
| US20230231572A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060531 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |