KR960016847B1 - 디지탈 콘버젼스 보정장치 - Google Patents

Abstract

요약없음.

Description

디지탈 콘버젼스 보정장치

제1도는 종래 디지탈 콘버젼스 보정장치의 구성도.

제2도는 종래 디지탈 콘버젼스 보정장치의 다른 구성도.

제3도는 종래 디지탈 콘버젼스 보정장치의 또 다른 구성도.

제4도의 (가)는 테스트패턴이 클램프되지 않은 스크린의 영상형태도, (나)는 테스트패턴이 클램프된 스크린의 영상형태도.

제5도는 스크린영상의 실제 형태도로서, (가)는 비조정시의 스크린영상의 형태도, (나)는 조정시의 스크린 영상의 형태도.

제6도는 본 발명 디지탈 콘버젼스 보정장치의 블럭도.

제7도는 제6도에 있어 리드/라이트제어부의 상세블럭도.

제8도는 제6도에 있어 리드/라이트제어부의 다른 상세블럭도.

제9도는 제6도에 있어 리드/라이트제어부의 또 다른 상세블럭도.

제10도의 (가) 내지 (타)는 본 발명에 있어서, 라이트시의 각 부의 타이밍도.

제11도의 (가) 내지 (타)는 본 발명에 있어서, 리드시의 각 부의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

100 : 마이크로프로세서110 : PLL부

120 : 어드레스발생부130 : 리드/라이트발생부

130-1 : 비교부130-2 : 타이밍신호 발생부

130-3 : 어드레스버퍼130-4 : 데이타버퍼

130-5 : 오아게이트140 : 메모리부

150 : 테스트패턴 발생부160, 170 : 스위치

180 : 디지탈/아날로그변환부190 : 로우패스필터부

200 : 중폭부210 : 콘버젼스요크코일.

본 발명은 디지탈 콘버젼스(Digital Convergence)에 관한 것으로, 특히 씨피유(CPU)의 조정 데이타를 메모리로 전송하거나 메모리의 보정 데이타를 씨피유로 읽어올때 화면에 나타나는 왜곡현상이나 이상현상의 발생을 방지토록 하는 디지탈 콘보젼스 보정장치에 관한 것이다.

리어 프로젝션티브이(Rear Projection TV)방식 또는 씨알티(CRT)를 이용한 티브이(TV)에서 유기되는 콘버젼스를 해결하고자 R, L, C같은 수동소자를 이용하여 조정을 행하였으나 이 방법은 온도에 따른 신뢰성문제, 조정시간의 긴 소요, 조정방법이 난이한 점이 문제가 되고, 이를 해결하기 위해 디지탈 콘버젼스를 이용하게 되는데, 디지탈 콘버젼스는 메모리에 화면의 콘버젼스 보정데이타를 기억시켜두고 이를 라스터스캔(Raser Scan)의 동기신호에 동기시켜 읽어낸뒤 아날로그 파형으로 바꾼후 완만한 파형으로 만들어 화면의 콘버젼스보정을 행하는 것을 특징으로 한다.

제1도는 종래 디지탈 콘버젼스 보정장치 구성도로서, 이에 도시된 바와같이 동기신호에 따라 리드어드레스신호의 발생을 제어하는 리드어드레스제어부(1)및, 라이트어드레스의 발생을 제어하는 라이트어드레스제어부(2)와, 상기 리드어드레스제어부(1)와 라이트어드레스제어부(2)의 제어신호에 따라 선택신호를 출력하는 멀티 플렉서(3)와, 조정점의 데이타를 기억시키고, 상기 멀티플렉서(3)의 선택신호에 따라 선택된 데이타를 출력하는 1프레임메모리(4)와, 리드어드레스제어부(1)의 제어신호에 동기되어 상기 1프레임메모리(4)에 출력되는 데이타를 저장하는 레지스터(5)와, 상기 레지스터(5)에 저장된 데이타값으로 조정점과 조정점구간사이의 보정데이타값을 구하는 수직방향보간처리부(6)와, 상기 수직방향보간처리부(6)의 출력신호를 아날로그변환하는 디지탈/아날로그변환부(7)와, 상기 디지탈/아날로그변환부(7)의 출력신호에서 고역성분을 제거하여 파형정형하는 로우페스필터부(8)와, 상기 로우페스필터부(8)의 출력신호를 증폭하여 콘버젼스요크코일(10)로 인가하는 증폭부(9)와, 데이타조정시 키보드(11)의 입력을 받아 수직 블랭켕기간동안 상기 레지스터(5)에서 읽는 데이타를 수정하여 상기 1프레임메모리(4)에 기록하는 데이타가역카운터(12)와, 상기 리드어드레스제어부(1)의 출력신호에 따라 도트패턴을 발생하는 도트패턴발생부(13)와, 상기 도트패턴발생부(13)의 출력신호에 해당하는 영상신호를 출력하는 영상회로부(14)로 구성된다.

이와같이 구성되는 종래 디지탈 콘버젼스 보정장치는 동기신호에 동기되는 라이트어드레스제어부(2)의 제어신호에 따라 1프레임메모리(4)에 조정점의 데이타를 기억시키고, 리드어드레스제어부(1)의 리드어드레스에 동기되는 상기 멀티플렉서(3)는 선택신호를 출력하여 1프레임메모리(4)에 저장된 데이타를 읽어낸다.

그러면 레지스터(5)는 상기 1프레임메모리(4)의 출력을 저장한후 상기 리드어드레스제어부(1)의 제어신호에 따라 데이타를 출력하며, 이 데이타에 따라 수직방향보간처리부(6)는 조정점과 조정점구간사이의 보정데이타 값을 구하게 되고, 이 보정데이타값은 디지탈/아날로그변환부(7)에서 아날로그신호로 변환된후 로우패스필터부(8)를 통해 완만한 파형으로 정형화된 다음 증폭부(9)에 증폭되어 콘버젼스요크코일(10)로 인가됨에 따라 보정전류를 제어하게 된다.

즉, 데이타보정시에 키보드(11)의 키입력에 의한 라이트어드레스제어부(2)의 제어신호에 따라 멀티플렉서(3), 데이타가역카운터부(12)를 이용하여 1프레임메모리(4)의 내용을 수정하게 되며, 상기 라이트어드레스제어부(2)의 제어신호에 따라 도트패턴발생부(13)는 도트패턴을 발생하고, 영상회로부(14)는 영상신호를 출력하게 된다.

다시말하면, 데이타조정시 즉 메모리 내용을 수정하고자 할시 화면의 조정패턴을 보면서 수직 블랭킹기간동안 라이트어드레스제어부(2)의 제어신호에 따라 멀티프렉서(3)는 선택신호를 출력하여 1프레임메모리(4)에 저장된 데이타를 선택하고, 선택된 데이타를 레지스터(5)를 통해 데이타가역카운터부(12)로 입력된다.

그러면, 상기 데이타가역카운터부(12)는 이를 카운터하여 상기 키보드(11)의 입력에 따라 데이타를 상기 제1프레임메모리(4)에 기록하여 메모리내용을 수정하게 된다.

즉, 수직블랭킹기간에만 실제로 데이타조정이 행하여지는 것이다.

한편, 제2도는 종래 디지탈 콘버젼스 보정장치의 다른 구성도를 나타낸 것으로, 데이타조정시는 조정점의 데이타를 절환회로부(21)를 이용하여 내삽연산회로부(22)로 보내고, 이 조정점 데이타를 1프레임메모리(23)에 라이트할때 가역카운터부(24)의 내용을 멀티플렉서(25)와 1프레임메모리제어회로부(26)의 출력신호에 따라 라이트하며, 이때 보정패턴발생회로부(27)를 제어하는 보정패턴정지회로부(28)의 동작으로 화면(Screeen)의 보정패턴을 삭제하는 즉 뮤트시키는 것을 특징으로 한다.

또한, 제3도는 종래 디지탈 콘버젼스 보정장치의 또 다른 구성도를 나타낸 것으로, 상기한 제2도와는 달리 내삽연산회로를 없애고 전화면의 보정데이타를 메모리(41)에 기억시켜두는 것이 다르다.

따라서 씨피유(42)에서 메모리(41)를 제어하는 시간이 많이 소요된다.

키보드(43)의 입력을 받아 씨피유(41)는 조정점의 데이타와 조정점과 조정점사이구간의 보정데이타를 계산하여 어드레스절환부(44)와 데이타절환부(45)를 b점으로 바꾼뒤 어드레스와 데이타를 발생시켜 메모리(41)에 리드 또는 라이트한다.

이 리드, 라이트는 수직블랭킹기간을 무시하고 실시하므로 제4도(가)의 A와같은 형태의 콘버젼스왜곡형상이 발생하고, 이를 지연회로부(50)를 통해 블랭킹회로부(51)에 신호를 가하여 보정용 패턴발생부(52)에서 나오는 보정패턴신호를 블랭킹시킨다.

그러면, 제4도(나)의 B와 같은 블랭킹된 수평라인이 나타나게 되는데, 조정값이 있는 구간에서 제4도 (나)와 같은 현상이 있으면 조정시 혼란을 유발하므로 제5도의 (나)에서와 같이 조정구간 외에서 메모리의 리드, 라이트를 실시하여 실제로 제5도의 (나)와 같이 화면상에 나타나도록 한다.

그러나, 상기한 종래 디지탈 콘버젼스 보정장치는 제1도에서 처럼 수직블랭킹기간중에 메모리에 수정데이타를 리드, 라이트할시 조정속도가 상당히 느려져 조정시간이 길어진다.

또한, 제2도에서는 조정시 메모리의 수정데이타를 리드, 라이트할시 화면을 뮤트시키면 조정시 화면을 보면서 조정해야 하므로 불편한 점이 있으며, 제3도에서는 씨피유가 절환기를 제어하여 메모리에 리드 혹은 라이트하므로 메모리의 스피드가 빨라지더라도 씨피유 스피드가 느려지면 제5도의 (나)와 같은 화면이상 현상이 심해지고 조정속도로 떨어는 문제점이 있었다.

즉, 현재 메모리의 스피드는 보통 리드, 라이트시간이 보통 70~150ns인데 비해 씨피유의 프로그램실행시간은 수~수십㎲이므로 큰 차이가 있어 제5도의 (나)의 같은 현상이 심하여 조정작업자 눈에 거슬리고 조정작업이 어렵게 되는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여 씨피유와 메모리사이에 리드/라이트를 제어할 수 있는 장치를 두어 메모리의 리드/라이트시간을 최대로 단축하여 화면에 나타나는 왜곡현상이나 이상현상을 없애도록 하는 디지탈 콘버젼스 보정장치를 제공하는 것이다.

본 발명은 대기신호(wait)에 따라 데이타의 리드/라이트에 대한 조정점위치데이타신호(sd1)와 제어신호(μ-addr, μ-RE, μ-WR, μ-data)를 발생하여 시스템전체의 동작을 제어하는 제어수단과, 전압제어에 의해 발진을 하여 기준클럭을 발생하는 PLL수단과, 상기 PLL수단의 출력에 따라 어드레스(ad)를 발생하는 어드레스 발생수단과, 상기 제어수단의 조정점위치데이타신호(sd1) 및 제어신호(μ-addr, μ-RE, μ-WR, μ-data)와 어드레스발생수단의 어드레스(ad)를 입력받아 리드/라이트동작에 필요한 타이밍신호(wait, RE, WR, SW1, SW2, data, TP)를 발생하여 리드/라이트동작을 제어하는 리드/라이트제어수단과, 상기 리드/라이트제어수단의 타이밍신호(wait, RE, WR, SW1, SW2, data, TP)에 따라 상기 어드레스발생수단과에서 출력되는 어드레스에 데이타를 저장하거나 해당 어드레스에 저장된 데이타를 출력하는 저장수단과, 상기 리드/라이트타이밍신호(TP)에 따라 상기 어드레스발생수단의 어드레스에 해당하는 테스트패턴을 발생하는 테스트패턴발생수단과, 상기 리드/라이트제어수단의 타이밍신호(SW1)에 제어되어 상기 어드레스발생수단에서 발생한 어드레스를 저장수단으로 스위칭하는 제1스위칭수단 및 타이밍신호(SW2)에 제어되어 상기 저장수단에서 출력되는 데이타를 스위칭하는 제2스위칭수단과, 상기 제2스위칭수단을 통해 스위칭되는 데이타를 아날로그변환하는 신호변환수단과, 상기 신호변환수단의 출력신호에 대한 고역성분을 필터링하는 필터수단과, 상기 필터수단의 출력신호를 증폭하여 콘버젼스코일로 인가하는 증폭수단으로 구성한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제6도는 본 발명 디지탈 콘버젼스 보정장치의 블럭도로서, 이에 도시한 바와같이 대기신호(wait)에 따라 데이타의 리드/라이트에 대한 조정점위치데이타신호(sd1)와 제어신호(μ-addr, μ-RE, μ-WR, μ-data)를 발생하여 시스템전체의 동작을 제어하는 마이크로프로세서(100)와, 전압제어에 의해 발진을 하여 기준클럭을 발생하는 PLL부(110)와, 상기 PLL부(110)의 출력에 따라 어드레스(ad)를 발생하는 어드레스 발생부(120)와, 상기 마이크로프로세서(100)의 조정점위치데이타신호(sd1)및 제어신호(μ-addr, μ-RE, μ-WR, μ-data)와 어드레스발생부(120)의 어드레스(ad)를 입력받아 리드/라이트동작에 필요한 타이밍신호(wait, RE, WR, SW1, SW2, data, TP)를 발생하여 리드/라이트동작을 제어하는 리드/라이트제어부(130)와, 상기 리드/라이트제어부(130)의 타이밍신호(wait, RE, WR, SW1, SW2, data, TP)에 따라 상기 어드레스발생부(120)에서 출력되는 어드레스에 데이타를 저장하거나 해당 어드레스에 저장된 데이타를 출력하는 메모리부(140)와, 상기 리드/라이트제어부(130)의 타이밍신호(TP)에 따라 상기 어드레스발생부(120)의 어드레스에 해당하는 테스트패턴을 발생하는 테스트발생부(150)와, 상기 리드/라이트제어부(130)의 타이밍신호(SW1)에 제어되어 상기 어드레스발생부(120)에서 발생한 어드레스를 메모리부(140)로 스위칭하는 제1스위치(160) 및 타이밍신호(SW2)에 제어되어 상기 메모리부(140)에서 출력되는 데이타를 스위칭하는 제2스위치(170)와, 상기 제2스위치(170)를 통해 스위칭되는 데이타를 아날로그변환하는 디지탈/아날로그변환부(180)와, 상기 디지탈/아날로그변환부(180)의 출력신호에 대한 고역성분을 필터링하는 로우패스필터부(190)와, 상기 로우패스필터부(190)의 출력신호를 증폭하여 콘버젼스코일(210)로 인가하는 증폭부(200)로 구성한다.

제7도는 본 발명에 따른 리드/라이트제어부(130)의 상세 블럭도로서, 상기 마이크로프로세서(100)에서 출력되는 조정점위치데이타신호(sd1)와 상기 어드레스발생부(120)의 어드레스를 비교하여 조정구간을 판단하는 비교부(130-1)와, 상기 비교부(130-1)의 출력신호에 따라 상기 마이크프로세서(100)에서 출력되는 제어신호(μ-RE 또는 μ-WR)에 대해 대기 및 리드/라이트 제어하도록 타이밍신호(wait, RE, WR, SW1, SW2, BF1, BF2)를 발생하는 타이미신호발생부(130-2)와, 라이트시 상기 타이밍신호발생부(130-2)에서 출력되는 타이밍신호(BF1)에 따라 상기 마이크프로세서(100)의 어드레스(μ-addr)를 버퍼링하여 출력하는 어드레스버퍼(130-3)와, 리드시 상기 타이밍신호발생부(130-2)에서 출력되는 타이밍버퍼(BF2)에 따라 상기 마이크프로세서(100)의 데이타(μ-data)를 버퍼링하여 출력하는 데이타버퍼(130-4)와, 상기 타이밍신호발생부(130-2)에서 출력되는 타이밍신호(SW1)(SW2)를 오아링하여 테스트패턴제어신호(TP)를 발생하는 오아게이트(130-5)로 구성한다.

한편, 제8도는 본 발명에 따른 리드/라이트제어부(130)의 다른 상세 블럭도로서, 이에 도시한 바와같이 수평블랭킹신호(V_BLK)신호와 수직블랭킹신호(V_BLK)를 입력받아 오아링하는 오아게이트(130-5)와, 상기 오아게이트(130-5)의 출력신호에 따라 상기 마이크로프로세서(100)에서 출력되는 제어신호(μ-RE 또는 μ-WR)에 때해 대기 및 리드/라이트 제어하도록 타이밍신호(wait, RE, WR, SW1, SW2, BF1, BF2,)를 발생하는 타이밍신호발생부(130-2)와, 라이트시 상기 타이밍신호발생부(130-2)에서 출력되는 타이밍신호(BF1)에 따라 상기 마이크로프로세서(100)의 어드레스(μ-addr)를 버퍼링하여 출력하는 어드레스버퍼(130-3)와, 리드시 상기 타이밍신호발생부(130-2)에서 출력되는 타이밍신호(BF2)에 따라 상기 마이크로세서(100)의 데이타(μ-data)를 버퍼링하여 출력하는 데이타버퍼(130-4)로 구성하며, 제9도는 제8도와는 달리 다수 개의 어드레스버퍼(130-3)와 데이타버퍼(130-4)를 설치하여 구성한다.

이와같이 구성한 본 발명의 작용 및 효과를 상기한 제6도, 제7도, 제8도, 제9도 및 제10도 라이트시의 타이밍도와 제11도 리드시의 타이밍도를 참조하여 상세히 설명하면 다음과 같다.

마이크로프로세서(100)가 메모리부(140)의 내용을 수정시 즉, 라이트시를 살펴보면 마이크로프로세서(100)는 제10도의 타이밍도에서 보는 바와 같이 제어신호인 라이트신호(μ-WR)를 하이(H)로 하여 출력하고 이 신호에 따라 리드/라이트제어부(130)의 타이밍신호발생부(130-2)는 바로 뒤이어 대기(wait)신호를 출력한다.

이때, 리드/라이트제어부(130)의 비교부(130-1)는 상기 마이크로프로세서(100)에서 출력되는 조정점위치 데이타(sd1)와 어드레스발생부(120)에서 출력되는 어드레스(ad)를 비교하여 조정구간일 경우 로우(L)를 출력하는데, 상기 비교부(130-1)의 출력이 로우(L)일시는 타이밍신호발생부(130-2)가 디스에이블되어 메모리부(140)에 라이트하지 않는다.

그러나, 조정구간이 아닐경우에는 비교부(130-1)의 출력은 하이(H)가 되어 타이밍신호발생부(130-2)를 인에이블시킨다.

이에따라, 상기 타이밍신호발생부(130-2)는 타이밍신호(BF1)를 발생하여 어드레스버퍼(130-3)를 구동시키고 그 어드레스버퍼(130-3)는 상기 마이크로프로세서(100)에서 출력되는 어드레스(μ-addr)를 버퍼링하여 메모리부(140)의 어드레스를 지정한다.

이때, 상기 타이밍신호발생부(130-2)는 라이트(WR)신호를 하이(H)로 발생하여 메모리부(140)의 지정된 어드레스에 데이타를 라이트하는 동시에 스위치신호(SW1, SW2)를 발생하여 제1, 제2스위치(160)(170)를 오프시킨다.

이때, 상기 제1, 제2스위치(160)(170)는 3상버퍼래치로 볼수있다.

이후, 상기 메모리부(140)에 충분한 라이트시킬 시간이 지나면 상기 타이밍신호발생부(130-2)는 스위치신호(SW1)(SW2)를 로우(L)로 하고, 대기신호(swit)를 로우(L)로 하여 마이크로프로세서(100)에게 라이트가 끝났음을 알린다.

반면, 마이크로프로세서(100)에서 메모리부(140)의 데이타를 리드할시 즉, 데이타를 읽어야할 시 제11도의 타이밍도에서 보는 바와같이 마이크로프로세서(100)에서 제어신호인 리드(RE)신호를 하이(H)로 출력하면 타이밍신호발생부(130-2)에서 대기(wait)신호를 발생하는 동시에 타이밍신호(BF1)(BF2)를 발생시킨다.

이에따라 어드레스버퍼(130-3)는 상기 타이밍신호(BF1)신호에 동기되어 상기 마이크로프로세서(100)에서 출력되는 어드레스(μ-addr)를 버퍼링한 후 그 어드레스를 출력하게 되고, 데이타버퍼(130-4)는 상기 타이밍신호(BF2)에 동기되어 상기 마이크로프로세서(100)에서 출력되는 데이타(μ-data)를 버퍼링한 후 그 데이타를 출력하게 된다.

이때 상기, 비교부(130-1)의 출력이 로우(L)일시는 타이밍신호발생부(130-2)가 디스에이블되어 메모리부(140)에 어떠한 신호도 가해지하지 않는다.

그러나 상기 비교부(130-1)의 출력이 하이(H)가 되면 타이밍신호발생부(130-2)는 인에이블되어 스위치신호(SW1)(SW2)를 발생하여 제1, 제2스위치(160)(170)를 제어하고, 리드(RE)신호를 메모리부(140)에 가하여 그 메모리부(140)에서 출력되는 데이타를 데이타버퍼(130-4)에 기억시킨뒤 대기신호(wait)를 로우(L)로 하면 마이크로프로세서(100)는 상기 데이타버퍼(130-3)에 기억된 데이타를 읽어들인다.

이때, 즉 리드/라이트시 제1스위치(160) 또는 제2스위치(170)가 조작될 경우 상기 리드/라이트제어부(130)의 오아게이트(130-5)는 상기 스위치신호(SW1)(SW2)를 오아링하여 테스트패턴신호(TP)를 발생하고, 이 테스트패턴신호(TP)를 테스트패턴발생부(150)에 가하여 테스트패턴을 블랭킹시킬 수 있다.

한편, 상기 제2스위치(170)가 온되어 그 스위치(17)를 통해 데이타(data)가 인가되면 디지탈/아날로그변환부(180)는 이는 아날로그변환하여 로우패스필터부(190)를 통해 완만한 파형으로 만들어 증폭부(200)로 인가한다.

그러면, 상기 증폭부(200)는 이 신호를 증폭하여 콘버젼스요크코일(210)로 전달하여 콘버젼스보정을 하게된다.

또한, 제9도는 수평블랭킹신호(H_BLK)와 수직블랭킹신호(V_BLK)기간동안 리드, 라이트하기 위해 구성된다.

이의 기본동작은 상기한 제8도와 동일하지만 블랭킹기간에 메모리에 리드, 라이트하므로 테스트패턴을 블랭킹시킬 필요가 없다.

제10도는 다수의 어드레스버퍼(130-3)와 데이타버퍼(130-4)를 설치하여 수평블랭킹(H_BLK)기간동안 또는 수직블랭킹(V_BLK)동안 한꺼번에 많은 데이타를 메모리에 리드, 라이트할수 있게한다.

수평블랭킹구간은 약 10.3㎲, 수직블랭킹기간은 약 571.5㎲이므로 실제메모리(SRAM)의 리드, 라이트시간은 70~150㎲가 되어 충분한 시간이며, 마이크로프로세서(100)는 대기신호(wait)만을 체크하면 되므로 프로그램용량도 작아지고 프로그램도 쉬워진다.

이상에서 설명한 바와같이 본 발명은 메모리(SRAM)의 리드, 라이트의 짧은 소요시간을 최대한 이용하므로써 화면에 나타나는 왜곡현상이나 이상현상을 없앨 수 있다.

또한 마이크로프로세서는 타이밍신호발생장치의 대기신호(wait)만을 체크하면 되므로 프로그램용량이 줄어들고 프로그램이 쉬워질 수 있는 효과와, 메모리의 리드, 라이트시간이 짧아지므로 조정이 더 쉽고 빠르게 진행될 수 있으며 화면의 이상현상이 없으므로 조정작업자로 하여금 혼돈을 없앨수 있는 효과가 있다.

Claims (5)

1. 대기신호(wait)에 따라 데이타의 리드/데이타에 대한 조정점위치데이타신호(sd1)와 제어신호(μ-addr, μ-RE, μ-WR, μ-data)를 발생하여 시스템전체의 동작을 제어하는 제어수단과, 전압제어에 의해 발진을 하여 기준클럭을 발생하는 PLL수단과, 상기 PLL수단의 출력에 따라 어드레스(ad)를 발생하는 어드레스발생수단과, 상기 제어수단의 조정점위치데이타신호(sd1) 및 제어신호(μ-addr, μ-RE, μ-WR, μ-data)와 어드레스발생수단의 어드레스(ad)를 입력받아 리드/라이트동작에 필요한 타이밍신호(wait, RE, WR, SW1, SW2, data, TP)를 발생하여 리드/라이트동작을 제어하는 리드/라이트제어수단과, 상기 리드/라이트제어수단의 타이밍신호(wait, RE, WR, SW1, SW2, data, TP)에 따라 상기 어드레스발생수단에서 출력되는 어드레스에 데이타를 저장하거나 해당 어드레스에 저장된 데이타를 출력하는 저장수단과, 상기 리드/라이트타이밍신호(TP)에 따라 상기 어드레스발생수단의 어드레스에 해당하는 테스트패턴을 발생하는 테스트패턴발생수단과, 상기 저장수단에서 출력되는 데이타를 아날로그변환하는 신호변환수단과, 상기 신호변환수단의 출력신호에 대한 고역성분을 필터링하는 필터수단과, 상기 필터수단의 출력신호를 증폭하여 콘버젼스코일로 인가하는 증폭수단으로 구성한 것을 특징으로 하는 디지탈 콘버젼스 보정장치.
2. 제1항에 있어서, 상기 리드/라이트제어수단의 타이밍신호(SW1)에 제어되어 상기 어드레스발생수단에서 발생한 어드레스를 저장수단으로 스위칭하는 제1스위칭수단 및 타이밍신호(SW2)에 제어되어 상기 저장수단에서 출력되는 데이타를 스위칭하는 제2스위칭수단을 포함하여 구성한 것을 특징으로 하는 디지탈 콘보젼스 보정장치.
3. 제1항에 있어서, 리트/라이트제어수단은 상기 제어수단에서 출력되는 조정점위치데이타(sd1)와 상기 어드레스발생수단의 어드레스를 비교하여 조정구간을 판단하는 비교부와, 상기 비교부의 출력신호에 따라 상기 제어수단에서 출려되는 제어신호(μ-RE)(μ-WR)에 대해 대기 및 리드/라이트 제어하도록 타이밍신호(wait, RE, WR, SW1, SW2, BF1, BF2,)를 발생하는 타이밍신호발생부와, 라이트시 상기 타이밍신호발생부에서 출력되는 타이밍신호(BF1)에 따라 상기 제어수단의 어드레스(μ-addr)를 버퍼링하여 출력하는 어드레스버퍼와, 리드시 상기 타이밍신호발생부에서 출력되는 타이밍신호(BF2)에 따라 상기 제어수단의 데이타(μ-data)를 버퍼링하여 출력하는 데이타버퍼와, 상기 타이밍신호발생부에서 출력되는 타이밍신호(SW1)(SW2)를 오라링하여 테스트패턴제어신호(TP)를 발생하는 오아게이트로 구성한 것을 특징으로 하는 디지탈 콘버젼스 보정장치.
4. 제1항에 있어서, 리드/라이트제어수단은 수평블랭킹(V_BLK)신호와 수직블랭킹(V_BLK)을 입력받아 오아링하는 오아게이트와, 상기 오아게이트의 출력신호에 따라 상기 제어수단에서 출력되는 제어신호(μ-RD)(μ-WR)에 대해 대기 및 리드/라이트 제어하도록 타이밍신호(wait, RE, WR, SW1, SW2, BF1, BF2, )를 발생하는 타이밍신호발생부와, 라이트시 상기 타이밍신호발생부에서 출력되는 타이밍신호(BF1)에 따라 상기 마이크로프로세서의 어드레스(μ-addr)를 버퍼링하여 출력하는 어드레스버퍼와, 리드시 상기 타이밍신호발생부에서 출력되는 타이밍신호(BF2)에 따라 상기 마이크로프로세서의 데이타(μ-data)를 버퍼링하여 출력하는 데이타버퍼로 구성한 것을 특징으로 하는 디지탈 콘버젼스 보정장치.
5. 제4항에 있어서, 상기 어드레스버퍼와 데이타버퍼는 다수 개로 구성되어 메모리를 리드/라이트할 시 한꺼번에 많은 데이타를 처리할 수 있도록 하는 것을 특징으로 하는 디지탈 콘버젼스 보정장치.