JP2656653B2 - ディスプレイ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力映像信号の水平偏向周波数や垂直偏向
周波数が異なる場合でも、それに応じてその映像信号を
正しく表示することのできる所謂マルチスキャンディス
プレイに関するものであり、特に同期信号が入力される
駆動回路を制御する制御回路に入力される信号の通信手
段に関するものである。

ここにおける制御回路とは、入力映像信号の水平偏向
周波数や垂直偏向周波数のような画面サイズや画面位置
に関係する画面表示仕様情報を与えられると、それに応
じた画面サイズ・画面位置指定信号や、それに応じた画
面歪補正用の波形信号（水平偏向周波数や垂直偏向周波
数などが変ったので、そのままにしておくと、画面が歪
むので、周波数の変化に対応して歪のない画面を生じる
波形信号）などを、入力映像信号に同期した偏向制御信
号として作成し、入力映像信号を表示するディスプレイ
の偏向回路に対して供給する制御回路であり、この制御
回路は、画面歪を生じることなく、異なった水平偏向周
波数や垂直偏向周波数に適合した波形を発生させること
のできる波形発生回路を有している。

〔従来の技術〕

現在、コンピュータ端末等のディスプレイ装置では、
画面の表示位置や表示サイズ，および表示すべき映像信
号の偏向周波数が多種多様となっている。このため、１
台のディスプレイ装置であらゆる映像信号（ビデオ信
号）に対応可能な汎用性の高いマルチスキャンディスプ
レイが使用されるようになっている。

この種のディスプレイの従来例として、実開昭64−44
91号公報に記載のものなどが挙げられる。

このような従来技術では、マイクロコンピュータが用
いられ、その役目としては予め映像信号毎の画面の表示
位置および表示サイズ情報を記憶しているメモリを制御
し、入力映像信号に応じて、最適な画面表示位置および
表示サイズ情報をメモリより読み出し、この読み出され
た情報に基づき偏向回路を制御するようになっている。
従って、ここではマイクロコンピュータは単に上記メモ
リの制御を行っているにすぎない。

また、マルチスキャンディスプレイにかかわらず、デ
ィスプレイ内にディジタルメモリを有し、各種の画像歪
補正を行う波形データを該メモリから読み出してきて、
画像歪補正波形信号を作成して発生するものがある。こ
の種の従来の波形発生装置としては、特開昭62−11387
号公報に記載のものや特開昭64−12716号公報に記載の
ものなどが挙げられる。

該装置では、予めメモリに保持された補正波形データ
を同期信号を基準とするタイミングで読み出し、D/A変
換によりアナログ信号に変換し、画像歪補正波形信号を
得る。ここで、マルチスキャン化に対応するためには、
第１の偏向周波数をもつ入力映像信号に対する画像歪補
正波形データを第１のメモリに格納し、第２の偏向周波
数をもつ入力映像信号に対する画像歪補正波形データは
第２のメモリに格納する必要がある。そして、入力映像
信号を検出する手段の出力により、偏向周波数を識別
し、それに対応させて第１または第２のメモリ格納デー
タのいずれを用いるか選択し、さらに場合によっては演
算処理を行う。この結果、入力映像信号に適した前記歪
補正波形信号を得るものである。

〔発明が解決しようとする課題〕

上記の実開昭64−4491号公報に記載の如き従来技術で
は、各種入力映像信号に対応するようにマイクロコンピ
ュータを働かせているが、その動作は単にメモリに保持
される情報を選択的に読み出しているに過ぎず、マイク
ロコンピュータが本来もっている機能を充分に発揮させ
たものとは云い難い。つまりマイクロコンピュータを用
いるなら、マルチスキャンディジタル用の偏向制御回路
として、もっと便利で使い勝手に優れたものが実現でき
ると考えられるが、その点の配慮がなされていなかっ
た。

さらに、上記の特開昭64−12716号公報に記載の如き
従来技術では、メモリを用いた歪補正波形発生回路によ
り、画面歪補正波形信号を発生させているが、水平・垂
直偏向周波数および表示タイミングが異なる映像信号に
も対処可能とする、いわゆるマルチスキャン化に対する
配慮がなされていないため、各種の映像信号に対応した
それぞれ専用の補正情報を保持するメモリが必要とな
り、経済化が図られないという問題があった。

また、上記の特開昭62−11387号公報に記載の如き従
来技術では、マルチスキャン化に対応させるために歪補
正波形データを格納するためのいくつかのメモリを用い
て、入力映像信号に対応する歪補正波形データを選択
し、画面歪補正の調整を行っているが、水平・垂直偏向
周波数および表示タイミングが既知の映像信号にしか、
適正な画面歪補正がなされない。

従って、各種の映像信号に対応するためには対応信号
数分の専用の補正情報を保持するメモリが必要となり、
経済性が劣るとともに汎用性も得られないという問題が
あった。

本発明は、上述の如き従来技術の現状に鑑みなされた
もので、入力映像信号の水平偏向周波数は垂直偏向周波
数が異なれば、そのことを自動的に判別して、それに適
合した画面サイズや画面位置を指定するだけでなく、そ
れに適合した画面歪補正波形信号の発生を可能にし、マ
イクロコンピュータ利用の利点をあますところなく活用
し、使い勝手の向上を図ったディスプレイを提供するこ
とを目的とする。

〔課題を解決するための手段〕

上記目的達成のため、本発明では、映像信号及び同期
信号を出力する、例えばコンピュータ端末等から、映像
信号及び同期信号と独立して、制御回路に入力される信
号を受信する手段を有したディスプレイとし、このディ
スプレイの具体的な構成の例として、例えば同期偏向制
御回路、波形発生回路を以下のように構成する。入力映
像信号の画面表示仕様を表わす表示仕様情報を与えら
れ、前記映像信号を表示するディスプレイの偏向回路に
対して、前記映像信号に同期した偏向制御信号を作成し
て出力し、 マイクロコンピュータと、前記画面表示仕様を表わす
表示仕様情報を入力映像信号の同期信号から取り出して
前記マイクロコンピュータに取り込む第１の入力手段
と、前記画面表示仕様を指定する表示情報が入力映像信
号とは別に入力されるのを前記マイクロコンピュータに
取り込む第２の入力手段と、マイクロコンピュータに取
り込まれた前記画面表示仕様に適合した波形信号を発生
する波形発生回路と、画面サイズ・画面位置を指定する
サイズ・位置指定情報を格納するメモリ手段と、取り込
まれた前記表示仕様情報に従って、それに適合した画面
サイズ・画面位置を指定するサイズ・位置指定情報を、
偏向制御信号の一つとして、前記メモリ手段より取り出
すための制御を行うと共に、取り込まれた前記表示仕様
情報に適合した波形信号を前記波形発生回路で偏向制御
信号の一つとして発生させるための制御を行う前記マイ
クロコンピュータと、前記マイクロコンピュータの制御
により得られた前記偏向制御信号を前記偏向回路へ向け
て出力する出力手段と、入力映像信号が切り換わったと
きに前記コンピュータからの指令を受けて、サイズ・位
置指定のための入力映像信号に含まれる同期信号の周期
を次第に変えて最終的に所定の周期として前記偏向回路
へ向けて出力するスローダウン回路と、を具備すると共
に、 前記波形発生回路を、前記コンピュータからのアドレ
ス信号により予め波形データを書き込まれるメモリと、
前記コンピュータに前記画面表示仕様情報が取り込まれ
たとき、該仕様情報に応じて、前記コンピュータから指
定される間隔で前記メモリに対する読み出しタイミング
や読み出されたデータの保持タイミングを支持するタイ
ミング発生回路と、該タイミング発生回路からのタイミ
ング信号に基づき、読み出しアドレス信号を発生して、
前記画面表示仕様に適した波形データを前記メモリから
読み出される読み出しアドレス発生回路と、読み出され
た波形データを前記タイミング発生回路からの保持タイ
ミングに従ってラッチするラッチ回路と、により構成し
た。

また前記波形発生回路を、前記コンピュータからのア
ドレス信号により予め複数組の波形データを書き込まれ
て記憶する書き込み可能な不揮発性メモリと、前記コン
ピュータに前記画面表示仕様情報が取り込まれたとき、
該仕様情報に応じて、前記コンピュータから指定される
時間間隔、読み出し開始時間、で前記メモリに対して行
う読み出しのためのタイミング、読み出されたデータの
保持タイミング、及び記憶されている複数組の波形デー
タのどれを読み出すかの切換タイミングを含む各種タイ
ミングを指示するタイミング発生回路と、該タイミング
発生回路からの指示に基づき、読み出しアドレス信号を
発生して、前記画面表示仕様に適した波形データを前記
メモリから読み出させる読み出しアドレス発生回路と、
読み出された波形データを前記タイミング発生回路から
の保持タイミングに従って波形データ別にラッチするラ
ッチ回路と、前記不揮発性メモリと前記マイクロコンピ
ュータとの間で行われるデータの受け渡しを制御する双
方向バッファ回路と、により構成した。

更に前記波形発生回路を、前記コンピュータに前記画
面表示仕様情報が取り込まれたとき、その都度、該仕様
情報に応じた該コンピュータが演算により求める最適波
形データを書き込まれて一時的に記憶する読み書き自在
なメモリと、前記仕様情報に応じて、前記コンピュータ
から指定してくる水平帰線信号（HBLK）及び垂直帰線信
号（VBLK）に基づいて読み出しアドレス信号を発生し
て、前記メモリから波形データを読み出させる読み出し
アドレス発生回路と、読み出された波形データを前記水
平帰線信号（HBLK）に従ったタイミングでラッチするラ
ッチ回路と、前記メモリと前記マイクロコンピュータと
の間で行われるデータの受け渡しを制御する双方向バッ
ファ回路と、により構成した。

〔作用〕

上記同期偏向制御回路により、第１の入力手段は、画
面表示仕様を表わす表示仕様情報を入力映像信号の同期
信号から取り出してマイクロコンピュータに取り込み、
第２の入力手段は、画面表示仕様を指定する表示仕様情
報が入力映像信号とは別の入力されるのをマイクロコン
ピュータに取り込む。

マイクロコンピュータは、取り込まれた表示仕様情報
に従って、それに適合した画面サイズ・画面位置を指定
するサイズ・位置指定信号を偏向制御信号の一つとして
作成すると共に、取り込まれた表示仕様情報に適合した
画面歪補正用の波形信号を波形発生回路で偏向制御信号
の一つとして作成する。そして該コンピュータの作成し
た偏向制御信号を出力手段が偏向回路へ向けて出力す
る。

入力映像信号の画面表示仕様が切り換わって、前回の
仕様とは異なる今回の仕様が取り込まれたとき、今回の
仕様に対応するサイズ・位置指定へ急激に移行するので
なく、前記偏向回路を構成する回路素子が破壊しない程
度に徐々に今回の仕様によるサイズ・位置指定へ移行す
るよう、前記コンピュータから指令を受けて、スローダ
ウン回路は、サイズ・位置指定のための入力映像信号に
含まれる同期信号の周期を次第に変えて最終的に所定の
周期として、偏向回路へ向けて出力する。

また、画面表示仕様を表わす表示仕様情報を入力手段
から、入力映像信号の同期信号から取り出してマイクロ
コンピュータに取り込むのではなく、入力映像信号の同
期信号を直接マイクロコンピュータに取り込み、マイク
ロコンピュータでは、その取り込まれた同期信号から入
力映像信号の画面表示仕様を識別することもできる。

波形発生回路は、マイクロコンピュータに取り込まれ
た表示仕様情報に適合した波形信号を常に出力するの
で、表示仕様が変っても歪のない正しい画面を表示する
ことができる。

〔実施例〕

以下、本発明の一実施例を第１図を用いて説明する。
第１図は本発明の一実施例の概要を示すブロック図であ
る。

第１図において、100は本発明による同期偏向制御回
路で、１は第１図の回路動作を司どるシステムクロック
発生回路、101はマイクロコンピュータから成る制御回
路（以下、CPUと記す）、102はCPU101とのインターフェ
イスを行う入力ポート（１）回路、103は読み出し専用
メモリ（以下、ROM）、104は読み出し・書き込み可能メ
モリ（以下、RAM）、105は入力ポート（２）回路、106
は入力ポート（３）回路、である。

107は入力映像信号に含まれる同期信号の周波数を検
出する同期検出回路、108および109は入力映像信号に含
まれる同期信号の極性を統一し、垂直帰線期間において
水平同期パルスの抜けがあればそれを補正する極性統一
回路およびＨ抜け対策回路、110は入力映像信号（RGBの
３色のうち、代表として選ばれた緑Ｇの映像信号）より
同期信号を分離し、さらに水平／垂直同期信号に分離す
る同期分離回路111,112,および115は出力ポート
（０），（１），および（２）回路、である。

113は入力映像信号が切り換わって同期信号の周波数
が変化したとき、急激にそれに対処しようとすると、水
平偏向回路に無理がかかって回路素子の破損を招く恐れ
があるので、それを阻止するための水平保護を行うf_Hス
ローダウン回路、114は映像の画面における垂直位相を
調整する垂直位相回路、116は並列形データを直列形デ
ータに変換するパラレル−シリアルデータ変換（以下、
P/S変換と記す）回路、117と119はディジタル−アナロ
グ変換（以下、D/A変換と記す）回路、である。

118は入力映像信号に同期したパラボラ波形信号（画
面におけるサイドピン歪等を補正できる波形）を発生す
る波形発生回路、120は低域通過フィルタ（以下、L.P.F
と記す）、121〜144は同期偏向制御回路100とディスプ
レイ装置の他の部分（主として偏向回路）との間を結ぶ
入出力端子を示している。

第１図では、CPU101を中心に、ROM103,RAM104,入／出
力ポート回路102,105,106,111,112,115、波形発生回路1
18はアドレスバス，データバスおよびコントロールバス
によって相互間の情報の受け渡し、およびそのタイミン
グ制御を行っている。この動作は一般的なマイクロコン
ピュータ回路と同様の動作である。

入力端子126より入力される同期信号の付加された映
像信号（緑Ｇの映像信号）は同期分離回路110により、
水平および垂直同期信号を分離され、分離された該同期
信号は極性統一回路108に入力される。また、同回路108
は水平・垂直同期分離信号も入力端子127,128より入力
される。

ここで、入力端子127,128より入力される同期信号は
正極性や負極性のものがあり、また、入力端子126,およ
び127より入力される信号の同期信号には垂直帰線期間
に水平同期信号が挿入されていないもの（抜け生じたも
の）などがある。

そこで、次段の極性統一回路108で同期信号極性の統
一を図り、Ｈ抜け対策回路109で水平同期信号抜けの補
償を行う。

このようにして、正負どちらかの極性に統一されると
共に完全な形で再生された同期信号は同期検出回路107
に入力され、水平・垂直同期信号の周波数等のように、
入力映像信号の画面サイズや画面位置などの画面表示仕
様の識別に必要な情報が検出される。このようにして得
られた水平・垂直同期信号の周波数情報（HD,VD）およ
び極性統一回路108からの同期信号極性情報は入力ポー
ト（３）回路106を経て、CPU101に与えられる。

CPU101ではこれらの情報を基にして、現在ディスプレ
イ装置に与えられている映像信号はどのような画面表示
仕様をもつ映像信号であるかの認識を行い、その映像信
号に適合する画像サイズ・位置等を指定してそのように
調整するための調整情報をROM103より読み出してきて、
出力ポート（２）回路115より、P/S変換回路116を経てD
/A変換回路117に入力してアナログ量に変換した後、デ
ィスプレイ装置の偏向回路へ供給し、画面の調整を行
う。

なお、上記D/A変換回路117は２回路以上のD/A変換回
路を内蔵する多チャンネル形のものであるため、入力信
号数の低減を図るためのシリアルデータ入力となってい
る。このため、上記P/S変換回路116にて必要とする調整
情報をパラレルデータからシリアルデータに変換してい
る。

画面の垂直位置に関しては、ROM103より読み出される
前記位置情報が出力ポート（１）回路112を経て、垂直
位相回路114に与えられ、該位置情報に基づき垂直同期
信号Ｖを遅延させてVDとして垂直偏向回路へ供給するこ
とにより垂直位相調整を行う。

さらに、CPU101は映像信号についての上述の認識結果
に基づき、波形発生回路118に制御信号を送る。波形発
生回路118では、該制御信号により映像信号の表示仕様
に適合するよう、ダイナミックフォーカス用，サイドピ
ン補正用パラボラ波形信号を作成し、D/A変換回路119,
波形等化用L.P.F回路120を経て、パラボラ波を得る。

これら、補正波形信号は、前記D/A変換回路117により
出力されるサイドピン振幅，ダイナミックフォーカス振
幅調整電圧により、上記パラボラ波の信号振幅が調整さ
れた後、それぞれ水平偏向回路やダイナミックフォーカ
ス回路に与えられ、映像信号毎に画面上で最適調整が行
われる。

水平偏向回路を保護するために動作するf_Hスローダウ
ン回路113は、入力映像信号が切り換わった際に、具体
的には水平周波数が高い方から低い方へ切り換わった際
に動作する。

f_Hスローダウン回路113の制御はCPU101からの制御情
報を出力ポート（０）回路111を通してf_Hスローダウン
回路113へ与えることにより行う。また、f_Hスローダウ
ン回路113の動作中は映像ミュートパルスを出力して映
像増幅回路へ送って、映像の輝度レベルを下げ、動作中
の画面乱れを表示しないようにしている。

さて、以上は入力映像信号をCPU101が認識し、自動的
に調整制御を行う場合であるが、CPU101により認識され
ることの不可能な画面表示仕様をもつ映像信号が存在す
る場合や、ディスプレイ装置の使用者が任意に調整を行
いたい場合には、入力端子122〜125を用いて手動設定が
可能となっている。

この際の設定は第１図には図示せざるディスプレイ装
置本体に取り付けられたスイッチ類によって入力端子12
2〜125を介して行われ、その設定情報は入力ポート
（２）回路105を経てCPU101に取り込まれ、各調整制御
処理を受ける。

また、入力端子121よりは工場調整データが入力さ
れ、ディスプレイ装置の工場出荷時調整の自動化を容易
にするとともに、複数の調整用信号が入力できるため、
調整時間の大幅短縮，およびそれに伴う製造コストの低
減化を可能としている。

従って、本実施例によれば、マルチスキャンディスプ
レイ装置の入力映像信号の画面表示仕様に応じた各種調
整制御が簡単に自動的に行える他、画面歪補正などに用
いられるパラボラ波形などの波形発生機能や、水平保護
動作，工場調整の自動化等の機能をも持たせており、性
能の向上と使い勝手の向上を果している。

第２図は、第１図に示した同期偏向制御回路100から
の制御信号を受け取るディスプレイ装置周辺の、偏向回
路を主体とした周辺回路を示すブロック図である。

第２図において、201は水平位相制御回路（H.PHAS
E）、202は水平AFC回路、203は水平発振回路（H.VC
O）、204は水平プリドライブ回路（H.PREDRIVE）、205
は水平ドライブ回路（H.DRIVE）、206は水平偏向出力回
路、207は高圧発生回路、である。

208は垂直発振回路（V.OSC）、209は垂直ドライブ回
路（V.DRIVE）、210は垂直偏向出力回路、211,218は増
幅回路、212は映像増幅回路、213は陰極線管、214はユ
ーザ調整回路、215は映像信号入力端子、216は水平偏向
コイル、217は垂直偏向コイル、であり、その他第１図
におけるものと同一番号は同一機能を示す。第２図の回
路動作は以下の通りである。

第１図に示す同期偏向制御回路100より出力端子130を
介して出力される水平同期信号HDは水平位相制御回路20
1に与えられ、陰極線管213に表示される映像の水平位相
が調整され、陰極線管213の画面中心と映像中心が合致
するよう、同期偏向制御回路100からの出力端子135を介
した水平位相調整信号Ｈ−phaseによって制御される。

このように位相制御を行ったのち、同期信号は通常の
ディスプレイ装置の同様の水平AFC回路202,水平発振回
路203,水平プリドライブ回路204,水平ドライブ回路205
を経て、水平偏向出力回路206に与えられる。

水平偏向出力回路206は、同期偏向出力回路100からの
出力端子137を介した水平表示サイズ調整信号（Ｈ−SIZ
E）および出力端子134を介した水平画面センタ調整信号
（Ｈ−CENT）、さらに出力端子142を介したサイドピン
補正信号と出力端子132を介した該補正信号の振幅調整
信号により、増幅回路218で適当に増幅されたサイドピ
ン補正信号とにより、表示画面が最適なものとなるよう
に調整制御され、水平偏向コイル216に偏向電流を出力
する。

また、水平偏向出力回路206より出力される高圧制御
信号は高圧発生回路207に与えられ、陰極線管213用の高
圧電圧を発生する他に、水平AFC回路202に水平フライバ
ックパルス信号HFBを与える。

一方、同期偏向制御回路100から出力される垂直同期
信号VDは出力端子131を介して垂直発振回路208に与えら
れ、同回路で同期信号VDに同期して鋸波発振を行う。発
振出力は垂直ドライブ回路209を経て、垂直偏向出力回
路210に与えられる。

垂直偏向出力回路210では、同期偏向制御回路100から
の出力端子133,136を介した垂直表示サイズ調整信号
（Ｖ−SIZE），および垂直画面センタ調整信号（Ｖ−CE
NT）により最適表示画面を得るよう調整が行われ、垂直
偏向コイル217に垂直偏向電流を出力する。

また、出力端子140および141より出力されるダイナミ
ックフォーカス用水平および垂直パラボラ波信号は増幅
回路211に入力され、出力端子138および139より出力さ
れるダイナミックフォーカス用水平および垂直パラボラ
波振幅調整信号に基づいて適当に増幅された後、陰極線
管213のフォーカス電圧として印加される。

次に出力端子129から出力される映像ミュート信号
は、ディスプレイ装置に入力される水平同期信号周波数
が切り換わったことを同期偏向制御回路100で検出した
場合に出力され、映像増幅回路212内で映像ブランキン
グ回路が動作し、この切り換わり後の所定期間は陰極線
管213に表示が行われないようにしている。

ユーザ調整回路214はディスプレイ装置に入力される
映像信号がCPU101による識別が困難なもので、未知のも
のの場合に、陰極線管213に表示される映像が最適な状
態となるよう調整を行うための回路であり、調整回路21
4内の設定スイッチ類によって調整および設定を行う。

この調整データは入力端子122,124,125を介して同期
偏向制御回路100に与えられ、同回路100内のメモリに登
録されるので、次に同一信号が入力された場合には自動
的に最適映像が得られる。

また、ディスプレイ装置に入力される映像信号がCPU1
01の識別条件で画面表示仕様が若干異なるものの同一と
判断されるような既知のものが２信号以上存在する場合
には、前記同期偏向制御回路100内のメモリに登録され
た画面調整情報を入力端子123を介し、前記回路100に与
える制御信号で順次読み出してゆき、最適映像が得られ
るような調整情報を選択する。

この選択された調整情報は、前記回路100内のメモリ
での登録順番が更新され、次に同じ映像信号が入力され
た場合に、最初に該調整情報が読み出され、無調整化を
行うようにしている。

さらに工場調整データ入力端子121からは工場出荷時
の調整データが入力され、ダイナミックフォーカス用お
よびサイドピン補正用等の信号の初期調整を容易にして
いる。

第３図は第１図における波形発生回路118のうちの水
平パラボラ波形発生回路118aの詳細を示すブロック図で
ある。

第３図で、301は各種タイミング信号を発生するＨデ
ータ読出しタイミング発生回路、302は水平パラボラ波
データをメモリから読み出すためのＨアドレス発生回
路、303はセレクタ回路、304はメモリ回路、305はラッ
チ回路、である。

第３図の回路動作の説明を第４図の動作説明図を参照
しながら行う。

第３図で、第１図の入力端子144より入力される水平
帰線信号HBLKは、第４図のHBLKに示されるような信号で
あり、その周期は第１図の同期検出回路107で得られ
る。

今、その周期がシステムクロック発生回路１で出力さ
れるクロックで計数してｎクロック、また、１水平周期
にメモリ回路304より読み出されるパラボラ波形データ
の数が16個であるとすると、１アドレス当りの読み出し
時間間隔はn/16クロックとなる。

この時間間隔はCPU101で演算により求められ、データ
バスを介して、コントロールバスからの所定のタイミン
グでＨデータ読み出しタイミング発生回路301に取り込
まれる。

このタイミング発生回路301では、前記読み出し時間
間隔毎に発生するアドレスクロック信号CNTCK,水平帰線
信号HBLKに同期して発生するアドレスクリア（リセッ
ト）信号CNTCL,メモリ回路304へのデータ読み出し／書
き込みを指示するリードライト信号R/W,メモリ回路304
より出力される波形データをラッチ回路305でラッチす
るためのラッチクロック信号LATCHを第４図に示すタイ
ミングで発生する。

次にＨアドレス発生回路302は、アドレスクロック信
号CNTCK,アドレスクリア（リセット）信号CNTCLより一
水平期間にn/16個のクロックで表わされる時間間隔でメ
モリ読み出し用のアドレス信号Ｈアドレスを第４図に示
す順番（0,1,2,…,14,15）で発生する。

Ｈアドレス発生回路302から出力される読み出しアド
レス信号Ｈアドレスとアドレスバスより直接到来する書
き込みアドレス信号は、セレクタ回路303に入力され
る。セレクタ回路303では、前記タイミング発生回路301
から出力されるリードライト信号がリード状態を指示す
る場合は、読み出しアドレス信号Ｈアドレスを選択し、
ライト状態を指示する場合は、アドレスバスからの書き
込みアドレス信号を選択し、メモリ回路304へアドレス
信号を供給する。

メモリ回路304では、セレクタ回路303より与えられる
アドレス信号に従って、前記タイミング発生回路301か
らのリードライト信号R/Wがリード状態を指示する場合
には、波形データを読み出してDATAOUTに第４図に示す
如くに出力し、リードライト信号がライト状態では、デ
ータバスより送られてきた波形データをDATAINを介して
メモリ304に取り込む。該波形データは第１図の工場調
整データ入力ポート（１）回路102よりCPU101により取
り込まれたものである。

ラッチ回路305では、メモリ回路304より出力される波
形データをその安定したところでラッチクロック信号LA
TCHのタイミングによりラッチ回路305に保持し、次段D/
A変換回路119、およびL.P.F回路120を介し、水平パラボ
ラ波形を作成している。

第３図に示す本波形発生回路118aでは、パラボラ波形
データを水平帰線信号HBLKと同期して、読み出し間隔を
CPU101で演算処理（水平帰線信号の１周期がｎクロック
で、該１周期に読み出されるデータ数が16個のときは、
n/16なる演算処理）して与えるために各種入力映像信号
に対応可能である。

また、第３図は水平パラボラ波信号の発生について説
明したが、水平帰線信号HBLKの代わりに垂直帰線信号VB
LKを用い、一垂直周期におけるデータ読み出し数をもっ
と増せば、垂直パラボラ波信号を発生させることも可能
である。

第５図は第１図の波形発生回路118のうちの垂直パラ
ボラ波形発生回路118bを示すブロック図である。

第５図で、501は各種タイミング信号を発生するＶデ
ータ読み出しタイミング発生回路、502は垂直パラボラ
波データをメモリから読み出すためのＶアドレス発生回
路、503はセレクタ回路、504は書き込み可能なE²PROM,5
05,507はラッチ回路、506は双方向バッファ回路、であ
る。

第５図の回路動作の説明を第６図の動作説明図を参照
しながら行う。

第５図で、Ｖデータを読み出しタイミング発生回路50
1には、前記CPU101よりアドレスバス，コントロールバ
ス，データバス，垂直帰線信号VBLKが入力され、E²PROM
504より垂直パラボラ波形データを読み出すための読み
出しアドレス発生用クロックCK、E²PROM504に格納され
るサイドピン歪補正用、およびダイナミックフォーカス
用垂直パラボラ波形データの２つを切り換える切り換え
信号CHG,垂直パラボラ波形データの何番目からを読み出
すかを指示するプリセットデータPREDATA、およびその
データをＶアドレス発生回路502に取り込ませるロード
信号LD、E²PROM504より出力されるパラボラ波形データ
をラッチさせるためのラッチクロックVPWWR1およびVPWW
R2,E²PROM504とCPU101との間のデータ交換を制御する制
御信号DIR、を発生する。

Ｖアドレス発生回路502では、前記タイミング発生回
路501からの信号を受けて、E²PROM504からパラボラ波形
データを読み出すための読み出しアドレス信号を発生す
る。そのアドレス発生動作について第６図（ａ）を用い
て説明する。

例えば、E²PROM504には、垂直パラボラ波形データと
して2,048個のデータが格納されているとする。第６図
で垂直帰線信号VBLK1は、垂直ラスターサイズ最大の場
合であるが、この時はE²PROM504に格納された2,048個の
データが全て読み出される。

次に垂直帰線信号VBLK2となり、垂直ラスターサイズ
が、最大サイズからサイズ１に変わった場合は、前記第
２図に示される陰極線管213の管面に沿うよう、第６図
（ａ）のパラボラ波の太線部分のNv個（Nv＜2048）のデ
ータを読み出して対応し、このようにして各種仕様の入
力信号に対応するようにしている。

従って、第５図のＶデータ読み出しタイミング発生回
路501では、CPU101で演算されデータバスを介して送ら
れてくる垂直パラボラ波形データの読み出し時間々隔
や、読み出し開始アドレスデータを取り込み，アドレス
発生用のクロックCK,ダイナミックフォーカス（DF）用
パラボラ波形データとサイドピン補正用パラボラ波形デ
ータの読み出しを切り換えるデータ切り換え制御信号CH
G、前記パラボラ波形読み出し開始アドレス指定データP
REDATA、該データのロード信号LDを出力する。これらの
信号タイミング関係を第６図（ｂ）の動作波形図に示
す。

上述のタイミング信号発生回路501からの出力によ
り、Ｖアドレス発生回路502からは第６図（ｂ）のADRに
示すアドレス信号を発生し、サイドピン補正用およびダ
イナミックフォーカス（DF）用パラボラ波形データを交
互にE²PROM504から読み出す。

なお、セレクタ回路503では、コントロールバスから
の制御信号S2により、E²PROM504からのパラボラ波形デ
ータ読み出し時はアドレス発生回路502の出力アドレス
信号ADRを読み出しアドレスとして選択し、E²PROM504へ
データバスを介してCPU101側からデータを書き込む際に
は、アドレスバスからのアドレスを書き込みアドレスと
して選択するように動作する。

また、双方向バッファ回路506は、制御信号DIRによ
り、E²PROM504から前記波形データを読み出す時には、
データバスとE²PROM504の出力側との間をオフ状態と
し、データバスを介しデータのやり取りを行う場合には
双方向バッファとして動作するものである。

さて、以上のようにして読み出されたパラボラ波形デ
ータは、それがサイドピン補正用パラボラ波形データで
あれば書き込み制御信号VPWWR1によりラッチ回路505に
保持され、それがダイナミックフォーカス（DF）用パラ
ボラ波形データであれば、書き込み制御信号VPWWR2によ
りラッチ回路507に保持されるよう動作し、続いて第１
図のD/A変換回路119でアナログ波形信号となる。

以上のように波形発生回路118bでは、パラボラ波形デ
ータを垂直帰線信号VBLKと同期して、読み出し間隔，読
み出し開始アドレス（A0）をCPU101で演算処理して与え
るために、各種入力映像信号に対応可能である。

また、第５図のE²PROM504には波形データの他に第１
図に示すＨ−SIZE等各種調整情報を格納しておき、入力
信号が切り換わった際に、双方向バッファ回路506を介
して調整データをデータバスに送ることができるため、
各種メモリを持つ必要がない。さらに、第５図の波形発
生回路118bを水平パラボラ波形発生に適用することも可
能である。

第７図は第１図に示した実施例とは別の本発明の実施
例を示すブロック図である。

第７図で、701はシリアルデータ入出力ポート、702は
該入出力端子、703は演算型D/A変換回路、704は入出力
ポートであり、その他の第１図と同一番号は同一機能を
示すものである。

第７図では、第１図の機能の他にシリアルデータ入出
力ポート701を設け、同期偏向制御回路100の外部と例え
ばシリアル通信回線（RS−232C）等を介してデータの送
受信を可能としている。これにより、入力ポート（２）
回路105を介してのみユーザに開放される特定の調整デ
ータの制御の他に、波形データの制御や外部に存するホ
ストコンピュータによる各種調整データの管理・制御を
可能としている。

また、乗算型D/A変換回路703の使用により、同期偏向
制御回路100の外部で行われていた、パラボラ波形信号
の振幅調整を同一基板内で行うことが可能であり、部品
数削減やノイズ対策にも有効である。

さらに、工場調整データは入出力データ704を介し外
部のホストコンピュータとデータの受け渡しを行いなが
ら調整可能とし、調整の必要な部分だけを取り出してく
ることができるため、調整時間を短縮でき、コスト低減
となる。この場合、マイクロコンピュータ101の代わり
に外部のホストコンピュータが同様の機能を果してい
る。

第８図は、第５図に示した垂直パラボラ波形発生回路
118bとは別の具体例を示している。

第８図で801は読み書き自在なメモリ回路（以下、RA
M）であって、その他の第５図におけるのと同一番号は
同一の機能を有するものである。第８図の回路の動作は
以下の通りである。

第８図の回路では、第５図の回路が水平帰線信号HBLK
と無関係にメモリ内の波形データを読み出すのに対し、
水平帰線信号HBLK毎にそれに対応した波形データが読み
出される。

先ず、RAM801に格納される波形データはCPU101により
演算作成されるものであり、その基本となる波形データ
は第１図に示される読み出し専用メモリ回路ROM103に保
持されている。

該演算処理は、入力映像信号が切り換わる度に行わ
れ、ROM103上の必要な波形データのアドレスを作成し、
該データを選択する。選択された波形データはデータバ
スを介し、双方向バッファ回路506を経て、RAM801へ書
き込まれる。この時、セレクタ回路503はアドレスバス
からの書き込みアドレスを選択している。

このようにして、一垂直走査周期分の波形データが書
き込まれると、セレクタ回路503はＶアドレス発生回路5
02からの読み出しアドレスを選択し、順次RAM801の波形
データを読み出してくる。この時、双方向バッファ回路
506はオフ状態（無接続状態）となっており、データバ
ス上で他データと衝突しないようにしている。読み出さ
れた波形データは水平帰線信号HBLKのタイミングでラッ
チされ、D/A変換回路119へ出力する。

以上のように第８図の波形発生回路118bでは、入力映
像信号が切り換わる毎に、それに対応して作成されたパ
ラボラ波形データがRAM801に格納され、それを該映像信
号の水平帰線信号HBLK,垂直帰線信号VBLKと同期して読
み出すようにするため、どのような入力映像信号に対し
ても対応可能である。

第９図は、本発明の更に別の実施例を示すブロック図
である。

第９図で第７図と同一番号は同一機能を示すものであ
る。

第９図では、第７図に示す画面サイズ・位置等を指示
する調整情報を格納するROM103の代わりに、第５図に示
す波形発生回路118内のE²PROM504に同一機能を有したも
のである。これにより、波形データおよび画面サイズ・
位置等の調整情報を工場調整時に入出力ポート704を介
して、外部ホストコンピュータの指示により適宜書き込
めるため製品バラツキに対応することができる。また、
メモリを兼用するために部品点数の削減も図れる。

〔発明の効果〕

本発明によれば、入力映像信号がどのような画像表示
仕様をもつ映像信号であっても、それを認識し、それに
応じてディスプレイ装置の画面サイズおよび位置調整が
可能な他に、入力映像信号が切り換わることに伴う画面
歪等の補正やフォーカス調整を行うのに最適なパラボラ
波形発生や入力映像信号切り換え時の水平偏向回路の破
損を回避した安定動作を行わせることが可能となるの
で、従来不可能であった入力映像信号毎の自動調整を可
能とし、使い勝手向上を図れるとともにディスプレイ装
置の性能向上にもつながるという利点がある。

そのほかに、各種の映像信号に対応するために、対応
信号数分の専用のメモリを必要とせず、共通のメモリで
すませ得るので、経済性にも優れ、汎用性も得られると
いう利点もある。

また、ディスプレイ装置に入力される制御信号はすべ
て同期信号形態で入力可能なため操作性が向上する。さ
らに、調整制御をマイクロコンピュータを用いて行うた
め調整量の変更等が容易に行える。

そして、本発明はその大部分をディジタル回路で構成
可能であり、性能に対する信頼性の向上が図れることや
LSI化によって回路規模の縮小が図れ、数チップの部品
点数で構成できるためディジタル装置内部に容易に組み
込むことが可能である。

さらには、マイクロコンピュータを搭載するためディ
スプレイ装置外部のコンピュータ機器とも接続可能であ
り、外部から自動調整制御および調整量保持用メモリの
初期値設定や設定値の変更が行えるという利点もある。

【図面の簡単な説明】

第１図は本発明の一実施例の概要を示すブロック図、第
２図は本発明にかかる同期偏向制御回路を取り入れたデ
ィスプレイ装置の全体を示すブロック図、第３図は第１
図における波形発生回路の一構成例を示すブロック図、
第４図は第３図の回路動作説明図、第５図は第３図とは
別の波形発生回路の構成例を示すブロック図、第６図は
第５図の回路動作説明図、第７図は本発明の他の実施例
の概要を示すブロック図、第８図は波形発生回路の更に
別の構成例を示すブロック図、第９図は本発明の更に別
の実施例の概要を示すブロック図、である。 符号の説明 101……マイクロコンピュータ回路、102……入力ポート
（１）回路、105……入力ポート（２）回路、113……f_H
スローダウン回路、118……波形発生回路、701……シリ
アルデータ入出力ポート回路、703……乗算型D/A変換回
路

フロントページの続き (56)参考文献 特開 平３−35287（ＪＰ，Ａ) 特開 平３−118595（ＪＰ，Ａ) 特開 平２−170194（ＪＰ，Ａ) 実開 平１−157392（ＪＰ，Ｕ) 実開 平２−27190（ＪＰ，Ｕ)

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】映像信号及び同期信号を受信して画面表示
   可能なディスプレイであって、 前記映像信号が入力されるビデオ回路と、 前記同期信号が入力される駆動回路と、 前記駆動回路の出力信号によって駆動され、画面表示可
   能な表示部と、 前記駆動回路を制御することによって、前記表示部の表
   示画面を制御する制御回路とを有し、 前記制御回路に入力される信号が、前記映像信号及び前
   記同期信号の出力側からの信号であって、かつ前記映像
   信号及び前記同期信号とは、別に入力されることを特徴
   とするディスプレイ。
2. 【請求項２】映像信号及び同期信号を受信する端子を備
   えたディスプレイであって、 前記映像信号を受信する端子に接続されるビデオ回路
   と、 前記同期信号を受信する端子に接続される駆動回路と、 前記駆動回路の出力信号によって駆動され、画面表示可
   能な表示部と、 前記駆動回路を制御することによって、前記表示部の表
   示画面を制御する制御回路とを有し、 前記映像信号及び前記同期信号の出力側からの信号であ
   って、かつ前記映像信号及び前記同期信号を受信する端
   子とは独立して、前記制御回路に入力される信号を受信
   する端子を備えたことを特徴とするディスプレイ。
3. 【請求項３】外部コンピュータからの映像信号及び同期
   信号を受信して画面表示可能なディスプレイであって、 前記同期信号が入力される駆動回路と、 前記駆動回路から出力される駆動信号によって駆動さ
   れ、画面表示する表示部と、 前記駆動回路を制御して前記表示部の表示状態の制御を
   行う制御手段とを有し、 前記コンピュータと前記制御手段との間に位置し、前記
   コンピュータからのデータの受信を行う端子を設けたこ
   とを特徴とするディスプレイ。
4. 【請求項４】前記制御回路に入力される信号が、少なく
   とも、前記表示部の表示画面の位置またはサイズを制御
   する信号であることを特徴とする請求項１ないし３のい
   ずれかに記載のディスプレイ。
5. 【請求項５】前記制御回路が、マイコンを有することを
   特徴とする請求項１ないし３のいずれかに記載のディス
   プレイ。
6. 【請求項６】同期信号を受信して画面表示可能なディス
   プレイであって、 前記同期信号のための第１の受信端子と、 前記同期信号の出力側からの信号であって、かつ前記同
   期信号とは、独立して入力される信号のための第２の受
   信端子とを有し、 前記第２の受信端子から受信した信号に基づいて、表示
   された画面を制御することを特徴とするディスプレイ。