JP3096588B2 - アナログ回路の制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ回路の制御装
置、特に、装置外部から時分割で与えられる制御電圧を
装置内部において複数の制御電圧に分離し、これら複数
の制御電圧をそれぞれ対応する複数のアナログ回路に個
別に供給する、改良された制御装置に関する。

【０００２】

【従来の技術】近年、マイクロコンピュータが各種民生
機器の制御用素子として普及するにつれ、テレビジョン
受像機やオーディオ機器にも、かかるマイクロコンピュ
ータが搭載される例が多くなった。こうした機器におい
ては、各種アナログ回路がマイクロコンピュータおよび
その指示のもとで動作するアナログＩＣによって制御さ
れる。最近では、制御の対象となるアナログ回路を内蔵
するアナログＩＣも多い。

【０００３】例えばテレビジョン受像機についていえ
ば、ユーザーがテレビジョン信号のテイントやカラー等
の変更の命令をしたとき、その命令は一旦マイクロコン
ピュータに取り込まれ、この命令に対応する制御がマイ
クロコンピュータからアナログＩＣへ印加され、アナロ
グＩＣに内蔵されたアナログ回路が動作する。

【０００４】ここで、こうしたアナログＩＣの動作を図
面によって説明する。

【０００５】図１は従来最も一般的なマイクロコンピュ
ータとアナログＩＣの接続を示す回路構成図である。

【０００６】図において、マイクロコンピュータ１内部
に複数のＰＷＭ（パルス巾変調）回路２〜４が配置さ
れ、ＰＷＭ回路２〜４においてパルス幅変調されたパル
ス信号が積分回路５〜７で所望の電圧レベルに平滑化さ
れ、アナログ信号となる。その後、これらの信号がアナ
ログＩＣ８内の被制御回路であるアナログ回路９〜１１
に印加される。

【０００７】しかしながら、図１の方法では、各制御に
対して個別に制御信号線が必要となり、マイクロコンピ
ュータやＩＣのピン数が増加するとともに、配線が複雑
になるという問題がある。

【０００８】そこで、制御信号の伝送にデジタル信号を
用いる方法が提案されている。この方法はデジタル信号
を時分割し、クロック信号線とデータ信号線を使って信
号を伝送するもので、図２に示すような構成例を挙げる
ことができる。

【０００９】図２では、マイクロコンピュータ１からク
ロック信号に同期したデジタルデータがアナログＩＣ８
に印加されている。アナログＩＣ８内のアドレス制御回
路１２は、到来したデジタルデータをデコードし、どの
被制御回路に対してのデータが伝送されるべきかを判断
し、その判断結果に従って被制御回路にデジタルデータ
を分配する。前記デジタルデータは、Ｄ／Ａ変換回路１
３〜１５でアナログ信号に変換された後、アナログ回路
９〜１１に印加される。

【００１０】従って図２の方法によれば、原理的には２
本の信号線で複数の制御を実施することが可能となる。

【００１１】

【発明が解決しようとする課題】しかし、最近のテレビ
ジョン受像機について考える場合、機器の多機能化に従
って実現すべき制御の数も非常に増えている。確かに上
記した図２の方法によれば、アナログＩＣ８内部に複数
のＤ／Ａ変換回路１３〜１５を設けることによって複数
の制御が可能となるものの、制御の数に従ってＤ／Ａ変
換回路の数も増加する。

【００１２】ここで問題となるのは、一般にアナログＩ
Ｃにおいて素子数の多いＤ／Ａ変換回路を多く有するこ
とはチップ面積の増加に直結することである。すなわ
ち、かかるＤ／Ａ変換回路を多数内蔵することにより、
アナログＩＣの部品単価アップ、部品の大型化、製造上
の歩留まり率の低下等、好ましくない事態を招くことに
なるのである。例えば、基本的なユーザーコントロール
だけでも、 ・ブライトネス ・コントラスト ・シャープネス ・カラー ・テイント ・ボリューム の制御はほぼ必須であり、これらの拡張機能として、 ・ＡＶスイッチ、ビデオスイッチ、オーディオスイッチ
を内部／外部から選択する切り換え ・ビデオ入力１、２の切り換え 等、実現すべき機能は増える一方である。さらにユーザ
ーからは見えない、隠れた機能の制御についていえば、
工場の出荷時の調整として以下の制御の実現に対する要
望が強い。

【００１３】・ＮＴＳＣ方式とＰＡＬ方式で必要なクロ
ック周波数が異なるため、これらに対応する水晶発振器
の選択 ・ホワイトバランスの調整のためのブラウン管のＲＧＢ
のカットオフおよびＲＧＢのドライブの調整 ・ＩＦのＶＣＯの発振制御 ・画面のひずみ補正 こうした要望をすべて網羅すべくアナログＩＣに多数の
Ｄ／Ａ変換回路を設け、しかも製品競争力の維持、すな
わち部品単価の低減を図ることには限界がある。

【００１４】一方、ここで注目すべきことは、マイクロ
コンピュータ１がＭＯＳＩＣで作られていることであ
る。つまりマイクロコンピュータ１についていえば素子
数の増加はさして問題とならず、Ｄ／Ａ変換回路を多数
内蔵しても製品コストに影響がでることは稀であり、逆
にいえば、チップのサイズが同一である範囲でＤ／Ａ変
換回路の数の上限を決めればよいのである。

【００１５】以上述べた背景から、図２のように信号線
は少ないままで、かつマイクロコンピュータ１側でＤ／
Ａ変換処理を行なう伝送方法が望まれていた。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に本発明の制御装置は、外部から時分割で与えられる制
御電圧を装置内部において複数の制御電圧に分離し、こ
れら複数の制御電圧をそれぞれ対応する複数のアナログ
回路に個別に供給する制御装置であって、制御電圧が時
分割で入力される制御電圧入力手段と、前記制御電圧の
時分割タイミングと同期して到来し、その電圧レベルが
前記制御電圧の供給対象となるアナログ回路を指定する
信号の入力される指定入力手段と、アナログ回路と一対
一に設けられ、自己と対をなすアナログ回路が前記制御
電圧の供給対象となるときに前記制御電圧を捕捉して保
持するＤＣホールド回路と、それぞれがＤＣホールド回
路から出力される電圧を入力し、その電圧を所定の更新
タイミング毎に更新して出力する複数のＤＣ更新回路と
を有し、前記ＤＣ更新回路から出力される制御電圧がそ
れぞれ対応するアナログ回路へ個別に供給されるもので
ある。

【００１７】また本発明の制御装置はテレビジョン信号
処理用のアナログＩＣに内蔵され、前記所定の更新タイ
ミングはテレビジョン信号の垂直ブランキング期間に含
まれることを特徴とするものである。

【００１８】

【作用】上記構成による本発明によれば、まず該装置に
対して、アナログ回路ごとに固有の意味を持つ制御電圧
が時分割で印加される。このとき、制御電圧と同期して
指定信号が入力される。この指定信号は、その電圧レベ
ルが前記制御電圧を与えるべきアナログ回路を指定する
ため、これら２本の信号により、制御電圧を与える対象
となるアナログ回路、および与えるべき制御電圧が決ま
る。

【００１９】つぎに、アナログ回路毎に与えられるべき
制御電圧は一旦ＤＣホールド回路で捕捉され、保持され
る。保持された電圧はＤＣ更新回路へ入力され、このＤ
Ｃ更新回路では所定の更新タイミングに従って出力電圧
が更新される。ここで更新された出力電圧が各アナログ
回路へと与えられる。

【００２０】すなわち、ＤＣホールド回路における捕捉
は任意のタイミングで行われる一方、ＤＣ更新回路にお
ける更新タイミングを所望のときに設定することによ
り、多数の制御電圧の伝送を可能としつつ、かかる制御
電圧をアナログ回路に与えるべきタイミングを調節する
ことが可能となる。

【００２１】また本発明の制御装置によれば、この装置
がテレビジョン信号処理用のアナログＩＣに内蔵されて
いるため、テレビジョン受像機に対する多数の制御を少
ない信号線で実現するものである。このとき、前記所定
の更新タイミングがテレビジョン信号の垂直ブランキン
グ期間に設定されるため、制御電圧の変化によるノイズ
が画面に与える影響を最小限にとどめるものである。

【００２２】

【実施例】ここで本発明の実施例について説明する。な
お本発明については、本出願人によって先になされた特
願平５−２８８２４７号と目的・構成等が一部同一であ
るため、共通する構成をまず概説し、差異のある構成に
ついては後に説明を加える。

【００２３】本実施例においては、上述した如く、マイ
クロコンピュータでＤ／Ａ変換処理が行われるものとす
る。かかる仮定をした上で、本実施例は図２においてデ
ジタル信号として伝送された２本の信号線、すなわちク
ロックとデータをアナログ化して伝送するものである。

【００２４】すなわち、２本の信号線のうちの１本は、
アナログＩＣに内蔵される複数のアナログ回路のうち、
いずれか１つの回路に対して与えるべき制御電圧自体で
ある。そしてもう１本は、複数のアナログ回路から制御
電圧を与えるべき回路を指定するための指定信号であ
る。

【００２５】指定信号の特徴は、この信号の電圧が指定
すべきアナログＩＣを示す点にある。つまり、デジタル
信号ならば複数のアドレスビットによって対象を指定す
るところ、本指定信号は電圧によって対象を指定する点
に特徴がある。

【００２６】このようにして制御電圧と指定信号の組に
より所望のアナログ回路に制御電圧が伝送されるが、か
かる伝送は時分割で刻々と行われるため、制御電圧をア
ナログＩＣ内部で捕捉して保持するＤＣホールド回路が
アナログ回路と一対一に設けられている。そしてこのＤ
Ｃホールド回路の出力がアナログ回路に与えられるので
ある。

【００２７】以上の構成が特願平５−２８８２４７号に
開示されるものである。

【００２８】この先行出願によっても従来の課題解決が
可能となるが、本発明によれば後述する付加的な効果を
得るべく、次の構成が追加されている。

【００２９】すなわち本発明においては、上記ＤＣホー
ルド回路からアナログ回路に至る経路に前記ホールド回
路からの出力を再度捕捉し、所望の更新タイミングにお
いて自己の出力電圧を更新するＤＣ更新回路が設けられ
ている。これは、ＤＣホールド回路における捕捉を任意
のタイミングで行うための配慮であり、アナログ回路に
とって望ましくないタイミングで制御電圧が変化するこ
とのないよう、もう一段、ＤＣ更新回路というバッファ
を置く思想によるものである。

【００３０】すなわち、例えばテレビジョン信号につい
ていえば、画面にノイズが発生しないよう、アナログ回
路に対する制御電圧の変更を垂直ブランキング期間で行
うことが望ましいため、ＤＣ更新回路における更新タイ
ミングをかかる垂直ブランキング期間、つまり垂直同期
パルスが生成されるタイミングに合わせる一方、前段の
ホールド回路における捕捉は任意のタイミングで行おう
というものである。

【００３１】これは特願平５−２８８２４７号において
ＤＣホールド回路における捕捉タイミングを垂直ブラン
キング期間に合わせて行う場合に比べ、伝送すべき制御
電圧数を増やすことが可能になることを意味している。
なぜなら、垂直ブランキング期間は１フィールドの映像
形成に当たる２６２．５Ｈ（Ｈは一走査線に対応）のう
ち２１Ｈ程度の期間（ＮＴＳＣ方式）に限られる一方、
かかる期間制限がなければ２６２．５Ｈの期間をフルに
活用することが可能となるためである。

【００３２】従ってこのＤＣ更新回路の新設により、特
願平５−２８８２４７号では数種類の制御電圧の伝送を
主眼としたのに対し、本実施例では数十〜百程度の制御
電圧の伝送が可能となる。

【００３３】以上が本実施例の概略である。

【００３４】ここで、図面によって本実施例の詳細を説
明する。

【００３５】図３は、マイクロコンピュータと本発明に
係る制御装置を組み込んだアナログＩＣを示す図であ
る。なお、図２の構成に対応する部分には同じ符号を与
えるものとする。図において、１６は与えるべきアナロ
グ回路によって刻々と時分割で変化する制御電圧を発生
するための第１Ｄ／Ａコンバータ、１７は前記制御電圧
の時分割タイミングと同期して変化し、その電圧が前記
制御電圧を与えるべきアナログ回路を指示する指定信号
を発生する第２Ｄ／Ａコンバータである。

【００３６】１８〜２０は制御電圧が印加され、指定信
号が、自己と組になるアナログ回路を指示するときに制
御電圧を捕捉して保持する第１〜第３ＤＣホールド回路
で、これら３つの回路の出力電圧はそれぞれ後段の第１
〜第３ＤＣ更新回路５０〜５２へ入力されている。これ
らのＤＣ更新回路の出力は一様に垂直ブランキング期間
で更新される（すなわち切り換わる）ものとし、こうし
て更新された電圧はそれぞれ第１〜第３アナログ回路９
〜１１へ与えられる。

【００３７】一方、２１は複数のコンパレータから構成
され、前記第２Ｄ／Ａコンバータ１７からの指定信号の
電圧レベルを認識して、前記複数のＤＣホールド回路の
うち、所望のＤＣホールド回路の捕捉動作を許可するホ
ールド制御回路、２４はテレビジョン信号の垂直同期パ
ルスを垂直出力ＩＣ２５とマイクロコンピュータ１へ印
加する偏向回路、２６は前記垂直出力ＩＣ２５からの垂
直偏向パルスが印加されるブラウン管２７の偏向コイル
である。また、３８は制御電圧が印加される制御電圧入
力端子、３９は指定信号が入力される指定入力端子であ
る。

【００３８】図４は本実施例における指定信号と制御電
圧の組合せを説明する波形図で、上欄に指定信号の電圧
レベル、下欄に制御電圧の電圧レベルを示している。図
において横軸は時間であり、時間の経過とともに、テレ
ビジョン受像機に対してテイント、カラーおよびコント
ラストの制御が行なわれている。すなわち、図４におい
ては、前記第１〜第３アナログ回路として、それぞれテ
イント、カラー、コントラストの各機能に対応する回路
を採ったものと考えればよい。

【００３９】ここでまず、テイントの制御について説明
する。

【００４０】第２Ｄ／Ａコンバータ１７から発生される
指定信号は、その電圧レベルが０．５Ｖから１．０Ｖの
間にあるとき、「テイントの制御」である旨の取り決め
がマイクロコンピュータ１とアナログＩＣ８の間にある
ものとする。そこでこの実施例では、第２Ｄ／Ａコンバ
ータ１７が設計余裕をみて指定信号に０．７５Ｖを出力
する。この間、第１Ｄ／Ａコンバータ１６からは２Ｖの
制御電圧が発生し、この制御電圧がアナログＩＣ８内の
第１〜第３ＤＣホールド回路１８〜２０に印加されてい
る。

【００４１】一方、ホールド制御回路２１は、０．７５
Ｖの指定信号により、制御電圧をテイント制御用のアナ
ログ回路に与えるべきことを認識し、第１〜第３ＤＣホ
ールド回路１８〜２０のうち、第１ＤＣホールド回路１
８のみを捕捉動作させる。その結果、第１ＤＣホールド
回路１８は２Ｖの制御電圧を捕捉して保持し、その電圧
を第１ＤＣ更新回路５０へ印加する。

【００４２】ここで、この次の垂直パルス期間が到来し
たとき、第１ＤＣ更新回路５０の出力は、それまで保持
していた電圧から２Ｖへと変化する。こうして、第１ア
ナログ回路９に与えられる制御電圧が変化する結果、テ
イントに対して所望の制御を行うことが可能となるので
ある。

【００４３】図５は、図３のホールド制御回路２１の詳
細を示す回路図で、第１〜第４コンパレータ２５〜２８
の基準電圧２９〜３２の値はそれぞれ、０．５Ｖ、１
Ｖ、１．５Ｖ、２．０Ｖに設定されている。

【００４４】ここで例えば、図４のテイント期間におい
て０．７５Ｖの指定信号が指定入力端子３９に印加され
た場合を考える。このとき、第１コンパレータ２５の出
力のみが「Ｈ」レベルとなり、他のコンパレータの出力
は「Ｌ」レベルとなる。この結果、出力端子３３が
「Ｈ」レベルとなり、その期間に限って図３の第１ＤＣ
ホールド回路１８のスイッチ３４が閉じる。すなわち、
第１、第２コンパレータ２５および２６、インバータ３
５およびアンドゲート３６は、ウインドコンパレータを
構成し、０．５Ｖと１．０Ｖの間の入力電圧を「Ｈ」レ
ベルとして検出する。

【００４５】つづいて、カラーの制御期間を説明する。

【００４６】この場合は、１．２５Ｖの指定信号が指定
入力端子３９に印加され、出力端子３３および３７が
「Ｌ」レベルとなる。次に、１．７５Ｖの指定信号が印
加されると、出力端子３７のみが「Ｈ」レベルとなり、
図３の第２ＤＣホールド回路１９が図４に示す３Ｖの制
御電圧を捕捉する。この後は上記のテイント制御同様、
次の垂直パルス期間が到来したとき、第２ＤＣ更新回路
５１の出力は３Ｖへと変化する。こうして、第２アナロ
グ回路１０に与えられる制御電圧が変化する結果、カラ
ーの制御が可能となる。

【００４７】以降、制御の様子はコントラストについて
も同様である。またここで注意すべきは、上記電圧区分
に属さない指定信号が到来した場合、ＤＣホールド回路
による捕捉は行われないため、伝送が必要とされないと
きには指定信号を例えば０Ｖとしておけばよい。

【００４８】なお本実施例では、第１〜第３ＤＣ更新回
路５０〜５２における更新タイミングとして垂直同期パ
ルスの期間を選択したが、この具体的な方法は以下の通
りである。

【００４９】すなわち、アナログＩＣ８の偏向回路２４
から発生された垂直同期パルスは、垂直出力ＩＣ２５に
印加され、垂直同期パルスとなってブラウン管２７の垂
直偏向コイル２６に印加される。そこでこの垂直同期パ
ルスをマイクロコンピュータ１に取り込み、これをトリ
ガーとして指定信号および制御電圧を発生させる。

【００５０】図６は図４の波形の詳細を示す波形図で、
図６上欄が指定信号を、下欄が制御電圧を示している。

【００５１】図において、時刻ｔ1 の垂直同期パルスの
下降により、マイクロコンピュータ１は垂直同期パルス
の到来を認識する。そして所定時間後の時刻ｔ2 にまず
制御電圧が発生し、その制御電圧が安定する時刻ｔ3 か
ら指定信号を伝送する。

【００５２】時刻ｔ4 に指定信号がテイント制御の電圧
範囲（０．５Ｖから１．０Ｖ）に入ると前記電圧（２
Ｖ）が捕捉され、捕捉動作は指定信号の電圧が前記の範
囲を超える時刻ｔ5 まで続く。この後、所定時間経過し
た時刻ｔ6 で制御電圧が次の制御のための電圧へ遷移し
始める。これらの時間をあらかじめ計算してマイクロコ
ンピュータ１にプログラムしておくことにより、安定し
た制御電圧の転送が可能となる。

【００５３】本実施例によれば、特願平５−２８８２４
７号に比べて伝送できる制御電圧の数を増やすことが可
能である。ここで、１フィールドの映像が形成される間
における制御電圧の伝送とＤＣホールド回路による捕
捉、およびＤＣ更新回路における電圧の更新の関係を図
７によって説明する。

【００５４】図は、テイント、カラー、コントラストの
３つの制御がこの順に伝送される様子を示している。す
なわち、点ａにおいてテイント、点ｂにおいてカラー、
点ｃにおいてコントラストがマイクロコンピュータ１か
ら伝送され、アナログＩＣ８の第１〜第３ＤＣホールド
回路１８〜２０へ捕捉される。ただし、これらの制御電
圧はまだ第１〜第３ＤＣ更新回路５０〜５２の入力段に
留まっており、アナログ回路には伝送されていない。

【００５５】一方、更新タイミングは点ｄ、点ｅの如く
各フィールドの先頭の垂直ブランキング期間ＢＬで発生
する。従って、前記の３つの制御電圧は次の更新タイミ
ング、すなわち、点ｅにおいて同時に更新され、第１〜
第３アナログ回路９〜１１へ伝送される。この図ではテ
イントの回路に与えられる制御電圧Ｖｔが２Ｖから３Ｖ
へ変化する様子を図の最下欄に示している。つまり、Ｖ
ｔは前回の更新タイミングである点ｄにおいて２Ｖとな
り、マイクロコンピュータ１から新たな制御電圧３Ｖが
第１ＤＣホールド回路１８へ与えられ、これが点ａで捕
捉される。この電圧は保持されたまま次の更新タイミン
グである点ｅが到来し、第１ＤＣ更新回路５０の出力が
２Ｖから３Ｖへ変化を起こし、所望の制御が実現され
る。

【００５６】このように、すべての制御電圧の変化を垂
直ブランキング期間で行うことにより、信号の変化に起
因するノイズが画面に及ぼす影響を最小限に抑えること
が可能となるのである。

【００５７】通常、各回の伝送、すなわちマイクロコン
ピュータ１が発生した制御電圧を点ａ等においてＤＣホ
ールド回路に捕捉するために必要な期間は１Ｈ〜数Ｈで
よい。従って、特願平５−２８８２４７号のように、垂
直ブランキング期間２１Ｈの間に制御電圧の伝送を行う
場合、数種類の伝送が可能となる。一方本発明によれ
ば、捕捉自身は１フィールドの任意のタイミングで行わ
れるため、伝送可能な制御電圧の数が十倍程度に増える
ことになる。

【００５８】なお、本実施例では制御すべきアナログ回
路を３個として説明してきたが、これは当然任意の数で
よく、数がある程度多い程、本発明の効用は大きい。

【００５９】

【発明の効果】以上詳細に述べたように本発明の制御装
置によれば、多数の制御電圧を非常に少ない信号線を介
して伝送することが可能となる。この結果、従来デジタ
ル信号でしか実現できなかった２本の信号線による制御
電圧の伝送がアナログ信号においても可能となる。さら
に、本発明ではＤＣ更新回路を設けたため、多数の制御
電圧の伝送を可能とし、かつ、それらの制御電圧をアナ
ログ回路に与えるべきタイミングを調整することができ
るため、制御電圧の変更に伴うノイズがテレビジョン画
面に与える影響を最小限にとどめることが可能となる。

【００６０】また本発明の制御装置によれば、この装置
がテレビジョン信号処理用のアナログＩＣに内蔵されて
いるため、テレビジョン受像機に対する多数の制御を少
ない信号線で実現することができる。

【００６１】これらの結果、より多くの制御電圧が少な
い信号線で伝送できることとなり、アナログＩＣの製品
単価、部品の大型化等を抑制しつつ、テレビジョン受像
機の多機能化に対応し、さらに出荷工程における検査の
便宜をも図ることが可能となる。

【図面の簡単な説明】

【図１】従来最も一般的なマイクロコンピュータとアナ
ログＩＣの接続を示す回路構成図である。

【図２】デジタル信号を時分割して、クロック信号線と
データ信号線を使って信号を伝送する従来の方法を示す
図である。

【図３】マイクロコンピュータ１と本発明に係る制御装
置を組み込んだアナログＩＣを示す図である。

【図４】本実施例における指定信号と制御電圧の組合せ
を説明する波形図である。

【図５】図３のホールド制御回路２１の詳細を示す回路
図である。

【図６】図４の波形の詳細を示す波形図である。

【図７】１フィールドの映像が形成される間における制
御電圧の伝送とＤＣホールド回路による捕捉、およびＤ
Ｃ更新回路における電圧の更新の関係を示す図である。

【符号の説明】

１ マイクロコンピュータ ８ アナログＩＣ １６ 第１Ｄ／Ａコンバータ １７ 第２Ｄ／Ａコンバータ １８ 第１ＤＣホールド回路 １９ 第２ＤＣホールド回路 ２０ 第３ＤＣホールド回路 ２１ ホールド制御回路 ３８ 制御電圧入力端子 ３９ 指定入力端子 ５０ 第１ＤＣ更新回路 ５１ 第２ＤＣ更新回路 ５２ 第３ＤＣ更新回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11C 27/00 - 27/02 H03M 1/66 H04N 5/38 - 5/63 ＷＰＩ（ＤＩＡＬＯＧ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 外部から時分割で与えられる制御電圧を
   装置内部において複数の制御電圧に分離し、これら複数
   の制御電圧をそれぞれ対応する複数のアナログ回路に個
   別に供給する制御装置であって、 制御電圧が時分割で入力される制御電圧入力手段と、 前記制御電圧の時分割タイミングと同期して到来し、そ
   の電圧レベルが前記制御電圧の供給対象となるアナログ
   回路を指定する信号の入力される指定入力手段と、 アナログ回路と一対一に設けられ、自己と対をなすアナ
   ログ回路が前記制御電圧の供給対象となるときに前記制
   御電圧を捕捉して保持するＤＣホールド回路と、 それぞれがＤＣホールド回路から出力される電圧を入力
   し、その電圧を所定の更新タイミング毎に更新して出力
   する複数のＤＣ更新回路と、 を有し、 前記ＤＣ更新回路から出力される制御電圧がそれぞれ対
   応するアナログ回路へ個別に供給されることを特徴とす
   るアナログ回路の制御装置。
2. 【請求項２】 請求項１に記載のアナログ回路の制御装
   置であって、 該装置はテレビジョン信号処理用のアナログＩＣに内蔵
   され、 前記所定の更新タイミングはテレビジョン信号の垂直ブ
   ランキング期間に含まれること、 を特徴とするアナログ回路の制御装置。