KR960014235B1 - 디지탈 콘버젼스 보정 장치 - Google Patents

Abstract

내용없음.

Description

디지탈 콘버젼스 보정 장치

제1도는 화면의 조정점 위치를 보인 예시도.

제2도는 조정시 수직 방향 보간의 예시도.

제3도는 종래 디지탈 콘버젼스 보정 장치의 블럭도.

제4도는 종래 조정중 화면 상태를 보인 예시도.

제5도는 본 발명 디지탈 콘버젼스 보정 장치의 블럭도.

제6도는 본 발명의 조정중 화면 상태를 보인 예시도.

제7도는 제5도에 있어서, 시분할에 따른 타이밍도.

제8도는 본 발명의 콘버젼스 보정시 신호 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1 : 입력 신호 발생부 2 : 마이크로 컴퓨터

3 : 메모리 4 : 콘버젼스 보정 제어부

5 : 동기 발생부 6 : 위상 검출부

7 : 전압 제어 발진부 8 : 패턴 생성부

9 : 가산기 10 :디지탈/아날로그 변환부

11 : 요크 코일 12 : 어드레스 발생부

13 : 데이타 경로 제어부

본 발명은 디지탈 콘버젼스 보정에 관한 것으로 특히, 조정 중인 화면의 잡음 제거 및 조정 속도 증대, 자동화의 간편화 등에 목적이 있으며 주문형 반도체로 구성하기 적합한 디지탈 콘버젼스 보정 장치에 관한 것이다.

근래 선호도로 증가하고 있는 큰 화면의 티브이는 화면의 밝기, 큰 시각(vie wing angle), 정교한 화질 및 적은 형태의 변형(예를 들어, geometrical distortion) 등을 요구하게 되는데, 화면의 변형을 해결하기 위해 콘버젼스 보정에서 해결해야 할 과제는 적녹청의 각 전자총의 화면에 대한 기하학적 위치가 다름에 의해 발생하는 화면의 기하학적 변형이다.

이러한 기하학적 변형을 보정하는 방법으로는 아날로그적인 방법과 디지탈적인 방법이 있는데, 아날로그적인 방법은 경험에 의한 수동 조작의 매개 변수가 많아 양산시 조정 시간이 길어짐을 물론 단가가 상승하고 적정선까지의 조절이 어려워 화면 전체에 걸친 균일한 조정이 불가능하다.

따라서, 대형 화면에서는 디지탈 콘버젼스 보정과 같은 새로운 보정 방법이 필요하게 되는데, 디지탈적인 방법은 재료비 절감의 필요에 의해 아날로그/디지탈 회로의 적절한 혼용이 가능할 뿐 아니라 ASIC 칩 사용으로 부품 수를 줄일 수 있다.

즉, 디지탈 콘버젼스 보정 방법은 제1도에 도시된 바와 같이, 조정 모드를 설정하면 화면에 수직과 수평의 실선(그리드 패턴)이 표시되어 전체 화면을 작은 블럭으로 분할하며 수평과 수직의 실선이 만나는 위치인 각 블럭의 모서리가 조정점이 된다.

이때, 전체 화면을 분할한 작은 블럭마다 독립적으로 콘버젼스 보정을 수행하는데 각 블럭의 모서리를 기본 보정점으로 하여 인접한 두 보정점 사이에서 선형 보간(linear interpolation)을 수행함으로써 보정을 하게 된다.

여기서, 각 색 성분마다 상기의 동작을 반복하여 독립적으로 보정을 하게 된다.

한편, 선형 보간을 수직 방향을 예로 들면 제2도에서 두 조정점(X,Y_o)(X,Y_n)에서 Y_n은 Y_n′로 Y_o는 Y_o′로 보정을 하여야 할 경우 아래와 같은 수직에 의해 보정을 수행하게 된다.

a=Y_o′-Y_o

b=Y_n′-Y_n

Y_i=a+i(b-a)/n, i=0, 1, 2, …, n

제3도는 종래 디지탈 콘버젼스 보정 장치의 블럭도로서 이에 도시된 바와 같이, 콘버젼스 보정 실정에 따라 보정 입력 신호를 발생시키는 입력신호 발생부(1)와, 이 입력 신호 발생부(1)에서 발생한 각 조정점에서의 보정 입력 신호에 따라 각 보정 위치에 대응하는 어드레스 및 그 보정 위치에서의 콘버젼스 보정 데이타를 발생시키는 마이크로 컴퓨터(2)와, 외부 영상 신호중의 수평 동기 신호를 검출하여 내부 기준 클럭(VCLK) 및 내부 수평 동기 신호(IHS)를 발생시키는 위상 검출부(6)와, 이 위상 검출부(6)의 수평 동기 신호에 따른 전압에 제어되어 상기 위상 검출부(6)의 내부 기준 클럭(VCL K) 및 수평 동기 신호(HS)를 동기시키기 위한 기준 주파수를 발진시키는 전압 제어 발진부(7)와, 상기 위상 검출부(6)의 내부 수평 동기 신호(IHS)와 외부 영상 신호 중의 수직 동기 신호(VS)를 입력받아 제어 신호를 출력하는 동기 발생부(5)와, 이 동기 발생부(5)의 동기 신호(DVS)(DHS)를 입력받아 콘버젼스 조정용 그리드 패턴(G-PA)을 발생시키는 패턴 생성부(8)와, 이 패턴 생성부(8)의 그리드 패턴과 외부의 영상 신호를 합성하여 조정용 영상 신호를 출력하는 가산기(9)와, 상기 마이크로 컴퓨터에서 발생한 콘버젼스 보정용 데이타를 저장하는 메모리(3)와, 상기 동기 발생부(5)의 수직 리세트 신호(VRST)를 기준으로 어드레스(MA)를 증가시킴에 의해 상기 메모리(3)에 저장된 테이타를 읽어 조정점의 수평 수직 방향에 대한 콘버젼스 보정 데이타를 동시에 출력하는 콘버젼스 보정 제어부(4)와, 이 콘버젼스 보정 제어부(4)의 디지탈 출력을 아날로그 변환하여 요크 코일(11)의 전류 흐름을 제어하는 디지탈/아날로그 변환부(11)로 구성된다.

이와 같은 종래 장치의 동작 과정을 설명하면 다음과 같다.

리모콘 또는 키 패널 등에 의해 콘버젼스 보정을 위한 키를 선택하며 이 키 선택에 따른 신호를 입력받아 입력 신호 발생부(1)는 각 조정점에서의 보정용 입력 신호를 발생시키고 마이크로 컴퓨터(2)는 상기 입력 신호 발생부(1)의 출력신호를 입력받아 각 보정 위치에 대응하는 어드레스(MA) 및 그 보정 위치에서의 콘버젼스 보정 데이타(MD)를 발생시킴에 의해 램(RAM)인 메모리(3)에 콘버젼스 보정 데이타(MD)를 저장하게 된다.

여기서, 마이크로 컴퓨터(2)는 칩 선택 신호(RAMsel)를 고전위로 하여 어드레스(MA)에 대응하는 메모리(3)의 저장 데이타(MD)가 콘버젼스 보정 제어부(4)에 출력하는 것을 방지하게 된다.

그리고, 위상 검출부(6)는 외부 영상 신호중 수평 동기 신호(HS)를 검출하여 그에 따른 전압을 전압 제어 발진기(7)에 출력함에 의해 그 전압 제어 발진기(7)가 상기 위상 검출부(6)의 내부 기준 클럭(VCLK) 및 수평 동기 신호(HS)를 동기시키기 위한 기준 주파수를 발진시키고 상기 전압 제어 발진기(7)의 출력에 의해 상기 위상 검출부(6)는 위상이 조정된 내부 기준 클럭(VCLK) 및 내부 수평 동기 신호(IHS)를 발생시키게 된다.

이때, 위상 검출부(6)의 출력인 내부 기준 클럭(VCLK) 및 수평 동기 신호(IHS)를 입력받은 동기 발생부(5)는 외부 영상 신호중 수직 동기 신호(VS)를 입력받아 패턴 생성부(8)에 동기 신호(DVS)(DHS)를 발생시킴과 아울러 콘버젼스 보정 제어부(4)에 수직 리세트 신호(VRST)를 발생시키게 된다.

이에 따라, 패턴 생성부(8)는 동기 발생부(5)의 출력(DVS)(DHS)을 입력받아 그리드 패턴 신호(G-PA)를 영상 신호에 동기시켜 발생시키고 가산기(9)는 상기 패턴 생성부(8)의 출력(G-PA)과 외부 영상 싱호(Vi)를 합성하여 조정용 영상 신호(Vout)를 영상 신호 증폭기에 출력하게 된다.

또한, 위상 검출부(6)가 외부 영상 신호중 수평 동기 신호(HS)로부터 전압 제어 발진기(7)를 제어하여 내부 기준 클럭(VCLK) 및 수평 동기 신호(IHS)를 발생시킬 때 동기 발생부(5)에서 발생된 수직 리세트 신호(VRST)를 입력받은 콘버젼스 보정 제어부(4)는 상기 동기 발생부(5)의 수직 동기에 따른 매 수직 리세트 신호(VRST)마다를 기준으로 어드레스(MA)를 “0”부터 증가시킴으써 마이크로 컴퓨터(2)에서 발생되어 메모리(3)에 저장된 각 조정점의 보정 데이타(MD)를 읽기 위해 각 조정점에 대응하는 어드레스(MA)를 발생시키고 대응하는 조정점의 표시 시간에 동기하여 콘버젼스 보정 데이타(MD)를 읽어 각 조정점의 적 녹 청 신호의 수평 및 수직 방향에 대한 콘버젼스 보정 데이타(CDrh, DCgh, CDbh, CDrv, CDgv, CDbv )를 동시에 발생시키게 된다.

이에 따라, 콘버젼스 보정 제어부(4)에서 동시에 발생된 콘버젼스 보정 데이터(CDrh, DCgh, CDbh, CDrv, CDgv, CDbv )를 입력받은 디지탈/아날로그 변환부(10)는 아날로그 양으로 변환하여 콘버젼스 조정용 요크 코일(11)에 출력함에 따라 보정 전류를 제어하게 된다.

그러나, 이러한 종래 장치는 마이크로 컴퓨터(2)에서 메모리(3)에 데이타를 리드/라이트하려면 칩 선택 신호(RAMsel)를 고전위로 하여 어드레스(MA)와 데이타(MD)의 입출력을 방지하여야 함으로 콘버젼스 보정용 데이타 조정시 콘버젼스 보정 제어부(4)가 상기 메모리(2)에 저장된 데이타(MD)를 읽을 수 없게 됨으로 디지탈/아날로그 변환부(10)에 입력되는 보정 데이타가 잘못되어 화면의 콘버젼스가 맞지 않게 된다. 따라서, 화면에 제4도와 같이 잡음이 발생하여 수동 및 자동 콘버젼스 조정에 어려움이 발생하는 단점이 있었다.

또한, 마이크로 컴퓨터(2) 프로그램시 화면의 영역을 검토하여 조정 영역에 패턴을 표시하는 시점에서는 상기 마이크로 컴퓨터(2)에서 리드/라이트 동작을 하지 않도록 하여야 함으로 상기 마이크로 컴퓨터(2)에서 이용하는 핀의 수가 증가함은 물론 소프트웨어의 크기가 증가하고 동작 속도가 저하되는 단점이 있었다.

본 발명은 이러한 종래의 문제점을 해결하기 위하여 각 조정점에 대응하는 어드레스와 제어신호를 시분할 방식으로 발생시킴과 아울러 데이타의 전송경로를 제어함으로써 조정 모드에서도 콘버젼스 보정 데이타를 억세스하여 원활한 콘버젼스 보정을 수행하는 디지탈 콘버젼스 보정 장치를 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

본 발명은 상기의 목적을 달성하기 위하여 콘버젼스 보정 설정에 따라 보정 입력 신호를 발생시키는 입력신호 발생 수단과, 이 입력 신호 발생 수단에서 발생한 각 조정점에서의 보정 입력 신호에 따라 각 보정 위치에 대응하는 어드레스 및 그 보정 위치에서의 콘버젼스 보정 데이타를 발생시키는 마이크로 컴퓨터와, 외부 영상신호중의 수평 동기 신호를 검출하여 내부 기준 클럭(VCLK) 및 내부 수평 동기 신호(IHS)를 발생시키는 위상 검출 수단과, 이 위상 검출 수단의 수평 동기 신호에 따른 전압에 제어되어 상기 위상 검출 수단의 내부 기준 클럭(VCLK) 및 수평 동기 신호(HS)를 동기시키기 위한 기준 주파수를 발진시키는 전압 제어 발진 수단과 상기 위상 검출 수단의 내부 수평 동기 신호(IHS)와 외부 영상 신호 중의 수직 동기 신호(VS)를 입력받아 제어 신호를 출력하는 동기 발생 수단과, 이 동기 발생 수단의 동기 신호를 입력받아 콘버젼스 조정용 그리드 패턴을 영상 신호에 동기시켜 발생시키는 패턴 생성 수단과, 상기 마이크로 컴퓨터에서 발생한 콘버젼스 보정용 데이타를 저장하는 램과, 이 램에 저장된 데이타의 각 조정점에 대응하는 어드레스 및 제어 신호를 시분할 방식으로 상기 마이크로 컴퓨터와 동기 발생 수단의 출력에 동기되어 발생시키는 어드레스 발생 수단과, 상기 어드레스 발생 수단의 시분할 제어 신호(uSEL)에 따라 상기 마이크로 프로세서와 램의 데이타 전송 방향을 제어하는 데이타 경로 제어 수단과, 이 데이타 경로 제어 수단을 통한 상기 램에 저장된 콘버젼스 보정 데이타와 상기 동기 발생 수단의 동기 신호를 입력받아 대응하는 조정점의 표시 시간에 동기되어 각 조정점의 적녹청 색신호의 수평 및 수직 방향에 대한 콘버젼스 보정 데이타를 동시에 발생시키는 콘버젼스 보정 제어 수단과, 이 콘버젼스 보정 제어 수단의 디지탈 출력을 아날로그 변환하여 요크 코일의 전류 흐름을 제어하는 디지탈/아날로그 변환 수단으로 구성한다.

제5도는 본 발명 디지탈 콘버젼스 보정 장치의 실시예로서 이에 도시한 바와 같이, 콘버젼스 보정 설정에 따라 보정 입력 신호를 발생시키는 입력 신호 발생부(1)와, 이 입력 신호 발생부(1)에서 발생한 각 조정점에서의 보정 입력 신호에 따라 각 보정 위치에 대응하는 어드레스 및 보정 위치에서의 콘버젼스 보정 데이타를 발생시키는 마이크로 컴퓨터(2)와, 외부 영상 신호중의 수평 동기 신호(HS)를 검출하여 내부 기준 클럭(VCLK) 및 내부 수평 동기 신호(IHS)를 발생시키는 위상 검출부(6)와, 이 위상 검출부(6)의 수평 동기 신호(HS)에 따른 전압에 제어되어 상기 위상 검출부(6)의 내부 기준 클럭(VCLK) 및 수평 동기 신호(HS)를 동기시키기 위한 기준 주파수를 발진시키는 전압 제어 발진부(7)와, 상기 위상 검출부(6)의 내부 수평 동기 신호(IHS) 및 내부 기준 클럭(VCLK)과 외부 영상 신호 중의 수직 동기 신호(VS)를 입력받아 제어 신호인 동기 신호(DHS)(DVS) 및 수직 리세트 신호(VRST)를 출력하는 동기 발생부(5)와, 이 동기 발생부(5)의 동기 신호(DHS)(DVS)를 입력받아 콘버젼스 조정용 그리드 패턴(G-PA)을 영상 신호에 동기시켜 발생시키는 패턴 생성부(8)와, 상기 마이크로 컴퓨터(2)에서 발생한 콘버젼스 보정용 데이타(uD)를 저장하는 메모리(3)와, 이 메모리(3)에 저장된 데이타(MD)의 각 조정점에 대응하는 어드레스(MA) 및 제어 신호(uSEL)를 시분할 방식으로 상기 마이크로 컴퓨터(2)의 출력(uRD)(uWT )와 동기 발생부(5)의 출력(VRST)에 동기되어 발생시키는 어드레스 발생부(12)와, 상기 어드레스 발생부(12)의 시분할 제어 신호(uSEL)에 따라 상기 마이크로 프로세서(2)와 메모리(3)의 데이타 전송 방향을 제어하는 데이타 경로 제어부(13)와, 이 데이타 경로 제어부(13)을 통한 상기 메모리(3)에 저장된 콘버젼스 보정 데이타(MD)와 상기 동기 발생부(5)의 동기 신호(RD)를 입력받아 대응하는 조정점의 표시 시간에 동기되어 각 조정점의 적녹청 색신호의 수평 및 수직 방향에 대한 콘버젼스 보정 데이타(CDrh, DCgh, CDbh, CDrv, CDgv, CDbv)를 동시에 발생시키는 콘버젼스 보정 제어부(4)와, 이 콘버젼스 보정 제어부(4)의 디지탈 출력을 아날로그 변환하여 요크 코일(11)의 전류 흐름을 제어하는 디지탈/아날로그 변환부(11)로 구성한다.

상기 콘버젼스 보정 제어부(4), 동기 발생부(5), 위상 검출부(6), 패턴 생성부(8), 어드레스 발생부(12) 및 데이타 경로 제어부(13)은 하나의 칩내에 구현하게 된다.

이와 같이 구성한 본 발명의 동작 및 작용 효과를 제6도 내지 제8도를 참조하여 상세히 설명하면 다음과 같다.

라스터 스캔 방식으로 표시된 화면을 수직 및 수평 방향으로 분할한 후 그리드 패턴의 각 교점을 보정 위치(조정점)로 하여 디지탈 콘버젼스 보정을 수행하려 할 때 리모콘 또는 키 패널 등으로 콘버젼스 보정을 위한 키를 선택하면 이 키 선택을 감지한 입력 신호 발생부(1)는 각 조정점에서의 보정용 입력 신호를 발생시키고 마이크로 컴퓨터(2)는 상기 입력 신호 발생부(1)의 출력신호를 입력받아 각 보정위치에 대응하는 어드레스(uA) 및 그 보정 위치에서의 콘버젼스 보정 데이타(uD)를 발생시키게 된다.

이때, 마이크로 컴퓨터(2)의 제어 신호(uRD)(uWT)와 어드레스(uA)를 입력받는 어드레스 발생부(12)는 램(RAM)인 메모리(3)의 어드레스(MA) 및 시분할 제어 신호(uSEL)를 시분할하여 발생시킴으로써 데이타 경로 제어부(13)가 상기 마이크로 컴퓨터(2)에서 발생된 콘버젼스 보정 데이타(uD)를 입력받아 시분할 방식으로 보정 데이타(MD)를 전송함에 따라 상기 메모리(3)에 보정 데이타(MD)가 저장되어진다.

그리고, 위상 검출부(6)는 외부 영상 신호중 수평 도기 신호(HS)로부터 전압 제어 발진기(7)를 제어함에 의해 위상이 조정된 내부의 기준 클럭(VCLK) 및 내부 수평 동기 신호(IHS)를 발생시키고 상기 위상 검출부(6)의 출력인 내부 기준 클럭(VCLK) 및 수평 동기 신호(IHS)를 입력받은 동기 발생부(5)는 외부 영상 신호중 수직 동기 신호(VS)를 입력받아 패턴 생성부(8)에 동기 신호(DVS)(DHS)를 발생시킴과 아울러 동기 신호(RD)를 어드레스 발생부(12) 및 콘버젼스 보정 제어부(4)에 발생시키고 동시에 수직 리세트 신호(VRST)를 상기 어드레스 발생부(12)에 출력하게 된다.

이에 따라, 패턴 생성부(8)는 동기 발생부(5)의 출력(DVS)(DHS)를 입력받아 그리드 패턴 신호(G-PA)를 영상 신호에 동기시켜 발생시키면 가산기(9)는 상기 패턴 생성부(8)의 출력(G-PA)과 외부 영상 신호(Vi)를 합성하여 조정용 영상 신호(Vout)를 영상 신호 증폭기에 출력하게 된다.

또한, 위상 검출부(6)에서 외부 영상 신호중 수평 동기 신호(HS)로부터 전압 제어 발진기(7)를 제어하여 내부 기준 클럭(VCLK) 및 수평 동기 신호(IHS)를 발생시킬 때 동기 발생부(5)에서 발생한 수직 리세트 신호(VRST)를 입력받은 어드레스 발생부(12)는 상기 동기 발생부(5)의 수직 동기에 따른 매 수직 리세트 신호(VRST)마다를 기준으로 어드레스(MA)를 “0”부터 증가시킴으로써 마이크로 컴퓨터(2)에서 발생한 각 조정점의 보정 데이타(MD)를 저장한 메모리(3)에서 보정 데이타(MD)를 읽기 위한 각 조정점에 대응하는 어드레스(MA)를 발생시키게 된다.

이때, 어드레스 발생부(12)에서 고전위인 시분할 제어 신호(uSEL)를 입력받은 데이타 경로 제어부(13)는 메모리(3)의 보정 데이타(MD)의 전송 경로를 콘버젼스 보정 제어부(4)로 제어하면 상기 데이타 경로 제어부(13)를 통한 데이타(DI)를 전송받은 상기 콘버젼스 보정 제어부(4)는 동기 발생부(5)의 동기 신호(RD)에 조정점의 표시 시간을 동기시켜 동기 발생부(5)의 동기 신호(RD)에 조정점의 표시 시간을 동기시켜 각 조정점의 적 녹 청 신호의 수평 및 수직 방향에 대한 콘버젼스 보정 데이타(CDrh, DCgh, CDbh, CDrv, CDgv, CDbv)를 동시에 발생시키게 된다.

이에 따라, 콘버젼스 보정 제어부(4)에서 발생한 콘버젼스 보정 데이타(CDrh, DCgh, CDbh, CDrv, CDgv, CDbv)를 입력받은 디지탈/아날로그 변환부(10)는 아날로그 양으로 변환하여 콘버젼스 조정용 요크 코일(11)에 출력함에 의해 보정 전류를 제어함으로써 조정 모드시 화면의 상태는 제6도에 도시한 바와 같다.

상기와 같은 동작에 따른 각 부의 출력 타이밍은 제7도에 도시한 바와 같으며 Tu는 마이크로 컴퓨터(2)가 사용하는 싸이클이고 Tc는 콘버젼스 보정 제어부(4), 동기 발생부(5), 의상 검출부(6), 패턴 생성부(8), 어드레스 발생부(12) 및 데이타 경로 제어부(13) 등이 사용하는 싸이클로서 이러한 타이밍에 의한 상기 동작을 제8도에서 설명하면 다음과 같다.

먼저, 어드레스 발생부(12)의 시분할 제어 신호(uSEL)가 저전위이고 대기 신호(Wait)가 고전위일 때 마이크로 컴퓨터(2)의 리드 제어 신호(uRD) 또는 라이트 제어 신호(uWT)가 저전위인지 판별하여 어느 한 신호가 저전위이면 상기 대기 신호(Wait)를 저전위로 한 후 다시 리드 제어 신호(uRD) 또는 라이트 제어 신호(uWT)가 저전위인지 판별하게 된다.

이때, 리드 제어 신호(uRD) 또는 라이트 제어 신호(uWT) 중 어느 한 신호가 저전위이면 현재 타이밍이 마이크로 컴퓨터(2)의 억세스 타이밍(Tu)일 때 시분할 제어 신호(uSEL)를 저전위로 한 후 리드 제어 신호(uRD)가 저전위인지 판별하게 된다.

이에 따라, 리드 제어 신호(uRD)가 고전위이면 메모리(3)에 마이크로 컴퓨터(2)에서 발생된 보정 데이타(uD)를 저장하고 저전위이면 상기 메모리(3)에 저장된 보정 데이타를 읽어 콘버젼스 보정 제어부(4)에 출력함으로써 요크 코일(11)의 보정 전류를 조정하게 된다.

상기에서 상세히 설명한 바와 같이 본 발명은 시분할 방식에 의해 메모리의 리드/라이트를 제어함에 따라 대형 고화질의 라스터 스캔 방식의 표시 장치에서 콘버젼스 보정을 자동으로 수행하여 화면의 잡음을 제거할 수 있다.

따라서, 본 발명을 적용하면 콘버젼스 보정이 간편함과 아울러 조정 과정이 신속하여 양산 원가를 절감시킬 수 있고 리드/라이트를 시분할함에 의해 소프트웨어의 부담을 경감시킴과 아울러 마이크로 컴퓨터의 핀수를 감소시켜 크기를 감소시킴으로써 주문형 칩으로 제작할 수 있는 효과가 있다.

Claims (2)

1. 라스터 스캔 방식의 표시 화면에서 화면을 수직 및 수평 방향으로 분할하는 그리드 패턴의 각 교점을 보정 위치(조정점)로 하는 디지탈 콘버젼스 장치에 있어서, 콘버젼스 보정 설정에 따라 보정 입력 신호를 발생시키는 입력신호 발생 수단과, 이 입력 신호 발생 수단에서 발생한 각 조정점에서의 보정 입력 신호에 따라 각 보정 위치에 대응하는 어드레스 및 그 보정 위치에서의 콘버젼스 보정 데이타를 발생시키는 마이크로 컴퓨터와, 외부 영상 신호중의 수평 동기 신호를 검출하여 내부 기준 클럭(VCLK) 및 내부 수평 동기 신호(IHS)를 발생시키는 위상 검출 수단과, 이 위상 검출 수단의 수평 동기 신호에 따른 전압에 제어되어 상기 위상 검출 수단의 내부 기준 클럭(VCLK) 및 수평 동기 신호(HS)를 동기시키기 위한 기준 주파수를 발진시키는 전압 제어 발진 수단과, 상기 위상 검출 수단의 내부 수평 동기 신호(IHS)와 외부 영상 신호 중의 수직 동기 신호(VS)를 입력받아 제어 신호(DHS)(DVS)(RD)(VRST)를 출력하는 동기 발생 수단과, 이 동기 발생 수단의 동기 신호(DHS)(DVS)를 입력받아 콘버젼스 조정용 그리드 패턴(G-PA)을 영상 신호에 동기시켜 발생시키는 패턴 생성 수단과, 상기 마이크로 컴퓨터에 발생한 콘버젼스 보정용 데이타를 저장하는 메모리 수단과, 상기 마이크로 컴퓨터의 제어 신호(uRD)(uWT)와 동기 발생 수단의 출력(VRST)에 동기되어 상기 메모리 수단에 저장된 데이타의 각 조정점에 대응하는 어드레스(MA) 및 제어 신호(uSEL)를 시분할 방식으로 발생시키는 어드레스 발생 수단과, 상기 어드레스 발생 수단의 시분할 제어 신호(uSEL)에 따라 상기 마이크로 프로세서와 메모리 수단의 데이타 전송 방향을 제어하는 데이타 경로 제어 수단과, 이 데이타 경로 제어 수단을 통한 상기 메모리 수단에 저장된 콘버젼스 보정 데이타의 상기 동기 발생 수단의 동기 신호(RD)를 입력받아 대응하는 조정점의 표시 시간에 동기되어 각 조정점의 적녹청 색신호의 수평 및 수직 방향에 대한 콘버젼스 보정 데이타를 동시에 발생시키는 콘버젼스 보정 제어 수단과, 이 콘버젼스 보정 제어 수단의 디지탈 출력을 아날로 그 변환하여 요크 코일의 전류 흐름을 제어하는 디지탈/아날로그 변환 수단으로 구성한 것을 특징으로 하는 디지탈 콘버젼스 보정 장치.
2. 제1항에 있어서, 데이타 경로 제어 수단은 마이크로 컴퓨터의 라이트 제어 신호(uWT)가 인에이블되면 어드레스 발생 수단의 시분할 제어 신호(uSEL)에 제어되어 상기 마이크로 컴퓨터의 출력인 콘버젼스 보정 데이타(uD)를 메모리 수단에 전송하고 상기 마이크로 컴퓨터의 리드 제어 신호(uRD)가 인에이블이면 상기 어드레스 발생 수단의 시분할 제어 신호(uSEL)에 제어되어 상기 메모리 수단의 저장 데이타(MD)를 콘버젼스 보정 제어 수단에 전송하는 것을 특징으로 하는 디지탈 콘버젼스 보정 장치.