JPH05145865A - 子画面回路 - Google Patents
子画面回路Info
- Publication number
- JPH05145865A JPH05145865A JP33007791A JP33007791A JPH05145865A JP H05145865 A JPH05145865 A JP H05145865A JP 33007791 A JP33007791 A JP 33007791A JP 33007791 A JP33007791 A JP 33007791A JP H05145865 A JPH05145865 A JP H05145865A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- screen
- screen display
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 テレビジョン（ＴＶ）受像機等に内蔵され、
ＰＯＰ(Pictuer Out Pictuerｅ) を実現する子画面回路
に関する。特に、構成が簡単であり、温度や電圧変化に
対しても安定に動作し、なおかつ、調整作業の不要な子
画面回路を提供することを目的としている。 【構成】 論理回路14は、アスペクトコンバータ2aの親
画面表示エリア信号の発生期間は、子画面表示回路7aか
らのFS信号（高速スイッチ制御信号）を高速スイッチ12
に出力せず、高速スイッチ12はアスペクトコンバータ2a
からの親画面用映像信号を出力する。親画面表示エリア
信号の発生期間終了後は、論理回路14はFS信号を高速ス
イッチ12に出力し、高速スイッチ12は子画面表示回路7a
からの子画面用映像信号を出力する。予め、親画面表示
エリア信号終了前にFS信号が発生するよう設定しておけ
ば、温度や電圧変化に対して安定にPOP 動作を行える。
ＰＯＰ(Pictuer Out Pictuerｅ) を実現する子画面回路
に関する。特に、構成が簡単であり、温度や電圧変化に
対しても安定に動作し、なおかつ、調整作業の不要な子
画面回路を提供することを目的としている。 【構成】 論理回路14は、アスペクトコンバータ2aの親
画面表示エリア信号の発生期間は、子画面表示回路7aか
らのFS信号（高速スイッチ制御信号）を高速スイッチ12
に出力せず、高速スイッチ12はアスペクトコンバータ2a
からの親画面用映像信号を出力する。親画面表示エリア
信号の発生期間終了後は、論理回路14はFS信号を高速ス
イッチ12に出力し、高速スイッチ12は子画面表示回路7a
からの子画面用映像信号を出力する。予め、親画面表示
エリア信号終了前にFS信号が発生するよう設定しておけ
ば、温度や電圧変化に対して安定にPOP 動作を行える。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン（ＴＶ）
受像機等に内蔵され、ＰＯＰ（Ｐｉｃｔｕｒｅ Ｏｕｔ
Ｐｉｃｔｕｒｅ）を実現する子画面回路に関する。そ
して、この発明は特に、構成が簡単であり、温度や電圧
変化に対しても安定に動作し、なおかつ、調整作業の不
要な子画面回路を提供することを目的としている。
受像機等に内蔵され、ＰＯＰ（Ｐｉｃｔｕｒｅ Ｏｕｔ
Ｐｉｃｔｕｒｅ）を実現する子画面回路に関する。そ
して、この発明は特に、構成が簡単であり、温度や電圧
変化に対しても安定に動作し、なおかつ、調整作業の不
要な子画面回路を提供することを目的としている。
【０００２】
【従来の技術】１６：９のワイドアスペクト比のＣＲＴ
を有する表示装置で、アスペクト比４：３の画面（これ
を親画面とする）を表示すると、ＣＲＴ上に映像の表示
されない空き部分が生じる。この空き部分に、図４に示
すような子画面を挿入表示して、マルチメディア化を図
ることが近年行われている。前記子画面が、親画面の外
側に表示されるという意味で、その子画面をＰＯＰと呼
んでいる。アスペクト比１６：９の画面上では、親画
面、子画面とも、アスペクト比４：３となる。
を有する表示装置で、アスペクト比４：３の画面（これ
を親画面とする）を表示すると、ＣＲＴ上に映像の表示
されない空き部分が生じる。この空き部分に、図４に示
すような子画面を挿入表示して、マルチメディア化を図
ることが近年行われている。前記子画面が、親画面の外
側に表示されるという意味で、その子画面をＰＯＰと呼
んでいる。アスペクト比１６：９の画面上では、親画
面、子画面とも、アスペクト比４：３となる。
【０００３】ＰＯＰは、親画面を損ねることなく表示さ
れなければならない。図６に、従来の子画面回路（ＰＯ
Ｐ型の回路）を含む、ＴＶ受像機の出力回路を示す。図
６において、信号線１から入来した親画面用ＮＴＳＣ映
像信号は、時間軸圧縮回路（アスペクトコンバータ）２
によって３／４に時間的に圧縮され、信号線３より出力
される。図５（ａ）はアスペクトコンバータ２の入力信
号を示しており、図５（ｂ）はその出力信号を示してい
る。図に示すように、映像信号は時間Ｔｐから時間Ｔｐ
１に圧縮されている。なお、ＴＨは水平走査期間であ
る。
れなければならない。図６に、従来の子画面回路（ＰＯ
Ｐ型の回路）を含む、ＴＶ受像機の出力回路を示す。図
６において、信号線１から入来した親画面用ＮＴＳＣ映
像信号は、時間軸圧縮回路（アスペクトコンバータ）２
によって３／４に時間的に圧縮され、信号線３より出力
される。図５（ａ）はアスペクトコンバータ２の入力信
号を示しており、図５（ｂ）はその出力信号を示してい
る。図に示すように、映像信号は時間Ｔｐから時間Ｔｐ
１に圧縮されている。なお、ＴＨは水平走査期間であ
る。
【０００４】一方、子画面表示回路７には、子画面用Ｎ
ＴＳＣ映像信号が信号線５から供給される。また、子画
面表示回路７には、親画面用ＮＴＳＣ映像信号の同期信
号が、同期分離回路６から供給される。子画面表示回路
７は、子画面用の映像信号を子画面側に同期して書込
み、親画面側に同期して読出す画像メモリを備えてい
る。この書込み／読出し動作により、親画面の水平同
期、垂直同期に対して一定のタイミングで子画面をＣＲ
Ｔ１０（アスペクト比１６：９のＣＲＴ）に表示するこ
とができる。
ＴＳＣ映像信号が信号線５から供給される。また、子画
面表示回路７には、親画面用ＮＴＳＣ映像信号の同期信
号が、同期分離回路６から供給される。子画面表示回路
７は、子画面用の映像信号を子画面側に同期して書込
み、親画面側に同期して読出す画像メモリを備えてい
る。この書込み／読出し動作により、親画面の水平同
期、垂直同期に対して一定のタイミングで子画面をＣＲ
Ｔ１０（アスペクト比１６：９のＣＲＴ）に表示するこ
とができる。
【０００５】子画面表示回路７は、映像信号出力端子８
とスイッチ制御出力端子９とを備えており、端子８，９
は高速スイッチ１２に接続されている。高速スイッチ１
２を、スイッチ制御出力端子９からの信号に応じて、ア
スペクトコンバータ２側と子画面表示回路７側とに切換
えることにより、子画面用映像信号の親画面用映像信号
へのはめ込みが行われる。
とスイッチ制御出力端子９とを備えており、端子８，９
は高速スイッチ１２に接続されている。高速スイッチ１
２を、スイッチ制御出力端子９からの信号に応じて、ア
スペクトコンバータ２側と子画面表示回路７側とに切換
えることにより、子画面用映像信号の親画面用映像信号
へのはめ込みが行われる。
【０００６】図５（ｃ）は子画面表示回路７の子画面用
映像信号出力を示しており、図５（ｄ）はそのスイッチ
制御出力を示している。図５（ｄ）に示すＴｃは、子画
面表示エリア信号である高速スイッチ制御信号（以下、
ＦＳ信号と呼ぶ）である。このＦＳ信号が高速スイッチ
１２に供給されると、高速スイッチ１２は子画面表示回
路７側に切換わり、子画面用映像信号がＣＲＴ１０に出
力される。ＦＳ信号の立上がりタイミングＴＤ１と、親
画面の表示終了タイミングＴＤ（図５（ｂ）参照）とを
比べて、表示終了タイミングＴＤより立上がりタイミン
グＴＤ１が長いと、親画面と子画面との間にすきまが生
じる。また、表示終了タイミングＴＤより立上がりタイ
ミングＴＤ１が短いと、子画面が親画面の右端に食い込
んでしまう。このようにタイミングＴＤとＴＤ１とがず
れると、不都合が生じるので、ＰＯＰ機能を高品質に達
成するには、タイミングＴＤ１とＴＤとを正確に一致さ
せる必要がある。
映像信号出力を示しており、図５（ｄ）はそのスイッチ
制御出力を示している。図５（ｄ）に示すＴｃは、子画
面表示エリア信号である高速スイッチ制御信号（以下、
ＦＳ信号と呼ぶ）である。このＦＳ信号が高速スイッチ
１２に供給されると、高速スイッチ１２は子画面表示回
路７側に切換わり、子画面用映像信号がＣＲＴ１０に出
力される。ＦＳ信号の立上がりタイミングＴＤ１と、親
画面の表示終了タイミングＴＤ（図５（ｂ）参照）とを
比べて、表示終了タイミングＴＤより立上がりタイミン
グＴＤ１が長いと、親画面と子画面との間にすきまが生
じる。また、表示終了タイミングＴＤより立上がりタイ
ミングＴＤ１が短いと、子画面が親画面の右端に食い込
んでしまう。このようにタイミングＴＤとＴＤ１とがず
れると、不都合が生じるので、ＰＯＰ機能を高品質に達
成するには、タイミングＴＤ１とＴＤとを正確に一致さ
せる必要がある。
【０００７】そこで、子画面表示回路７には、親画面の
水平同期信号のタイミングをトリガとして、ＴＤ１の時
間が経過した後にＦＳ信号を発生する（タイミングＴＤ
１とＴＤとを正確に一致させる）タイミング回路が設け
られている。
水平同期信号のタイミングをトリガとして、ＴＤ１の時
間が経過した後にＦＳ信号を発生する（タイミングＴＤ
１とＴＤとを正確に一致させる）タイミング回路が設け
られている。
【０００８】しかし、精度のよいタイミングＴＤ１を得
るタイミング回路は、温度や電源電圧の変動に対しても
安定な発振回路を必要とし、高価な回路となっていた。
さらに、親画面の表示終了タイミングＴＤが一定でない
場合には、タイミングＴＤの変動に追従してタイミング
ＴＤ１を変化させる調整回路が必要となり、回路全体の
複雑化を招いていた。また、調整回路や高価な発振回路
を設けても、親画面の表示終了タイミングＴＤが温度や
電源電圧などに対して安定度が悪い場合には、親画面と
子画面との間にわずかにすきまが生じることがあり、あ
る程度ＰＯＰ品位を犠牲にしなければならないことがあ
った。
るタイミング回路は、温度や電源電圧の変動に対しても
安定な発振回路を必要とし、高価な回路となっていた。
さらに、親画面の表示終了タイミングＴＤが一定でない
場合には、タイミングＴＤの変動に追従してタイミング
ＴＤ１を変化させる調整回路が必要となり、回路全体の
複雑化を招いていた。また、調整回路や高価な発振回路
を設けても、親画面の表示終了タイミングＴＤが温度や
電源電圧などに対して安定度が悪い場合には、親画面と
子画面との間にわずかにすきまが生じることがあり、あ
る程度ＰＯＰ品位を犠牲にしなければならないことがあ
った。
【０００９】
【発明が解決しようとする課題】この発明が解決しよう
とする課題は、構成が簡単であり、温度や電圧変化に対
しても安定に動作し、なおかつ、調整作業が不要で精度
の良い子画面回路とするには、どのような手段を講じな
ければならないかという点にある。
とする課題は、構成が簡単であり、温度や電圧変化に対
しても安定に動作し、なおかつ、調整作業が不要で精度
の良い子画面回路とするには、どのような手段を講じな
ければならないかという点にある。
【００１０】
【課題を解決するための手段】そこで、上記課題を解決
するために本発明は、親画面の映像信号を時間軸圧縮す
る時間軸圧縮回路と、子画面の映像信号を表示させる子
画面表示回路と、前記圧縮回路から出力される圧縮され
た親画面の映像信号の表示期間に対応した親画面表示エ
リア信号が前記圧縮回路から供給されると共に、前記子
画面の映像信号の表示期間に対応した子画面表示エリア
信号が前記子画面表示回路から供給される論理回路と、
前記圧縮された親画面の映像信号と、前記子画面の映像
信号とを、前記論理回路の出力信号に応じて切換えて出
力する切換回路とを備え、表示装置に親画面と子画面と
を同時に表示させる子画面回路であって、前記子画面表
示回路は、前記子画面表示エリア信号を前記親画面表示
エリア信号終了前に発生し、前記論理回路は、前記親画
面表示エリア信号の供給期間中は前記子画面表示エリア
信号を出力せず、前記親画面表示エリア信号の供給され
ない期間は前記子画面表示エリア信号を出力し、前記切
換回路は、前記子画面表示エリア信号が供給されるとき
のみ、前記子画面の映像信号を出力することを特徴とす
る子画面回路を提供するものである。
するために本発明は、親画面の映像信号を時間軸圧縮す
る時間軸圧縮回路と、子画面の映像信号を表示させる子
画面表示回路と、前記圧縮回路から出力される圧縮され
た親画面の映像信号の表示期間に対応した親画面表示エ
リア信号が前記圧縮回路から供給されると共に、前記子
画面の映像信号の表示期間に対応した子画面表示エリア
信号が前記子画面表示回路から供給される論理回路と、
前記圧縮された親画面の映像信号と、前記子画面の映像
信号とを、前記論理回路の出力信号に応じて切換えて出
力する切換回路とを備え、表示装置に親画面と子画面と
を同時に表示させる子画面回路であって、前記子画面表
示回路は、前記子画面表示エリア信号を前記親画面表示
エリア信号終了前に発生し、前記論理回路は、前記親画
面表示エリア信号の供給期間中は前記子画面表示エリア
信号を出力せず、前記親画面表示エリア信号の供給され
ない期間は前記子画面表示エリア信号を出力し、前記切
換回路は、前記子画面表示エリア信号が供給されるとき
のみ、前記子画面の映像信号を出力することを特徴とす
る子画面回路を提供するものである。
【００１１】
【実施例】図１にこの発明の一実施例を示す。図２はそ
の実施例の動作タイミングを示す図、図３は論理回路の
一例を示す図である。なお、従来例と同一の部分には同
一の符号を付し、その部分の具体的説明は省略する。
の実施例の動作タイミングを示す図、図３は論理回路の
一例を示す図である。なお、従来例と同一の部分には同
一の符号を付し、その部分の具体的説明は省略する。
【００１２】図１において、アスペクトコンバータ２ａ
は、信号線１から入来した親画面用ＮＴＳＣ映像信号を
３／４に時間的に圧縮して、信号線３より出力すると共
に、親画面の表示範囲を示す親画面有効範囲識別信号
（以下、親画面表示エリア信号と呼ぶ）を信号線１３に
出力する。論理回路１４には、この親画面表示エリア信
号と、子画面表示回路７ａから子画面表示エリア信号で
あるＦＳ信号（第１の制御信号）とが供給される。論理
回路１４の出力は、高速スイッチ１２を制御する第２の
制御信号となる。
は、信号線１から入来した親画面用ＮＴＳＣ映像信号を
３／４に時間的に圧縮して、信号線３より出力すると共
に、親画面の表示範囲を示す親画面有効範囲識別信号
（以下、親画面表示エリア信号と呼ぶ）を信号線１３に
出力する。論理回路１４には、この親画面表示エリア信
号と、子画面表示回路７ａから子画面表示エリア信号で
あるＦＳ信号（第１の制御信号）とが供給される。論理
回路１４の出力は、高速スイッチ１２を制御する第２の
制御信号となる。
【００１３】論理回路１４は、信号線１３からの親画面
表示エリア信号が存在するときのみ、端子９からのＦＳ
信号を出力しない機能を有する。即ち、ＦＳ信号をＸ、
親画面表示エリア信号をＹ、論理回路１４の出力をＺと
すると、 Ｚ＝Ｘ・バーＹ と表せる。論理回路１４は、親画面の表示エリア内で
は、第１の制御信号であるＦＳ信号を無効とし（親画面
の表示エリア内では、高速スイッチ１２を親画面側から
切換えない）、親画面の表示エリア外ではＦＳ信号を有
効とする（親画面の表示エリア外で、高速スイッチ１２
を子画面側に切換える）。論理回路１４は、図１に示す
ように、ＮＯＴ回路とＡＮＤ回路とにより構成でき、簡
単な回路構成である。
表示エリア信号が存在するときのみ、端子９からのＦＳ
信号を出力しない機能を有する。即ち、ＦＳ信号をＸ、
親画面表示エリア信号をＹ、論理回路１４の出力をＺと
すると、 Ｚ＝Ｘ・バーＹ と表せる。論理回路１４は、親画面の表示エリア内で
は、第１の制御信号であるＦＳ信号を無効とし（親画面
の表示エリア内では、高速スイッチ１２を親画面側から
切換えない）、親画面の表示エリア外ではＦＳ信号を有
効とする（親画面の表示エリア外で、高速スイッチ１２
を子画面側に切換える）。論理回路１４は、図１に示す
ように、ＮＯＴ回路とＡＮＤ回路とにより構成でき、簡
単な回路構成である。
【００１４】図２に動作タイミングを示す。図２（ｅ）
は信号線３の圧縮された親画面用の映像信号、図２
（ｆ）は親画面表示エリア信号、図２（ｇ）は端子８か
ら出力される子画面用の映像信号、図２（ｈ）は端子９
から出力される子画面表示エリア信号であるＦＳ信号、
図２（ｉ）は論理回路１４から出力される第２の制御信
号である。なお、図２（ｅ）、（ｇ）、（ｈ）の波形
は、図５（ｂ）、（ｃ）、（ｄ）の波形とそれぞれ同一
である。図２にも示すように、親画面表示エリア信号
（ｆ）の立下がりと、第２の制御信号（ｉ）の立上がり
は、一致している。これは、前述した論理回路１４の動
作によるものである。親画面表示エリア信号（ｆ）の立
下がりと、第２の制御信号（ｉ）の立上がりとが一致し
ているので、第２の制御信号によって高速スイッチ１２
を切換えれば、常に親画面の表示エリア終了直後に子画
面側にスイッチを切換えることができる。
は信号線３の圧縮された親画面用の映像信号、図２
（ｆ）は親画面表示エリア信号、図２（ｇ）は端子８か
ら出力される子画面用の映像信号、図２（ｈ）は端子９
から出力される子画面表示エリア信号であるＦＳ信号、
図２（ｉ）は論理回路１４から出力される第２の制御信
号である。なお、図２（ｅ）、（ｇ）、（ｈ）の波形
は、図５（ｂ）、（ｃ）、（ｄ）の波形とそれぞれ同一
である。図２にも示すように、親画面表示エリア信号
（ｆ）の立下がりと、第２の制御信号（ｉ）の立上がり
は、一致している。これは、前述した論理回路１４の動
作によるものである。親画面表示エリア信号（ｆ）の立
下がりと、第２の制御信号（ｉ）の立上がりとが一致し
ているので、第２の制御信号によって高速スイッチ１２
を切換えれば、常に親画面の表示エリア終了直後に子画
面側にスイッチを切換えることができる。
【００１５】従って、親画面の表示終了タイミングＴＤ
の変動を見込んで、予め親画面表示エリア信号とＦＳ信
号とをオーバーラップするように設定（親画面表示エリ
ア信号終了前にＦＳ信号が発生するよう設定）しておけ
ば、常に親画面の表示エリア終了直後に子画面側に高速
スイッチ１２を切換えることができるので、この子画面
回路は、親画面に悪影響を与えることなく高品位なＰＯ
Ｐ表示ができる。オーバーラップ量は、親画面の表示終
了タイミングＴＤの予想される変動量に応じて設定すれ
ばよい。また、ＦＳ信号の立上がりタイミングの精度
は、親画面表示エリア信号とオーバーラップする程度の
精度でよいので、子画面表示回路７ａ内の発振回路は安
価なものでよい。さらに、親画面の表示終了タイミング
ＴＤの変動に追従するための調整回路はもちろん不要
（調整作業も不要）であるので、子画面回路全体の回路
構成を簡略化できる。
の変動を見込んで、予め親画面表示エリア信号とＦＳ信
号とをオーバーラップするように設定（親画面表示エリ
ア信号終了前にＦＳ信号が発生するよう設定）しておけ
ば、常に親画面の表示エリア終了直後に子画面側に高速
スイッチ１２を切換えることができるので、この子画面
回路は、親画面に悪影響を与えることなく高品位なＰＯ
Ｐ表示ができる。オーバーラップ量は、親画面の表示終
了タイミングＴＤの予想される変動量に応じて設定すれ
ばよい。また、ＦＳ信号の立上がりタイミングの精度
は、親画面表示エリア信号とオーバーラップする程度の
精度でよいので、子画面表示回路７ａ内の発振回路は安
価なものでよい。さらに、親画面の表示終了タイミング
ＴＤの変動に追従するための調整回路はもちろん不要
（調整作業も不要）であるので、子画面回路全体の回路
構成を簡略化できる。
【００１６】このように、ＮＯＴ回路とＡＮＤ回路とか
ら成る簡単な構成の論理回路を設けることにより、この
子画面回路は、全体の構成が簡単でありながら、温度や
電圧変化に対しても安定に動作し、かつ、親画面を損ね
ることがなく高精度であり、さらに、調整作業が不要で
ある。
ら成る簡単な構成の論理回路を設けることにより、この
子画面回路は、全体の構成が簡単でありながら、温度や
電圧変化に対しても安定に動作し、かつ、親画面を損ね
ることがなく高精度であり、さらに、調整作業が不要で
ある。
【００１７】ここで、子画面は一般的にＰＯＰ（Ｐｉｃ
ｔｕｒｅ Ｏｕｔ Ｐｉｃｔｕｒｅ）としてのみ表示さ
れる場合は希であり、ＰＩＰ（Ｐｉｃｔｕｒｅ Ｉｎ
Ｐｉｃｔｕｒｅ）としても表示（親画面内に表示）され
るのが普通である。ＰＩＰ表示を実現させる場合には、
論理回路１４を、親画面表示エリア信号入力が常時ゼロ
となり、端子９からのＦＳ信号をそのまま出力するよう
に制御（論理回路１４の動作を停止させる）すればよ
い。
ｔｕｒｅ Ｏｕｔ Ｐｉｃｔｕｒｅ）としてのみ表示さ
れる場合は希であり、ＰＩＰ（Ｐｉｃｔｕｒｅ Ｉｎ
Ｐｉｃｔｕｒｅ）としても表示（親画面内に表示）され
るのが普通である。ＰＩＰ表示を実現させる場合には、
論理回路１４を、親画面表示エリア信号入力が常時ゼロ
となり、端子９からのＦＳ信号をそのまま出力するよう
に制御（論理回路１４の動作を停止させる）すればよ
い。
【００１８】次に、高速スイッチ１２の扱う信号は、Ｔ
ＴＬレベルではなく、１Ｖppの低い電圧に規定されてい
る。これに対応して、論理回路１４の入力信号も約１Ｖ
ppの信号に設定されていることが多い。この場合、論理
回路１４をトランジスタ等を使用して実現できる。その
一例を図３に示す。９は子画面表示回路７ａのスイッチ
制御出力端子であり、１３は、アスペクトコンバータ２
ａから親画面表示エリア信号が供給される信号線であ
り、１００は論理回路１４のＰＯＰ／ＰＩＰモード切換
制御端子である。回路動作を簡単に説明する。まず、モ
ード切換制御端子１００からＰＯＰモード信号が供給さ
れている場合（端子１００がローの場合）について説明
する。NPN トランジスタＱ１は親画面表示エリア信号存
続期間を問わず常にオフとなっている。スイッチ制御出
力端子９から供給されるＦＳ信号は、エミッタフォロワ
用のNPN トランジスタＱ３がオンの時、信号線９ａに出
力される。NPN トランジスタＱ２は親画面表示エリア信
号でオンとなる。よって、親画面表示エリア信号存続期
間、トランジスタＱ２がオン状態（この時トランジスタ
Ｑ３はオフ）で、ＦＳ信号は信号線９ａに伝送されず、
高速スイッチ１２は子画面側には切換わらない。一方、
親画面表示エリア信号が終了すると、トランジスタＱ２
がオフ状態（この時トランジスタＱ３はオン）となり、
ＦＳ信号は信号線９ａに伝送され、高速スイッチ１２は
子画面側に切換わる。
ＴＬレベルではなく、１Ｖppの低い電圧に規定されてい
る。これに対応して、論理回路１４の入力信号も約１Ｖ
ppの信号に設定されていることが多い。この場合、論理
回路１４をトランジスタ等を使用して実現できる。その
一例を図３に示す。９は子画面表示回路７ａのスイッチ
制御出力端子であり、１３は、アスペクトコンバータ２
ａから親画面表示エリア信号が供給される信号線であ
り、１００は論理回路１４のＰＯＰ／ＰＩＰモード切換
制御端子である。回路動作を簡単に説明する。まず、モ
ード切換制御端子１００からＰＯＰモード信号が供給さ
れている場合（端子１００がローの場合）について説明
する。NPN トランジスタＱ１は親画面表示エリア信号存
続期間を問わず常にオフとなっている。スイッチ制御出
力端子９から供給されるＦＳ信号は、エミッタフォロワ
用のNPN トランジスタＱ３がオンの時、信号線９ａに出
力される。NPN トランジスタＱ２は親画面表示エリア信
号でオンとなる。よって、親画面表示エリア信号存続期
間、トランジスタＱ２がオン状態（この時トランジスタ
Ｑ３はオフ）で、ＦＳ信号は信号線９ａに伝送されず、
高速スイッチ１２は子画面側には切換わらない。一方、
親画面表示エリア信号が終了すると、トランジスタＱ２
がオフ状態（この時トランジスタＱ３はオン）となり、
ＦＳ信号は信号線９ａに伝送され、高速スイッチ１２は
子画面側に切換わる。
【００１９】次に、モード切換制御端子１００からＰＩ
Ｐモード信号が供給されている場合は、トランジスタＱ
１は常にオンとなる。このとき、トランジスタＱ２は親
画面表示エリア信号には無関係に常にオフとなり（トラ
ンジスタＱ３はオンとなり）、ＦＳ信号発生時点ですぐ
にＦＳ信号が信号線９ａに出力される。よって、ＰＩＰ
表示が行われる。
Ｐモード信号が供給されている場合は、トランジスタＱ
１は常にオンとなる。このとき、トランジスタＱ２は親
画面表示エリア信号には無関係に常にオフとなり（トラ
ンジスタＱ３はオンとなり）、ＦＳ信号発生時点ですぐ
にＦＳ信号が信号線９ａに出力される。よって、ＰＩＰ
表示が行われる。
【００２０】論理回路１４は上記以外の方法でも、もち
ろん実現でき、また、正論理でなく負論理おいても同様
の目的を達成できることはいうまでもない。
ろん実現でき、また、正論理でなく負論理おいても同様
の目的を達成できることはいうまでもない。
【００２１】
【発明の効果】以上の通り、簡単な構成の論理回路を設
けたことにより、本発明になる子画面回路は、全体の構
成が簡単でありながら、温度や電圧変化に対しても安定
に動作し、かつ、親画面を損ねることがなく高精度であ
り、さらに、調整作業が不要である。
けたことにより、本発明になる子画面回路は、全体の構
成が簡単でありながら、温度や電圧変化に対しても安定
に動作し、かつ、親画面を損ねることがなく高精度であ
り、さらに、調整作業が不要である。
【図１】一実施例を示す図である。
【図２】一実施例の動作タイミングを示す図である。
【図３】論理回路の一例を示す図である。
【図４】ＰＯＰの概念を説明するための図である。
【図５】図６に示す回路の動作タイミングを示す図であ
る。
る。
【図６】従来の子画面回路（ＰＯＰ回路）を含む、ＴＶ
受像機の出力回路を示す図である。
受像機の出力回路を示す図である。
２ａ アスペクトコンバータ（時間軸圧縮回路） ６ 同期分離回路 ７ａ 子画面表示回路 １０ ＣＲＴ １２ 高速スイッチ １４ 論理回路
Claims (1)
- 【請求項１】親画面の映像信号を時間軸圧縮する時間軸
圧縮回路と、 子画面の映像信号を表示させる子画面表示回路と、 前記圧縮回路から出力される圧縮された親画面の映像信
号の表示期間に対応した親画面表示エリア信号が前記圧
縮回路から供給されると共に、前記子画面の映像信号の
表示期間に対応した子画面表示エリア信号が前記子画面
表示回路から供給される論理回路と、 前記圧縮された親画面の映像信号と、前記子画面の映像
信号とを、前記論理回路の出力信号に応じて切換えて出
力する切換回路とを備え、表示装置に親画面と子画面と
を同時に表示させる子画面回路であって、 前記子画面表示回路は、前記子画面表示エリア信号を前
記親画面表示エリア信号終了前に発生し、 前記論理回路は、前記親画面表示エリア信号の供給期間
中は前記子画面表示エリア信号を出力せず、前記親画面
表示エリア信号の供給期間終了後は前記子画面表示エリ
ア信号を出力し、 前記切換回路は、前記子画面表示エリア信号が供給され
るときのみ、前記子画面の映像信号を出力することを特
徴とする子画面回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33007791A JP2570034B2 (ja) | 1991-11-19 | 1991-11-19 | 子画面回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33007791A JP2570034B2 (ja) | 1991-11-19 | 1991-11-19 | 子画面回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145865A true JPH05145865A (ja) | 1993-06-11 |
| JP2570034B2 JP2570034B2 (ja) | 1997-01-08 |
Family
ID=18228527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33007791A Expired - Fee Related JP2570034B2 (ja) | 1991-11-19 | 1991-11-19 | 子画面回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570034B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574507A (en) * | 1993-05-08 | 1996-11-12 | Goldstar Co., Ltd. | Circuit and method for compensating for position of main picture |
| JP2005020743A (ja) * | 2003-06-26 | 2005-01-20 | Samsung Electronics Co Ltd | 同時画面をディスプレイする装置及び方法 |
-
1991
- 1991-11-19 JP JP33007791A patent/JP2570034B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574507A (en) * | 1993-05-08 | 1996-11-12 | Goldstar Co., Ltd. | Circuit and method for compensating for position of main picture |
| JP2005020743A (ja) * | 2003-06-26 | 2005-01-20 | Samsung Electronics Co Ltd | 同時画面をディスプレイする装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570034B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3267990B2 (ja) | オンスクリーン表示回路 | |
| US4660085A (en) | Television receiver responsive to plural video signals | |
| US5250879A (en) | Deflection circuit having a controllable sawtooth generator | |
| JPH05145865A (ja) | 子画面回路 | |
| US4795949A (en) | Deflection current correction circuit | |
| US5519445A (en) | Television receiver having caption displaying capability | |
| US5805151A (en) | Raster contoller | |
| JPH066708A (ja) | 画面表示装置 | |
| JPS63185172A (ja) | テレビジヨン受像機 | |
| KR0124385B1 (ko) | 온스크린디스플레이(osd) 위치보상장치 | |
| US5777685A (en) | Deflection signal pulse shaper circuit | |
| JP3096588B2 (ja) | アナログ回路の制御装置 | |
| JP3108326B2 (ja) | 映像データ取り込み回路 | |
| KR960012489B1 (ko) | 광폭 텔레비젼의 스크롤 제어장치 및 방법 | |
| KR940004390Y1 (ko) | 프로젝션 텔레비젼 화상의 수평위치 조정회로 | |
| JP2002077662A (ja) | スポットキラー制御回路 | |
| JP3050207U (ja) | キャラクター表示回路 | |
| KR0178183B1 (ko) | 클램프 신호 생성 동작 제어방법 | |
| KR200173057Y1 (ko) | 모니터의 동기신호 지연장치 | |
| JPH07336551A (ja) | テレビ受像機 | |
| JPS62130082A (ja) | テレビジヨン受像機 | |
| JPH01193896A (ja) | Ｃｒｔディスプレイの垂直表示位置制御回路 | |
| JPH07162697A (ja) | 垂直偏向回路 | |
| KR19980045564A (ko) | 칼라 텔레비젼의 프론트 포치 및 백 포치 기간 조정 회로 | |
| JPH03236092A (ja) | オンスクリーン表示回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20071024 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20081024 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20091024 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |