KR101006430B1 - 리시버 회로 - Google Patents
리시버 회로 Download PDFInfo
- Publication number
- KR101006430B1 KR101006430B1 KR1020070089473A KR20070089473A KR101006430B1 KR 101006430 B1 KR101006430 B1 KR 101006430B1 KR 1020070089473 A KR1020070089473 A KR 1020070089473A KR 20070089473 A KR20070089473 A KR 20070089473A KR 101006430 B1 KR101006430 B1 KR 101006430B1
- Authority
- KR
- South Korea
- Prior art keywords
- level
- input data
- data
- input
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 20
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
Claims (16)
- 코드값에 따라 가변되는 오프셋 전압을 출력하는 전압 콘트롤러; 및상기 오프셋 전압에 의해 복수개의 감지 레벨을 조절하고, 상기 복수개의 감지 레벨에 따라 멀티 레벨의 입력 데이터를 증폭 및 전송하는 멀티 레벨 전송부를 포함하고,상기 멀티 레벨 전송부는,상기 오프셋 전압에 따라 조절되어 상기 입력 데이터 중 제1 레벨 이상의 신호를 감지 및 증폭하여 제1 출력 신호를 출력하는 하이 레벨 전송부;상기 입력 데이터 중 제2 레벨 이상의 신호를 감지 및 증폭하여 제2 출력 신호를 출력하는 미디움 레벨 전송부;상기 오프셋 전압에 따라 조절되어 상기 입력 데이터 중 제3 레벨 이상의 신호를 감지 및 증폭하여 제3 출력 신호를 출력하는 로우 레벨 전송부; 및상기 제1 내지 제3 출력 신호를 입력받아 코딩하여 출력 데이터를 생성하는 인코더부를 포함하는 리시버 회로.
- 제 1 항에 있어서,상기 전압 콘트롤러는 디지털 아날로그 컨버터인 것을 특징으로 하는 리시버 회로.
- 삭제
- 제 1 항에 있어서,상기 하이 레벨 전송부는,상기 입력 데이터가 상기 제1 레벨 이상이면 하이 레벨의 제1 출력 신호를 출력하는 것을 특징으로 하는 리시버 회로.
- 제 1 항에 있어서,상기 미디움 레벨 전송부는,상기 입력 데이터가 상기 제2 레벨 이상이면 하이 레벨의 제2 출력 신호를 출력하는 것을 특징으로 하는 리시버 회로.
- 제 1 항에 있어서,상기 로우 레벨 전송부는,상기 입력 데이터가 상기 제3 레벨 이상이면 하이 레벨의 제3 출력 신호를 출력하는 것을 특징으로 하는 리시버 회로.
- 제 1 항에 있어서,상기 하이 레벨 전송부는,상기 오프셋 전압에 따라 상기 입력 데이터를 증폭하는 제1 센스 앰프; 및상기 제1 센스 앰프의 출력을 래치하여 상기 제1 출력 신호를 출력하는 제1 래치부를 포함하는 것을 특징으로 하는 리시버 회로.
- 제 7 항에 있어서,상기 제1 센스 앰프는,클럭 신호에 따라 상기 제1 센스 앰프를 구동시키는 제1 구동부; 및상기 입력 데이터 쌍 및 상기 오프셋 전압 쌍을 입력받아 감지 및 증폭시키는 제1 입력 증폭부를 포함하는 리시버 회로.
- 제 8 항에 있어서,상기 제1 입력 증폭부는,상기 입력 데이터 쌍의 레벨에 따라 제1 노드 및 제2 노드 전압을 조절하는 제1 입력 비교부; 및상기 제1 노드 및 상기 제2 노드의 전압을 감지 및 증폭하는 제1 증폭부를 포함하는 리시버 회로.
- 제 9 항에 있어서,상기 제1 입력 비교부는,상기 입력 데이터 쌍의 레벨에 따라 상기 제1 노드 및 상기 제2 노드 전압을 조절하는 제1 데이터 비교부; 및상기 오프셋 전압 쌍의 레벨에 따라 상기 제1 노드 및 상기 제2 노드 전압을 조절하는 제1 오프셋 전압 비교부를 포함하는 리시버 회로.
- 제 1 항에 있어서,상기 미디움 레벨 전송부는,상기 입력 데이터를 증폭하는 제2 센스 앰프; 및상기 제2 센스 앰프의 출력을 래치하여 상기 제2 출력 신호를 출력하는 제2 래치부를 포함하는 것을 특징으로 하는 리시버 회로.
- 제 11 항에 있어서,상기 제2 센스 앰프는,클럭 신호에 따라 상기 제2 센스 앰프를 구동시키는 제2 구동부; 및상기 입력 데이터 쌍 및 상기 오프셋 전압 쌍을 입력받아 감지 및 증폭시키는 제2 입력 증폭부를 포함하는 리시버 회로.
- 제 1 항에 있어서,상기 로우 레벨 전송부는,상기 오프셋 전압에 따라 상기 입력 데이터를 증폭하는 제3 센스 앰프; 및상기 제3 센스 앰프의 출력을 래치하여 상기 제3 출력 신호를 출력하는 제3 래치부를 포함하는 것을 특징으로 하는 리시버 회로.
- 제 13 항에 있어서,상기 제3 센스 앰프는,클럭 신호에 따라 상기 제3 센스 앰프를 구동시키는 제3 구동부; 및상기 입력 데이터 쌍 및 상기 오프셋 전압 쌍을 입력받아 감지 및 증폭시키는 제3 입력 증폭부를 포함하는 리시버 회로.
- 제 14 항에 있어서,상기 제3 입력 증폭부는,상기 입력 데이터 쌍의 레벨에 따라 제3 노드 및 제4 노드 전압을 조절하는 제3 입력 비교부;상기 오프셋 전압 쌍의 레벨에 따라 상기 제3 노드 및 상기 제4 노드 전압을 조절하는 제3 오프셋 전압 비교부; 및상기 제3 노드 및 상기 제4 노드의 전압을 감지 및 증폭하는 제3 증폭부를 포함하는 리시버 회로.
- 제 1 항에 있어서,상기 코드값은 모드 레지스터 세트(MRS)에 의한 코딩된 신호인 것을 특징으로 하는 리시버 회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070089473A KR101006430B1 (ko) | 2007-09-04 | 2007-09-04 | 리시버 회로 |
US12/167,077 US20090060083A1 (en) | 2007-09-04 | 2008-07-02 | Receiver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070089473A KR101006430B1 (ko) | 2007-09-04 | 2007-09-04 | 리시버 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090024443A KR20090024443A (ko) | 2009-03-09 |
KR101006430B1 true KR101006430B1 (ko) | 2011-01-06 |
Family
ID=40407445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070089473A Expired - Fee Related KR101006430B1 (ko) | 2007-09-04 | 2007-09-04 | 리시버 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090060083A1 (ko) |
KR (1) | KR101006430B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11756598B2 (en) | 2021-06-24 | 2023-09-12 | SK Hynix Inc. | Electronic device for performing data alignment operation |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013157196A1 (ja) * | 2012-04-19 | 2013-10-24 | パナソニック株式会社 | 多値信号伝送システム |
KR102487430B1 (ko) * | 2018-05-10 | 2023-01-11 | 에스케이하이닉스 주식회사 | 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템 |
US12206532B1 (en) * | 2023-06-06 | 2025-01-21 | Cadence Design Systems, Inc. | Wireline receiver sampling circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100297211B1 (ko) | 1999-04-30 | 2001-09-26 | 신동훈 | 서로 다른 신호 레벨을 인터페이스하는 인터페이스 장치 |
KR100311040B1 (ko) | 1998-04-16 | 2001-11-14 | 윤종용 | 복수개의 조절 가능한 전류 레벨을 이용한 데이터 버스 |
US6414616B1 (en) * | 2000-06-22 | 2002-07-02 | Analog Devices, Inc. | Architecture for voltage scaling DAC |
US20050182560A1 (en) * | 2002-06-17 | 2005-08-18 | Elmar Cochlovius | Ergonomic map information system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185260A (en) * | 1991-08-29 | 1993-02-09 | The United States Of America As Represented By The United States Department Of Energy | Method for distinguishing normal and transformed cells using G1 kinase inhibitors |
US7269212B1 (en) * | 2000-09-05 | 2007-09-11 | Rambus Inc. | Low-latency equalization in multi-level, multi-line communication systems |
US7124221B1 (en) * | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
US6396329B1 (en) * | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
US7447262B2 (en) * | 2005-05-12 | 2008-11-04 | Rdc Semiconductor Co., Ltd. | Adaptive blind start-up receiver architecture with fractional baud rate sampling for full-duplex multi-level PAM systems |
-
2007
- 2007-09-04 KR KR1020070089473A patent/KR101006430B1/ko not_active Expired - Fee Related
-
2008
- 2008-07-02 US US12/167,077 patent/US20090060083A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100311040B1 (ko) | 1998-04-16 | 2001-11-14 | 윤종용 | 복수개의 조절 가능한 전류 레벨을 이용한 데이터 버스 |
KR100297211B1 (ko) | 1999-04-30 | 2001-09-26 | 신동훈 | 서로 다른 신호 레벨을 인터페이스하는 인터페이스 장치 |
US6414616B1 (en) * | 2000-06-22 | 2002-07-02 | Analog Devices, Inc. | Architecture for voltage scaling DAC |
US20050182560A1 (en) * | 2002-06-17 | 2005-08-18 | Elmar Cochlovius | Ergonomic map information system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11756598B2 (en) | 2021-06-24 | 2023-09-12 | SK Hynix Inc. | Electronic device for performing data alignment operation |
Also Published As
Publication number | Publication date |
---|---|
US20090060083A1 (en) | 2009-03-05 |
KR20090024443A (ko) | 2009-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109565278B (zh) | 电压模式驱动器的阻抗和摆幅控制 | |
JP5563154B2 (ja) | 広いコモンモード入力範囲を有する差動比較回路 | |
US7301371B2 (en) | Transmitter of a semiconductor device | |
KR100995656B1 (ko) | 리시버 회로 | |
US7288967B2 (en) | Differential output driver and semiconductor device having the same | |
US9853642B1 (en) | Data-dependent current compensation in a voltage-mode driver | |
US20090122904A1 (en) | Apparatuses and method for multi-level communication | |
US8189403B2 (en) | High speed linear differential amplifier | |
US20140312953A1 (en) | Equalizer circuit and receiver circuit including the same | |
KR100897282B1 (ko) | 리시버 회로 | |
KR101006430B1 (ko) | 리시버 회로 | |
US7969218B2 (en) | Receiver for reducing intersymbol interference of a channel and compensating for signal gain loss, and method thereof | |
KR100945788B1 (ko) | 반도체 집적회로의 데이터 리시버 | |
KR20180027591A (ko) | 송신기에서 변조된 신호를 생성하기 위한 회로들 및 그 방법들 | |
JP5890685B2 (ja) | 差動電圧駆動方式の送信部、並びに差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びインターフェースシステム | |
KR100588752B1 (ko) | 차동 전류 구동 방식의 전송 시스템 | |
US7535293B2 (en) | Preamplifier circuits and methods of calibrating an offset in the same | |
KR100897280B1 (ko) | 리시버 회로 | |
KR100892722B1 (ko) | 리시버 회로 | |
CN118251834A (zh) | 利用共模抑制方案的比较器积分时间稳定技术 | |
KR100863127B1 (ko) | 차동 전류 구동 방식의 데이터 전송 시스템 | |
CN114079454A (zh) | 电流模式逻辑驱动器和包括其的传输驱动器 | |
KR100925366B1 (ko) | 리시버 회로 | |
WO2011004513A1 (ja) | データ通信回路、送信機器、受信機器、送受信システム | |
KR20220029900A (ko) | 버퍼 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070904 |
|
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20080723 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20070904 Comment text: Patent Application |
|
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20100305 Patent event code: PE09021S01D |
|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
PE0601 | Decision on rejection of patent |
Patent event date: 20100903 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20100305 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
PJ0201 | Trial against decision of rejection |
Patent event date: 20101004 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20100903 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Decision date: 20101206 Appeal identifier: 2010101007702 Request date: 20101004 |
|
PB0901 | Examination by re-examination before a trial |
Comment text: Amendment to Specification, etc. Patent event date: 20101004 Patent event code: PB09011R02I Comment text: Request for Trial against Decision on Refusal Patent event date: 20101004 Patent event code: PB09011R01I Comment text: Amendment to Specification, etc. Patent event date: 20100504 Patent event code: PB09011R02I |
|
B701 | Decision to grant | ||
PB0701 | Decision of registration after re-examination before a trial |
Patent event date: 20101206 Comment text: Decision to Grant Registration Patent event code: PB07012S01D Patent event date: 20101104 Comment text: Transfer of Trial File for Re-examination before a Trial Patent event code: PB07011S01I |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20101230 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20101230 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |