KR100311040B1

KR100311040B1 - 복수개의 조절 가능한 전류 레벨을 이용한 데이터 버스

Info

Publication number: KR100311040B1
Application number: KR1019990013334A
Authority: KR
Inventors: 석용식
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-04-16
Filing date: 1999-04-15
Publication date: 2001-11-14
Anticipated expiration: 2019-04-15
Also published as: US6122698A; KR19990083220A; DE19917021A1; CN1247424A; CN1121105C; TW454122B

Abstract

버스를 구성하는 도전성 라인의 양단에 접속된 드라이버 회로와 수신기 회로를 포함하는 버스 인터페이스 시스템 및 방법에 대해 기재하고 있다. 상기 드라이버 회로는 조절 가능한 전류를 도전성 라인을 통해 수신기 회로쪽으로 구동한다. 상기 조절 가능한 전류의 전류 레벨은 상기 라인을 통하여 전송되는 데이터 항목에 따라 몇 개의 레벨들 중 하나로 조절될 수 있다. 상기 수신기 회로는 상기 조절 가능한 전류를 수신하고 상기 전류 레벨을 검출하여 전송된 신호에 의해 인코딩된 정보를 판별한다. 상기 전류 레벨은 상기 신호에 의해 전송된 정보가 몇가지 가능한 상태들 중 하나에 있도록 하는 몇가지 값들 중 하나로 설정될 수 있다. 따라서, 상기 시스템은 이진 시스템들보다 더 많은 데이터를 인코딩할 수 있다. 높은 데이터 버스 전송 비가 실현된다.

Description

복수개의 조절 가능한 전류 레벨을 이용한 데이터 버스{Data bus using multiple adjustable current levels}

본 발명은 버스 인터페이스 및 신호 전송 방법에 관한 것으로 특히, 적어도 하나의 신호 전송용 도전성 라인을 포함하는 버스 인터페이스 및 이를 이용한 신호 전송 방법에 관한 것이다.

디지털 전자 시스템에 있어서, 복수개의 비트로 된 단어들은 병렬로 이루어진 버스들을 통해 회로들 사이 및 회로들 내에서 전송된다. 상기 버스들은 통상적으로, 신호들이 전송되는 복수개의 병렬 도전성 라인들을 포함한다. 종래의 일반적인 버스에 있어서, 하나의 단어를 구성하는 복수개의 비트 각각은 병렬로된 하나의도전성 라인 상의 상기 버스를 통해 전송된다. 병렬 시스템에 있어서, 하나의 단어를 이루는 모든 비트들은 상기 병렬 라인들 상의 상기 버스들을 통해 동시에 전송된다. 상기 버스를 억세스(access)하는 회로 또는 시스템 각각은 인터페이스 회로를 경유하여 상기 버스와 접속되며, 상기 인터페이스 회로는 버스 신호들을 수신하는 수신기 회로 뿐만 아니라 데이터를 전달하는 버스 드라이버 회로를 포함한다.

종래의 시스템들에 있어서, 데이터와 명령어들은 이진(binary) 데이터 포맷(format) 즉, 각 비트가 두가지 상태 중 하나를 나타내어 두가지 조건 또는 항목 중 어느 하나로 정보를 표시할 수 있는 포맷으로 부호화된다. 통상적으로 버스 라인 전압은 가능한 두가지 전압 레벨 중 하나로 설정된다. 상기 버스 드라이버 회로는, 특정 도전성 라인을 통해 전송되는 데이터 비트의 설정된 조건에 따라 상기 두가지 전압 레벨 중 하나를 상기 버스에 제공할 수 있다. 상기 수신기 회로는 상기 라인에 인가된 전압을 검출하고 검출된 전압을 이에 적합한 데이터 비트로 전환할 수 있다. 예를 들면, CMOS 시스템들에 있어서, 상기 비트들은 명목상의 전압 레벨인 0V와 ＋5V로 표현된다. 각각의 버스 라인에 대한 드라이버 회로는, 라인으로 전송된 신호에 의해 표시되는 데이터 비트에 따라 버스 라인의 전압 레벨을 0V 또는 +5V 중 어느 하나로 설정할 수 있다.

어떤 시스템에서 버스들은 양방향성을 가질 수 있다. 즉, 데이터 신호들이 상기 버스 라인들의 양쪽 방향으로 전송될 수 있다. 이를 가능하게 하기 위해, 상기 도전성 라인들의 양단은 드라이버 회로 및 수신기 회로 모두를 포함한다.

시스템들이 더욱 복잡해짐에 따라, 버스들을 통한 높은 데이터 전송율에 대한 요구가 증가되고 있는데, 이러한 높은 데이터 전송율에 대한 수요의 증가에 부응하여 두 가지 접근 방법이 시도되고 있다. 그 중 하나는, 버스들의 폭을 더욱 넓게하여 즉, 도전성 라인들의 개수를 증가시켜 더욱 많은 양의 데이터를 병렬로 동시에 전송할 수 있도록 하는 것이다. 다른 하나는, 전송이 일어나는 시스템 주파수 또는 클럭 주파수를 증가시켜 특정 시스템에서의 데이터 전송율을 증가시키는 것이다.

그러나, 이러한 두가지 접근 방법에는 한계가 있다. 예를 들면, 버스 라인들의 개수를 증가시키는 방법은 버스 및 이와 관련된 회로의 크기를 증가시키게 되는데, 이는 회로 및 회로가 탑재되는 하드웨어를 작게 만들고자 하는 요구에 역행하는 것이다. 시스템 주파수 또는 클럭 주파수를 증가시키는 방법은, 전력 소모를 증가시키게 된다. 따라서, 상기 주파수는 다른 무엇보다도, 최대 허용가능한 전력 소모량 또는 요구되는 전력 소모량에 의해 제한된다.

그리고, 종래의 시스템들은 버스 전압이 매우 빠르게 스위칭되어야하는 단점이 있다. 버스 커패시턴스는 느린 전압 스위칭이 가능하므로, 데이터 전송 주파수가 제한된다. 또한, 버스 라인들에 용량적으로 접속된 스위칭 전압들은 성능을 저하시키는 노이즈를 발생할 수 있으며 전력 소모를 증가시킬 수 있다.

따라서, 본 발명이 이루고자하는 기술적 과제는 버스 및 회로 사이즈 증가와 전력 소모 증가에 따른 종래 시스템에서 발생되던 문제점들이 방지된 버스 인터페이스 및 이를 이용한 신호 전송 방법을 제공하는 것이다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 종래 기술에 따른 버스 통신 시스템의 개략적 블록도이다.

도 2는 본 발명에 따른 버스 통신 시스템의 개략적 블록도이다.

도 3은 본 발명에 따른 버스 통신 시스템의 구체적 블록도이다.

상기 기술적 과제를 이루기 위한 본 발명에 의한 버스 인터페이스는, 조절 가능한 전류를 상기 버스의 도전성 라인을 통해 구동할 수 있는 드라이버 회로를 포함한다. 상기 드라이버 회로는 또한, 조절 가능한 전류의 전류 레벨을 데이터 항목 또는 정보 항목 예컨대, 상기 도전성 라인을 통해 전송되는 신호에 의해 표현되는 데이터 비트에 따라 조절할 수 있다. 그리고, 상기 버스 인터페이스는 상기 조절 가능한 전류를 수신하고 신호로 표현되는 상기 정보 항목을 판별할 수 있도록 하기 위해 상기 조절 가능한 전류의 레벨을 검출하도록 되어 있는 상기 도전성 라인에 접속된 수신기 회로를 포함한다.

상기 전류 레벨은, 상기 도전성 라인에 의해 전송되는 신호로 부호화된 데이터 항목을 표현하는데 사용되는 복수개의 가능한 전류 레벨들 중 어느 하나로 조절될 수 있다. 각 전류 레벨은 상기 정보 항목이 가정할 수 있는 복수개의 상태 중 어느 하나에 해당된다. 예를 들면, 상기 정보 항목이 데이터 파라메터 또는 숫자를 나타낼 때, 조절 가능한 전류가 조절될 수 있는 각 전류 레벨은 상기 파라메터 혹은 숫자의 값을 나타낼 수 있다. 예컨대, 상기 숫자가 네 개의 가능한 상태들 중 어느 하나인 경우를 가정하면, 상기 조절 가능한 전류는 네 개의 가능한 전류 레벨들 중 어느 하나로 설정될 수 있다. 상기 수신기 회로는 상기 조절 가능한 전류를 수신하고 상기 조절 가능한 전류의 전류 레벨을 감지하며, 상기 전류 레벨에 관련된 정보 항목(파라메터 값)의 상태를 판별한다.

본 발명의 일 실시예에 의하면, 상기 전류 레벨은 둘 이상의 가능한 레벨들로 설정될 수 있으며, 상기 데이터 항목은 둘 이상의 가능한 상태들 중 하나로 가정할 수 있다. 따라서, 이러한 형태를 사용함으로써 상기 버스 라인들은, 이진 데이터 포멧에 의해 부호화될 수 있는 것보다 많은 정보를 전송할 수 있게 된다.

일 실시예에 있어서, 상기 드라이버 회로는 상기 조절 가능한 전류의 일부를 선택적으로 스위치할 수 있는 스위칭 회로를 포함하며, 상기 일부는 조절 가능한 전류 레벨 측정시 합쳐질 수 있다. 일 실시예에 있어서, 이 스위칭 회로는 복수개의 트랜지스터들을 포함하며, 각각은 상기 조절 가능한 전류의 일부를 통과시키도록 선택적으로 활성화될 수 있다. 상기 각각의 트랜지스터를 통과한 전류 일부들 각각은 상기 버스 라인을 통해 구동되는 조절 가능한 전체 전류를 발생하도록 합쳐진다. 일 실시예에 의하면, 빠른 스위칭 속도와 저전력 소모를 위해 전계 효과 트랜지스터들이 사용된다.

일 실시예에 있어서, 상기 수신기 회로는 상기 조절 가능한 전류 레벨을 검출하는 검출 회로를 포함한다. 상기 검출 회로는 상기 조절 가능한 전류를 전압 레벨로 변환하는 변환 회로를 포함할 수 있다. 이 변환 회로는 조절 가능한 전류 혹은 그것의 일부가 흐를 수 있도록 만들어진 공지된 저항을 포함할 수 있다. 상기 저항 양단의 전압 강하를 검출함으로써, 상기 조절 가능한 전류의 레벨이 검출될 수 있다. 또한, 상기 검출 회로는 상기 전압이 인가되는 전압 비교기와 같은 비교 회로를 포함할 수 있다. 상기 비교 회로는 상기 전압을 하나 또는 그 이상의 문턱전압과 비교하는 데 사용된다. 문턱 전압의 선택은 수신된 상기 조절 가능한 전류의 전류 레벨과 연계될 값 또는 상태를 결정하는데 사용된다.

일 실시예에 있어서, 복수개의 문턱 전압을 가지는 복수개의 비교 회로가 사용된다. 그리고 이 실시예에서 수신기 내의 각 비교 회로는, 서로 다른 문턱전압을 가지며, 상기 입력 신호의 변환된 전압 레벨이 적용된다.

일 실시예에 있어서, 상기 신호와 관련된 상태 혹은 값은 초과된 문턱 전압의 개수 예컨대, 상기 변환된 전압 신호에 의해 액티브 상태로 스위치된 비교기들의 개수를 판별함으로써 결정된다. 상기 문턱 전압들은 액티브 상태로 스위치된 비교기들의 개수가 입력 신호의 값 또는 상태와 관련되도록 선택된다.

본 발명의 버스 인터페이스와 신호 전송 방법은 다양한 시스템 구성과 버스 형태에 적용될 수 있다. 예를 들면, 상기 버스 인터페이스 회로는 분리된 집적회로들에 적용될 수 있으며, 따라서, 상기 회로들 사이의 오프-칩(off-chip) 버스용 인터페이스로 제공될 수 있다. 상기 버스 인터페이스는 또한, 입출력 포트 예컨대, 개인용 컴퓨터(PC)의 입출력 포트에 적용되어 입출력 인터페이스로도 사용될 수 있다. 이와 달리, 상기 본 발명의 버스 인터페이스는 단일 칩 상에서 버스 통신을 제공하는데 사용될 수도 있다. 이 경우, 상기 드라이버 회로, 수신기 회로 및 버스는 모두 단일 칩 상에 형성될 수 있다. 또 다른 예로는, 상기 모든 버스 인터페이스 회로가 단일 칩 상에 형성되는 반면 버스는 외부의 오프-칩 버스가 될 수 있다.

그리고, 본 발명의 상기 버스 인터페이스 회로는 일방향 혹은 양방향의 버스로 사용될 수 있다. 양방향 버스의 경우, 본 발명에 따른 드라이버 회로와 수신기 회로는 상기 버스를 구성하는 각 라인의 양단에 접속된다. 상기 드라이버 또는 수신기 회로를 상기 라인에 연결하는 데에는 데이터가 전송되는 방향을 고려하여 적절한 스위칭 및/또는 멀티플렉싱 및 디멀티플렉싱 회로가 사용된다.

상술된 본 발명에 의하면 다른 버스 통신 시스템에 비해 많은 이점들이 있다. 예를 들면, 본 발명에 있어서는 전압 대신 전류가 스위칭되기 때문에, 종래 시스템에서 전압 스위칭 버스들 내의 버스 커패시턴스에 의해 발생되던 저속 및 노이즈 커플링과 같은 문제가 실질적으로 발생되지 않는다. 그리고, 본 발명의 버스 통신 시스템은 하나의 라인으로 복수개 예컨대, 둘 이상의 값 또는 상태에 대한 부호화를 허용한다. 결과적으로, 종래의 이진 부호화 시스템들에서 부호화되고 전송될 수 있는 것보다 많은 데이터가 부호화되고 전송될 수 있다. 따라서, 버스 사이즈를 증가시키거나 버스를 보다 빠른 주파수로 동작시키지 않고도 전체적인 데이터 전송율이 개선될 수 있다. 따라서, 본 발명에 의하면 버스 및 회로 사이즈 증가와 전력 소모 증가에 따른 종래 시스템에서 발생되던 문제점들이 방지된다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.

도 1은 종래의 버스 통신 시스템(10)의 개략적 블록도이다.

상기 시스템(10)은 전송 시스템(12)과, 상기 전송 시스템(12)과는 버스(16)를 통해 통신하는 수신 시스템(14)을 포함한다. 상기 전송 시스템(12)은 시스템 회로(18)와 상기 버스(16) 사이의 인터페이스를 제공하는 드라이버(20)를 포함한다.상기 수신 시스템(14)은 상기 버스(16)로부터 신호를 수신하여 다른 시스템 수신기 회로(24)로 전송하는 수신기(22)를 포함한다. 상기 드라이버(20)는 상기 버스(16)로 전송되는 신호들을 상기 수신기(22)가 수신하기에 적합한 형태로 발생한다.

상기 버스(16)는 통상적으로 병렬로된 복수개의 도전성 라인들을 포함한다. 상기 드라이버(20)는 필요에 따라 각 도전성 라인을 독립적으로 구동할 수 있도록 각 도전성 라인에 접속된 개별적인 구동 회로를 포함한다. 상기 수신기(22)는 도전성 라인 각각에 접속되어, 각각이 독립적으로 신호들을 수신할 수 있는 개별 수신기 회로를 포함한다.

종래의 일반적인 시스템에 있어서, 상기 수신 시스템(14)은 상기 버스(16)를 통해 전송 시스템(12)으로 신호들을 전송할 수 있을 것이다. 이는 도 1에 도시된 것과는 반대 방향으로 신호들을 전송하는 여분의 버스에 의해 달성될 수 있다. 이 경우 상기 수신 시스템(14)은 드라이버 회로를 포함할 것이고, 상기 전송 시스템(12)은 수신기 회로를 포함할 것이며, 도시된 버스(16)와는 반대 방향으로 향하는 여분의 버스가 이들을 연결할 것이다. 이와 달리, 상기 버스(16)는 양방향으로 신호를 전송할 수 있는 양방향성 버스일 수 있다. 이 경우 전송 시스템(12)과 수신 시스템(14) 양자는 상기 버스 상의 신호를 구동하고 수신할 수 있는 드라이버/수신기 회로를 포함한다.

도 1에 도시된 상기 종래의 시스템(10)에 있어서, 버스(16) 상에 전송된 데이터 신호들은 통상 이진 형태 즉, 상기 버스 라인으로 전송된 신호를 두 가지 상태들 중 어느 하나로 가정할 수 있는 형태로 부호화된다. 상기 종래 시스템에 있어서, 이들 상태들 각각은 전압 레벨과 동일하게 간주된다. 그리고, 상기 드라이버(20)는 상기 버스 라인의 전압 레벨을 전송되는 이진 값에 대응하는 레벨로 설정한다. 이러한 이진 시스템에 있어서는 도 1에 도시된 바와 같이, V(0) 및 V(1)의 두가지 전압 레벨이 가능하다. 예를 들면, CMOS 시스템에 있어서, 상기 두가지 전압에 대한 명목상 값은 V(0)=0V 및 V(1)=＋5V이고, V(0)는 논리 0, 비활성 또는 로우 상태를, V(1)은 논리 1, 활성 혹은 하이 상태를 나타낸다.

도 2는 본 발명에 따른 버스 통신 회로(100)의 일 실시예를 보여주는 개략적 블록도이다.

본 발명의 상기 시스템(100)은 일반적으로, 복수개의 도전성 라인 버스(116)를 통해 수신 시스템(114)으로 신호들을 전송하는 전송 시스템(112)을 포함한다. 그리고, 두 시스템(112,114) 모두가 드라이버 및 수신기 회로를 포함하는 경우 상기 시스템이 양방향성 버스를 포함할 수 있음은 자명하다. 도 2에 도시된 상기 실시예에 있어서, 전송 시스템(112)의 상기 드라이버(120)는 상기 전송 시스템(112)의 남아 있는 회로(118)와 상기 버스(116) 사이의 인터페이스를 제공한다. 상기 수신기(122)는 상기 수신 시스템(114)의 남아 있는 회로(124)와 상기 버스(116) 사이의 인터페이스를 제공한다.

본 발명의 상기 드라이버(120)는 복수개의 전류 레벨들 i(0),i(1),i(2),…, i(n) 중 어느 하나의 레벨로 상기 버스(116)의 각 도전성 라인을 구동할 수 있다. 가능한 전류 레벨들의 개수 n은 아래에서 기술되는 바와 같이, 드라이버(120)의 하드웨어적 용량 및 구성에 의하여 결정된다. 각 전류 레벨 i는 상기 버스(116)를 통해 전송되는 데이터 항목의 상태에 따라 결정된다. 상기 구동 회로(120)는 상기 버스(116) 내의 각 라인을 통해서 전류를 전송하되, 해당 라인 상에 전송되는 데이터 항목의 상태에 따른 레벨로 전류를 통과시킬 수 있다. 예를 들면, 특정 데이터 항목을 네가지 상태 중 하나로 가정할 경우, 드라이버(120)에 의해 네가지 전류 레벨, i(0),i(1),i(2) 및 i(3)이 해당 버스 라인을 통해 구동될 수 있다. 상기 수신기(122)는 각 라인으로 흐르는 전류를 수신 및 구별하고, 상기 전류 레벨에 관련된 데이터 항목의 상태를 판별한다.

도 3은 본 발명에 따른 상기 드라이버(120)의 일 실시예 및 하나의 도전성 라인으로된 버스(116)를 통해 연결된 상기 수신기(122)의 일 실시예를 보여주는 구체적 블록도이다. 도 3에 도시된 실시예에 있어서, 네가지 가능한 전류 레벨들(제로 전류 포함)은 상기 버스(116)의 도전성 라인 상에 나타날 수 있으며 따라서, 각 데이터 항목은 네가지 상태들로 표현될 수 있다. 본 실시예에서는 상기 데이터 항목의 상태들 및 전류 레벨들의 개수가 네가지인 경우가 예로써 기술되나, 이들의 개수는 네 개 이상으로 확장될 수 있다.

도 3에 도시된 실시예에 있어서, 각 버스 라인 상에는 네가지 가능한 전류 레벨들이 나타날 수 있기 때문에, 상기 레벨들은 두 개의 이진수로 부호화될 수 있는 네가지 상태 혹은 값들을 표현하는데 사용될 수 있다. 그러므로, 본 발명의 특정 실시예는 A 및 B로 표기된 두 개의 이진수 입력들로 표현되는 데이터를 전송하는 것과 관련해서 기술된다. 상기 시스템의 수신 단부에 위치한 상기 수신기(122)는 상기 이진수 입력들(A,B)을 각각 이진수 출력들(A',B')로 부호화한다. 이하에서기술되는 복수개의 전류 레벨들을 사용하여 데이터 항목을 전송하는 것과 같은 본 발명이 이진수에 의해 부호화되는 값들을 전송하는 것 이외에 적용될 수 있음은 명백하다.

도 3에 도시된 본 발명의 상기 실시예에 있어서, 상기 드라이버(120)는 이진수(A,B)를 입력으로 수신하는 디코딩 회로(130)를 포함한다. 상기 디코딩 회로(130)는 전계효과 트랜지스터들(132,134,136, 이하 FET)을 선택적으로 활성화하기 위해 표 1에 도시된 진리표에 따라 상기 출력 라인들(D0,D1,D2 및 D3)을 활성화하도록 되어 있다. 표 1을 참조하면, 0 및 1은 논리 레벨들을 나타낸다. 상기 출력들(D0,D1,D2 및 D3)에 대해, 상기 논리 레벨 0은 하나의 출력이 연결된 FET의 소오스와 드레인 사이에 전류가 흐르지 않는 거의 0 V의 전압을 가리킨다. 논리 1은 대응 FET의 게이트에 인가되어 상기 FET의 소오스와 드레인 사이에 전도성을 가지게하는 전압을 가리킨다. FET를 통해 흐르는 상기 전류는 V＋로 표기된 전압원에 의해 발생되고 상기 전압원에 연결된 저항(R1)에 의해 부분적으로 제한된다.

A	B	D0	D1	D2	D3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	1	1	0
1	1	0	1	1	1

표 1 및 도 3을 참조하면, AB = 00 일 때, 출력 D0 만이 활성화되어 FET(138)가 도통된다. 상기 대응 버스 라인은 효과적으로 접지되고, 상기 버스를 통해서는 전류가 흐르지 않는다. AB = 01 인 경우, D1 만이 활성화되어 FET(136) 만이 도통된다. D0가 로우이기 때문에, FET(138)는 도통되지 않고 FET(136)를 통해흐르는 모든 전류는 상기 버스 라인으로 흐른다. AB = 10 인 경우에는, 출력 라인들(D1 및 D2)이 활성화되어 두 개의 FET들(134,136)이 도통된다. 이들을 통한 상기 전류는 합쳐지고, 합쳐진 전류는 상기 버스(116)의 도전성 라인을 통해 흐른다. 이 경우, 신호 D0는 비활성화되어 FET(138)는 도통되지 않는다. 이처럼 두 개의 FET들(134,136)이 도통될 때 상기 버스 라인을 통해 흐르는 전류는 AB = 01인 경우의 레벨과는 다르다. AB = 11 일 때에는, 출력들(D1,D2 및 D3) 모두가 활성화되어 세 개의 FET들(132,134,136) 모두 도통된다. 그리고, 도통된 FET들(132,134,136)을 통해 흐르는 세가지 전류 모두가 합해져 상기 버스(116)의 도전성 라인을 통해 흐른다. 그러므로, 이진 입력 라인들(A 및 B)의 가능한 상태 각각에 대해, 상기 드라이버(120)는 상기 버스(116)의 도전성 라인을 통해 서로 다른 레벨의 전류를 구동한다.

상기 디지털 입력(A 및 B)에 의해 설정되고, 상기 구동 FET들(132,134 및 136)에 의해 구동되는 상기 전류 레벨은 대응하는 상기 버스(116) 라인에 연결된 수신기(122)에서 수신된다. 수신된 대부분의 전류는 저항(R2)을 통해 흘러, 전압 비교기들(142,144,146) 각각의 비반전 입력으로 제공되는 노드(140) 전압을 발생한다. 상기 문턱 혹은 기준 전압들(VR0,VR1,VR2)은 각각, 상기 비교기들(146,144,142)의 반전 입력으로 제공된다. 기준 전압(VR0,VR1,VR2) 각각은 분리된 전압원에 의해 발생되고 일 실시예에 의하면, 서로 다른 전압 값을 가진다.

각 비교기(146,144,142)는 노드(140)에서 저항(R2) 양단에 발생된 전압이 각비교기의 기준 전압(VR0,VR1,VR2)을 넘어설 때 각각의 출력(D4,D5,D6)을 액티브 또는 하이 상태로 구동할 것이다. 상기 노드(140) 전압이 상기 버스(116)의 도전성 라인을 통해 흐르는 전류에 의존하기 때문에, 비교기 출력들이 활성화되는 개수는 상기 드라이버(120) 내의 디코딩 회로(130)의 출력들(D0,D1,D2,D3)의 상태에 의해 결정된다. 그리고, 상기 출력들(D0,D1,D2,D3)은 상기 이진수 입력들(A,B)의 상태들에 의존하기 때문에, 상기 이진 입력들(A,B)은 비교기 출력들(D4,D5,D6)의 상태를 결정한다. 일 실시예에 있어서, 상기 이진수 입력들(A,B)과 상기 비교기 출력들(D4,D5,D6)의 관계는 진리표 2에 기술된 바와 같다.

A	B	D4	D5	D6
0	0	0	0	0
0	1	1	0	0
1	0	1	1	0
1	1	1	1	1

상기 기준 전압들(VR0,VR1,VR2)은, 노드(140) 전압의 증가를 초래하는 상기 버스(116)의 도전성 라인을 통해 흐르는 전류 증가량 각각에 의해, 비교기 출력 하나가 추가적으로 액티브 또는 하이 상태로 전환되는 결과가 나타나도록 설정된다. 표 2를 참조하면, AB = 00 일 때, 언급된 바와 같이, 상기 버스(16)의 도전성 라인으로는 전류가 통하지 않아 노드(140) 저항(R2) 양단에는 전압이 발생되지 않는다. 결국, 상기 노드 저항(R2) 양단의 전압은 상기 기준 전압들(VR0,VR1,VR2) 중 어느 것도 초과하지 않으며, 따라서, 비교기 출력들(D4,D5,D6) 중 어느 것도 활성화 상태가 아니다. AB = 01 일 때, FET(136) 만이 도통된다. 상기 기준 전압(VR0,VR1,VR2)은, 노드(140) 전압이 하나의 기준 전압(VR0) 만을 초과하는 경우 단지 하나의 비교기 출력(D4) 만이 활성화되도록 설정된다. AB = 10 인 경우,FET들(134,136)은 노드(140)에 더 높은 전압 강하를 초래하도록 도통된다. 그리고, 상기 기준 전압들(VR0,VR1,VR2)은, 이러한 경우 두 개의 비교기 출력들(D4 및 D5)이 활성화되도록 설정된다. AB = 11 인 경우, FET들(132,134,136) 모두가 도통되고 따라서, 보다 높은 노드(140) 전압을 발생한다. 그리고, 상기 기준 전압들(VR0,VR1,VR2)은, 이러한 경우 세 개의 비교기 출력들(D4,D5,D6) 모두가 활성화 상태가 되도록 설정된다.

상기 비교기 출력들(D4,D5,D6)은 상기 비교기 출력들의 상태를 이진수(A' 및 B')로 변형하는 인코딩 회로(148)의 입력들로 사용된다. 상기 비교기 출력들(D4,D5 및 D6)과 상기 이진수(A' 및 B')와의 관계는 진리표 3에 나타나 있다. 세 개의 비교기 출력들 모두가 로우 상태에 있는 경우에는 A'B' = 00 이다. 그러므로, AB = 00 일때에는 A'B' = 00 이다. D4가 활성화 상태이고 D5 및 D6이 비활성화 상태인 AB = 01, A'B' = 01 일 때, A'B' = 01 이다. D4 및 D5가 활성화 상태이고, D6가 비활성화 상태인 AB = 10, A'B' = 10 인 경우, A'B' = 10 이다. 세 개의 비교기 출력들 모두가 활성화 상태인 AB = 11, A'B' = 11 인 경우에는, A'B' = 11 이다.

D4	D5	D6	A'	B'
0	0	0	0	0
1	0	0	0	1
1	1	0	1	0
1	1	1	1	1

그러므로, 상기 이진수(A 및 B)는 상기 버스(116) 라인을 통해 송신측에서 전류 레벨을 변형하고 수신측에서 상기 전류 레벨을 검출하며 상기 전류를 원래의 이진수 값으로 부호화함으로써 전송된다. 본 발명에 의하면, 상기 이진수(A,B)로가정될 수 있는 네 개의 값 중에서 어떠한 것도 하나의 도전성 라인으로 구성된 상기 버스를 통해 전송될 수 있을 것이다.

이하에서는 도 3에 도시된 상기 회로의 동작 예가 예시적으로 기술된다. 이 예에서는, 저항(R2)이 150Ω 이고, 각각의 FET들(132,134,136)이 상기 디코딩 회로의 출력들(D1,D2,D3) 중 하나에 의해 활성화될 때 상기 버스(116)의 도전성 라인으로 10mA 전류를 흘리도록 V＋ 및 R1이 선택되는 것으로 가정한다. 10mA의 전류 각각은 따라서, 수신기(122)의 노드(140)에서 1.5 V의 전압(V)을 발생한다. 결과적으로, 각 FET의 활성화에 의해 버스 라인 전류가 10mA씩 증가되고 이에 대응하여 노드(140) 전압이 1.5 V씩 증가된다.

본 실시예에 있어서, 기준이되는 상기 비교기의 기준전압은 다음과 같이 선택된다.

VR0 = 1.0 V;

VR1 = 2.0 V;

VR2 = 4.0 V.

상기 진리표 1에 따르면, 상기 이진수(A 및 B)의 상태에 의해 노드(140)에서의 상기 버스(116)의 도전성 라인을 통한 전류(i)와 전압(V)은 표 4와 같이 된다.

AB	전류 i (mA)	전압 V (volts)
00	0.0	0.0
01	10.0	1.5
10	20.0	3.0
11	30.0	4.5

표 4 및 진리표 3을 참조하면, AB = 00 일 때, 상기 노드(140) 전압(V)은 0V 이고 이는 어떠한 비교기의 문턱전압도 초과하지 않으며, 따라서 어떠한 비교기의 출력들도 활성화 상태로 구동되지 않는다. 그러므로. A'B' = 00이다. AB = 01인 경우 V = 1.5 V이고, 이는 단지 VR0 = 1.0 V 만을 초과하는 값이여서 비교기 출력 D4가 활성화된다. 그러므로, A'B' = 01 이다. AB = 10인 경우 V = 1.5 V이고, 이는 VR0 = 1.0 V 와 VR1 = 2.0 V를 초과하는 값이므로 비교기 출력들 D4 및 D5가 활성화된다. 그러므로, A'B' = 10 이다. AB = 11인 경우 V = 4.5 V이고, 이는 세 개의 문턱전압들 VR0 = 1.0 V, VR1 = 2.0 V, VR2 = 4.0 V 모드를 초과하는 값이므로 세 개의 비교기 출력들 D4,D5 및 D6 모두가 활성화 상태가 된다.

본 발명이 바람직한 실시예를 중심으로 특정적으로 도시되고 기술되었지만, 후술되는 청구항에 의해 정의된 본 발명의 사상이나 중심적인 특징들로부터 벗어나지 않는 본 발명에 대한 어떠한 다양한 변형이 만들어 질 수 있음은 그 기술분야에서 숙련된 사람들에 의해 이해될 것이다.

예를 들면, 상기 디코딩 회로(130)는 버스 라인을 통해 전송되는 정보의 가능한 상태들이 몇 개가되더라도 이에 적합하게 선택될 수 있다. 따라서, 상기 디코딩 회로(130)는 이진수 입력들 및 상기 FET들을 구동하기 위한 출력들이 몇 개가되더라도 사용될 수 있다. 본 실시예에서는 버스 라인을 통해 전송되는 정보의 가능한 개수가 네가지인 경우가 예로써 기술되었으나, 여덟가지 혹은 그 이상으로도 확장될 수 있는데, 이 경우 상기 디코딩 회로(130)는 세 비트 이상의 이진수 입력들을 가질 수 있다. 그리고, FET의 개수는 상기 버스를 통해 전송되는 정보의 가능한 상태의 개수에 따라 선택된다. 상기 FET들을 통해 흐르는 전류를 발생하는 상기 전압원(V＋)은 정보의 개수에 따라 적절하게 선택될 수 있다. 문턱 전압 값뿐만 아니라 비교기 회로 및 문턱 전압의 개수는, 전송되는 신호 상태의 요구된 개수에 따라 선택될 수 있다.

그리고, 상기 인코딩 회로(148)는 상태의 개수와 비교기 출력들 및 이진수 출력들의 개수에 맞게 설계될 수 있다. 상기 저항 값, 버스 전류, 및 문턱 전압은 또한, 특정 시스템의 구성과 동작에 맞게 선택될 수 있다. 여기서 사용된 실제 값들은 단지 본 발명을 예시적으로 설명하기 위한 것이지 실제 값들을 나타내기 위한 것은 아니다.

본 발명에 있어서는 전압 대신 전류가 스위칭되기 때문에, 종래 시스템에서 전압 스위칭 버스들 내의 버스 커패시턴스에 의해 발생되던 저속 및 노이즈 커플링과 같은 문제가 실질적으로 발생되지 않는다. 그리고, 본 발명의 버스 통신 시스템은 하나의 라인으로 복수개 예컨대, 둘 이상의 값 또는 상태에 대한 부호화를 허용한다. 결과적으로, 종래의 이진 부호화 시스템들에서 부호화되고 전송될 수 있는 것보다 많은 데이터가 부호화되고 전송될 수 있다. 따라서, 버스 사이즈를 증가시키거나 또는 버스를 보다 빠른 주파수로 동작시키지 않고도 총체적인 데이터 전송율이 개선될 수 있다. 따라서, 본 발명에 의하면 버스 및 회로 사이즈 증가와 전력 소모 증가에 따른 종래 시스템에서 발생되던 문제들이 방지된다.

Claims

신호 전송용 도전성 라인을 포함하는 버스를 통해 상기 신호를 전송하는 버스 인터페이스에 있어서,

디코딩 신호에 응답하여 상기 도전성 라인으로 전달되는 전류를 조절 가능하도록 하는 드라이버 회로; 및

상기 조절된 전류를 수신하고 소정의 기준전압들과 비교하여 상기 디코딩 신호의 정보 항목을 판별하고 상기 조절된 전류의 레벨을 검출하도록 상기 도전성 라인에 접속된 수신기 회로를 구비하는 것을 특징으로 하는 버스 인터페이스.
제1항에 있어서, 상기 전류 레벨은 상기 조절 가능 전류가 조절될 수 있는 복수개의 전류 레벨 중 하나이고, 상기 복수개의 전류 레벨들 각각은 상기 신호에 의해 표현될 수 있는 복수개의 정보 항목 상태들 중 하나에 대응하는 것을 특징으로 하는 버스 인터페이스.
제2항에 있어서, 상기 복수개의 전류 레벨은 상기 정보 항목이 적어도 두 개의 상태들 중 하나로 가정될 수 있도록 적어도 두 개의 전류 레벨을 포함하는 것을 특징으로 하는 버스 인터페이스.
제1항에 있어서, 상기 정보 항목은 상기 버스를 통해 전송되는 데이터 워드(word) 중 하나의 데이터 비트(bit)인 것을 특징으로 하는 버스 인터페이스.
제1항에 있어서, 상기 수신기 회로는 상기 전류 레벨을 검출하는 검출기를 구비하는 것을 특징으로 하는 버스 인터페이스.
제5항에 있어서, 상기 검출기는 상기 전류 레벨을 전압 레벨로 변환하는 변환기를 구비하는 것을 특징으로 하는 버스 인터페이스.
제6항에 있어서, 상기 검출기는 상기 전압 레벨을 복수개의 문턱 전압과 비교하는 비교 회로를 더 구비하는 것을 특징으로 하는 버스 인터페이스.
제1항에 있어서, 상기 드라이버 회로는 상기 전류 레벨을 조절하기 위해 조절 가능 전류 일부를 선택적으로 스위칭하는 전류 스위칭 회로를 구비하는 것을 특징으로 하는 버스 인터페이스.
제8항에 있어서, 상기 전류 스위칭 회로는 상기 조절 가능 전류의 복수개의 일부들 각각을 선택적으로 통과시키는 복수개의 트랜지스터들을 구비하는 것을 특징으로 하는 버스 인터페이스.
제9항에 있어서, 상기 트랜지스터들은 전계효과 트랜지스터들인 것을 특징으로 하는 버스 인터페이스.
제1항에 있어서, 상기 드라이버 회로 및 수신기 회로는 상기 버스에 의해서 연결되는 분리된 집적회로들 상에 형성된 것을 특징으로 하는 버스 인터페이스.
제1항에 있어서, 상기 드라이버 회로, 수신기 회로 및 상기 버스는 하나의 집적회로 상에 형성된 것을 특징으로 하는 버스 인터페이스.
신호 전송용 도전성 라인을 포함하는 버스를 통해 상기 신호를 전송하는 방법에 있어서,

(a) 조절 가능한 전류를 상기 도전성 라인을 통해 구동하도록 되어 있는 드라이버 회로를 상기 도전성 라인에 접속하는 단계;

(b) 상기 드라이버 회로를 사용하여, 상기 도전성 라인에 의해 전송되는 신호로 표현되는 정보 항목에 따라 상기 조절 가능한 전류 레벨을 조절하는 단계;

(c) 상기 조절 가능한 전류를 상기 도전성 라인으로부터 수신하기에 적합하도록 변경된 수신기 회로를 상기 도전성 라인에 수신기 회로를 접속하는 단계; 및

(d) 상기 수신기 회로를 사용하여, 상기 정보 항목을 판별하도록 상기 조절 가능한 전류의 레벨을 검출하는 단계를 구비하는 것을 특징으로 하는 신호 전송 방법.
제13항에 있어서, 상기 전류 레벨은 상기 조절 가능한 전류가 조절될 수 있는 복수개의 전류 레벨들 중 하나이고, 상기 복수개의 전류 레벨들 각각은 상기 신호에 의해 표현될 수 있는 복수개의 정보 항목의 상태들 중 하나에 대응하는 것을 특징으로 하는 신호 전송 방법.
제14항에 있어서, 상기 복수개의 전류 레벨은 상기 정보 항목이 적어도 두 개의 상태들 중 하나로 가정될 수 있도록 적어도 두 개의 전류 레벨을 포함하는 것을 특징으로 하는 신호 전송 방법.
제13항에 있어서, 상기 정보 항목은 상기 버스를 통해 전송되는 데이터 워드중에서 하나의 데이터 비트인 것을 특징으로 하는 신호 전송 방법.
제13항에 있어서, 상기 수신기 회로는 상기 전류 레벨을 검출하는 검출기를 구비하는 것을 특징으로 하는 신호 전송 방법.
제17항에 있어서, 상기 검출기는 상기 전류 레벨을 전압 레벨로 변환하는 변환기를 구비하는 것을 특징으로 하는 신호 전송 방법.
제6항에 있어서, 상기 검출기는 상기 전압 레벨을 복수개의 문턱 전압과 비교하는 비교 회로를 더 구비하는 것을 특징으로 하는 신호 전송 방법.
제13항에 있어서, 상기 드라이버 회로는 상기 전류 레벨을 조절하기 위해 조절 가능 전류 일부를 선택적으로 스위칭하는 전류 스위칭 회로를 구비하는 것을 특징으로 하는 신호 전송 방법.
제20항에 있어서, 상기 전류 스위칭 회로는 상기 조절 가능 전류의 복수개의 일부들 각각을 선택적으로 통과시키는 복수개의 트랜지스터들을 구비하는 것을 특징으로 하는 신호 전송 방법.
제19항에 있어서, 상기 트랜지스터들은 전계효과 트랜지스터들인 것을 특징으로 하는 신호 전송 방법.
제12항에 있어서, 상기 드라이버 회로 및 수신기 회로는 상기 버스에 의해서 연결되는 분리된 집적회로들 상에 형성된 것을 특징으로 하는 신호 전송 방법.
제12항에 있어서, 상기 드라이버 회로, 수신기 회로 및 상기 버스는 하나의 동일 집적회로 상에 형성된 것을 특징으로 하는 신호 전송 방법.