CN109802681A - 参考电压生成器和包括其的半导体设备 - Google Patents

参考电压生成器和包括其的半导体设备 Download PDF

Info

Publication number
CN109802681A
CN109802681A CN201811364521.XA CN201811364521A CN109802681A CN 109802681 A CN109802681 A CN 109802681A CN 201811364521 A CN201811364521 A CN 201811364521A CN 109802681 A CN109802681 A CN 109802681A
Authority
CN
China
Prior art keywords
code
boosting
voltage
pulse
dac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811364521.XA
Other languages
English (en)
Other versions
CN109802681B (zh
Inventor
A.卡瓦拉
李善奎
郑秉勋
任政炖
崔荣暾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109802681A publication Critical patent/CN109802681A/zh
Application granted granted Critical
Publication of CN109802681B publication Critical patent/CN109802681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Analogue/Digital Conversion (AREA)
  • Read Only Memory (AREA)

Abstract

一种半导体设备，包括：参考电压生成器，被配置为输出参考电压。参考电压生成器包括升压码电路和第一数字‑模拟转换器(DAC)。升压码电路包括被配置为生成第一升压脉冲的第一升压脉冲生成器和被配置为基于参考码和第一升压脉冲输出第一升压码的第一升压码控制器。第一DAC被配置为通过转换第一升压码来输出参考电压。当第一升压脉冲具有第一逻辑电平时，第一升压码具有与参考码不同的第一码值，并且当第一升压脉冲具有与第一逻辑电平相反的第二逻辑电平时，第一升压码具有与参考码相同的值。

Description

参考电压生成器和包括其的半导体设备
相关申请的交叉引用
本申请要求于2017年11月17日在韩国知识产权局提交的韩国专利申请第10-2017-0153967号的权益，其公开内容通过引用整体并入本文。
技术领域
本公开涉及一种参考电压生成器和包括该参考电压生成器的半导体设备，更具体地，涉及一种包括数字-模拟转换器和存储器设备的参考电压生成器。
背景技术
在诸如存储器设备的半导体设备中，参考电压可以被用于各种目的，并且随着半导体设备中包括的参考电压生成器生成参考电压的速度增加，半导体设备的性能可能会得到改善。
参考电压生成器包括数字-模拟转换器，并基于输入到参考电压生成器的数字信号生成参考电压。随着数字-模拟转换器的转换速度增加，参考电压生成器生成参考电压的速度可能增加。
发明内容
本公开提供了一种参考电压生成器，其能够将升压码(boosting code)输出到参考电压生成器中包括的数字-模拟转换器，从而提高数字-模拟转换器的转换速度；以及包括该参考电压生成器的存储器设备。
根据本发明构思的一方面，提供了一种半导体设备，包括参考电压生成器，被配置为输出参考电压。参考电压生成器包括升压码电路和第一数字-模拟转换器(digital-analog converter，DAC)。升压码电路包括：第一升压脉冲生成器，被配置为生成第一升压脉冲；和第一升压码控制器，被配置为基于参考码和第一升压脉冲输出第一升压码。第一DAC被配置为通过转换第一升压码来输出参考电压。当第一升压脉冲具有第一逻辑电平时，第一升压码具有与参考码不同的第一码值，并且当第一升压脉冲具有与第一逻辑电平相反的第二逻辑电平时，第一升压码具有与参考码相同的值。
根据本发明构思的另一方面，提供了一种半导体设备，包括参考电压生成器，被配置为输出参考电压。参考电压生成器包括升压码电路和第一数字-模拟转换器(DAC)。升压码电路包括：升压脉冲生成器，被配置为生成升压脉冲；以及升压码控制器，被配置为基于参考码和升压脉冲输出升压码。第一DAC被配置为通过在升压脉冲的脉冲持续时间期间转换具有与参考码不同的值的升压码来输出具有第一电压电平的参考电压，并且当升压码电路被激活时，通过在升压脉冲的脉冲持续时间之后转换具有与参考码相同的值的升压码来输出具有小于第一电压电平的第二电压电平的参考电压。
根据本发明构思的另一方面，提供了一种半导体设备，包括：参考电压生成器，被配置为输出参考电压。参考电压生成器包括升压码电路和数字-模拟转换器(DAC)。升压码电路包括升压码控制器，被配置为基于参考码输出升压码。DAC被配置为通过在使能升压码电路之后的第一时间段期间转换具有与参考码不同的值的升压码来输出具有第一电压电平的参考电压，并且通过在第一时间段之后的第二时间段期间转换具有与参考码相同的值的升压码来输出具有小于第一电压电平的第二电压电平的参考电压。
附图说明
本发明构思的实施例将通过结合附图进行的以下详细描述可以更清楚地理解，其中：
图1是根据本公开的示例实施例的参考电压生成器的框图；
图2是根据本公开的示例实施例的图1的参考电压生成器的框图；
图3A至图3C是用于描述图2的参考电压生成器的操作的示例实施例的时序图；
图4是根据本公开的示例实施例的参考电压生成器的框图；
图5是根据本公开的示例实施例的图4的参考电压生成器的框图；
图6A至图6D是用于描述图5的参考电压生成器的操作的示例实施例的时序图；
图7是根据本公开的示例实施例的参考电压生成器的框图；
图8是根据本公开的示例实施例的参考电压生成器的框图；
图9是根据本公开的示例实施例的图8的参考电压生成器的框图；
图10是用于描述图9的参考电压生成器的操作的示例实施例的时序图；
图11是根据本公开的示例实施例的参考电压生成器的框图；
图12是根据本公开的示例实施例的参考电压生成器的框图；
图13是用于描述图12的快速升压脉冲和慢速升压脉冲的示例实施例的时序图；
图14是根据本公开的示例性实施例的包括参考电压生成器的半导体设备的框图；和
图15是示出了根据本公开的示例实施例的计算系统的框图。
具体实施方式
图1是根据本公开的示例性实施例的半导体设备1000中的参考电压生成器10的框图。
如本文所使用的，半导体设备可以指代各种项目，诸如存储器设备、形成在半导体衬底中或半导体衬底上的一个或多个逻辑设备、半导体芯片、存储器芯片、逻辑芯片、封装或其组合。诸如半导体芯片、存储器芯片或逻辑芯片的半导体设备可以由晶圆形成。半导体设备可以包括封装，该封装可以包括堆叠在封装衬底上的一个或多个芯片、或者包括多个封装的封装叠层设备(package-on-package device)。半导体设备可以包括参考电压生成器。
本文使用的电子设备可以指代这些设备(诸如存储器模块、包括附加组件的硬盘驱动器、移动电话、笔记本电脑、平板电脑、台式电脑、相机、服务器、计算系统或其他消费电子设备等)中的一个，并且还可以包括包含这些设备的产品。
参考图1，参考电压生成器10可以接收使能信号EN和作为数字信号的n比特参考码<Dn-1：D0>。当使能信号EN具有第一逻辑电平时，参考电压生成器10可以基于参考码<Dn-1：D0>执行生成参考电压VREF的操作。在这方面，n可以是等于或大于2的自然数，并且第一逻辑电平可以是高电平。然而，本公开不限于此，并且当使能信号EN具有低电平时，参考电压生成器10可以生成参考电压VREF。
参考码<Dn-1：D0>可以是具有与参考电压VREF的电平相对应的值的数字信号。因此，参考电压生成器10可以生成具有与参考码<Dn-1：D0>相对应的目标电压电平的参考电压VREF。
参考电压生成器10可以包括升压码电路100和数字-模拟转换器(DAC)200。升压码电路100可以控制对DAC 200的升压操作。在实施例中，升压码电路100可以接收参考码<Dn-1：D0>，并且可以在从使能信号EN转变为高电平的时间点开始的升压时间段期间执行升压操作。因此，DAC 200的转换操作速度可以增加。
在实施例中，升压码电路100可以生成在升压时间段期间具有与参考码<Dn-1：D0>不同的码并且在升压时间段之后具有与参考码<Dn-1：D0>相同的码的升压码<Cn-1：C0>。
DAC 200是通过转换接收到的数字信号生成模拟信号的电路，DAC 200可以通过转换升压码<Cn-1：C0>来生成参考电压VREF。DAC 200可以基于升压码<Cn-1：C0>生成具有目标电压电平的参考电压VREF。
根据本公开示例实施例的参考电压生成器10包括升压码电路100，并且因此，可以减少建立时间(settling time)，该建立时间是参考电压生成器10通过转换升压码<Cn-1：C0>来生成具有目标电压电平的参考电压VREF所花费的时间。因此，参考电压生成器10生成具有目标电压电平的参考电压VREF的速度可以增加。
图2是根据本公开的示例实施例的图1的参考电压生成器10的框图。如上参考图1所述，参考电压生成器10可以接收参考码<Dn-1：D0>，并且可以生成具有与参考码<Dn-1：D0>相对应的目标电压电平的参考电压VREF。参考电压生成器10可以包括升压码电路100和DAC 200。
参考图2，升压码电路100可以包括升压脉冲生成器110和升压码控制器120。升压码电路100可以接收使能信号EN和参考码<DN-1：D0>。升压码电路100可以在一定的升压时间段期间控制对DAC 200的升压操作。
升压脉冲生成器110可以生成在从接收到具有高电平的使能信号EN的时间点开始的升压时间段期间(例如，在脉冲持续时间期间)具有第一逻辑电平并且在升压时间段之后具有第二逻辑电平的升压脉冲BP。例如，升压脉冲生成器110可以生成与升压时间段一样宽的升压脉冲BP。例如，第一逻辑电平可以是高电平，并且第二逻辑电平可以是低电平。然而，本公开不限于此，并且第一逻辑电平可以是低电平且第二逻辑电平可以是高电平。在实施例中，升压脉冲生成器110可以基于参考码<Dn-1：D0>确定升压时间段。在一些实施例中，升压脉冲生成器110可以生成在一定时间段内具有高电平的升压脉冲BP，而不管参考码<Dn-1：D0>如何。升压时间段将在下面参考图3C来描述。
升压码控制器120可以接收参考码<Dn-1：D0>和升压脉冲BP，并且可以基于参考码<Dn-1：D0>和升压脉冲BP输出升压码<Cn-1：C0>。升压码<Cn-1：C0>可以是在升压时间段期间与参考码<Dn-1：D0>不同的码。例如，升压码<Cn-1：C0>可以具有从参考码<Dn-1：D0>升压的码值。升压码<Cn-1：C0>可以在升压时间段之后具有与参考码<Dn-1：D0>相同的值。在这方面，从参考码<Dn-1：D0>生成升压码的升压码控制器120可以表示为执行升压操作的升压码电路100。下面将参考图3A至图3C描述升压码<Cn-1：C0>。
DAC 200可以从升压码电路100接收升压码<Cn-1：C0>，并且可以基于升压码<Cn-1：C0>生成参考电压VREF。在实施例中，DAC 200可以是R-2R梯形DAC。DAC 200可以包括多个第一电阻器R和多个第二电阻器2R，多个第二电阻器2R具有与多个第一电阻器R不同的电阻值，并且多个第二电阻器2R中的每一个可以具有多个第一电阻器R中的每一个的两倍的电阻值。
DAC 200可以包括与参考码<Dn-1：D0>的比特数相对应的n个开关T0～Tn-1。例如，n个开关T0～Tn-1可以被实现为多个晶体管，例如，多个反相器，但本公开不限于此。n个开关T0～Tn-1中的每一个可以由升压码<Cn-1：C0>控制。
在示例实施例中，当升压码<Cn-1：C0>具有逻辑高电平时，n个开关T0～Tn-1可以被连接到电源电压VDD，并且因此，电源电压VDD和多个第二电阻器2R的端部可以彼此连接。当升压码<Cn-1：C0>具有逻辑低电平时，n个开关T0～Tn-1可以被连接到接地电压GND，并且因此，接地电压GND和多个第二电阻器2R的端部可以彼此连接。因此，DAC 200的多个节点N0～Nn-1的电压可以由n个开关T0～Tn-1改变。例如，多个第二电阻器2R的第一端部被连接到电源电压VDD，并且多个第二电阻器2R的第二端部被连接到多个节点N0～Nn-1中的每一个。
在其他示例实施例中，当升压码<Cn-1：C0>具有逻辑低电平时，n个开关T0～Tn-1可以被连接到电源电压VDD，并且因此，电源电压VDD和多个第二电阻器2R的端部可以彼此连接。当升压码<Cn-1：C0>具有高电平时，n个开关T0～Tn-1可以被连接到接地电压GND，并且因此，接地电压GND和多个第二电阻器2R的端部可以彼此连接。
因此，DAC 200可以根据升压码<Cn-1：C0>生成不同的参考电压VREF。随着升压码<Cn-1：C0>的值增加，DAC 200可以生成具有更高电平的参考电压VREF。
图3A至图3C是用于描述图2的参考电压生成器10的操作的示例实施方式的时序图。
参考图2和图3A，参考电压生成器10可以基于使能信号EN和参考码<Dn-1：D0>生成具有与参考码<Dn-1：D0>相对应的目标电压电平的参考电压VREF。
升压码控制器120可以接收参考码<Dn-1：D0>和升压脉冲BP，并且可以输出升压码<Cn-1：C0>。在实施例中，升压码控制器120可以基于具有高电平的升压脉冲BP输出具有与最大目标电压电平相对应的码值的升压码<Cn-1：C0>。例如，升压码控制器120可以在升压时间段期间输出全部具有值1的升压码<Cn-1：C0>。当升压脉冲BP具有低电平时，升压码控制器120可以输出与参考码<Dn-1：D0>相同的升压码<Cn-1：C0>。
例如，当参考码<Dn-1：D0>是00...01时，升压脉冲生成器110可以生成具有第一升压时间段BT1的升压脉冲BP。升压码控制器120可以在第一升压时间段BT1期间生成11...11的升压码<Cn-1：C0>，并且可以在第一升压时间段BT1之后生成升压码00...01的<Cn-1：C0>，其与参考码<Dn-1：D0>相同。
根据本公开实施例的参考电压生成器10可以在第一升压时间段BT1期间对DAC200执行升压操作。随着升压码<Cn-1：C0>在第一升压时间段BT1期间变为11...11，n个开关T0～Tn-1可以被连接到电源电压VDD，并且电压可以被施加到节点N0～Nn-1。因此，参考电压VREF可以快速增加，并且可以快速达到第一目标电压电平VT1。可以减小参考电压VREF达到第一目标电压电平VT1所花费的建立时间，并且参考电压生成器10生成具有第一目标电压电平VT1的参考电压VREF的速度可以增加。
参考图2和图3B，升压码控制器120可以生成具有与参考电压相对应的码值的升压码<Cn-1：C0>，该参考电压的电平在第一升压时间段BT1期间是第一目标电压电平VT1的两倍。在示例实施例中，升压码控制器120可以在第一升压时间段BT1期间生成具有参考码<Dn-1：D0>的值的两倍的值的升压码<Cn-1：C0>。例如，当参考码<Dn-1：D0>是00...01时，升压码控制器120可以在第一升压时间段BT1期间输出为00...10的升压码<Cn-1：C0>。在第一升压时间段BT1之后，升压码控制器120可以输出00...01的升压码<Cn-1：C0>，其与参考码<Dn-1：D0>相同。因此，随着参考码<Dn-1：D0>的值增加，在升压时间段期间的升压码<Cn-1：C0>的值也可以增加。
由于升压码<Cn-1：C0>在第一升压时间段BT1期间被生成为具有是参考码<Dn-1：D0>的值的两倍的值，所以参考电压VREF在升压时间段期间可以相对快速地增加，并且可以快速地达到第一目标电压电平VT1。因此，可以减少参考电压VREF达到第一目标电压电平VT1所花费的建立时间。
参考图2至图3C，升压脉冲生成器110可以基于参考码<Dn-1：D0>生成升压脉冲BP。在实施例中，升压脉冲生成器110可以生成升压脉冲BP，该升压脉冲BP具有与与参考码<Dn-1：D0>相对应的参考电压VREF的目标电压电平成比例的升压时间段。因此，图2的升压脉冲生成器110可以生成升压脉冲BP，该升压脉冲BP具有与参考码<Dn-1：D0>的值成比例的升压时间段。
例如，如图3A所示，当参考码<Dn-1：D0>是00...01时，升压脉冲生成器110可以生成在从使能信号EN转变为高电平的时间点开始的第一升压时间段BT1期间具有高电平并且在第一升压时间段BT1之后具有低电平的升压脉冲BP。另一方面，如图3C所示，当参考码<Dn-1：D0>是01...11时，升压脉冲生成器110可以生成在从使能信号EN转变为高电平的时间点开始的第二升压时间段BT2期间具有高电平并且在第二升压时间段BT2之后具有低电平的升压脉冲BP。由于图3C的参考码<Dn-1：D0>的值大于图3A的参考码<Dn-1：D0>的值，因此图3C的第二升压时间段BT2可以比图3A和图3B的第一升压时间段BT1长。
由于图3C的参考码<Dn-1：D0>具有比图3A的参考码<Dn-1：D0>更大的值，因此与图3C的参考码<Dn-1：D0>相对应的第二目标电压电平VT2可以具有比与图3A的参考码<Dn-1：D0>相对应的第一目标电压电平VT1更大的值。当升压码电路100未执行升压操作时，DAC200生成具有第二目标电压电平VT2的参考电压VREF所花费的时间可以比DAC 200生成具有第一目标电压电平VT1的参考电压VREF所花费的时间更长。因此，升压脉冲生成器110可以通过生成具有相对较长的第二升压时间段BT2的第二升压脉冲BP2来执行长升压操作，并且可以减少参考电压VREF达到第二目标电压电平VT2所需的建立时间。
参考图3A至图3C，根据本公开的示例实施例的参考电压生成器10可以基于参考码<Dn-1：D0>调整升压时间段，并且还可以调整升压码<Cn-1：C0>的值。因此，可以有效地减小参考电压VREF达到目标电压电平所需的建立时间。
图4是根据本公开的示例实施例的参考电压生成器10a的框图。
参考图4，参考电压生成器10a可以接收使能信号EN和参考码<Dn-1：D0>，并且当使能信号EN具有第一逻辑电平(例如，高电平)时,可以基于参考码<Dn-1：D0>生成参考电压VREF。
参考电压生成器10a可以包括升压码电路100a和DAC 200a。升压码电路100a可以接收参考码<Dn-1：D0>。升压码电路100a可以将n比特升压码<Bn-1：B0>输出到DAC 200a，该n比特升压码<Bn-1：B0>是数字信号。升压码<Bn-1：B0>可以具有在从使能信号EN转变为高电平的时间点开始的升压时间段期间具有恒定的码值。下面将参考图6A至图6D描述升压码<Bn-1：B0>。
DAC 200a可以接收参考码<Dn-1：D0>和升压码<Bn-1：B0>，并且可以通过转换参考码<DN-1：D0>来生成是模拟信号的参考电压VREF。在实施例中，DAC 200a可以是R-2R梯形DAC，并且基于升压码<Bn-1：B0>，可以执行在其中电压被施加到DAC 200a的多个节点中的每个节点的升压操作。
根据本公开的示例实施例的参考电压生成器10a包括升压码电路100a，并且因此，参考电压生成器10a通过转换参考码<Dn-1：D0>来生成具有目标电压电平(例如，VT1)的参考电压VREF所花费的建立时间可以减少。因此，参考电压生成器10a生成具有目标电压电平的参考电压VREF的速度可以增加。
图5是根据本公开的示例实施例的图4的参考电压生成器10a的框图。如上参考图4所述，参考电压生成器10a可以接收参考码<Dn-1：D0>，并且可以生成具有与参考码<DN-1：D0>相对应的目标电压电平(例如，VT1)的参考电压VREF。参考电压生成器10a可以包括升压码电路100a和DAC 200a。
参考图5，升压码电路100a可以包括升压脉冲生成器110a和升压电压控制器130。升压码电路100a可以接收使能信号EN和参考码<DN-1：D0>。升压码电路100a可以在一定的升压时间段期间控制对DAC 200a的升压操作。
升压脉冲生成器110a可以生成在从使能信号EN转变为高电平的时间点开始的某个升压时间段期间具有第一逻辑电平(例如，高电平)并且在升压时间段之后具有第二逻辑电平(例如，低电平)的升压脉冲BP。在实施例中，升压脉冲生成器110a可以基于参考码<Dn-1：D0>确定升压时间段。在一些实施例中，升压脉冲生成器110a可以生成在一定的时间段内具有高电平的升压脉冲BP，而不管参考码<Dn-1：D0>如何。升压时间段将在下面参考图6D进行描述。
升压电压控制器130可以接收参考码<Dn-1：D0>和升压脉冲BP，并且可以基于参考码<Dn-1：D0>和升压脉冲BP输出升压码<Bn-1：B0>。下面将参考图6A至图6C描述升压码<Bn-1：B0>。
DAC 200a可以接收参考码<DN-1：D0>，并且可以基于参考码<DN-1：D0>生成参考电压VREF。在实施例中，DAC 200a可以是R-2R梯形DAC。DAC 200可以包括多个第一电阻器R和多个第二电阻器2R，多个第二电阻器2R具有与多个第一电阻器R不同的电阻值，并且多个第二电阻器2R中的每一个可以具有多个第一电阻器R中的每一个的两倍的电阻值。在这方面，DAC200a可以进一步包括多个开关S0～Sn-1，例如，多个晶体管，并且多个节点N0～Nn-1中的每一个可以通过多个开关S0～Sn-1连接到电源电压VDD。例如，当升压码<BN-1：B0>具有逻辑高电平时，多个节点N0～Nn-1中的每一个可被连接到电源电压VDD，并且当升压码<BN-1：B0>具有逻辑低电平时，多个开关S0～Sn-1可以断开(open)。在实施例中，多个开关S0～Sn-1可以被实现为多个晶体管，但本公开不限于此。多个开关S0～Sn-1可以由升压码<Bn-1：B0>控制，因此，多个节点N0～Nn-1与电源电压VDD之间的连接可以由升压码<BN-1：B0>控制。
DAC 200a可以包括与参考码<Dn-1：D0>的比特数相对应的n个开关T0～Tn-1。n个开关T0～Tn-1可以由参考码<Dn-1：D0>控制。DAC 200a可以根据升压码<Bn-1：B0>生成不同的参考电压VREF，以及例如，DAC 200a可以随着参考码<Dn-1：D0>的值增加生成具有更高电平的参考电压VREF。
图6A至图6D是用于描述图5的参考电压生成器10a的操作的示例实施例的时序图。
参考图5和图6A，参考电压生成器10a可以基于使能信号EN和参考码<Dn-1：D0>生成具有与参考码<Dn-1：D0>相对应的目标电压电平的参考电压VREF。
升压电压控制器130可以接收参考码<Dn-1：D0>和升压脉冲BP，并且可以输出升压码<Bn-1：B0>。在实施例中，升压电压控制器130可以基于具有高电平的升压脉冲BP，在第一升压时间段BT1期间输出全部具有值1的升压码<Bn-1：B0>。升压电压控制器130可以基于具有低电平的升压脉冲BP输出全部具有值0的升压码<Bn-1：B0>。
因此，由于升压码<Bn-1：B0>，多个开关S0～Sn-1可以在升压时间段BT1期间全部被连接到电源电压VDD，并且电源电压VDD可以被施加到多个节点N0～Nn-1。当第一升压时间段BT1结束时，多个开关S0～Sn-1可以断开，并且多个节点N0～Nn-1可以各自具有对应于参考码<Dn-1：D0>的电压值。
例如，当参考码<Dn-1：D0>是00...01时，升压脉冲生成器110a可以生成具有第一升压时间段BT1的升压脉冲BP。升压电压控制器130可以在第一升压时间段BT1期间生成为11...11的升压码<Bn-1：B0>，并且可以在第一升压时间段BT1之后生成为00...00的升压码<Bn-1：B0>。
根据本公开的实施例的参考电压生成器10a可以在第一升压时间段BT1期间对DAC200a执行升压操作。在这方面，经由升压电压控制器130的、允许多个开关S0～Sn-1中的至少一个连接到电源电压VDD的升压码<Bn-1:B0>的输出可以被称为对DAC 200a的升压操作。
随着升压码<Bn-1：B0>在升压时间段期间变为11...11，参考电压VREF可以快速增加，并且可以快速达到第一目标电压电平VT1。因此，可以减小参考电压VREF达到第一目标电压电平VT1所花费的建立时间，并且参考电压生成器10a生成具有第一目标电压电平VT1的参考电压VREF的速度可以增加。
参考图5和图6B，升压电压控制器130可以基于升压脉冲BP和参考码<Dn-1：D0>，在升压时间段期间输出与参考码<Dn-1：D0>相同的升压码<Bn-1：B0>。
例如，当参考码<Dn-1：D0>是00...01时，升压电压控制器130可以在第一升压时间段BT1期间输出为00...01的升压码。在第一升压时间段BT1之后，升压电压控制器130可以输出为00...00的升压码<Bn-1：B0>。因此，随着参考码<Dn-1：D0>的值增加，在升压时间段期间的升压码<Bn-1：B0>的值也可以增加。
由于电源电压VDD在第一升压时间段BT1期间由升压码<Bn-1：B0>以及参考码<Dn-1：D0>附加地施加到多个节点N0～Nn-1，所以参考电压VREF可以相对快速地增加，并且可以快速地达到目标电压电平。因此，可以减少参考电压VREF达到目标电压所需的建立时间。
参考图5和图6C，升压电压控制器130可以基于升压脉冲BP和参考码<Dn-1：D0>，在升压时间段期间输出具有与参考码<Dn-1：D0>的值成比例的值的升压码<Bn-1：B0>。
在实施例中，在第一升压时间段BT1期间，升压码<Bn-1：B0>的值可以是参考码<Dn-1：D0>的值的两倍。例如，当参考码<Dn-1：D0>是00...01时，升压电压控制器130可以在第一升压时间段BT1期间输出为00...10的升压码。在第一升压时间段BT1之后，升压电压控制器130可以输出为00...00的升压码<Bn-1：B0>。因此，随着参考码<Dn-1：D0>的值增加，在第一升压时间段BT1期间的升压码<Bn-1：B0>的值也可以增加。
当在第一升压时间段BT1期间生成升压码<Bn-1：B0>以具有参考码<Dn-1：D0>的值的两倍的值时，参考电压VREF可以相对快速地增加，并且可以快速地达到第一目标电压电平VT1。因此，可以减少参考电压VREF达到第一目标电压电平VT1所花费的建立时间。
参考图5、图6A和图6D，升压脉冲生成器110a可以基于参考码<Dn-1：D0>生成升压脉冲BP。在实施例中，升压脉冲生成器110a可以生成升压脉冲BP，该升压脉冲BP具有与和参考码<Dn-1：D0>相对应的参考电压VREF的目标电压电平成比例的升压时间段。因此，图5的升压脉冲生成器110a可以生成具有与参考码<Dn-1：D0>的值成比例的升压时间段的升压脉冲BP。
例如，如图6A所示，当参考码<Dn-1：D0>是00...01时，升压脉冲生成器110a可以生成具有第一升压时间段BT1的升压脉冲BP。另一方面，如图6D所示，当参考码<Dn-1：D0>是01...11时，升压脉冲生成器110a可以生成具有第二升压时间段BT2的第二升压脉冲BP2。在这方面，由于图6D的参考码<Dn-1：D0>的值大于图6A的参考码<Dn-1：D0>的值，所以图6D的第二升压时间段BT2可以比图6A的第一升压时间段BT1更长。
由于图6D的参考码<Dn-1：D0>具有比图6A的参考码<Dn-1：D0>更大的值，因此与图6D的参考码<Dn-1：D0>相对应的第二目标电压电平VT2可以具有比与图6A的参考码<Dn-1：D0>相对应的第一目标电压电平VT1更大的值。因此，升压脉冲生成器110a可以通过生成具有相对较长的第二升压时间段BT2的第二升压脉冲BP2来执行长升压操作，并且可以减少参考电压VREF达到第二目标电压电平VT2所需的建立时间。
参考图6A至图6D，根据本公开的示例实施例的参考电压生成器10a可以基于参考码<Dn-1：D0>的值来调整升压时间段，并且还可以调整升压码<Bn-1：B0>的值。因此，可以有效地减小参考电压VREF达到目标电压电平所需的建立时间。
图7是根据本公开的示例实施例的参考电压生成器10b的框图。
参考图7，参考电压生成器10b可以接收参考码<Dn-1：D0>和使能信号EN，并且可以生成具有与参考码<Dn-1：D0>相对应的目标电压电平的参考电压VREF。参考电压生成器10b可以包括升压码电路100b和DAC 200b。
升压码电路100b可以包括升压脉冲生成器110b、升压码控制器120b和升压电压控制器130b。升压码电路100b可以在一定升压时间段期间执行对DAC 200b的升压操作。
升压脉冲生成器110b可以生成在从接收到具有第一逻辑电平(例如，高电平)的时间点开始的升压时间段期间具有第一逻辑电平(例如，高电平)并且在升压时间段之后具有第二逻辑电平(例如，低电平)的升压脉冲BP。在实施例中，如上面参考图3C和图6D所述，升压脉冲生成器110b可以基于参考码<Dn-1：D0>确定升压时间段。在一些实施例中，升压脉冲生成器110b可以生成在一定时间段内具有高电平的升压脉冲BP，而不管参考码<Dn-1：D0>如何。
升压码控制器120b可以接收参考码<Dn-1：D0>和升压脉冲BP，并且可以基于参考码<Dn-1：D0>和升压脉冲BP输出第一升压码<Cn-1：C0>。在升压时间段期间，第一升压码<Cn-1：C0>可以与参考码<Dn-1：D0>不同，并且在升压时间段之后，第一升压码<Cn-1：C0>可以与参考码<Dn-1：D0>相同。参考图3A至图3C给出的升压码<Cn-1：C0>的描述可以同样应用于第一升压码<Cn-1：C0>。
升压电压控制器130b可以接收参考码<Dn-1：D0>和升压脉冲BP，并且可以基于参考码<Dn-1：D0>和升压脉冲BP输出第二升压码<Bn-1：B0>。由于第二升压码<Bn-1：B0>，DAC200b的多个开关S0～Sn-1中的至少一个可以在升压时间段期间连接到电源电压VDD。在升压时间段之后，第二升压码<Bn-1：B0>可以全部具有值0。参考图6A至图6D给出的升压码<Bn-1：B0>的描述可以同样应用于第二升压码<Bn-1：B0>。
DAC 200b可以包括多个第一开关T0～Tn-1和多个第二开关S0～Sn-1，第一升压码<Cn-1：C0>可以控制多个第一开关T0～Tn-1，并且第二升压码<Bn-1：B0>可以控制多个第二开关S0～Sn-1。
DAC 200b可以基于第一升压码<Cn-1：C0>生成具有目标电压电平的参考电压VREF，并且可以基于第一升压码<Cn-1：C0>和第二升压码<Bn-1：B0>在升压时间段期间升压。
根据本公开的示例实施例的参考电压生成器10b可以基于参考码<Dn-1：D0>的值来调整升压时间段，并且还可以调整第一升压码<Cn-1：C0>和第二升压码<Bn-1：B0>的值。因此，可以减小参考电压VREF达到目标电压电平所花费的建立时间。
图8是根据本公开的示例实施例的参考电压生成器10c的框图。
参考图8，参考电压生成器10c可以接收使能信号EN和参考码<Dn-1：D0>，并且可以基于参考码<Dn-1：D0>生成具有与参考码<Dn-1：D0>相对应的目标电压电平的参考电压VREF。
参考电压生成器10c可以包括升压码电路100c、快速DAC 200_1和慢速DAC 200_2。快速DAC 200_1可以具有与图7的DAC 200b相同的配置，并且图7的DAC 200b的描述可以同样应用于快速DAC 200_1。下面将参考图9描述快速DAC 200_1和慢速DAC 200_2。
升压码电路100c可以基于参考码<Dn-1：D0>将第一快速升压码<FCn-1：FC0>和第二快速升压码<FBn-1：FB0>发送到快速DAC 200_1。快速DAC200_1可以基于第一快速升压码<FCn-1：FC0>输出参考电压VREF。下面将参考图10描述第一快速升压码<FCn-1：FC0>和第二快速升压码<FBn-1：FB0>。
慢速DAC 200_2可以接收参考码<Dn-1：D0>，并且可以基于参考码<Dn-1：D0>输出参考电压VREF。慢速DAC 200_2需要比快速DAC 200_1更长的参考电压VREF的建立时间，但是可能具有更少的功耗。
根据本公开示例实施例的参考电压生成器10c包括升压码电路100c、快速DAC200_1和慢速DAC 200_2，并且因此，可以减少参考电压生成器10c通过转换参考码<Dn-1：D0>来生成具有目标电压电平的参考电压VREF所花费的建立时间。另外，可以通过使用慢DAC200_2来减少生成参考电压VREF所消耗的功率。
图9是根据本公开的示例实施例的参考电压生成器10c的框图。
参考图9，参考电压生成器10c可以接收参考码<Dn-1：D0>和使能信号EN，并且可以生成参考电压VREF。参考电压生成器10c可以包括升压码电路100c、快速DAC 200_1和慢速DAC 200_2。快速DAC 200_1可以对应于图7的DAC 200b。
升压码电路100c可以包括升压脉冲生成器110c、升压码控制器120c、升压电压控制器130c和快速DAC脉冲生成器140。升压码电路100c可以在一定升压时间段期间执行对快速DAC 200_1的升压操作。
升压脉冲生成器110c可以生成在从接收到具有第一逻辑电平(例如，高电平)的使能信号EN的时间点开始的升压时间段(例如，脉冲持续时间)期间具有第一逻辑电平(例如，逻辑高)并且在升压时间段之后具有第二逻辑电平(例如，低电平)的升压脉冲BP。在实施例中，如上面参考图3C和图6D所述，升压脉冲生成器110c可以基于参考码<Dn-1：D0>确定升压时间段。在一些实施例中，升压脉冲生成器110c可以生成具有相同宽度的升压脉冲BP，而不管参考码<Dn-1：D0>如何。
升压码控制器120c可以接收参考码<Dn-1：D0>、升压脉冲BP和快速DAC使能信号EN_F，并且可以基于参考码<Dn-1：D0>、升压脉冲BP和快速DAC使能信号EN_F输出第一快速升压码<FCn-1：FC0>。例如，升压脉冲BP具有升压时间段(例如，脉冲持续时间)BT。在快速DAC使能信号EN_F具有第一逻辑电平(例如，高电平)的状态下，在升压时间段BT期间，第一快速升压码<FCn-1：FC0>可以与参考码<Dn-1：D0>不同，并且在升压时间段BT之后可以与参考码<Dn-1：D0>相同。当快速DAC使能信号EN_F从第一逻辑电平转变到第二逻辑电平(例如，低电平)时，升压码控制器120c可以输出允许快速DAC 200_1的n个开关FT0～FTn-1连接到接地电压GND的第一快速升压码<FCn-1：FC0>。例如，当快速DAC使能信号EN_F转变为低电平时，升压码控制器120c可以输出为00...00的第一快速升压码<FCn-1：FC0>。因此，当快速DAC使能信号EN_F转变为低电平时，快速DAC 200_1可以不执行转换操作。
升压电压控制器130c可以接收参考码<Dn-1：D0>和升压脉冲BP，并且可以基于参考码<Dn-1：D0>和升压脉冲BP输出第二快速升压码<FBn-1：FB0>。由于第二快速升压码<FBn-1：FB0>，快速DAC 200_1的多个开关S0～Sn-1中的至少一个可以在升压时间段BT期间连接到电源电压VDD。在升压时间段BT之后，第二快速升压码<FBn-1：FB0>可以全部具有值0。参考图6A至图6D给出的升压码<Bn-1：B0>的描述可以应用于第二快速升压码<FBn-1：FB0>。
快速DAC脉冲生成器140可以生成在从接收到具有高电平的使能信号EN的时间点开始的快速DAC操作时间期间具有第一逻辑电平(例如，逻辑高)并且在快速DAC操作时间之后具有第二逻辑电平(例如，逻辑低)的快速DAC使能信号EN_F。快速DAC操作时间可以比升压时间段BT更长。因此，快速DAC使能信号EN_F可以具有比升压脉冲BP的升压时间段BT更宽的脉冲宽度FT。快速DAC脉冲生成器140可以基于参考码<Dn-1：D0>的值来确定快速DAC操作时间。在实施例中，快速DAC脉冲生成器140可以生成快速DAC使能信号EN_F，使得快速DAC操作时间随着参考码<Dn-1：D0>的值的增加而增加。
快速DAC 200_1可以基于第一快速升压码<FCN-1：FC0>生成参考电压VREF，并且可以基于第一快速升压码<FCn-1：FC0>和第二快速升压码<FBn-1：FB0>，在升压时间段BT期间升压参考电压VREF的电压电平。可以基于快速DAC使能信号EN_F来控制快速DAC 200_1的操作。在参考电压VREF达到目标电压电平VT之后，快速DAC使能信号EN_F可以转变为低电平，并且可以不操作快速DAC 200_1。
在实施例中，快速DAC 200_1可以是R-2R梯形DAC，并且可以包括多个第一电阻器R和多个第二电阻器2R，它们具有彼此不同的电阻值，并且多个第二电阻器2R中的每一个可以具有多个第一电阻器R中的每一个的两倍的电阻值。
慢速DAC 200_2可以接收参考码<DN-1：D0>，并且当使能信号EN具有第一逻辑电平时，可以基于参考码<DN-1：D0>生成参考电压VREF。
在实施例中，慢速DAC 200_2可以是R-2R梯形DAC，并且可以包括多个第三电阻器4R和多个第四电阻器8R，多个第四电阻器8R具有与多个第三电阻器4R不同的电阻值，并且多个第四电阻器8R中的每一个可以具有多个第三电阻器4R中的每一个的电阻值两倍的电阻值。多个第三电阻器4R中的每一个的电阻值可以是快速DAC 200_1的多个第一电阻器R中的每一个的电阻值的倍数。例如，多个第三电阻器4R中的每一个的电阻值可以是多个第一电阻器R中的每一个的电阻值的四倍。因此，慢速DAC 200_2可以具有比快速DAC 200_1更少的功耗，并且可以增加参考电压VREF达到目标电压电平VT的建立时间。
在示例实施例中，参考电压生成器10c可以通过使用快速DAC 200_1来减小参考电压VREF的建立时间，并且可以通过在参考电压VREF达到目标电压电平VT之后仅驱动慢速DAC 200_2来减少功耗。
尽管仅参考图9描述了升压码电路100c包括升压脉冲生成器110c、升压码控制器120c、升压电压控制器130c和快速DAC脉冲生成器140的情况，但是升压码电路100c可以包括升压码控制器120c和升压电压控制器130c中的至少一个，并且可以执行由于升压码控制器120c的升压操作或者可以执行升压电压控制器130c的升压操作。
图10是用于描述图9的参考电压生成器10c的操作的示例实施例的时序图。
参考图9和图10，参考电压生成器10c可以基于使能信号EN和参考码<Dn-1：D0>生成具有与参考码<Dn-1：D0>相对应的目标电压电平的参考电压VREF。
升压码控制器120c可以接收参考码<Dn-1：D0>、升压脉冲BP、以及快速DAC使能信号EN_F，并且可以输出第一快速升压码<FCn-1:FC0>。在实施例中，升压码控制器120c可以基于具有高电平的升压脉冲BP，在升压时间段BT期间输出全部具有值1的第一快速升压码<FCn-1：FC0>。当升压时间段BT结束时，升压码控制器120c可以基于具有高电平的快速DAC使能信号EN_F和具有低电平的升压脉冲BP输出与参考码<Dn-1：D0>相同的第一快速升压码<FCn-1:FC0>。当快速DAC使能信号EN_F转变为低电平时，升压码控制器120c可以输出全部具有值0的第一快速升压码<FCn-1：FC0>。
例如，当参考码<Dn-1：D0>是011...1时，升压脉冲生成器110c可以生成具有升压时间段BT的宽度的升压脉冲BP，并且快速DAC脉冲生成器140可以生成具有快速DAC操作时间FT的宽度的脉冲的快速DAC使能信号EN_F。
升压码控制器120c可以在升压时间段BT期间生成为11...11的第一快速升压码<FCn-1：FC0>，并且可以在升压时间段BT之后的快速DAC操作时间FT期间生成为011...1的第一快速升压码<FCn-1：FC0>。升压码控制器120c可以在快速DAC操作时间FT之后生成00为...00的第一快速升压码<FCn-1：FC0>。
升压电压控制器130c可以接收参考码<Dn-1：D0>和升压脉冲BP，并且可以输出第二快速升压码<FBn-1：FB0>。在实施例中，升压电压控制器130c可以基于具有高电平的升压脉冲BP，在升压时间段BT期间输出全部具有值1的第二快速升压码<FBn-1：FB0>。升压电压控制器130c可以基于具有低电平的升压脉冲BP输出全部具有值0的第二快速升压码<FBn-1：FB0>。
例如，当参考码<Dn-1：D0>是011...1时，升压电压控制器130c可以在升压时间期间生成为11...11的第二快速升压码<FBn-1：FB0>，并且可以在升压时间段BT之后生成为00...00的第二快速升压码<FBn-1：FB0>。
尽管只有参考图10描述了在升压时间段BT期间第一快速升压码<FCn-1：FC0>和第二快速升压码<FBn-1：FB0>都具有值1的情况，但是根据本公开示例性实施例的参考电压生成器10c不限于此。如在图3B中，在升压时间段BT期间，可以生成具有值是参考码<Dn-1：D0>的值的两倍的第一快速升压码<FCn-1：FC0>。另外，如图6B和图6C所示，第二快速升压码<FBn-1：FB0>可以与参考码<Dn-1：D0>相同，或者可以被生成为具有时参考码<Dn-1：D0>的值的两倍的值。
图11是根据本公开的示例实施例的参考电压生成器10d的框图。将省略与图9的标记相同的图11的标记的描述。
参考图11，参考电压生成器10d可以包括升压码电路100d、快速DAC200_1和慢速DAC 200d_2。
升压码电路100d可以包括升压脉冲生成器110d、第一升压码控制器120d_1、第一升压电压控制器130d_1、快速DAC脉冲生成器140、第二升压码控制器120d_2和第二升压电压控制器130d_2。升压码电路100d可以在相同的升压时间段期间对快速DAC 200_1和慢速DAC 200_2执行升压操作。图9的描述可以应用于对快速DAC 200_1的升压码电路100d的升压操作。因此，图11的第一升压码控制器120d_1和第一升压控制器130d_1可以分别对应于图9的升压码控制器120c和升压电压控制器130c。
升压脉冲生成器110d可以生成在从接收到具有高电平的使能信号EN的时间点开始的升压时间段期间具有第一逻辑电平(例如，高电平)并且在升压时间段之后具有第二逻辑电平(例如，低电平)的升压脉冲BP。在实施例中，如上面参考图3C和图6D所述，升压脉冲生成器110d可以基于参考码<Dn-1：D0>确定升压时间段。在一些实施例中，升压脉冲生成器110d可以生成在一定时间段内具有高电平的升压脉冲BP，而不管参考码<Dn-1：D0>如何。
图11的第二升压码控制器120d_2和第二升压电压控制器130d_2可以分别对应于图7的升压码控制器120b和升压电压控制器130b。因此，第二升压码控制器120d_2可以接收参考码<Dn-1：D0>和升压脉冲BP，并且可以基于参考码<Dn-1：D0>和升压脉冲BP输出第一慢速升压码<SCn-1：SC0>。第一慢速升压码<SCn-1：SC0>可以在升压时间段期间与参考码<Dn-1：D0>不同，并且可以在升压时间段之后与参考码<Dn-1：D0>相同。例如，第一慢速升压码<SCn-1：SC0>可以与图3A至图3C的升压码<Cn-1：C0>中的一个相同。
第二升压电压控制器130d_2可以接收参考码<Dn-1：D0>和升压脉冲BP，并且可以基于参考码<Dn-1：D0>和升压脉冲BP输出第二慢速升压码<SBn-1：SB0>。由于第二慢速升压码<SBn-1：SB0>，慢速DAC 200d_2的多个开关SS0～SSn-1中的至少一个可以在升压时间段期间连接到电源电压VDD。在升压时间段之后，第二慢速升压码<SBn-1：SB0>可以全部具有值0。
尽管只有参考图11描述了升压码电路100d包括第二升压码控制器120d_2和第二升压电压控制器130d_2两者的情况，但是升压码电路100d可以包括第二升压码控制器120d_2和第二升压电压控制器130d_2中的至少一个，并且可以执行由于第二升压码控制器120d_2的升压操作，或者可以执行由于第二升压电压控制器130d_2的升压操作。
因此，根据本公开的示例性实施例的参考电压生成器10d中包括的升压码电路100d也可以对慢速DAC 200d_2执行升压操作，因此可以进一步减少参考电压VREF达到目标电压电平所花费的建立时间。
图12是根据本公开的示例实施例的参考电压生成器10e的框图。将省略与图9和图11的标记相同的图12的标记的描述。与图11相比，图12的特征在于快速DAC 200_1和慢速DAC 200d_2的升压时间段彼此不同。图13是用于描述图12的快速升压脉冲FBP和慢速升压脉冲SBP的时序图。
参考图12，参考电压生成器10e可以包括升压码电路100e、快速DAC200_1、和慢速DAC 200d_2。
升压码电路100e可以包括第一升压脉冲生成器110e_1、第一升压码控制器120e_1、第一升压电压控制器130e_1、快速DAC脉冲生成器140、第二升压脉冲生成器110e_2、第二升压码控制器120e_2和第二升压电压控制器130e_2。升压码电路100e可以在快速升压时间段期间执行对快速DAC 200_1的升压操作，并且可以在慢速升压时间段期间执行对慢速DAC200d_2的升压操作。
与图11的升压码电路100d相比，升压码电路100e可以包括第一升压脉冲生成器110e_1和第二升压脉冲生成器110e_2。第一升压脉冲生成器110e_1可以生成快速升压脉冲FBP，并且第二升压脉冲生成器110e_2可以生成慢速升压脉冲SBP。可以生成快速升压脉冲FBP以对快速DAC 200_1执行升压操作，并且可以生成慢速升压脉冲SBP以对慢速DAC 200d_2执行升压操作。因此，第一升压码控制器120e_1和第一升压电压控制器130e_1可以从第一升压脉冲生成器110e_1接收快速升压脉冲FBP，并且第二升压码控制器120e_2和第二升压电压控制器130e_2可以从第二升压脉冲生成器110e_2接收慢速升压脉冲SBP。
参考图12和图13，第一升压脉冲生成器110e_1可以在使能信号EN转变为高电平的时间点生成转变为高电平的快速升压脉冲FBP，并且在快速升压时间段BT_F之后转变为低电平。第二升压脉冲生成器110e_2可以生成在使能信号EN转变为高电平的时间点转变为高电平并且在慢速升压时间段BT_S之后转变为低电平的慢速升压脉冲SBP。在实施例中，慢速升压时间段BT_S和快速升压时间段BT_F可以彼此不同。例如，慢速升压时间段BT_S可以比快速升压时间段BT_F更长。
参考电压VREF达到目标电压电平所花费的建立时间对于慢速DAC200d_2可以比对于快速DAC 200_1更长。因此，参考电压生成器10e可以生成具有比快速升压时间段BT_F更长的慢速升压时间段BT_S的慢速升压脉冲SBP，并且可以执行对慢速DAC 200d_2的长升压操作。
在实施例中，慢速升压时间段BT_S可以比快速DAC操作时间FT短。在对慢速DAC200d_2的升压操作完成之后，可以完成快速DAC 200_1的转换操作。
在根据本公开示例实施例的参考电压生成器10e中，可以减小通过转换参考码<Dn-1：D0>来生成具有目标电压电平的参考电压VREF所花费的建立时间，并且通过使用慢速DAC 200d_2可以减少生成参考电压VREF所消耗的功率。
图14是根据本公开的示例性实施例的包括参考电压生成器1400的半导体设备(例如，存储器设备)1000的框图。根据本公开的示例实施例，包括参考电压生成器1400的存储器设备1000可以是例如非易失性存储器设备，诸如电可擦除可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、闪速存储器、相变随机存取存储器(phase change random access memory，PRAM)、电阻随机存取存储器(resistance random access memory，RRAM)、纳米浮栅存储器(nano floating gatememory，NFGM)、聚合物随机存取存储器(polymer random access memory、PoRAM)、磁性随机存取存储器(magnetic random access memory，MRAM)或铁电随机存取存储器(ferroelectric random access memory，FRAM)。在一些实施例中，存储器设备1000可以是易失性存储器设备，诸如动态随机存取存储器(dynamic random access memory，DRAM)、静态随机存取存储器(static random access memory，SRAM)、移动DRAM、双倍数据速率同步动态随机存取存储器(double data rate synchronous dynamic random access memory，DDR SDRAM)、低功率DDR(low power DDR，LPDDR)SDRAM、图形DDR(graphic DDR，GDDR)SDRAM或rambus动态随机存取存储器(rambus dynamic random access memory，RDRAM)。
参考图14，存储器设备1000可以包括存储器单元阵列1100、数据写/读电路1200、控制逻辑1300、参考电压生成器1400以及电力供应电路1500。
存储器单元阵列1100可以包括具有与存储的数据相对应的状态的多个存储器单元。通过生成多个选择信号和偏置信号，数据写/读电路1200可以将从外部接收的数据DATA写入多个存储器单元，或者可以读取存储在多个存储器单元中的数据DATA。例如，数据写/读电路1200可以包括例如数据输入缓冲器、数据输出缓冲器、地址缓冲器、行解码器、列解码器、页面缓冲器等。
控制逻辑1300可以从存储器设备1000的外部接收命令CMD、地址ADDR和外部信号EXT_SIG，并且可以生成用于控制存储器设备1000的其他元件的多个控制信号。
参考电压生成器1400可以通过数字地操作从控制逻辑1300接收的参考码<Dn-1：D0>和使能信号EN来生成参考电压VREFa和VREFb。提供给电力供应电路1500的参考电压VREFa可以被用于确定由电力供应电路1500生成的电源电压或电源电流的电平。电力供应电路1500可以包括多个电压生成器，以向存储器设备1000的内部电路(例如，字线、位线等)提供电压或电流。另外，提供给数据写/读电路1200的参考电压VREFb可以被用于确定用于数据写入的编程电压电平或用于数据读取的读取电压电平。
参考电压生成器1400可以是图1、图2、图4、图5、图7、图8、图9、图11和图12的参考电压生成器10、参考电压生成器10a、参考电压生成器10b、参考电压生成器10c和参考电压生成器10d。因此，参考电压生成器1400可以快速地生成具有与参考码<Dn-1：D0>相对应的目标电压电平的参考电压VREFa和VREFb，并且可以具有很小的功耗。
图15是示出了根据本公开的示例实施例的计算系统2000的框图。如图15所示，计算系统2000可以包括中央处理单元(central processing unit，CPU)2010、存储器系统2020、用户接口2030和非易失性储存器2040。CPU 2010、存储器系统2020、用户接口2030和非易失性储存器2040可以经由总线2050彼此通信。尽管未在图15中示出，但计算系统2000可以进一步包括能够与视频卡、声卡、存储器卡、通用串行总线(universal serial bus，USB)设备等通信或与其他电子设备通信的端口。计算系统2000可以被实施为个人计算机或服务器，或者可以被实施为便携式电子设备，诸如笔记本计算机、蜂窝电话、个人数字助理(personal digital assistant，PDA)或相机。
CPU 2010可以执行特定计算或任务。在一些实施例中，CPU 2010可以是微处理器或图形处理单元(graphics processing unit，GPU)。CPU 2010可以经由总线2050执行与存储器系统2020、用户接口2030和非易失性储存器2040的通信。CPU 2010还可以被连接到诸如外围组件互连(peripheral component interconnect，PCI)总线的扩展总线。
存储器系统2020可以包括半导体设备，诸如存储器设备2021和存储器控制器2022，并且可以存储计算系统2000的操作所需的数据。例如，存储器系统2020可以充当CPU2010的数据存储器，并且可以通过支持直接存储器访问(direct memory access，DMA)等来存储从总线2050接收的数据，或者可以将存储的数据发送到总线2050。根据本公开的示例实施例的存储器设备2021可以被包括在存储器系统2020中。例如，存储器设备2021可以包括上面公开的参考电压生成器，并且参考电压生成器可以根据本公开的上述示例实施例中的一个进行操作。例如，参考电压生成器可以快速地生成参考电压并且可以消耗生成参考电压的很少的功率。
在示例实施例中，使能信号EN和参考码<DN-1：D0>可以从存储器控制器2022来生成。
用户接口2030可以包括输入单元，诸如键盘、小键盘、鼠标等，以从用户接收输入信号，并且可以包括输出单元，诸如打印机、显示设备等，以向用户提供输出信号。
非易失性存储2040可以包括，例如，非易失性半导体存储器设备，诸如EEPROM、闪速存储器、PRAM、RRAM、NFGM、PoRAM、MRAM或FRAM，或者可以包括磁盘等。非易失性储存器2040可以包括上述公开的参考电压生成器，并且参考电压生成器可以根据本公开的上述示例实施例中的一个进行操作。
虽然已经参考本发明的实施例具体示出和描述了本发明构思，但是应当理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种半导体设备，包括：
参考电压生成器，包括升压码电路和第一数字-模拟转换器DAC，所述参考电压生成器被配置为输出参考电压，
其中，所述升压码电路包括：第一升压脉冲生成器，被配置为生成第一升压脉冲；以及第一升压码控制器，被配置为基于参考码和第一升压脉冲输出第一升压码，
其中，第一DAC被配置为通过转换第一升压码来输出参考电压，并且
其中，当第一升压脉冲具有第一逻辑电平时，第一升压码具有与参考码不同的第一码值，并且当第一升压脉冲具有与第一逻辑电平相反的第二逻辑电平时，第一升压码具有与参考码相同的值。
2.根据权利要求1所述的半导体设备，其中，第一DAC被配置为当第一升压码具有第一码值时输出具有第一电压电平的参考电压，并且当第一升压码具有与参考码相同的值时输出具有小于第一电压电平的第二电压电平的参考电压。
3.根据权利要求1所述的半导体设备，其中，第一DAC被配置为使得第一DAC响应于第一码值来控制，以当第一升压码具有与参考码相同的值时将是参考电压的两倍的输出电压作为目标。
4.根据权利要求1所述的半导体设备，其中，第一升压脉冲生成器被配置为基于参考码确定第一升压脉冲的脉冲宽度。
5.根据权利要求4所述的半导体设备，其中，第一升压脉冲生成器被配置为使得处于第一逻辑电平的第一升压脉冲的脉冲宽度随着与参考码相对应的参考电压的目标电压电平增加而增加。
6.根据权利要求1所述的半导体设备，其中，所述升压码电路还包括升压电压控制器，所述升压电压控制器被配置为基于参考码和第一升压脉冲输出第二升压码，并且
其中，第一DAC包括R-2R梯形DAC和多个开关，每个开关基于第二升压码将第一DAC的多个节点中的每一个节点与电源电压彼此连接。
7.根据权利要求1所述的半导体设备，其中，所述升压码电路还包括第二升压码控制器，所述第二升压码控制器被配置为基于参考码和第一升压脉冲输出第二升压码，
其中，所述参考电压生成器还包括第二DAC，所述第二DAC被配置为通过转换第二升压码来输出参考电压，并且
其中，当第一升压脉冲具有第一逻辑电平时，第二升压码具有第二码值，并且当第一升压脉冲具有与第一逻辑电平相反的第二逻辑电平时，第二升压码具有与参考码相同的值。
8.根据权利要求7所述的半导体设备，其中，所述升压码电路还包括第二脉冲生成器，所述第二脉冲生成器被配置为生成使能信号以使能第一DAC的转换操作。
9.根据权利要求1所述的半导体设备，其中，所述升压码电路还包括：第二升压脉冲生成器，被配置为生成第二升压脉冲；以及第二升压码控制器，被配置为基于参考码和第二升压脉冲输出第二升压码，
其中，所述参考电压生成器还包括第二DAC，所述第二DAC被配置为通过转换第二升压码来输出参考电压，并且
其中，当第二升压脉冲具有第一逻辑电平时，第二升压码具有基于参考码的第二码值，并且当第二升压脉冲具有与第一逻辑电平相反的第二逻辑电平时，第二升压码具有与参考码相同的值。
10.根据权利要求9所述的半导体设备，其中，处于第一逻辑电平的第一升压脉冲的脉冲宽度小于处于第一逻辑电平的第二升压脉冲的脉冲宽度。
11.一种半导体设备，包括：
参考电压生成器，包括升压码电路和第一数字-模拟转换器DAC，所述参考电压生成器被配置为输出参考电压，
其中，所述升压码电路包括：升压脉冲生成器，被配置为生成升压脉冲；以及升压码控制器，被配置为基于参考码和升压脉冲输出升压码，并且
其中，第一DAC被配置为通过在升压脉冲的脉冲持续时间期间转换具有与参考码不同的值的升压码来输出具有第一电压电平的参考电压，并且当所述升压码电路被激活时，通过在升压脉冲的脉冲持续时间之后转换具有与参考码相同的值的升压码来输出具有小于第一电压电平的第二电压电平的参考电压。
12.根据权利要求11所述的半导体设备，其中，第一DAC包括R-2R梯形DAC和多个第一开关，每个第一开关基于升压码将每个电阻器2R的第一端部和电源电压或接地电压彼此连接。
13.根据权利要求12所述的半导体设备，其中，所述升压码电路还包括升压电压控制器，所述升压电压控制器被配置为基于参考码和升压脉冲输出第二升压码，
其中，第一DAC包括多个第二开关，每个第二开关基于第二升压码将第一DAC的多个节点中的每个节点和电源电压彼此连接，并且
其中，第一DAC的多个节点中的每个节点被连接到每个电阻器2R的第二端部。
14.根据权利要求13所述的半导体设备，其中，所述升压电压控制器被配置为在升压脉冲的脉冲持续时间期间将多个第二开关中的至少一个开关连接到电源电压，并且允许所述多个第二开关在升压脉冲的脉冲持续时间之后断开。
15.根据权利要求11所述的半导体设备，其中，当升压码具有是参考码的值的两倍的值时，第一电压电平是第二电压电平的两倍。
16.根据权利要求11所述的半导体设备，其中，所述升压脉冲生成器被配置为基于参考码确定升压脉冲的脉冲宽度。
17.根据权利要求16所述的半导体设备，其中，所述升压脉冲生成器被配置为生成升压脉冲，使得升压脉冲的脉冲持续时间随着参考电压的目标电压电平的增加而增加。
18.根据权利要求11所述的半导体设备，还包括：
第二DAC，被配置为通过转换参考码在连接到第一DAC的输出节点上输出参考电压。
19.一种半导体设备，包括：
参考电压生成器，包括升压码电路和数字-模拟转换器DAC，所述参考电压生成器被配置为输出参考电压，
其中，所述参考电压生成器包括升压码电路，所述升压码电路包括升压码控制器，所述升压码控制器被配置为基于参考码输出升压码，并且
其中，所述DAC被配置为通过在使能升压码电路之后的第一时间段期间转换具有与参考码不同的值的升压码来输出具有第一电压电平的参考电压，并且通过在第一时间段之后的第二时间段期间转换具有与参考码相同的值的升压码来输出具有小于第一电压电平的第二电压电平的参考电压。
20.根据权利要求19所述的半导体设备，其中，所述升压码电路还包括升压脉冲生成器，所述升压脉冲生成器被配置为生成升压脉冲信号，所述升压脉冲信号包括在第一时间段期间的脉冲宽度，并且在第二时间段期间保持在特定逻辑电平。
CN201811364521.XA 2017-11-17 2018-11-16 参考电压生成器和包括其的半导体设备 Active CN109802681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0153967 2017-11-17
KR1020170153967A KR102553262B1 (ko) 2017-11-17 2017-11-17 기준 전압 생성기 및 이를 포함하는 메모리 장치

Publications (2)

Publication Number Publication Date
CN109802681A true CN109802681A (zh) 2019-05-24
CN109802681B CN109802681B (zh) 2024-04-19

Family

ID=66533386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811364521.XA Active CN109802681B (zh) 2017-11-17 2018-11-16 参考电压生成器和包括其的半导体设备

Country Status (3)

Country Link
US (1) US10439632B2 (zh)
KR (1) KR102553262B1 (zh)
CN (1) CN109802681B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487430B1 (ko) 2018-05-10 2023-01-11 에스케이하이닉스 주식회사 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167524A (ja) * 1986-12-29 1988-07-11 Advantest Corp 高速セトリングｄ／ａ変換器
US4888589A (en) * 1988-06-09 1989-12-19 Precision Monolithics, Inc. Digital-to-analog converter with diode control
US5084703A (en) * 1991-04-12 1992-01-28 Beckman Industrial Corporation Precision digital-to-analog converter
JPH07106964A (ja) * 1993-08-12 1995-04-21 Toshiba Corp パルス増幅器およびｄ／ａ変換装置
US5619124A (en) * 1993-11-26 1997-04-08 Samsung Electronics Co., Ltd. Reference voltage generator in a semiconductor integrated device
US20020176305A1 (en) * 2001-05-07 2002-11-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having internal supply voltage generating circuit
CN1423859A (zh) * 2000-03-04 2003-06-11 高通股份有限公司 具有可调整的时间响应的数字－模拟接口电路
US8390493B1 (en) * 2010-02-09 2013-03-05 Cirrus Logic, Inc. Low-noise voltage reference generator with digitally-filtered reference matching
US20130300496A1 (en) * 2012-05-09 2013-11-14 SK Hynix Inc. Internal voltage generating circuit

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338592A (en) * 1980-02-11 1982-07-06 Hybrid Systems Corporation High accuracy digital-to-analog converter and transient elimination system thereof
SE507892C2 (sv) 1996-11-04 1998-07-27 Ericsson Telefon Ab L M Förfarande och anordning för att åstadkomma en konstruktion för digital-till-analogomvandling med hög prestanda
KR19990066248A (ko) 1998-01-23 1999-08-16 구본준 전압분배방식의 디/에이 변환기
KR100491418B1 (ko) 2002-11-01 2005-05-25 주식회사 하이닉스반도체 부스팅 회로
JP2005295240A (ja) 2004-03-31 2005-10-20 Sharp Corp ディジタル−アナログコンバータ回路
KR20050104599A (ko) 2004-04-29 2005-11-03 삼성에스디아이 주식회사 디지털/아날로그 컨버터와, 이를 이용한 발광 표시 장치및 그 표시 패널
US7283082B1 (en) 2006-06-16 2007-10-16 Texas Instruments Incorporated High-speed, high-resolution voltage output digital-to-analog converter and method
US7773019B2 (en) * 2008-08-26 2010-08-10 Atmel Corporation Digital-to-analog converter
KR101514964B1 (ko) 2008-12-30 2015-04-27 주식회사 동부하이텍 디지털 아날로그 변환 장치 및 그 변환 방법
US8542144B2 (en) 2011-09-30 2013-09-24 Silicon Laboratories Inc. Analog to digital converter
JP5835005B2 (ja) 2012-02-27 2015-12-24 株式会社ソシオネクスト Ｄ／ａ変換器
US8912940B2 (en) 2012-11-14 2014-12-16 Analog Devices Technology String DAC charge boost system and method
US8884799B2 (en) 2013-03-15 2014-11-11 Qualcomm Incroporated Dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods
US9136866B2 (en) 2013-10-09 2015-09-15 Analog Devices Global Digital-to-analog converter and a method of operating a digital-to-analog converter
JP6435787B2 (ja) 2014-11-07 2018-12-12 セイコーエプソン株式会社 ドライバー及び電子機器
JP6439393B2 (ja) 2014-11-07 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器
JP6767732B2 (ja) 2015-03-30 2020-10-14 ラピスセミコンダクタ株式会社 Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置
US9515671B1 (en) * 2015-06-06 2016-12-06 Silicon Laboratories Inc. Apparatus for gain selection with compensation for parasitic elements and associated methods
CN109391270B (zh) * 2017-08-08 2023-09-26 恩智浦美国有限公司 具有含有电阻器阵列的子dac的数/模转换器（dac）

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167524A (ja) * 1986-12-29 1988-07-11 Advantest Corp 高速セトリングｄ／ａ変換器
US4888589A (en) * 1988-06-09 1989-12-19 Precision Monolithics, Inc. Digital-to-analog converter with diode control
US5084703A (en) * 1991-04-12 1992-01-28 Beckman Industrial Corporation Precision digital-to-analog converter
JPH07106964A (ja) * 1993-08-12 1995-04-21 Toshiba Corp パルス増幅器およびｄ／ａ変換装置
US5619124A (en) * 1993-11-26 1997-04-08 Samsung Electronics Co., Ltd. Reference voltage generator in a semiconductor integrated device
CN1423859A (zh) * 2000-03-04 2003-06-11 高通股份有限公司 具有可调整的时间响应的数字－模拟接口电路
US20020176305A1 (en) * 2001-05-07 2002-11-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having internal supply voltage generating circuit
US8390493B1 (en) * 2010-02-09 2013-03-05 Cirrus Logic, Inc. Low-noise voltage reference generator with digitally-filtered reference matching
US20130300496A1 (en) * 2012-05-09 2013-11-14 SK Hynix Inc. Internal voltage generating circuit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M. KOEN: "High performance analog to digital converter architectures" *
刘秀春: "基于CMOS的12位D/A转换器设计" *

Also Published As

Publication number Publication date
CN109802681B (zh) 2024-04-19
US10439632B2 (en) 2019-10-08
US20190158109A1 (en) 2019-05-23
KR102553262B1 (ko) 2023-07-07
KR20190056718A (ko) 2019-05-27

Similar Documents

Publication Publication Date Title
CN106448718B (zh) 存储器器件和操作存储器器件的方法
US8149045B2 (en) Variable stage charge pump and method for providing boosted output voltage
US20200202207A1 (en) Neural network computation circuit including non-volatile semiconductor memory element
CN101807431B (zh) 能够调整页面大小的半导体设备
US10002651B2 (en) Semiconductor devices
CN107272867A (zh) 电子设备及改变其供电电压的方法
CN1624800A (zh) 半导体存储装置及其控制方法
US20110095814A1 (en) Circuit and method for generating internal voltage, and semiconductor device having the circuit
KR20160057619A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US8934317B2 (en) Semiconductor memory devices having internal clock signals and memory systems including such memory devices
US20210132910A1 (en) Arithmetic devices for neural network
US20140119096A1 (en) Semiconductor memory apparatus, program method and system
CN109802681A (zh) 参考电压生成器和包括其的半导体设备
KR100885923B1 (ko) 복수의 동작 특성에 따라 동작할 수 있는 반도체 메모리장치 및 그 제어 방법
CN1941168B (zh) 快速预先充电电路及提供存储器元件快速预先充电的方法
KR20110031522A (ko) 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
JP5314640B2 (ja) 半導体装置
CN112750481A (zh) 存储器装置
CN113255875A (zh) 神经网络电路和神经网络系统
CN1828767B (zh) 存储器地址生成电路和使用该电路的存储控制器
US20100052729A1 (en) Digital data inversion flag generator circuit
Dai et al. An In‐Memory‐Computing Design of Multiplier Based on Multilevel‐Cell of Resistance Switching Random Access Memory
CN115440262A (zh) 数字相位插值器、时钟信号发生器和包括时钟信号发生器的易失性存储设备
CN114627917A (zh) 超小型页缓冲器
CN108630253A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant