KR20080019789A - 반도체 메모리 장치의 고전위 전압 생성 회로 - Google Patents

반도체 메모리 장치의 고전위 전압 생성 회로 Download PDF

Info

Publication number
KR20080019789A
KR20080019789A KR1020060082131A KR20060082131A KR20080019789A KR 20080019789 A KR20080019789 A KR 20080019789A KR 1020060082131 A KR1020060082131 A KR 1020060082131A KR 20060082131 A KR20060082131 A KR 20060082131A KR 20080019789 A KR20080019789 A KR 20080019789A
Authority
KR
South Korea
Prior art keywords
voltage
signal
oscillation
oscillation signal
output
Prior art date
Application number
KR1020060082131A
Other languages
English (en)
Inventor
김유성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060082131A priority Critical patent/KR20080019789A/ko
Publication of KR20080019789A publication Critical patent/KR20080019789A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses

Abstract

본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로는, 고전위 전압의 분배된 전압과 제 1 기준 전압을 비교하여 오실레이터 인에이블 신호를 출력하는 제 1 레벨 감지 수단; 외부 전압과 제 2 기준 전압을 비교하여 전압 감지 신호를 출력하는 제 2 레벨 감지 수단; 상기 오실레이터 인에이블 신호 및 상기 전압 감지 신호에 응답하여, 스윙 폭이 제 1 전압에서 상기 외부 전압까지이거나 상기 스윙 폭이 제 2 전압에서 상기 외부 전압까지인 발진 출력 신호를 출력하는 발진 수단; 및 상기 발진 출력 신호에 응답하여 상기 외부 전압을 펌핑함으로써 상기 고전위 전압을 출력하는 펌핑 수단;을 포함한다.
발진 신호, 제 1 발진 신호, 제 2 발진 신호, 발진 출력 신호, 스윙 폭

Description

반도체 메모리 장치의 고전위 전압 생성 회로{Circuit for Generating Elevated Voltage of Semiconductor Memory Apparatus}
도 1은 낮은 외부 전압에서 고전위 전압이 하락하는 예를 보여주는 파형도,
도 2는 본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로를 나타내는 블록도,
도 3은 도 2에 도시된 발진부를 나타내는 블록도,
도 4는 도 2에 도시된 스위칭부, 제 1 레벨 쉬프터 및 제 2 레벨 쉬프터를 나타내는 회로도,
도 5는 일반적인 고전위 전압의 펌프 구동 능력과 본 발명에 따른 고전위 전압의 펌프 구동 능력을 나타내는 비교도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 제 1 레벨 감지부 200 : 제 2 레벨 감지부
300 : 발진부 400 : 펌핑부
310 : 오실레이터 320 : 스위칭부
330 : 제 1 레벨 쉬프터 340 : 제 2 레벨 쉬프터
본 발명은 반도체 메모리 장치의 고전위 전압 생성 회로에 관한 것으로, 보다 상세하게는 고전위 전압 생성시 발진 신호의 스윙 폭을 넓게하여 펌핑 능력을 증대 시킬 수 있는 반도체 메모리 장치의 고전위 전압 생성 회로에 관한 것이다.
일반적으로 고전위 전압(VPP)은 메모리 소자의 셀 트랜지스터의 게이트 전압을 형성하는 중요한 내부 전원으로서, 워드라인(wordline)을 액티브(Active) 시키고, 엔모스(NMOS) 트랜지스터 구동형 데이터 출력 버퍼에서 사용될 수도 있다.
또한, 메모리 셀을 구비하는 두 개의 셀 매트가 센스 앰프(Sense Amplifier)를 공유할 경우 비트 라인(bit line)을 양자 택일하는 신호가 필요로 하게 되는데, 이때의 신호는 스위치 역할을 하는 엔모스(NMOS) 트랜지스터를 구동 시켜야 하기 때문에 상기 트랜지스터의 문턱 전압에 의한 손실을 없애기 위해 고전위 전압(VPP)을 사용한다.
상기 고전위 전압(VPP)은 0 ~ VDD의 스윙 폭을 갖는 발진 신호에 의해 외부 전압(VDD)을 펌핑(pumping)하여 생성되며 상기 외부 전압(VDD)보다 높은 전위를 갖는다.
상기 외부 전압(VDD)이 낮아질수록 고전위 전압(VPP)의 전위 레벨을 생성하기 힘들어서 상기 외부 전압(VDD)을 두배로 펌핑할수 있는 펌프(doubler) 또는 세배로 펌핑할수 있는 펌프(tripler)를 사용하거나 그 이상으로 상기 외부 전압(VDD)을 펌핑할 수 있는 펌프를 사용하여 상기 고전위 전압(VPP)을 생성한다.
상기 외부 전압(VPP)이 더욱 낮아지면 상기 발진 신호의 스윙 폭이 줄어들어 상기 고전위 전압을 생성하기 위한 펌핑 능력이 저하되어 생성할 수 있는 고전위 전압의 최대값 및 구동 능력(drivability)이 감소하게 된다.
도 1은 낮은 외부 전압에서 고전위 전압이 하락하는 예를 보여주는 파형도이다.
도 1에 도시된 바와 같이, 상기 외부 전압(VDD)이 낮아져 A(VDD가 1.2V ~ 1.4V)영역에서, 발진 신호의 스윙 폭이 0 ~ 1.2V 또는 0 ~ 1.4로 줄어들기 때문에 상기 고전위 전압(VPP) 생성을 위한 펌프(pump)의 구동 능력(drivability)이 부족하게 되어 상기 고전위 전압(VPP)의 레벨이 떨어지는 문제점이 발생하게 된다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 낮은 외부 전압 레벨에서 발진 신호가 접지 전압보다 낮은 벌크 전압에서 상기 외부 전압까지 스윙 폭을 갖게하여 고전위 전압(VPP)을 펌핑할 때 펌프(pump)의 능력을 향상 시킬 수 있는 반도체 메모리 장치의 고전위 전압 생성 회로를 제공하는데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로는, 고전위 전압의 분배된 전압과 제 1 기준 전압을 비교하여 오실레이터 인에이블 신호를 출력하는 제 1 레벨 감지 수단; 외부 전압과 제 2 기준 전압을 비교하여 전압 감지 신호를 출력하는 제 2 레벨 감지 수단; 상기 오실레이터 인에이블 신호 및 상기 전압 감지 신호에 응답하여, 스윙 폭이 제 1 전압에 서 상기 외부 전압까지이거나 상기 스윙 폭이 제 2 전압에서 상기 외부 전압까지인 발진 출력 신호를 출력하는 발진 수단; 및 상기 발진 출력 신호에 응답하여 상기 외부 전압을 펌핑함으로써 상기 고전위 전압을 출력하는 펌핑 수단;을 포함한다.
또한, 본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로는, 외부 전압과 기준 전압을 비교하여 전압 감지 신호를 출력하는 레벨 감지 수단; 및 오실레이터 인에이블 신호 및 상기 전압 감지 신호에 응답하여, 스윙 폭이 서로 다른 제 1 발진 신호 및 제 2 발진 신호를 생성하여 같은 출력 단에 출력하는 발진 수단;을 포함한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로를 나타내는 블록도이다.
본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로는 고전위 전압(VPP)의 분배된 전압과 제 1 기준 전압(VREF1)을 비교하여 오실레이터 인에이블 신호(OSC_EN)를 출력하는 제 1 레벨 감지부(100); 외부 전압(VDD)과 제 2 기준 전압(VREF2)을 비교하여 전압 감지 신호(VDD_DET)를 출력하는 제 2 레벨 감지부(200); 상기 오실레이터 인에이블 신호(OSC_EN) 및 상기 전압 감지 신호(VDD_DET)에 응답하여, 스윙(swing) 폭이 제 1 전압(VSS)에서 상기 외부 전압(VDD)까지이거나 상기 스윙(swing) 폭이 제 2 전압(VBB)에서 상기 외부 전압(VDD)까지인 발진 출력 신호(OSC_OUT)를 출력하는 발진 수단(300); 및 상기 발진 출력 신호(OSC_OUT)에 응답하여 상기 외부 전압(VDD)을 펌핑(pumping) 함으로써 상기 고전위 전압(VPP)을 출력하는 펌핑부(400);를 포함한다.
상기 제 1 기준 전압(VREF1) 및 상기 제 2 기준 전압(VREF2)은 기 설정된 전위를 갖는 전압으로서, 설계자가 조절이 가능하고, 상기 제 1 전압(VSS)이 상기 제 2 전압(VBB)보다 높은 전압 레벨을 갖는다. 상기 제 1 전압(VSS)은 접지 전압을 예로 들 수 있으며, 상기 제 2 전압(VBB)은 상기 접지 전압을 펌핑(pumping)하여 생성되는 벌크 전압을 예로 들 수 있다.
도 3은 도 2에 도시된 발진부를 나타내는 블록도이다.
상기 발진부(300)는 상기 오실레이터 인에이블 신호(OSC_EN)에 응답하여 발진 신호(OSC)를 출력하는 오실레이터(310); 상기 전압 감지 신호(VDD_DET)에 응답하여 상기 발진 신호(OSC)가 출력되는 노드를 결정하는 스위칭부(320); 상기 발진 신호(OSC)가 상기 제 1 전압(VSS)에서 상기 외부 전압(VDD)까지 스윙(swing)하도록 조절하여 제 1 발진 신호(OSC1)를 출력하는 제 1 레벨 쉬프터(330); 및 상기 발진 신호(OSC)가 상기 제 2 전압(VBB)에서 상기 외부 전압(VDD)까지 스윙(swing)하도록 조절하여 제 2 발진 신호(OSC2)를 출력하는 제 2 레벨 쉬프터(340);를 포함한다.
상기 발진 신호(OSC), 상기 제 1 발진 신호(OSC1) 및 상기 제 2 발진 신호(OSC2)는 같은 주기를 갖으며 스윙 폭이 다른 신호이다.
상기 제 1 레벨 쉬프터(330)와 상기 제 2 레벨 쉬프터(340)의 접속 단에서 상기 발진 출력 신호(OSC_OUT)가 출력되는데, 상기 발진 출력 신호(OSC_OUT)는 상기 제 1 발진 신호(OSC1) 및 상기 제 2 발진 신호(OSC2)를 포함한다.
도 4는 도 2에 도시된 스위칭부, 제 1 레벨 쉬프터 및 제 2 레벨 쉬프터를 나타내는 회로도이다.
상기 스위칭부(320)는 상기 전압 감지 신호(VDD_DET)를 반전 시키는 제 1 반전 수단(IV1); 상기 전압 감지 신호(VDD_DET)와 반전된 상기 전압 감지 신호(VDD_DETb)에 응답하여 상기 발진 신호(OSC)를 상기 제 1 레벨 쉬프터(330)로 출력하는 제 1 패스 게이트(PG1); 및 상기 전압 감지 신호(VDD_DET)와 반전된 상기 전압 감지 신호(VDD_DETb)에 응답하여 상기 발진 신호(OSC)를 상기 제 2 레벨 쉬프터(340)로 출력하는 제 2 패스 게이트(PG2);를 포함한다.
상기 제 1 레벨 쉬프터(330)는 게이트 단이 상기 발진 신호(OSC)를 입력받고 소스 단이 상기 접지 전압(VSS)을 인가받는 제 1 트랜지스터(N1); 소스 단이 상기 외부 전압(VDD)을 인가받고 드레인 단이 상기 제 1 트랜지스터(N1)의 드레인 단과 연결된 제 2 트랜지스터(P1); 게이트 단이 상기 제 2 트랜지스터(P1)의 드레인 단과 연결되고 소스 단이 상기 외부 전압(VDD)을 인가받고 드레인 단이 상기 제 2 트랜지스터(P1)의 게이트 단과 연결된 제 3 트랜지스터(P2); 및 게이트 단이 상기 외부 전압(VDD)을 인가받고 드레인 단이 상기 제 3 트랜지스터(P2)의 드레인 단과 연결되며 소스 단이 상기 제 1 트랜지스터(N1)의 게이트 단과 연결되는 제 4 트랜지스터(N2)를 포함한다. 또한 상기 제 1 레벨 쉬프터(330)는 입력 단이 상기 제 1 트랜지스터(N1)와 상기 제 2 트랜지스터(P1)의 접속 단에 연결된 제 2 반전 수단(IV2)을 추가로 포함한다.
상기 제 2 레벨 쉬프터(340)는 게이트 단이 상기 발진 신호(OSC)를 입력받고 소스 단이 상기 접지 전압(VSS)을 인가받는 제 5 트랜지스터(N3); 소스 단이 상기 외부 전압(VDD)을 인가받고 드레인 단이 상기 제 5 트랜지스터(N3)의 드레인 단과 연결된 제 6 트랜지스터(P3); 게이트 단이 상기 제 6 트랜지스터(P3)의 드레인 단과 연결되고 소스 단이 상기 외부 전압(VDD)을 인가받고 드레인 단이 상기 제 6 트랜지스터(P3)의 게이트 단과 연결된 제 7 트랜지스터(P4); 및 게이트 단이 상기 외부 전압(VDD)을 인가받고 드레인 단이 상기 제 7 트랜지스터(P4)의 드레인 단과 연결되며 소스 단이 상기 제 5 트랜지스터(N3)의 게이트 단과 연결되는 제 8 트랜지스터(N4)를 포함한다. 또한 상기 제 1 레벨 쉬프터(330)는 입력 단이 상기 제 5 트랜지스터(N3)와 상기 제 6 트랜지스터(P3)의 접속 단에 연결된 제 3 반전 수단(IV3)을 추가로 포함한다.
상기 제 1 트랜지스터(N1), 제 4 트랜지스터(N2), 제 5 트랜지스터(N3) 및 제 8 트랜지스터(N4)는 엔모스(NMOS) 트랜지스터이고, 상기 제 2 트랜지스터(P1), 제 3 트랜지스터(P2), 제 6 트랜지스터(P3) 및 제 7 트랜지스터(P4)는 피모스(PMOS) 트랜지스터이다.
본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로의 동작을 설명하면 다음과 같다.
본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로는 상기 제 1 레벨 감지부(100)에서 피드백되는 상기 고전위 전압(VPP)의 분배된 전압과 상기 제 1 기준 전압(VREF1)을 비교하여 상기 오실레이터 인에이블 신호(OSC_EN)를 출력하고, 상기 제 2 레벨 감지부(200)에서 상기 외부 전압(VDD)과 상기 제 2 기준 전 압(VREF2)을 비교하여 상기 전압 감지 신호(VDD_DET)를 출력한다. 상기 제 1 레벨 감지부(100)는 상기 고전위 전압(VPP)의 레벨 변화를 감지하고, 상기 제 2 레벨 감지부(200)는 상기 외부 전압(VDD)의 레벨을 감지한다.
또한, 본 발명에 따른 반도체 메모리 장치는 상기 발진부(300)에서 상기 오실레이터 인에이블 신호(OSC_EN) 및 상기 전압 감지 신호(VDD_DET)에 응답하여 상기 외부 전압(VDD)이 상기 제 2 기준 전압(VREF2) 보다 낮은 경우와 상기 외부 전압(VDD)이 상기 제 2 기준 전압(VREF2) 보다 높은 경우에 서로 다른 스윙 폭을 갖는 상기 발진 출력 신호(OSC_OUT)를 출력하고, 상기 펌핑부(400)에서 상기 발진 출력 신호(OSC_OUT)에 응답하여 상기 외부 전압(VDD)을 펌핑하여 상기 고전위 전압(VPP)을 생성한다.
상기 외부 전압(VDD)이 기 설정된 상기 제 2 기준 전압(VREF2)보다 낮아지는 경우에, 상기 스위칭부(320)는 상기 전압 감지 신호(VDD_DET)에 응답하여, 상기 오실레이터(310)에서 생성되는 상기 발진 신호(OSC)를 상기 제 2 레벨 쉬프터(340)로 출력하고, 상기 제 2 레벨 쉬프터(340)는 상기 발진 신호(OSC)가 상기 제 2 전압(VBB) 즉, 벌크 전압에서 상기 외부 전압(VDD)까지 스윙하도록 하여 상기 제 2 발진 신호(OSC2)를 출력한다.
반면, 상기 외부 전압(VDD)이 기 설정된 상기 제 2 기준 전압(VREF2)보다 높은 경우에, 상기 스위칭부는 상기 전압 감지 신호(VDD_DET)에 응답하여, 상기 오실레이터(310)에서 생성되는 상기 발진 신호(OSC)를 상기 제 1 레벨 쉬프터(330)로 출력하고, 상기 제 1 레벨 쉬프터(330)는 상기 발진 신호(OSC)가 상기 제 1 전 압(VSS) 즉, 접지 전압에서 상기 외부 전압(VDD)까지 스윙하도록 하여 상기 제 1 발진 신호(OSC_1)를 출력한다.
상기 외부 전압(VDD)이 기 설정된 전압 레벨보다 낮아지는 경우에, 상기 제 2 레벨 감지부(200)는 하이 레벨의 상기 전압 감지 신호(VDD_DET)를 출력하고, 상기 전압 감지 신호(VDD_DET)에 응답하여 상기 제 2 패스 게이트(PG2)가 턴-온(turn-on) 되어 상기 발진 신호(OSC)는 상기 제 2 레벨 쉬프터(340)로 출력된다.
상기 제 2 레벨 쉬프터(340)는 상기 발진 신호(OSC)가 로우 레벨인 경우 상기 제 6 트랜지스터(P3)를 턴-온(turn-on) 시켜 상기 제 3 반전 수단(IV3)을 통해 로우 레벨의 상기 제 2 발진 신호(OSC2)를 출력 시키고, 상기 발진 신호(OSC)가 하이 레벨인 경우 상기 제 5 트랜지스터(N3)를 턴-온(turn-on) 시켜 상기 제 2 전압(VBB)이 상기 제 3 반전 수단(IV3)의 입력 단으로 인가되도록 하여, 상기 제 3 반전 수단(IV3)을 통해 하이 레벨의 상기 제 2 발진 신호(OSC2)를 출력한다. 이때, 상기 제 7 트랜지스터(P4)는 상기 제 5 트랜지스터(N3) 및 상기 제 6 트랜지스터(P3)의 접속 단의 전위를 네거티브 피드백 받아 상기 제 5 트랜지스터(N3)의 게이트 단의 전위를 하이 레벨로 만든다.
상기 외부 전압(VDD)이 기 설정된 전압 레벨보다 높은 경우에, 상기 제 2 레벨 감지부(200)는 로우 레벨의 상기 전압 감지 신호(VDD_DET)를 출력하고, 상기 전압 감지 신호(VDD_DET)에 응답하여 상기 제 1 패스 게이트(PG1)가 턴-온(turn-on) 되어 상기 발진 신호(OSC)는 상기 제 1 레벨 쉬프터(330)로 출력된다.
상기 제 1 레벨 쉬프터(330)는 상기 발진 신호(OSC)가 로우 레벨인 경우 상 기 제 2 트랜지스터(P1)를 턴-온(turn-on) 시켜 상기 제 2 반전 수단(IV2)을 통해 로우 레벨의 상기 제 1 발진 신호(OSC1)를 출력 시키고, 상기 발진 신호(OSC)가 하이 레벨인 경우 상기 제 1 트랜지스터(N1)를 턴-온(turn-on) 시켜 상기 제 1 전압(VSS)이 상기 제 2 반전 수단(IV2)의 입력 단으로 인가되도록 하여, 상기 제 2 반전 수단(IV2)을 통해 하이 레벨의 상기 제 1 발진 신호(OSC1)를 출력한다. 이때, 상기 제 3 트랜지스터(P2)는 게이트 단에 상기 제 1 트랜지스터(N1) 및 상기 제 2 트랜지스터(P1)의 접속 단의 전위를 네거티브 피드백 받아 상기 제 1 트랜지스터(N1)의 게이트 단의 전위를 하이 레벨로 만든다.
즉, 본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로는 상기 제 1 레벨 쉬프터(330)에서 상기 발진 신호(OSC)가 상기 제 1 전압(VSS)에서 상기 외부 전압(VDD)까지 스윙 폭을 갖도록 하여 상기 제 1 발진 신호(OSC1)를 출력하고, 상기 제 2 레벨 쉬프터(340)에서 상기 발진 신호(OSC)가 상기 제 2 전압(VBB)에서 상기 외부 전압(VDD)까지 스윙 폭을 갖도록 하여 상기 제 2 발진 신호(OSC2)를 출력한다.
상기 제 1 발진 신호(OSC1)가 출력되는 경우와 상기 제 2 발진 신호(OSC2)가 출력되는 타이밍이 서로 다르기 때문에 상기 제 1 레벨 쉬프터(330)와 상기 제 2 레벨 쉬프터(340)의 접속 단에서 상기 제 1 발진 신호(OSC1)가 출력되거나 상기 제 2 발진 신호(OSC2)가 출력된다. 즉 상기 발진 출력 신호(OSC_OUT)가 출력된다.
도 5는 일반적인 고전위 전압의 펌프 구동 능력과 본 발명에 따른 고전위 전압의 펌프 구동 능력을 나타내는 비교도이다.
도 5는 외부 전압(VDD)이 1.2V인 경우를 예로 하였으며, B는 스윙(swing) 폭이 상기 제 1 전압(VSS)에서 상기 외부 전압(VDD)까지인 상기 제 1 발진 신호(OSC1)의 경우에 상기 펌핑부(400)에서의 펌프 구동 능력(Pump Drivability)을 나타내고, C 및 D는 스윙(swing) 폭이 상기 제 2 전압(VBB)에서 상기 외부 전압(VDD)까지인 상기 제 2 발진 신호(OSC2)의 경우에 상기 펌핑부(400)에서의 펌프 구동 능력(Pump Drivability)을 나타낸다.
도 4에 도시된 바와 같이, 스윙 폭이 상기 제 2 전압(VBB)에서 상기 외부 전압(VDD)까지인 상기 제 2 발진 신호(OSC2)를 사용함으로써 낮은 외부 전압(VDD = 1.2V)에서 상기 고전위 전압(VPP)의 최대 값은 증가 하고, 상기 펌핑부(400)의 펌프 구동 능력(Pump Drivability)도 증가한다. 또한, 상기 제 2 전압(VBB)의 값을 선택적으로 적용함으로써 C 및 D에서와 같이 상기 구동 능력(Drivability)의 증대량을 다르게 할 수 있다.
상기 설명한 바와 같이, 본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로는 상기 외부 전압(VDD)의 레벨이 소정 전압(VREF2) 이상인 경우에 스윙 폭이 상기 제 1 전압(VSS)에서 상기 외부 전압(VDD)인 상기 제 1 발진 신호(OSC1)를 사용하고, 상기 외부 전압(VDD)의 레벨이 상기 소정 전압(VREF2) 보다 낮은 경우에 스윙 폭이 상기 제 2 전압(VBB)에서 상기 외부 전압(VDD)인 상기 제 2 발진 신호(OSC2)를 사용함으로써 상기 고전위 전압(VPP)의 구동 능력(Drivability)을 향상 시킬 수 있다.
이와 같이 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 메모리 장치의 고전위 전압 생성 회로는 외부 전압(VDD)이 낮아지는 경우에도 고전위 전압(VPP) 생성을 위한 펌프(pump)의 능력을 증대 시킬 수 있으며, 낮은 외부 전압에서의 tWR(Write Recovery Time) 특성을 개선함으로써 보다 경쟁력 있는 칩을 생산할 수 있는 효과를 수반한다.

Claims (12)

  1. 고전위 전압의 분배된 전압과 제 1 기준 전압을 비교하여 오실레이터 인에이블 신호를 출력하는 제 1 레벨 감지 수단;
    외부 전압과 제 2 기준 전압을 비교하여 전압 감지 신호를 출력하는 제 2 레벨 감지 수단;
    상기 오실레이터 인에이블 신호 및 상기 전압 감지 신호에 응답하여, 스윙 폭이 제 1 전압에서 상기 외부 전압까지이거나 상기 스윙 폭이 제 2 전압에서 상기 외부 전압까지인 발진 출력 신호를 출력하는 발진 수단; 및
    상기 발진 출력 신호에 응답하여 상기 외부 전압을 펌핑함으로써 상기 고전위 전압을 출력하는 펌핑 수단;
    을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 발진 수단은,
    상기 오실레이터 인에이블 신호에 응답하여 발진 신호를 출력하는 오실레이터;
    상기 전압 감지 신호에 응답하여 상기 발진 신호가 출력되는 노드를 결정하는 스위칭부;
    상기 발진 신호가 상기 제 1 전압에서 상기 외부 전압까지 스윙 하도록 조절하여 제 1 발진 신호를 출력하는 제 1 레벨 쉬프터; 및
    상기 발진 신호가 상기 제 2 전압에서 상기 외부 전압까지 스윙 하도록 조절하여 제 2 발진 신호를 출력하는 제 2 레벨 쉬프터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
  3. 제 2 항에 있어서,
    상기 발진 수단은,
    상기 제 1 레벨 쉬프터의 출력 단과 상기 제 2 레벨 쉬프터의 출력 단이 공통 연결되는 것을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로,
  4. 제 2 항에 있어서,
    상기 스위칭부는,
    상기 전압 감지 신호에 응답하여 상기 발진 신호를 상기 제 1 레벨 쉬프터로 출력하는 제 1 패스 게이트; 및
    상기 전압 감지 신호에 응답하여 상기 발진 신호를 상기 제 2 레벨 쉬프터로 출력하는 제 2 패스 게이트;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
  5. 제 2 항에 있어서,
    상기 발진 출력 신호는 상기 제 1 발진 신호 및 상기 제 2 발진 신호를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
  6. 제 2 항에 있어서,
    상기 제 1 전압의 전위가 상기 제 2 전압의 전위 보다 높은 것을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
  7. 제 6 항에 있어서,
    상기 제 1 전압은 접지 전압이고, 상기 제 2 전압은 벌크 전압임을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
  8. 외부 전압과 기준 전압을 비교하여 전압 감지 신호를 출력하는 레벨 감지 수단; 및
    오실레이터 인에이블 신호 및 상기 전압 감지 신호에 응답하여, 스윙 폭이 서로 다른 제 1 발진 신호 및 제 2 발진 신호를 생성하여 같은 출력 단에 출력하는 발진 수단;
    을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
  9. 제 8 항에 있어서,
    상기 발진 수단은,
    상기 오실레이터 인에이블 신호에 응답하여 발진 신호를 출력하는 오실레이터;
    상기 전압 감지 신호에 응답하여 상기 발진 신호가 출력되는 노드를 결정하는 스위칭부;
    상기 발진 신호가 제 1 전압에서 상기 외부 전압까지 스윙 하도록 조절하여 상기 제 1 발진 신호를 출력하는 제 1 레벨 쉬프터; 및
    상기 발진 신호가 제 2 전압에서 상기 외부 전압까지 스윙 하도록 조절하여 상기 제 2 발진 신호를 출력하는 제 2 레벨 쉬프터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
  10. 제 9 항에 있어서,
    상기 스위칭부는,
    상기 전압 감지 신호에 응답하여 상기 발진 신호를 상기 제 1 레벨 쉬프터로 출력하는 제 1 패스 게이트; 및
    상기 전압 감지 신호에 응답하여 상기 발진 신호를 상기 제 2 레벨 쉬프터로 출력하는 제 2 패스 게이트;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
  11. 제 9 항에 있어서,
    상기 제 1 전압의 전위가 상기 제 2 전압의 전위 보다 높은 것을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
  12. 제 11 항에 있어서,
    상기 제 1 전압은 접지 전압이고, 상기 제 2 전압은 벌크 전압임을 특징으로 하는 반도체 메모리 장치의 고전위 전압 생성 회로.
KR1020060082131A 2006-08-29 2006-08-29 반도체 메모리 장치의 고전위 전압 생성 회로 KR20080019789A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060082131A KR20080019789A (ko) 2006-08-29 2006-08-29 반도체 메모리 장치의 고전위 전압 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082131A KR20080019789A (ko) 2006-08-29 2006-08-29 반도체 메모리 장치의 고전위 전압 생성 회로

Publications (1)

Publication Number Publication Date
KR20080019789A true KR20080019789A (ko) 2008-03-05

Family

ID=39394901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082131A KR20080019789A (ko) 2006-08-29 2006-08-29 반도체 메모리 장치의 고전위 전압 생성 회로

Country Status (1)

Country Link
KR (1) KR20080019789A (ko)

Similar Documents

Publication Publication Date Title
KR100842744B1 (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
KR100733407B1 (ko) 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
JP5008367B2 (ja) 電圧発生装置
US7605639B2 (en) Internal voltage generator of semiconductor memory device
KR100521360B1 (ko) 전원 전압에 가변되지 않는 지연 회로 및 이를 포함하는반도체 메모리 장치
JP4603229B2 (ja) パワーアップ信号発生回路
KR100323981B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
JP2012109018A (ja) 電圧発生装置
KR20080019789A (ko) 반도체 메모리 장치의 고전위 전압 생성 회로
KR100821570B1 (ko) 고전압 발생 장치
KR100889322B1 (ko) 내부전압 발생회로
KR100940826B1 (ko) 네거티브 전압 생성 장치
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR20080092085A (ko) 반도체 메모리 장치의 내부 전압 발생회로
KR100992007B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
KR100922885B1 (ko) 내부전압 발생회로
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100186307B1 (ko) 내부 전원전압 보상회로
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
KR101204924B1 (ko) 내부 전압 생성 회로
KR101159680B1 (ko) 반도체 장치의 내부 전압 생성 회로
KR100390993B1 (ko) 파워 업 발생장치
KR100720221B1 (ko) 전압 발생기
KR20020014543A (ko) 안정된 파워온리셋신호 발생회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination