KR0123828B1 - 반도체 소자의 감지 증폭기 - Google Patents

Abstract

본 발명은 반도체 소자의 감지 증폭기(sense amplifier)에 관한 것으로 상기 감지 증폭기가 턴-온(turn-on)되었을때 초기에 큰 전류가 풀-업/풀-다운 드라이버(pull-up/pull-down driver)에 순간적으로 흐르지 않고 일정한 전류를 공급하는 전류모드(current mode)로 동작하도록 하므로서, 칩의 내부와 전원선에 발생하는 잡음(noise)을 감소시켜 안정된 데이타 리드/라이타(read/write) 동작을 실현한 감지 증폭기에 관한 것이다.

Description

반도체 소자의 감지 증폭기

제1도는 종래 기술에 의한 감지 증폭기의 개략도.

제2도는 종래 기술에 의한 감지 증폭기의 동작 그래프도.

제3도는 본 발명에 의한 감지 증폭기의 실시예도.

제4도는 본 발명에 의한 감지 증폭기의 동작 그래프도.

* 도면의 주요부분에 대한 부호의 설명

11 : 제1전류미러부 12 : 제2전류미러부

본 발명은 반도체 소자의 감지 증폭기(sense amplifier)에 관한 것으로, 특히, 감지 증폭기가 턴-온(turn-on)되었을때 초기에 큰 전류가 풀-업/풀-다운 드라이버(pull-up/pull-down driver)에 순간적으로 흐르지 않고 일정한 전류를 공급하는 전류모드(current mode)로 동작하도록 함으로서, 칩의 내부의 전원선에 발생하는 잡음(noise)을 감소시켜 안정된 데이타 리드/라이트(read/write) 동작을 실현한 감지 증폭기에 관한 것이다.

제1도는 종래 기술에 의한 감지 증폭기의 개략도를 도시한 것으로, 센싱인에이블신호(θSE)에 의해 그 동작이 제어되는 풀-업 구동단인 PMOS트랜지스터(MP1) 및 풀-다운 구동단인 NMOS트랜지스터(MN1)와, 비트라인(BL, /BL)에 크로스 커플드 래치(cross coupled latch) 구조로 접속되어 있는 트랜지스터(MP2, MP3, MN2, MN3)으로 이루어져 있다.

상기 비트라인(BL, /BL)간의 전위차가 수십 mV 이상인 상태에서 센스 인에이블신호(θSE)에 의해 풀-업 구동 트랜지스터(MP1)는 전원전압(Vcc)로붙 감지 증폭기로 전류를 공급하고, 풀-다운 구동 트랜지스터(MN1)는 감지 증폭기로부터 접지전압(Vss)로 전류를 방전하게 되며, 래치 구조의 트랜지스터(MP2, MP3, MN2, MN3)은 래치 동작에 의해 비트라인(BL, /BL)간의 전위차를 증폭하게 된다.

여기서, 풀-업 구동 트랜지스터(MP1)과 풀-다운 트랜지스터(MN1)은 전원전압(Vcc)의 전위에 관계없이 센스 인에이블신호(θSE)에 따라 각각 동작하므로 저전위의 전원전압(Vcc)에서는 적은 양의 전류가 풀-업, 풀-다운 구동단을 통해 흐르게 되어 감지 증폭기의 데이타 증폭속도가 늦어져 전체 동작속도가 늦어지고, 고전위의 전원전압(Vcc)에서는 순간적으로 많은 양의 전류가 풀-업, 풀-다운 구동단을 통해 흐르게 되어 파워라인(power line)에 큰 노이즈(noise)를 유발하게 된다.

특히, 리프레쉬율(refresh rate)이 4K에서 2K, 1K로 증가함에 따라 동시에 동작하는 감지 증폭기의 갯수가 4K 리프레쉬 경우에 비해 2배, 4배로 증가하므로, 제1도에 도시된 바와 같은 종래의 감지 증폭기를 사용하게 되면 감지 증폭기 동작시에 소모되는 피크 전류의 값 또한 이에 비례해서 증가하는 문제가 발생한다.

따라서, 본 발명에서는 전원전압(Vcc)이 전위에 관계없이 항상 일정한 전류를 감지 증폭기에 공급하도록 회로를 구성하여 상기 종래 기술의 문제점을 제거하는 데에 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 발명에서는 센스 인에이블신호(θSE)에 의해 동작상태가 결정되도록 풀-업/풀-다운 트랜지스터(MP4, MN4)를 구현하였고, 상기 풀-업/풀-다운 트랜지스터(MP4, MN4)에 의해 제어되어 감지 증폭기에 일정한 전류를 공급할 수 있도록 제1, 제2전류미러부(11,12)를 종래의 감지 증폭기에 추가로 구현하였다.

이하, 본 발명이 첨부된 도면을 참조하여 상세히 설명하기로 한다.

제3도는 본 발명에 의한 감지 증폭기의 실시예를 도시한 것으로 센스 인에이블신호(θSE)에 의해 동작상태가 결정되는 풀-업/풀-다운 트랜지스터(MN4, MP4)와, 상기 풀-업/풀-다운 트랜지스터(MN4, MP4)에 의해 제어되어 감지 증폭기에 일정하게 전류를 공급하는 제1, 제2전류미러부(11,12)로 구성된다.

상기 센스 인에이블신호(θSE)가 들어오면 상기 풀-업 트랜지스터(MN4) 및 풀-다운 트랜지스터(MP4)가 모두 턴-온(turn-on)되어 전류 소오스(current source : I_s1, I_s2)가 상기 풀-업/풀-다운 트랜지스터(MN4/MP4)를 통하여 PMOS트랜지스터(MP7) NMOS트랜지스터(MN7)에 일정하게 공급된다. 그런데 상기 PMOS트랜지스터(MP7)는 PMOS트랜지스터(MP8)와 전류미러로 동작하여 상기 풀-업 구동 트랜지스터(MP5, MP6)에 일정한 전류를 공급하고, 상기 NMOS트랜지스터(MN7)는 NMOS트랜지스터(MN8)와 전류미러로 동작하여 상기 NMOS트랜지스터(MN5, MN6)에 흐르는 전류를 접지전위로 일정하게 방출한다. 이때 상기 PMOS트랜지스터(MP8) 및 NMOS트랜지스터(MN8)에 흐르는 전류는 전류미러를 이루는 PMOS트랜지스터(MP7, MP8) 및 NMOS트랜지스터(MN7, MN8)의 채널 크기(channel size)의 비로써 일정하게 조절할 수 있다.

따라서 노드(N1) 및 노드(N2)에 흐르는 전류는 일정한 경사(slope)를 가지고 일정하게 증가하고, 이에 따라 비트라인(BL, /BL)로 일정한 경사를 가지고 일정하게 증폭된다.

한편, 풀-업/풀-다운 드라이버에 공급되는 전류 소오스는 전원전압의 변화에 관계없이 일정하게 구현할 수 있으므로 센싱속도는 전원전압에 무관하게 일정하게 유지할 수 있다.

제4도는 전원전압의 변화에 따른 본 발명의 센싱 그래프도를 나타낸 것으로, 제4a도는 전압에 대해서 제4b도는 전류에 대해서 나타낸 것이다.

이상에서 설명한 본 발명의 감지 증폭기를 사용하게 되면 전원전압(Vcc)의 전위에 따라 감지 증폭기에서 소모되는 전류량을 일정하게 조절할 수 있으므로, 비트라인 감지 동작시에 칩 내부의 전원선에서 발생하는 잡음을 감소시켜 안정된 데이타 리드/라이트 동작을 실현할 수 있고, 특히 전원전압(Vcc)이 낮아지는 경우에 센싱속도지연 없이 일정한 센싱 슬로프(slope)을 유지하여 싸이클 타임(cycle time)이 빨라짐에 따라 잡음의 소멸 시간이 단축되는 효과가 있다.

Claims (3)

1. 크로스 커플드 래치(cross coupled latch) 구조를 이루고 있는 감지 증폭기에 있어서, 풀-업/풀-다운 드라이버는 센싱 인에이블신호(θSE)에 의해 동작이 제어되는 수단과, 상기 풀-업/풀-다운 드라이버의 동작상태에 따라 출력단에 일정한 전류를 공급하기 위한 제1, 제2전류미러부가 제어되는 수단을 포함하고, 상기 감지 증폭기가 턴-온되면 초기에 큰 전류가 급격하게 흘러들어 가는 것을 방지하여 센싱시 노이즈와 스피드 지연을 줄인 것을 특징으로 하는 감지 증폭기.
2. 제1항에 있어서, 상기 제1전류미러부는 PMOS트랜지스터로 이루어진 것을 특징으로 하는 감지 증폭기.
3. 제1항에 있어서, 상기 제2전류미러부는 NMOS트랜지스터로 이루어진 것을 특징으로 하는 감지 증폭기.