DE112013005078T5

DE112013005078T5 - Vorrichtung und Verfahren zum Reduzieren der Verlustleistung einer Schaltung

Info

Publication number: DE112013005078T5
Application number: DE112013005078.1T
Authority: DE
Inventors: Gururaj K. Shamanna; Stefan Rusu; Phani Kumar Kandula; Sankalan Prasad; Mandar R. Ranade; Narayanan Natarajan; Tessil Thomas
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2012-12-14
Filing date: 2013-06-14
Publication date: 2015-06-25
Also published as: KR20150069007A; CN204130188U; US20160077567A1; KR101691442B1; TWI514380B; TW201628001A; TWI713469B; US9207750B2; US20140173317A1; TW201440048A; US9921630B2; WO2014092774A1

Abstract

Es wird ein Prozessor beschrieben, der Folgendes umfasst: mehrere Transistoren, die dazu betrieben werden können, dynamisch einstellbare Transistorgröße bereitzustellen, wobei die mehreren Transistoren an einem Ende mit einer ersten Leistungsversorgung verschaltet sind und an einem anderen Ende mit einer zweiten Leistungsversorgung verschaltet sind; eine Schaltung, die mit der zweiten Leistungsversorgung verschaltet ist, wobei die zweite Leistungsversorgung zum Bereitstellen von Leistung für die Schaltung dient; und eine Leistungssteuereinheit (PCU) zum Überwachen des Pegels der ersten Leistungsversorgung und zum dynamischen Einstellen der Transistorgröße der mehreren Transistoren, so dass die zweite Leistungsversorgung dazu eingestellt wird, die Schaltung betriebsbereit zu halten.

Description

ALLGEMEINER STAND DER TECHNIK
Mit der Skalierung (oder dem Verkleinern) von Prozesstechnologien erhöhen sich die Transistorverluste bei gleichem Leistungsversorgungspegel. Erhöhung von Verlusten erhöht den Leistungsverbrauch. Da sich der Markt auf Einrichtungen mit geringerem Leistungsverbrauch konzentriert, besteht Bedarf zur Reduzierung des Leistungsverbrauchs, einschließlich der Reduzierung der Verlustleistung einer Einrichtung.
Konventionelle Speicherzellen, zum Beispiel SRAM-Zellen (statischer RAM, Static Random Access Memory), weisen einen p-Typ-Sleep-Transistor zwischen einer Speicherzelle und einem Leistungsnetz oder einen n-Typ-Sleep-Transistor zwischen Masse und der virtuellen Masse der Speicherzelle auf. Wenn auf ein Speicher-Array (mit Speicherzellen) nicht zugegriffen wird (z. B. im Ruhezustand), ist der Sleep-Transistor aktiviert, d. h. er ist eingeschaltet. Der p-Typ-Sleep-Transistor ist ein normalerweise hochohmiger Transistor, der bewirkt, dass die Zufuhr zur Speicherzelle reduziert wird, was zu einer Reduzierung der Verluste in der Speicherzelle führt. Aufgrund möglicher Ausfälle beim Datenhalten bei der Mindestbetriebsspannung (auch Vmin genannt), werden Speicher dahin optimiert, dass sie eine spezielle Größe (W/L, Width/Length, Breite/Länge) des Sleep-Transistors aufweisen.
Allerdings werden die Betriebsspannungen von Einrichtungen breiter (z. B. 650 mV bis Vmax), wobei Vmax die Höchstbetriebsspannung ist. Vmax ist vom Prozesstechnologieknoten abhängig. In einem Beispiel liegt Vmax bei etwa 1 V bis 1,1 V. Vorhandene Sleep-Schemata sind bei höheren Leistungsversorgungspegeln ineffizient, weil die Sleep-Transistorgröße für eine spezielle Betriebsspannung konzipiert ist. Bei höheren Betriebsspannungen erhöhen sich die Leistungsverluste.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Ausführungsformen der Offenbarung werden besser anhand der nachstehenden, ausführlichen Beschreibung und anhand der zugehörigen Zeichnungen verschiedener Ausführungsformen der Erfindung verstanden werden, die allerdings nicht so aufgefasst werden sollten, dass sie die Erfindung auf spezifische Ausführungsformen einschränken, sondern sie dienen lediglich der Erklärung und dem Verständnis.
1 ist ein Blockdiagramm auf hoher Ebene einer integrierten Schaltung oder eines Teils einer integrierten Schaltung, die eine Vorrichtung zur Reduzierung von Verlustleistung einer Speicherzelle gemäß einer Ausführungsform der Offenbarung aufweist.
2 ist eine Vorrichtung zum Reduzieren von Verlustleistung einer Speicherzelle gemäß einer Ausführungsform der Offenbarung.
3 ist eine Ansicht auf Transistorebene einer Speicherzelle mit einem einstellbaren Sleep-Transistor zum Reduzieren von Verlustleistung der Speicherzelle gemäß einer Ausführungsform der Offenbarung.
4 ist eine Spannungsband- und Größentabelle, um gemäß einer Ausführungsform der Offenbarung die Sleep-Transistorgröße einzustellen, um Verlustleistung der Speicherzelle zu reduzieren.
5 ist ein Kurvenbild, das dynamisches Einstellen eines Leistungsversorgungspegels für die Speicherzelle zum Reduzieren von Verlustleistung der Speicherzelle gemäß einer Ausführungsform der Offenbarung veranschaulicht.
6 ist ein Flussdiagramm, das von einer Leistungssteuereinheit (PCU, Power Control Unit) durchgeführt wird, um Verlustleistung der Speicherzelle gemäß einer Ausführungsform der Offenbarung zu reduzieren.
7 ist eine intelligente Einrichtung oder ein Computersystem mit einer Vorrichtung zum Reduzieren von Verlustleistung gemäß einer Ausführungsform der Offenbarung.
AUSFÜHRLICHE BESCHREIBUNG
Die Ausführungsformen halten die Leistungsversorgung für die Speicherzelle im Sleep-Modus in Bezug auf einen Datenhalte-Leistungsversorgungspegel im Wesentlichen konstant, ungeachtet der Prozessorbetriebsspannung. Der Begriff „Datenhalte-Leistungsversorgungspegel” bezieht sich im Allgemeinen auf einen Leistungsversorgungspegel, unterhalb dessen die Schaltung, die die Leistungsversorgung aufnimmt, nicht korrekt arbeitet. Zum Beispiel ist der Datenhalte-Leistungsversorgungspegel für eine Speicherzelle ein Leistungsversorgungspegel, unterhalb dessen die in der Speicherzelle gespeicherten Daten verloren gehen oder verfälscht werden. In einer Ausführungsform bewirkt die Vorrichtung, dass die Leistungsversorgung für die Speicherzelle knapp über dem Datenhalte-Leistungsversorgungspegel liegt, d. h. in der Nähe der Mindestbetriebsspannung (Vmin).
Der Begriff „Mindestbetriebsspannung” (Vmin) bezieht sich im Allgemeinen auf einen Leistungsversorgungspegel, unterhalb dessen die Schaltungen nicht korrekt funktionieren. Im Allgemeinen ist Vmin gleich oder etwas höher als der Datenhalte-Leistungsversorgungspegel. Zum Beispiel kann der Datenhalte-Leistungsversorgungspegel für eine Speicherzelle 550 mV betragen, und Vmin kann 550 mV oder mehr betragen (z. B. 650 mV), damit sie ein Sicherheitsband beinhaltet.
Die Leistungsversorgung für die Speicherzelle im Sleep-Modus relativ konstant und nahe am Datenhalte-Leistungsversorgungspegel zu halten hat die nicht einschränkende technische Auswirkung, dass sich die Verluste der Speicherzelle (oder irgendeiner anderen Schaltung) sogar dann nicht erhöhen, wenn die Betriebsspannung über einen weiten Versorgungsbereich schwankt. Durch das Verwalten der Verlustleistungsabgabe reduziert sich der Gesamtleistungsverbrauch des Prozessors, der die Vorrichtung aufweist, was die Batterielebensdauer der Einrichtung erhöhen kann, die den Prozessor aufweist (z. B. Laptop, Tablet, Smartphone, Ultra-Book).
In einer Ausführungsform umfasst die Vorrichtung einen Sleep-Transistor, der an einem Ende mit einer ersten Leistungsversorgung (z. B. der Prozessorbetriebsleistungsversorgung) verschaltet ist und am anderen Ende mit einer zweiten Leistungsversorgung verschaltet ist. In einer Ausführungsform stellt die zweite Leistungsversorgung einer Speicherzelle Leistung bereit (oder irgendeine andere Schaltung). In einer Ausführungsform enthält der Sleep-Transistor mehrere Transistoren, die zum Bereitstellen einer dynamisch einstellbaren Transistorgröße betrieben werden können, und eine PCU, um den Pegel der ersten Leistungsversorgung zu überwachen. In einer Ausführungsform stellt die PCU die Transistorgröße (W/L) der mehreren Transistoren dynamisch ein, so dass die zweite Leistungsversorgung zum Erhalt der in der Speicherzelle (oder der anderen Schaltung) gespeicherten Daten eingestellt wird.
In einer Ausführungsform vergleicht die PCU einen Pegel der ersten Leistungsversorgung mit Informationen in einer Lookup-Tabelle (LUT). In einer Ausführungsform enthält die LUT Informationen über die Transistorgröße (oder Steuerbits) für unterschiedliche Spannungsbänder. In solch einer Ausführungsform bestimmt die PCU die Transistorgröße (oder die Steuerbits zum Ein- bzw. Ausschalten von Transistoren) für ein spezielles Spannungsband entsprechend dem ersten Leistungsversorgungspegel und stellt dann die geeigneten Steuersignale zum Modulieren der Transistorgröße des bzw. der Sleep-Transistor(en) bereit. Indem die Sleep-Transistorgröße digital moduliert wird, um den Leistungsversorgungspegel für die Speicherzelle nahe am Datenhalte-Leistungsversorgungspegel der Speicherzelle zu erhalten, wird Verlustleistung der Speicherzelle reduziert, wenn die Betriebsleistungsversorgung (d. h. die erste Leistungsversorgung) ansteigt.
In der folgenden Beschreibung werden zahlreiche Details erörtert, um eine gründlichere Erklärung von Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Für Fachleute wird allerdings offensichtlich sein, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Details umgesetzt werden können. In anderen Beispielen werden bekannte Strukturen und Bauelemente in Form eines Blockschaltbilds anstatt im Detail gezeigt, um zu vermeiden, Ausführungsformen der vorliegenden Offenbarung unverständlich zu machen.
Es ist anzumerken, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale als Linie dargestellt werden. Einige Linien können dicker sein, um entscheidendere Signalpfade anzugeben, und/oder weisen Pfeile an einem oder an mehreren Enden auf, um die primäre Informationsflussrichtung anzuzeigen. Solche Angaben sollen nicht einschränkend sein. Stattdessen werden die Linien in Verbindung mit einem oder mehreren Ausführungsbeispielen verwendet, um einfacheres Verständnis für eine Schaltung oder eine logische Einheit zu erleichtern. Jedes dargestellte Signal, wie es durch Design-Erfordernisse oder Grundeinstellungen vorgegeben wird, kann tatsächlich eines oder mehrere Signale umfassen, die sich in eine von beiden Richtungen bewegen können und mit irgendeiner geeigneten Art von Signalschema umgesetzt werden.
In der Beschreibung und in den Ansprüchen bedeutet der Begriff „verbunden” durchweg eine direkte elektrische Verbindung zwischen den Dingen, die verbunden sind, ohne irgendwelche dazwischen geschalteten Einrichtungen. Der Begriff „verschaltet” bedeutet entweder eine direkte elektrische Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive dazwischen geschaltete Einrichtungen. Der Begriff „Schaltung” bedeutet eine oder mehrere passive und/oder aktive Komponenten, die dazu angeordnet sind, mit einander zusammenzuwirken, um die gewünschte Funktion bereitzustellen. Der Begriff „Signal” bedeutet wenigstens ein Stromsignal, Spannungssignal oder Daten-/Taktsignal. Die Bedeutung von „ein” und „der/die/das” beinhaltet Pluralreferenzen. Die Bedeutung von „in” beinhaltet „in” und „auf”.
Der Begriff „Skalierung” bezieht sich im Allgemeinen auf das Umwandeln eines Designs (Schaltplan und Layout) aus einer Prozesstechnologie in eine andere Prozesstechnologie. Die Begriffe „im Wesentlichen”, „nahe”, „ungefähr”, „in der Nähe”, „etwa” beziehen sich im Allgemeinen auf einen Bereich von +/–20% um einen Zielwert.
Sofern nichts anderes definiert ist, gibt die Verwendung der Ordnungsadjektive „erster”, „zweiter” und „dritter” usw., wie sie hier verwendet werden, lediglich an, dass Bezug auf unterschiedliche Instanzen gleicher Objekte genommen wird, und dies soll nicht unterstellen, dass die so beschriebenen Objekte in einer gegebenen Reihenfolge auftreten müssen, sei sie zeitlich, räumlich, im Rang oder auf andere Art und Weise.
Für die Zwecke der Ausführungsformen sind die Transistoren Metall-Oxid-Halbleiter-(MOS-)Transistoren, die Drain-, Source-, Gate- und Bulk-Anschlüsse enthalten. Source- und Drain-Anschlüsse können identische Anschlüsse sein und werden hier austauschbar verwendet. Fachleute werden verstehen, dass andere Transistoren, zum Beispiel bipolare Sperrschichttransistoren (npn-/pnp-BJT), BiCMOS, CMOS, eFET usw., verwendet werden können, ohne vom Schutzbereich der Offenbarung abzuweichen. Der Begriff „MN” gibt einen n-Typ-Transistor an (z. B. NMOS, npn-BJT usw.) an, und der Begriff „MP” gibt einen p-Typ-Transistor an (z. B. PMOS, pnp-BJT usw.).
Der Begriff „Leistungsmodus” (z. B. Sleep-Modus, Leerlaufmodus, Wake-Up-Modus, Normalmodus, Aktivmodus) bezieht sich im Allgemeinen auf Leistungszustände eines Prozessors, wie sie durch die Advanced Configuration and Power Interface-(ACPI-)Spezifikation definiert werden (zum Beispiel Revision 5.0, veröffentlicht am 23. November 2011), die einen offenen Standard für Einrichtungskonfiguration und Leistungsverwaltung durch ein Betriebssystem bereitstellt. Allerdings sind die Ausführungsformen nicht auf die ACPI-Niedrigleistungszustände beschränkt. Andere Spezifikationen, die niedrigere Leistungszustände für einen Prozessor bieten, können in den Ausführungsformen verwendet werden.
1 ist ein Blockdiagramm 100 auf hoher Ebene einer integrierten Schaltung 101 oder eines Teils einer integrierten Schaltung 101, die eine Vorrichtung zur Reduzierung von Verlustleistung einer Speicherzelle gemäß einer Ausführungsform der Offenbarung aufweist. In einer Ausführungsform umfasst die integrierte Schaltung 101 die PCU 102, den Ringoszillator 103, die Sleep-Einheit 104 und eine oder mehrere Speicherzellen 105.
In einer Ausführungsform überwacht die PCU 102 den Pegel der ersten Leistungsversorgung 107 und vergleicht diesen Pegel mit einer LUT, um den Code des Steuersignals 106 zu bestimmen. Ein Beispiel für ein eine LUT wird in 4 veranschaulicht. Es wird jetzt wieder auf 1 Bezug genommen: In einer Ausführungsform bestimmt der Code des Steuersignals 106 die Transistorgröße (W/L oder einfach Z) der Sleep-Einheit 104. Zum Beispiel schaltet der Code des Steuersignals 106 einen oder mehrere Transistoren der Sleep-Einheit 104 ein bzw. aus, um die Größe der Sleep-Einheit 104 zu ändern. Der Begriff „effektive Größe” bezieht sich im Allgemeinen auf eine Fläche der Sleep-Einheit 104, die eingeschaltet ist.
In einer Ausführungsform hat die PCU 102 Zugriff auf viele Leistungsparameter der integrierten Schaltung 101. Zum Beispiel hat die PCU 102 Zugriff auf Informationen, wie zum Beispiel auf den Skew (Laufzeitunterschied), die Temperatur, die Spannung, die Taktfrequenz usw. In einer Ausführungsform verwendet die PCU 102 diese Informationen, um die Größe der Sleep-Einheit 104 besser zu kalibrieren, die im Sleep-Modus einschalten wird, so dass die der Schaltung (z. B. der Speicherzelle) zugeführte Leistung knapp über dem Datenhalte-Leistungsversorgungspegel liegt.
In einer Ausführungsform umfasst die Sleep-Einheit 104 Transistoren, die zwischen der ersten Leistungsversorgung 107 und der zweiten Leistungsversorgung 108 verschaltet sind. Zum Beispiel sind die Transistoren p-Typ-Transistoren, deren Source-Anschlüsse mit der ersten Leistungsversorgung 107 verschaltet sind und deren Drain-Anschlüsse mit der zweiten Leistungsversorgung 108 verschaltet sind. In einer Ausführungsform wird die zweite Leistungsversorgung 108 den Speicherzellen 105 bereitgestellt. In einer Ausführungsform ist die Speicherzelle 105 eine SRAM-Zelle. In einer Ausführungsform ist die SRAM-Zelle eine 4T-SRAM-Zelle. In einer Ausführungsform ist das SRAM eine 6T-SRAM-Zelle. In einer Ausführungsform ist das SRAM eine 8T-SRAM-Zelle. In anderen Ausführungsformen können für die SRAM-Zellen andere Transistoranzahlen verwendet werden. In anderen Ausführungsformen können andere Arten von Speicherzellen verwendet werden.
Obwohl die Ausführungsform eine Sleep-Einheit 104 verschaltet mit den Speicherzellen 105 zeigt, kann die Sleep-Einheit 104 mit irgendeiner Schaltung verschaltet sein, deren Verlustleistung während des Niedrigleistungsmodus reduziert werden muss. In einer Ausführungsform kann die Schaltung zum Beispiel eine Leistungsgatter-Einrichtung, ein Latch, ein Flipflop usw. sein.
In einer Ausführungsform überwacht die PCU 102 die Frequenz eines Ringoszillators 103. In einer Ausführungsform wird der Ringoszillator 103 an der ersten Leistungsversorgung 107 betrieben. In einer Ausführungsform wird die Schwingfrequenz des Ringoszillators 103 durch das Signal 109 angegeben. Die Frequenz des Ringoszillators 103 kann den Prozess-Skew der integrierten Schaltung 101 angeben. Falls zum Beispiel die Schwingfrequenz des Ringoszillators 103 größer als ein bekannter Schwellenwert ist, kann der Prozess-Skew ein schneller Skew sein. Falls in einem anderen Beispiel die Schwingfrequenz des Ringoszillators 103 kleiner als ein anderer, bekannter Schwellenwert ist, kann der Prozess ein langsamer Skew sein.
In einer Ausführungsform sind die Schwellenwerte Parameter, die während der Herstellung der integrierten Schaltung 101 bestimmt werden und einen Skew, eine Temperatur, einen Spannungszustand angeben, von denen angenommen wird, dass die integrierte Schaltung 101 oberhalb oder unterhalb von ihnen einen typischerweise langsamen oder einen schnellen Prozess-Skew aufweist. In einer Ausführungsform werden die Skew-Informationen von der PCU 102 im Zusammenhang mit den Informationen der ersten Leistungsversorgung 107 verwendet, um den Code für das Steuersignal 106 zu bestimmen, so dass die Größe der Sleep-Einheit 104 angepasst wird, um die geringste Verlustleistung abzuführen.
2 ist eine Vorrichtung 200 zum Reduzieren von Verlustleistung einer Speicherzelle gemäß einer Ausführungsform der Offenbarung. Es ist zu betonen, dass diejenigen Elemente aus 2, die die gleichen Referenznummern (oder -bezeichnungen) wie die Elemente in irgendwelchen anderen Figuren aufweisen, auf irgendeine Art und Weise betrieben werden oder funktionieren können, die ähnlich der beschriebenen ist, dass sie aber nicht darauf beschränkt sind.
In einer Ausführungsform umfasst die Sleep-Einheit 104 die Sleep-Transistoren Msleep, deren Source-Anschlüsse mit der ersten Leistungsversorgung 107 verschaltet sind, während ihre Drain-Anschlüsse mit der zweiten Leistungsversorgung 108 verschaltet sind. In einer Ausführungsform werden die Sleep-Transistoren Msleep durch ein digitales Steuersignal 106 gesteuert. Das Steuersignal 106 umfasst zum Beispiel einen Bus mit 'N' Bits zum Steuern der Gate-Anschlüsse der Msleep-Transistoren. In einer Ausführungsform sind die Msleep-Transistoren binär gewichtet. In einer Ausführungsform sind die Msleep-Transistoren unär gewichtet. In einer anderen Ausführungsform können andere Gewichtungstechniken zum Klassieren der Msleep-Transistoren verwendet werden.
In einer Ausführungsform sind die Drain-Anschlüsse von Msleep mit einem Wake-Up-Transistor MPW1 verschaltet, der wiederum mit der zweiten Leistungsversorgung 108, wie gezeigt, verschaltet ist. In einer Ausführungsform ist ein anderer Wake-Up-Transistor MPW2 zwischen der zweiten Leistungsversorgung 108 und der ersten Leistungsversorgung 107, wie gezeigt, verschaltet. In einer Ausführungsform wird MPW1 durch das Signal Wake-Up gesteuert, während MPW2 durch eine Inverse des Signals Wake-Up, d. h. durch Wake-Up#, gesteuert wird.
In einer Ausführungsform wird MPW2 aufgrund eines Lese- oder Schreibzugriffs auf ein Array aus SRAM-Zellen, aktiviert (d. h. eingeschaltet (ON)). In einer Ausführungsform wird Msleep nie deaktiviert, und die Größe von Msleep wird variiert oder moduliert. Wenn MPW2 aktiviert ist, ist MPW1 deaktiviert (d. h. ausgeschaltet (OFF)), weil MPW2 durch das Signal Wake-Up# gesteuert wird, das die Inverse des Signals Wake-Up ist. In einer Ausführungsform stellt MPW2 die volle Spannung über der bzw. den SRAM-Zelle(n) 201 wieder her und stellt sicher, dass Lese-/Schreiboperationen auf dem SRAM-Array nicht abgeschwächt werden.
In einer Ausführungsform wird die zweite Leistungsversorgung 108 als Leistungsversorgung für die interessierende Schaltung bereitgestellt. In einer Ausführungsform enthält die interessierende Schaltung SRAM-Zelle(n) 201. In einer Ausführungsform wird die effektive Größe von Msleep während des Sleep-Modus dynamisch reduziert, was eine Erhöhung des Spannungsabfalls über Msleep bewirkt, was zum Absenken der zweiten Leistungsversorgung 108 führt. Das Absenken der zweiten Leistungsversorgung 108 wird in geringere Bitzellenverluste für die SRAM-Zelle(n) 201 übersetzt.
Der Begriff „dynamisch” bezieht sich im Allgemeinen auf automatisches Ändern. Wenn sich zum Beispiel der Pegel der ersten Leistungsversorgung 107 ändert, überwacht die PCU 102 die Änderung und wählt als Reaktion auf die überwachte Änderung einen neuen Code für das Steuersignal 106 aus, was zu einer neuen effektiven Größe für Msleep führt.
3 ist eine Ansicht 300 auf Transistorebene einer Speicherzelle 301 mit einem einstellbaren Sleep-Transistor Msleep zum Reduzieren von Verlustleistung der Speicherzelle gemäß einer Ausführungsform der Offenbarung. Es ist zu betonen, dass diejenigen Elemente aus 3, die die gleichen Referenznummern (oder -bezeichnungen) wie die Elemente in irgendwelchen anderen Figuren aufweisen, auf irgendeine Art und Weise betrieben werden oder funktionieren können, die ähnlich der beschriebenen ist, dass sie aber nicht darauf beschränkt sind.
In einer Ausführungsform ist der Speicher 301 eine 6T-(sechs Transistoren)SRAM-Speicherzelle, die die Zugriffstransistoren MN1 und MN2, die durch Wortleitungssignale (WL und WL#) gesteuert werden, und kreuzverschaltete Inverter MP1, MN3 und MP2, MN4 umfasst. In einer Ausführungsform ist ein Anschluss der Zugriffstransistoren MN1 und MN2 mit den Bitleitungssignalen (BL und BL#) verschaltet. In einer Ausführungsform sind die Source-Anschlüsse von MP1 und MP2 mit dem Drain-Anschluss von Msleep zum Aufnehmen der zweiten Leistungsversorgung 108 verschaltet. Um die Ausführungsformen der Offenbarung nicht in den Hintergrund treten zu lassen, werden ein Knoten und ein Signal am Knoten austauschbar verwendet. Zum Beispiel kann der Begriff „zweite Leistungsversorgung 108” verwendet werden, um auf den Knoten der zweiten Leistungsversorgung 108 oder das Signal der zweiten Leistungsversorgung 108 Bezug zu nehmen, abhängig vom Kontext seiner Verwendung.
Wenn die erste Leistungsversorgung 107 ansteigt, folgt in einer Ausführungsform die zweite Leistungsversorgung 108 dem Anstiegsmuster der ersten Leistungsversorgung 107. Wenn sich in solch einer Ausführungsform die erste Leistungsversorgung 107 auf einem neuen, hohen Pegel einschwingt, aktualisiert die PCU 102 das Steuersignal 106, so dass die effektive Größe von Msleep so ausgewählt wird, dass die zweite Leistungsversorgung 108 knapp über dem Datenhalte-Versorgungspegel der Speicherzelle 301 liegt, wenn die integrierte Schaltung 300 (und 301) in den Sleep-Modus eintritt.
Obwohl die hier beschriebene Ausführungsform eine 6T-Speicherzelle 301 beschreibt, können andere Arten von Speicherzellen verwendet werden. Zum Beispiel: eine 4T-Speicherzelle, eine 8T-Speicherzelle, ein Latch, ein Flipflop usw.
4 ist eine Spannungsband- und Bemessungstabelle 400, um gemäß einer Ausführungsform der Offenbarung den Sleep-Transistor einzustellen, um Verlustleistung der Speicherzelle zu reduzieren. In einer Ausführungsform befindet sich die Tabelle 400 in einem nichtflüchtigen Speicher der integrierten Schaltung 101. Zu Beispielen für nichtflüchtige Speicher zählen Flash-Speicher, ROMs, PROMs (z. B. schmelzverbindungsprogrammierbar (Fuse)) usw. In einer Ausführungsform wird die Tabelle 400 in programmierbarem Speicher gespeichert und kann über Schmelzverbindungsprogrammierung (Fuse) oder das Betriebssystem modifiziert werden. In einer Ausführungsform hat die PCU 102 Zugriff auf die Tabelle 400. In einer Ausführungsform kann die PCU 102 dazu betrieben werden, Inhalte der Tabelle 400 zu modifizieren.
In einer Ausführungsform beinhaltet die Tabelle 400 das Spannungsband 401, das einer effektiven Sleep-Transistorgröße (Z) 402 entspricht. In diesem Beispiel gibt es fünf Spannungsbänder (in mV), die mit A–E bezeichnet sind und fünf Sleep-Transistorgrößen (in μm) ZA–ZE entsprechen. Das Beispiel zeigt das Spannungsband A (z. B. 650 mV bis 700 mV), entsprechend einer effektiven Sleep-Transistorgröße ZA (z. B. 1,8 μm), das Spannungsband B (z. B. 701 mV bis 750 mV), entsprechend einer effektiven Sleep-Transistorgröße ZB (z. B. 1,0 μm), das Spannungsband C (z. B. 751 mV bis 800 mV), entsprechend einer effektiven Sleep-Transistorgröße ZC (z. B. 0,4 μm), das Spannungsband D (z. B. 801 mV bis 850 mV), entsprechend einer effektiven Sleep-Transistorgröße ZD (z. B. 0,3 μm), und das Spannungsband E (z. B. 851 mV bis 900 mV), entsprechend einer effektiven Sleep-Transistorgröße ZE (z. B. 0,2 μm). Allerdings kann in anderen Ausführungsformen irgendeine Anzahl von Spannungsbändern und entsprechenden Transistorgrößen verwendet werden.
In einer Ausführungsform vergleicht die PCU 102 die erste Leistungsversorgung 107 mit den Spannungsbändern 401 und bestimmt, welches Spannungsband den Spannungspegel der ersten Leistungsversorgung 107 abdeckt. In einer Ausführungsform überwacht die PCU 102 die erste Leistungsversorgung 107, um sie immer dann mit den Spannungsbändern 401 zu vergleichen, wenn die erste Leistungsversorgung 107 sich um einen Schwellenwertbetrag ändert (z. B. 50 mV). In einer Ausführungsform überwacht die PCU 102 die erste Leistungsversorgung 107 periodisch, um sie mit den Spannungsbändern 401 zu vergleichen.
Der Begriff „periodisch” bezieht sich im Allgemeinen auf regelmäßige Zeitintervalle. Zum Beispiel ist das Überwachen der ersten Leistungsversorgung 107 alle 100 ms ein periodisches Überwachen der ersten Leistungsversorgung 107. In einer Ausführungsform überwacht die PCU 102 die erste Leistungsversorgung 107 kontinuierlich, um jede Änderung im Spannungspegel der ersten Leistungsversorgung 107 zu identifizieren und die Spannungsbänder 401 immer dann zu vergleichen, wenn sich die erste Leistungsversorgung 107 um einen Schwellenwertbetrag (z. B. 50 mV) ändert, oder um die Spannungsbänder 401 periodisch mit der ersten Leistungsversorgung 107 zu vergleichen. Der Begriff „kontinuierlich” bezieht sich im Allgemeinen auf eine Aktion, die ohne Unterbrechung durchgeführt wird. Zum Beispiel das Überwachen der ersten Versorgung 107 die gesamte Zeit über, anstatt das Überwachen der ersten Versorgung 107 jedes Mal nach einer festen Zeitspanne.
Sobald durch irgendein Verfahren das passende Spannungsband von der PCU 102 identifiziert worden ist, ist die entsprechende Sleep-Transistorgröße identifiziert, weil es für jedes Spannungsband eine entsprechende effektive Sleep-Transistorgröße gibt. Obwohl die Tabelle 400 Informationen bezüglich der effektiven Sleep-Transistorgröße in μm bereitstellt, kann die effektive Sleep-Transistorgröße auch als der Code für das digitale Steuersignal 106 eingestuft werden, der die effektive Sleep-Transistorgröße ergibt, die dem identifizierten Spannungsband entspricht.
5 ist ein Kurvenbild 500, das dynamisches Einstellen eines Leistungsversorgungspegels für die Speicherzelle zum Reduzieren von Verlustleistung der Speicherzelle gemäß einer Ausführungsform der Offenbarung veranschaulicht. Es ist zu betonen, dass diejenigen Elemente aus 5, die die gleichen Referenznummern (oder -bezeichnungen) wie die Elemente in irgendwelchen anderen Figuren aufweisen, auf irgendeine Art und Weise betrieben werden oder funktionieren können, die ähnlich der beschriebenen ist, dass sie aber nicht darauf beschränkt sind.
Die x-Achse des Kurvenbilds 500 ist die Zeit, während die y-Achse die Spannung ist. In diesem Beispiel werden drei Signalformen gezeigt – der Datenhaltepegel 501, die zweite Leistungsversorgung 108 und ihr ursprünglicher Verlauf 502 und die erste Leistungsversorgung 107. Die erste und die zweite Leistungsversorgung 107 und 108 liegen über dem Datenhalte-Versorgungspegel 501. Sobald die erste Leistungsversorgung 107 ansteigt (hochläuft), folgt die zweite Leistungsversorgung 108 der ersten Leistungsversorgung 107 (oder verfolgt sie). Der Bereich links von 503 ist der Bereich des normalen Betriebsmodus (oder Non-Sleep-Modus, z. B. aktiver Modus), während der Bereich rechts von 503 der Bereich des Sleep-Modus ist (z. B. Leerlaufmodus). In einer Ausführungsform kann der Non-Sleep-Modus auch eines der Spannungsbänder sein.
In einer Ausführungsform überwacht die PCU 102 die erste Leistungsversorgung 107 und vergleicht sie mit den Spannungsbändern 401 aus Tabelle 400 und identifiziert das passende Spannungsband aus der Tabelle 400 und seine entsprechende effektive Sleep-Transistorgröße (z. B. in Form von Code für das Steuersignal 106). In einer Ausführungsform aktualisiert die PCU 102 den Code für das Steuersignal 106, um die effektive Sleep-Transistorgröße so anzupassen, dass, wenn der Prozessor oder die integrierte Schaltung 101 in den Sleep-Modus eintritt (Bereich rechts von 503), die zweite Leistungsversorgung 108 so abgesenkt wird, dass sie nahe dem Datenhalte-Leistungsversorgungspegel 501 ist. Wenn die beschriebenen Ausführungsformen nicht vorhanden sind, folgt die zweite Leistungsversorgung 108 für typische Architekturen weiter der ersten Leistungsversorgung 107, wie durch den Verlauf 502 gezeigt wird, was zu einem höheren Verlustleistungsverbrauch während des Sleep-Modus führt.
6 ist ein Flussdiagramm 600, das von der PCU 102 durchgeführt wird, um Verlustleistung der Speicherzelle gemäß einer Ausführungsform der Offenbarung zu reduzieren. Obwohl die Blöcke im Flussdiagramm in Bezug auf 6 in einer speziellen Reihenfolge gezeigt werden, kann die Reihenfolge der Aktionen modifiziert werden. Somit können die veranschaulichten Ausführungsformen in einer anderen Reihenfolge durchgeführt werden, und einige Aktionen/Blöcke können parallel durchgeführt werden. Das Flussdiagramm in 6 wird in Bezug auf die Ausführungsformen in den 1–5 veranschaulicht. Einige der in 6 aufgeführten Blöcke und/oder Operationen sind gemäß gewissen Ausführungsformen optional. Die Nummerierung der dargestellten Blöcke dient der Übersichtlichkeit und soll nicht eine Reihenfolge von Operationen vorschreiben, in der die verschiedenen Blöcke vorkommen müssen. Zusätzlich können Operationen von den verschiedenen Flüssen in den unterschiedlichsten Kombinationen genutzt werden.
Im Block 601 bestimmt die PCU 102, ob das Merkmal aktiviert ist, die effektive Sleep-Transistorgröße während des Sleep-Modus dynamisch einzustellen. Wenn die PCU 102 bestimmt, dass das Merkmal deaktiviert ist, verlässt die PCU 102 das Flussdiagramm 600. Falls die PCU 102 bestimmt, dass das Merkmal aktiviert ist, die effektive Sleep-Transistorgröße während des Sleep-Modus dynamisch einzustellen, dann fährt der Prozess mit Block 602 fort.
Im Block 602 vergleicht die PCU 102 die erste Leistungsversorgung 107 mit den Spannungsbändern 401 aus Tabelle 400 und wählt das passende Band gemäß dem Spannungspegel der ersten Leistungsversorgung 107 aus. Die PCU 102 kann irgendeines der erörterten Verfahren verwenden, um das passende Spannungsband auszuwählen. Im Block 603 bestimmt die PCU 102 die effektive Sleep-Transistorgröße (Z) 402 aus der Tabelle 400, die dem Spannungsband entspricht, das während der Ausführung von Block 602 ausgewählt worden ist.
In einer Ausführungsform entspricht die effektive Sleep-Transistorgröße (Z) einem Code für das Steuersignal 106, das bestimmt, welcher Sleep-Transistor ein- bzw. auszuschalten ist, um die effektive Sleep-Transistorgröße zu erreichen. Im Block 604 stellt die PCU 102 den Code für das Steuersignal 106 bereit, um die effektive Sleep-Transistorgröße der Sleep-Einheit 104 so einzustellen, dass sie zur effektiven Sleep-Transistorgröße 402 passt, die dem identifizierten Spannungsband entspricht. Wie hier erörtert wird, vergleicht die PCU 102 kontinuierlich, periodisch oder auf Basis eines Schwellenwerts die erste Leistungsversorgung 107 mit den Spannungsbändern 402 aus 4. Dies wird durch den Pfeil vom Block 604 zum Block 602 angegeben. Der Prozess 600 kann in einer finiten Zustandsschaltung (FSM, Finite State Machine) oder in Software, die auf der PCU 102 ausgeführt wird, oder durch ein Betriebssystem umgesetzt werden.
7 ist eine intelligente Einrichtung 1600 oder ein Computersystem mit einer Vorrichtung zum Reduzieren von Verlustleistung gemäß einer Ausführungsform der Offenbarung. Es ist zu betonen, dass diejenigen Elemente aus 7, die die gleichen Referenznummern (oder -bezeichnungen) wie die Elemente in irgendwelchen anderen Figuren aufweisen, auf irgendeine Art und Weise betrieben werden oder funktionieren können, die ähnlich der beschriebenen ist, dass sie aber nicht darauf beschränkt sind. 7 veranschaulicht auch ein Blockschaltbild einer Ausführungsform einer mobilen Einrichtung, in der flache Schnittstellenverbinder verwendet werden könnten. In einer Ausführungsform stellt die Computereinrichtung 1600 eine mobile Computereinrichtung dar, wie zum Beispiel ein Computer-Tablet, ein Mobiltelefon oder Smart-Phone, einen drahtlosen E-Reader oder eine andere drahtlose mobile Einrichtung. Es versteht sich, dass gewisse Komponenten verallgemeinert gezeigt werden und dass nicht alle Komponenten einer solchen Einrichtung in der Einrichtung 1600 gezeigt werden.
In einer Ausführungsform enthält die Computereinrichtung 1600 einen ersten Prozessor 1610 mit der integrierten Schaltungsvorrichtung 101 und einen zweiten Prozessor 1690 mit der integrierten Schaltungsvorrichtung 101, gemäß der hier erörterten Ausführungsform. Andere Blöcke der Computereinrichtung mit E/A-Treibern können ebenfalls die integrierte Schaltungsvorrichtung 101 enthalten. Die verschiedenen Ausführungsformen der vorliegenden Offenbarung können auch eine Netzwerkschnittstelle in 1670 umfassen, wie zum Beispiel eine drahtlose Schnittstelle, so dass eine Systemausführungsform in eine drahtlose Einrichtung integriert werden kann, zum Beispiel in ein Mobiltelefon oder einen Personal Digital Assistant.
In einer Ausführungsform kann der Prozessor 1610 eine oder mehrere physische Einrichtungen enthalten, wie zum Beispiel Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller, programmierbare Logikeinrichtungen oder andere Verarbeitungsmittel. Die vom Prozessor 1610 durchgeführten Verarbeitungsoperationen beinhalten die Ausführung einer Betriebsplattform oder eines Betriebssystems, auf dem Anwendungen und/oder Funktionen der Einrichtung ausgeführt werden. Die Verarbeitungsoperationen beinhalten Operationen in Bezug auf E/A (Eingabe/Ausgabe) zu einem menschlichen Nutzer oder anderen Einrichtungen, Operationen in Bezug auf Leistungsverwaltung und/oder Operationen in Bezug auf das Verbinden der Computereinrichtung 1600 mit einer anderen Einrichtung. Die Verarbeitungsoperationen können auch Operationen in Bezug auf Audio-E/A und/oder Display-E/A beinhalten.
In einer Ausführungsform enthält die Computereinrichtung 1600 das Audiosubsystem 1620, das Hardware- (z. B. Audio-Hardware und Audioschaltungen) und Software-Komponenten (z. B. Treiber, Codecs) darstellt, die mit dem Bereitstellen von Audiofunktionen für die Computereinrichtung zusammenhängen. Zu Audiofunktionen können Lautsprecher- und/oder Kopfhörer-Ausgabe ebenso wie Mikrofoneingabe zählen. Einrichtungen für solche Funktionen können in der Einrichtung 1600 integriert oder mit der Computereinrichtung 1600 verbunden werden. In einer Ausführungsform interagiert ein Nutzer mit der Computereinrichtung 1600, indem er Audiobefehle bereitstellt, die vom Prozessor 1610 aufgenommen und verarbeitet werden.
Das Display-Subsystem 1630 stellt Hardware- (z. B. Display-Einrichtungen) und Software-Komponenten (z. B. Treiber) dar, die einem Nutzer ein visuelles und/oder taktiles Display zum Interagieren mit der Computereinrichtung bereitstellen. Das Display-Subsystem 1630 enthält die Display-Schnittstelle 1632, die den speziellen Bildschirm oder die jeweilige Hardware-Einrichtung enthält, die für das Bereitstellen eines Displays für einen Nutzer verwendet wird. In einer Ausführungsform enthält die Display-Schnittstelle 1632 Logik, die vom Prozessor 1610 getrennt ist, um wenigstens einige Verarbeitungen in Bezug auf das Display durchzuführen. In einer Ausführungsform enthält das Display-Subsystem 1630 eine Touch-Screen-(oder Touch-Pad-)Einrichtung, die für einen Nutzer sowohl Ausgabe als auch Eingabe bereitstellt.
Der E/A-Controller 1640 stellt Hardware-Einrichtungen und Software-Komponenten bezüglich der Interaktion mit einem Nutzer bereit. Der E/A-Controller 1640 kann zum Verwalten von Hardware betrieben werden, die Teil des Audiosubsystems 1620 und/oder des Display-Subsystems 1630 ist. Zusätzlich veranschaulicht der E/A-Controller 1640 einen Verbindungspunkt für zusätzliche Einrichtungen, die mit der Einrichtung 1600 verbinden, über die der Nutzer möglicherweise mit dem System interagiert. Zum Beispiel könnten Einrichtungen, die an der Computereinrichtung 1600 angeschlossen werden können, Mikrofoneinrichtungen, Lautsprecher- oder Stereosysteme, Videosysteme oder andere Display-Einrichtungen, Tastatur- oder Kleintastatureinrichtungen oder andere E/A-Einrichtungen zur Verwendung mit speziellen Anwendungen, wie zum Beispiel Kartenlesern oder anderen Einrichtungen, enthalten.
Wie oben erwähnt worden ist, kann der E/A-Controller 1640 mit dem Audiosubsystem 1620 und/oder dem Display-Subsystem 1630 interagieren. Zum Beispiel kann Eingabe über ein Mikrofon oder eine andere Audioeinrichtung Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Computereinrichtung 1600 bereitstellen. Zusätzlich kann Audioausgabe anstatt oder zusätzlich zur Display-Ausgabe bereitgestellt werden. Falls das Display-Subsystem ein Touch-Screen enthält, fungiert in einem anderen Beispiel die Display-Einrichtung ebenfalls als eine Eingabeeinrichtung, die wenigstens zum Teil vom E/A-Controller 1640 verwaltet werden kann. Es können auch zusätzliche Taster oder Schalter an der Computereinrichtung 1600 vorhanden sein, um vom E/A-Controller 1640 verwaltete E/A-Funktionen bereitzustellen.
In einer Ausführungsform verwaltet der E/A-Controller 1640 Einrichtungen, wie zum Beispiel Beschleunigungssensoren, Kameras, Lichtsensoren oder andere Umgebungssensoren oder andere Hardware, die in der Computereinrichtung 1600 enthalten sein kann. Die Eingabe kann Teil einer direkten Nutzer-Interaktion ebenso wie das Bereitstellen von Umgebungseingabe für das System sein, um seine Operationen zu beeinflussen (wie zum Beispiel das Filter von Rauschen, Einstellen von Displays zur Helligkeitsdetektion, Anwenden eines Blitzes für eine Kamera oder andere Merkmale).
In einer Ausführungsform enthält die Computereinrichtung 1600 die Leistungsverwaltung 1650, die die Verwendung von Batterieleistung, das Aufladen der Batterie und Merkmale in Bezug auf Leistungseinsparungsoperationen verwaltet. Das Speichersubsystem 1660 enthält die Speichereinrichtung zum Speichern von Informationen in der Einrichtung 1600. Zum Speicher können nichtflüchtige (der Zustand ändert sich nicht, falls die Leistungsversorgung der Speichereinrichtung unterbrochen wird) und/oder flüchtige Speichereinrichtungen (der Zustand ist unbestimmt, falls die Leistungsversorgung zur Speichereinrichtung unterbrochen wird) zählen. Das Speichersubsystem 1660 kann Anwendungsdaten, Nutzerdaten, Musik, Fotos, Dokumente oder andere Daten ebenso wie Systemdaten speichern (entweder langfristig oder temporär), die mit der Ausführung der Anwendungen und Funktionen der Computereinrichtung 1600 in Beziehung stehen.
Elemente von Ausführungsformen werden auch als ein maschinenlesbares Medium (z. B. Speicher 1660) zum Speichern der Computer-ausführbaren Befehle bereitgestellt (z. B. Befehle zum Umsetzen irgendeines anderen hier erörterten Prozesses). Das maschinenlesbare Medium (z. B. Speicher 1660) kann, aber ohne darauf beschränkt zu sein, Flash-Speicher, Optical Disc, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, Magnetkarten oder optische Karten oder eine andere Art von maschinenlesbaren Medien enthalten, die zum Speichern von elektronischen oder Computer-ausführbaren Befehlen geeignet sind. Zum Beispiel können Ausführungsformen der Offenbarung als ein Computer-Programm (z. B. BIOS) heruntergeladen, das von einem entfernten Computer (z. B. einem Server) zu einem anfordernden Computer (z. B. einem Client) mittels Datensignalen über eine Kommunikationsverbindung (z. B. eine Modem- oder Netzwerk-Verbindung) übertragen werden kann.
Zur Connectivity 1670 zählen Hardware-Einrichtungen (z. B. drahtlose und/oder drahtgebundene Verbinder und Kommunikations-Hardware) und Software-Komponenten (z. B. Treiber, Protokoll-Stacks), um der Computereinrichtung 1600 das Kommunizieren mit externen Einrichtungen zu ermöglichen. Die Einrichtung 1600 könnte aus separaten Einrichtungen, wie zum Beispiel anderen Computereinrichtungen, drahtlosen Zugangspunkten oder Basisstationen, ebenso wie aus Peripheriegeräten, wie zum Beispiel aus Headsets, Drucker oder anderen Einrichtungen, bestehen.
Zur Connectivity 1670 können mehrere unterschiedliche Connectivity-Typen zählen. Zur Verallgemeinerung wird die Computereinrichtung 1600 mit der zellularen Connectivity 1672 und der drahtlosen Connectivity 1674 veranschaulicht. Die zellulare Connectivity 1672 bezieht sich im Allgemeinen auf zellulare Netzwerk-Connectivity, die von drahtlosen Trägern bereitgestellt wird, wie zum Beispiel durch GSM (Global System for Mobile communications) oder Varianten oder Weiterentwicklungen, CDMA (Code Division Multiple Access, Codemultiplexverfahren) oder Varianten oder Weiterentwicklungen, TDM (Time Division Multiplexing, Zeitmultiplexverfahren) oder Varianten oder Weiterentwicklungen oder anderen Standards für zellulare Dienste. Die drahtlose Connectivity 1674 bezieht sich auf drahtlose Connectivity, die nicht zellular ist und zu der Personal Area Networks (wie zum Beispiel Bluetooth, Nahfeld usw.), Local Area Networks (wie zum Beispiel WiFi) und/oder Weitverkehrsnetze (wie zum Beispiel WiMax) oder andere drahtlose Kommunikation zählen können.
Zu den Peripherieverbindungen 1680 zählen Hardware-Schnittstellen und -Verbinder ebenso wie Software-Komponenten (z. B. Treiber, Protokoll-Stacks), um Peripherieverbindungen herzustellen. Es versteht sich, dass die Computereinrichtung 1600 sowohl eine Peripherieeinrichtung („zu” 1682) zu anderen Computereinrichtungen sein könnte als auch mit ihr verbundene Peripherieeinrichtungen („von” 1684) aufweisen könnte. Die Computereinrichtung 1600 weist üblicherweise einen „Docking-”Verbinder zum Verbinden mit anderen Computereinrichtungen auf, wie zum Beispiel für das Verwalten (z. B. das Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalt auf der Einrichtung 1600. Zusätzlich kann ein Docking-Verbinder gestatten, die Einrichtung 1600 mit gewissen Peripheriegeräten zu verbinden, die es der Computereinrichtung 1600 gestatten, Inhaltsausgabe zum Beispiel an audiovisuelle oder andere System zu steuern.
Zusätzlich zu einem proprietären Docking-Verbinder oder anderer proprietärer Verbindungs-Hardware kann die Computereinrichtung 1600 Peripherieverbindungen 1680 über übliche oder standardbasierte Verbinder herstellen. Zu üblichen Arten können ein Universal Serial Bus-(USB-)Verbinder (der irgendeine Anzahl unterschiedlicher Hardware-Schnittstellen enthalten kann), DisplayPort einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), FireWire oder andere Arten zählen.
Der Bezug in der Beschreibung auf „Ausführungsform”, „eine Ausführungsform”, „einige Ausführungsformen” oder „andere Ausführungsformen” bedeutet, dass ein spezielles Merkmal, eine spezielle Struktur oder Charakteristik, die in Verbindung mit den Ausführungsformen beschrieben werden, in wenigstens einigen Ausführungsformen enthalten ist, jedoch nicht notwendigerweise in allen Ausführungsformen. Die verschiedenen Erscheinungsformen von „Ausführungsform”, „eine Ausführungsform” oder „einige Ausführungsformen” beziehen sich nicht notwendigerweise alle auf die gleichen Ausführungsformen. Falls die Beschreibung ausführt, dass eine Komponente, ein Merkmal, eine Struktur oder Charakteristik enthalten „sein kann”, „möglicherweise” enthalten ist oder enthalten sein „könnte”, ist es nicht erforderlich, dass die spezielle Komponente, das Merkmal, die Struktur oder Charakteristik enthalten ist. Falls die Beschreibung oder der Anspruch sich auf „ein” Element bezieht, bedeutet das nicht, dass nur eines der Elemente vorhanden ist. Falls die Beschreibung oder die Ansprüche sich auf „ein zusätzliches” Element beziehen, schließt das nicht aus, dass mehr als eines der zusätzlichen Elemente vorhanden ist.
Weiterhin können die speziellen Merkmale, Strukturen, Funktionen oder Charakteristika auf irgendeine geeignete Art und Weise in einer oder mehreren Ausführungsformen kombiniert werden. Zum Beispiel kann eine erste Ausführungsform mit einer zweiten Ausführungsform überall dort kombiniert werden, wo sich die speziellen Merkmale, Strukturen, Funktionen oder Charakteristika, die mit den beiden Ausführungsformen zusammenhängen, nicht gegenseitig ausschließen.
Obwohl die Offenbarung in Verbindung mit ihren spezifischen Ausführungsformen beschrieben worden ist, werden viele Alternativen, Modifikationen und Varianten solcher Ausführungsformen für Durchschnittsfachleute angesichts der vorhergehenden Beschreibung ersichtlich. Zum Beispiel können die Ausführungsformen dazu modifiziert werden, mit einer n-Typ-Sleep-Einheit betrieben zu werden, d. h. Msleep ist ein n-Typ-Transistor. Zum Beispiel ist der n-Typ-Msleep-Transistor mit dem Masseanschluss der SRAM-Zelle verschaltet. In einer solchen Ausführungsform erzeugt die PCU 102 Steuersignale 106 für den bzw. die n-Typ-Msleep-Transistor(en). Es ist beabsichtigt, dass die Ausführungsformen der Erfindung alle solchen Alternativen, Modifikationen und Varianten so einbeziehen, dass sie in den breiten Erfindungsbereich der beigefügten Ansprüche fallen.
Zur Vereinfachung der Veranschaulichung und der Erörterung und um die Offenbarung nicht unverständlich zu machen, können zusätzlich wohlbekannte Leistungs-/Masseverbindungen mit Integrierten Schaltungs-(IC-, Integrated Circuit)Chips und anderen Komponenten in den vorgestellten Figuren gezeigt oder nicht gezeigt werden. Weiterhin können Anordnungen in Form von Blockschaubildern gezeigt werden, um die Offenbarung nicht unverständlich zu machen, und ebenso angesichts der Tatsache, dass die konkreten Einzelheiten der Umsetzung solcher Blockschaubildanordnungen in hohem Maß von der Plattform abhängen, auf der die vorliegende Offenbarung umgesetzt werden soll, d. h. solche konkreten Einzelheiten dürften zum normalen Wissensstand eines Fachmanns gehören. Wo spezifische Details (z. B. Schaltungen) dargelegt werden, um Ausführungsbeispiele der Offenbarung zu beschreiben, sollte dem Fachmann klar sein, dass die Offenbarung auch ohne diese spezifischen Details oder mit Abweichung von diesen spezifischen Details umgesetzt werden kann. Die Beschreibung ist somit als veranschaulichend und nicht als einschränkend anzusehen.
Die folgenden Beispiele betreffen weitere Ausführungsformen. Konkrete Einzelheiten in den Beispielen können beliebig in einer oder mehreren Ausführungsformen verwendet werden. Alle optionalen Merkmale der hier beschriebenen Vorrichtung können auch in Hinsicht auf ein Verfahren oder einen Prozess umgesetzt werden.
In einer Ausführungsform umfasst die Vorrichtung zum Beispiel: mehrere Transistoren, die dazu betrieben werden können, eine dynamisch einstellbare Transistorgröße bereitzustellen, wobei die mehreren Transistoren an einem Ende mit einer ersten Leistungsversorgung verschaltet sind und an einem anderen Ende mit einer zweiten Leistungsversorgung verschaltet sind; eine Schaltung, die mit der zweiten Leistungsversorgung verschaltet ist, wobei die zweite Leistungsversorgung zum Bereitstellen von Leistung für die Schaltung dient; und eine PCU zum Überwachen des Pegels der ersten Leistungsversorgung und zum dynamischen Einstellen der Transistorgröße der mehreren Transistoren, so dass die zweite Leistungsversorgung dazu eingestellt wird, die Schaltung betriebsbereit zu halten.
In einer Ausführungsform sind die mehreren Transistoren p-Typ-Transistoren. In einer Ausführungsform ist die Schaltung ein Teil eines SRAM oder eines Leistungsgattertransistors. In einer Ausführungsform kann die PCU dazu betrieben werden, eine Frequenz eines Signals zu überwachen, das von einem Ringoszillator erzeugt wird, um den Prozess-Skew zu bestimmen, wobei die PCU die Transistorgröße dynamisch gemäß dem bestimmten Prozess-Skew einstellt. In einer Ausführungsform weist die erste Leistungsversorgung einen Spannungspegel auf, der höher als ein Spannungspegel der zweiten Leistungsversorgung ist. In einer Ausführungsform ist die Schaltung ein Sleep-Transistor eines statischen Direktzugriffsspeichers (SRAM).
In einer Ausführungsform kann die PCU dazu betrieben werden, einen Pegel der ersten Leistungsversorgung mit einer Gruppe von mit der Schaltung zusammenhängenden Leistungsversorgungsbändern zu vergleichen, wobei die Gruppe von Leistungsversorgungsbändern eine Transistorgröße angibt, die für die mehreren Transistoren eingestellt werden soll. In einer Ausführungsform definiert die PCU die Gruppe von Leistungsversorgungsbändern, indem sie eine Frequenz eines Signals überwacht, das von einem Ringoszillator erzeugt wird. In einer Ausführungsform dient der Ringoszillator zum Bestimmen des Prozess-Skews, wobei die PCU dazu dient, die Gruppe von Leistungsversorgungsbändern zum Einstellen der Transistorgröße gemäß dem bestimmten Prozess-Skew zu definieren.
In einem anderen Beispiel umfasst ein Prozessor Folgendes: einen Sleep-Transistor, der an einem Ende mit einer ersten Leistungsversorgung verschaltet ist und der an einem anderen Ende mit einer zweiten Leistungsversorgung verschaltet ist, wobei die zweite Leistungsversorgung dazu dient, einer Speicherzelle Leistung bereitzustellen, wobei der Sleep-Transistor mehrere Transistoren enthält, die dazu betrieben werden können, eine dynamisch einstellbare Transistorgröße bereitzustellen; und eine PCU zum Überwachen des Pegels der ersten Leistungsversorgung und zum dynamischen Einstellen der Transistorgröße der mehreren Transistoren, so dass die zweite Leistungsversorgung dazu eingestellt wird, in der Speicherzelle gespeicherte Daten zu erhalten.
In einer Ausführungsform ist die Speicherzelle eine SRAM-Zelle. In einer Ausführungsform weist die erste Leistungsversorgung einen Spannungspegel auf, der höher als ein Spannungspegel der zweiten Leistungsversorgung ist. In einer Ausführungsform kann die PCU dazu betrieben werden, eine Frequenz eines Signals zu überwachen, das von einem Ringoszillator erzeugt wird, um den Prozess-Skew zu bestimmen, wobei die PCU die Transistorgröße dynamisch gemäß dem bestimmten Prozess-Skew einstellt.
In einer Ausführungsform kann die PCU dazu betrieben werden, einen Pegel der ersten Leistungsversorgung mit einer Gruppe von mit einem Datenhalte-Leistungsversorgungspegel der Speicherzelle zusammenhängenden Leistungsversorgungsbändern zu vergleichen, wobei die Gruppe von Leistungsversorgungsbändern eine Transistorgröße angibt, die für die mehreren Transistoren eingestellt werden soll. In einer Ausführungsform definiert die PCU die Gruppe von Leistungsversorgungsbändern, indem sie eine Frequenz eines Signals überwacht, das von einem Ringoszillator erzeugt wird. In einer Ausführungsform dient der Ringoszillator zum Bestimmen des Prozess-Skews und die PCU dazu, die Gruppe von Leistungsversorgungsbändern zum Einstellen der Transistorgröße gemäß dem bestimmten Prozess-Skew zu definieren. In einer Ausführungsform dient die PCU dazu, die Transistorgröße der mehreren Transistoren dynamisch so einzustellen, dass die zweite Leistungsversorgung über einem Datenhalte-Leistungsversorgungspegel für die Speicherzelle eingestellt wird.
In einer Ausführungsform umfasst ein System Folgendes: einen Speicher; einen Prozessor, der mit dem Speicher verschaltet ist, der Prozessor gemäß einer hier erörterten Vorrichtung oder einem hier erörterten Prozessor; und eine drahtlose Schnittstelle, um dem Prozessor das Kommunizieren mit einer anderen Einrichtung zu gestatten. In einer Ausführungsform umfasst das System weiterhin eine Display-Einheit. In einer Ausführungsform ist die Speicherzelle eine SRAM-Zelle.
Es wird eine Zusammenfassung bereitgestellt, die es dem Leser gestatten wird, das Wesen und die Kernaussage der technischen Offenbarung zu erfassen. Diese „Kurze Darstellung der Erfindung” wird mit dem Verständnis eingereicht, dass sie nicht dazu verwendet werden wird, den Schutzbereich oder die Bedeutung der Ansprüche zu beschränken. Die folgenden Ansprüche sind hiermit in die „Ausführliche Beschreibung” einbezogen, wobei jeder Anspruch für sich als eine separate Ausführungsform steht.

Claims

Vorrichtung, die Folgendes umfasst: mehrere Transistoren, die dazu betrieben werden können, eine dynamisch einstellbare Transistorgröße bereitzustellen, wobei die mehreren Transistoren an einem Ende mit einer ersten Leistungsversorgung verschaltet sind und an einem anderen Ende mit einer zweiten Leistungsversorgung verschaltet sind; eine Schaltung, die mit der zweiten Leistungsversorgung verschaltet ist, wobei die zweite Leistungsversorgung zum Bereitstellen von Leistung für die Schaltung dient; und eine Leistungssteuereinheit (PCU) zum Überwachen des Pegels der ersten Leistungsversorgung und zum dynamischen Einstellen der Transistorgröße der mehreren Transistoren, so dass die zweite Leistungsversorgung dazu eingestellt wird, die Schaltung betriebsbereit zu halten.
Vorrichtung nach Anspruch 1, wobei die mehreren Transistoren p-Typ-Transistoren sind.
Vorrichtung nach Anspruch 1, wobei die Schaltung eine der Folgenden oder ein Teil der Folgenden ist: ein statischer Direktzugriffsspeicher (SRAM); oder ein Leistungsgatter-Transistor.
Vorrichtung nach Anspruch 1, wobei die PCU dazu betrieben wird, eine Frequenz eines Signals zu überwachen, das von einem Ringoszillator erzeugt wird, um den Prozess-Skew zu bestimmen, wobei die PCU die Transistorgröße dynamisch gemäß dem bestimmten Prozess-Skew einstellt.
Vorrichtung nach Anspruch 1, wobei die erste Leistungsversorgung einen Spannungspegel aufweist, der höher als ein Spannungspegel der zweiten Leistungsversorgung ist.
Vorrichtung nach Anspruch 1, wobei die Schaltung ein Sleep-Transistor eines statischen Direktzugriffsspeichers (SRAM) ist.
Vorrichtung nach Anspruch 1, wobei die PCU dazu dient, einen Pegel der ersten Leistungsversorgung mit einer Gruppe von mit der Schaltung zusammenhängenden Leistungsversorgungsbändern zu vergleichen, wobei die Gruppe von Leistungsversorgungsbändern eine Transistorgröße angibt, die für die mehreren Transistoren eingestellt werden soll.
Vorrichtung nach Anspruch 7, wobei die PCU die Gruppe von Leistungsversorgungsbändern definiert, indem sie eine Frequenz eines Signals überwacht, das von einem Ringoszillator erzeugt wird.
Vorrichtung nach Anspruch 8, wobei der Ringoszillator zum Bestimmen des Prozess-Skews dient und wobei die PCU dazu dient, die Gruppe von Leistungsversorgungsbändern zum Einstellen der Transistorgröße gemäß dem bestimmten Prozess-Skew zu definieren.
Prozessor, der Folgendes umfasst: einen Sleep-Transistor, der an einem Ende mit einer ersten Leistungsversorgung verschaltet ist und der an einem anderen Ende mit einer zweiten Leistungsversorgung verschaltet ist, wobei die zweite Leistungsversorgung dazu dient, einer Speicherzelle Leistung bereitzustellen, wobei der Sleep-Transistor mehrere Transistoren enthält, die dazu betrieben werden können, eine dynamisch einstellbare Transistorgröße bereitzustellen; und eine Leistungssteuereinheit (PCU) zum Überwachen des Pegels der ersten Leistungsversorgung und zum dynamischen Einstellen der Transistorgröße der mehreren Transistoren, so dass die zweite Leistungsversorgung dazu eingestellt wird, in der Speicherzelle gespeicherte Daten zu erhalten.
Prozessor nach Anspruch 10, wobei die Speicherzelle ein statischer Direktzugriffsspeicher (SRAM) ist.
Prozessor nach Anspruch 10, wobei die erste Leistungsversorgung einen Spannungspegel aufweist, der höher als ein Spannungspegel der zweiten Leistungsversorgung ist.
Prozessor nach Anspruch 10, wobei die PCU dazu betrieben wird, eine Frequenz eines Signals zu überwachen, das von einem Ringoszillator erzeugt wird, um den Prozess-Skew zu bestimmen, wobei die PCU die Transistorgröße dynamisch gemäß dem bestimmten Prozess-Skew einstellt.
Prozessor nach Anspruch 10, wobei die PCU dazu dient, einen Pegel der ersten Leistungsversorgung mit einer Gruppe von mit einem Datenhalte-Leistungsversorgungspegel der Speicherzelle zusammenhängenden Leistungsversorgungsbändern zu vergleichen und wobei die Gruppe von Leistungsversorgungsbändern eine Transistorgröße angibt, die für die mehreren Transistoren eingestellt werden soll.
Prozessor nach Anspruch 14, wobei die PCU die Gruppe von Leistungsversorgungsbändern definiert, indem sie eine Frequenz eines Signals überwacht, das von einem Ringoszillator erzeugt wird.
Vorrichtung nach Anspruch 15, wobei der Ringoszillator zum Bestimmen des Prozess-Skews dient und wobei die PCU dazu dient, die Gruppe von Leistungsversorgungsbändern zum Einstellen der Transistorgröße gemäß dem bestimmten Prozess-Skew zu definieren.
Prozessor nach Anspruch 10, wobei die PCU dazu dient, die Transistorgröße der mehreren Transistoren dynamisch so einzustellen, dass die zweite Leistungsversorgung über einem Datenhalte-Leistungsversorgungspegel für die Speicherzelle eingestellt wird.
System, das Folgendes umfasst: einen Speicher; einen Prozessor, der mit dem Speicher verschaltet ist, wobei der Prozessor Folgendes enthält: einen Sleep-Transistor, der an einem Ende mit einer ersten Leistungsversorgung verschaltet ist und der an einem anderen Ende mit einer zweiten Leistungsversorgung verschaltet ist, wobei die zweite Leistungsversorgung dazu dient, einer Speicherzelle Leistung bereitzustellen, wobei der Sleep-Transistor mehrere Transistoren enthält, die dazu betrieben werden können, eine dynamisch einstellbare Transistorgröße bereitzustellen; und eine Leistungssteuereinheit (PCU) zum Überwachen des Pegels der ersten Leistungsversorgung und zum dynamischen Einstellen der Transistorgröße der mehreren Transistoren, so dass die zweite Leistungsversorgung dazu eingestellt wird, in der Speicherzelle gespeicherte Daten zu erhalten; und eine drahtlose Schnittstelle, um dem Prozessor das Kommunizieren mit einer anderen Einrichtung zu gestatten.
System nach Anspruch 18, das weiterhin eine Display-Einheit umfasst.
System nach Anspruch 18, wobei die Speicherzelle ein statischer Direktzugriffsspeicher (SRAM) ist.