DE102011102238A1 - Speicherenergiemanagement über dynamische Speicherbetriebszustände - Google Patents

Speicherenergiemanagement über dynamische Speicherbetriebszustände Download PDF

Info

Publication number
DE102011102238A1
DE102011102238A1 DE102011102238A DE102011102238A DE102011102238A1 DE 102011102238 A1 DE102011102238 A1 DE 102011102238A1 DE 102011102238 A DE102011102238 A DE 102011102238A DE 102011102238 A DE102011102238 A DE 102011102238A DE 102011102238 A1 DE102011102238 A1 DE 102011102238A1
Authority
DE
Germany
Prior art keywords
memory
operating
subsystem
storage subsystem
performance characteristics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011102238A
Other languages
English (en)
Inventor
Howard S. David
Ulf R. Hanebutte
Eugene Gorbatov
James W. Alexander
Suneeta Sah
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102011102238A1 publication Critical patent/DE102011102238A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)

Abstract

Hierin beschrieben sind Techniken zum dynamischen Skalieren von Speicherfrequenz/-spannung, um bestehende Speicherenergiemanagement-Techniken zu verbessern, und um weiter Speicherenergieeffizienz zu verbessern. Jeder Betriebspunkt wird als ein Betriebszustand für den Speicher definiert.

Description

  • TECHNISCHES GEBIET
  • Erfindungsgemäße Ausführungsformen beziehen sich auf Betriebsmanagement elektronischer Geräte. Spezieller beziehen sich erfindungsgemäße Ausführungsformen auf Techniken zum adaptiven Anpassen von Betriebszuständen elektronischer Geräte.
  • HINTERGRUND
  • Im Laufe der letzten Jahre ist bei Enterprise-Serversystemen sowie anderen elektronischen Systemen der Schwerpunkt verstärkt auf Energieeffizienz und energieproportionale Rechenleistung gelegt worden. Das Verwalten von Speicherenergie ist unter gegebenen Kapazitäts- und Bandbreitenanforderungen von Serverprozessoren und Arbeitslasten entscheidend bei der Gesamteffizienz in diesen Plattformen.
  • Da die Anzahl an Prozessorkernen weiterhin steigt, und Integration von Durchsatzrechen- und Eingabe-/Ausgabe-(input/output, I/O)-Leistungsfähigkeiten rascher voranschreitet, wird erwartet, dass diese Entwicklung das Ernennen des Speicherenergiemanagements als ein Hauptelement der Plattformenergieeffizient intensivieren wird. Ein Ansatz besteht darin, Speicherleerlaufenergie durch aggressives Unterstützen von Herunterfahr- und Selbstauffrischungszuständen zu verringern, was zu wesentlichen Verbesserungen bei der Speicherenergieeffizienz führt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Erfindungsgemäße Ausführungsformen werden beispielhaft und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei sich gleiche Bezugsnummern auf ähnliche Elemente beziehen.
  • 1 ist ein beispielhaftes Speicherenergie/-leistungsverzeichnis für eine Ausführungsform mit vier Speicherenergiezuständen und zwei Speichermodulen.
  • 2 stellt beispielhafte Bandbreiten- gegen Latzenzkurven für ein beispielhaftes Speichersubsystem dar, das bei 800 MHz, 1066 MHz und 1333 MHz betrieben wird.
  • 3 ist ein Blockdiagramm einer Ausführungsform eines elektronischen Systems.
  • 4 ist ein Ablaufdiagramm einer Ausführungsform einer Technik zur dynamischen Auswahl und Modifikation von Speicherbetriebszuständen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Bei der folgenden Beschreibung werden zahlreiche spezifische Details gegeben. Erfindungsgemäße Ausführungsformen können jedoch ohne diese spezifischen Details umgesetzt werden. In anderen Fällen wurden wohlbekannte Schaltungen, Strukturen und Techniken nicht im Detail gezeigt, um das Verständnis dieser Beschreibung nicht in den Hintergrund rücken zu lassen.
  • Hierin beschrieben sind Techniken zum dynamischen Skalieren von Speicherfrequenz/-spannung, um bestehende Energiezustände zu verbessern, und um weiter Speicherenergieeffizienz zu verbessern. Jeder Frequenz-/Spannungsbetriebspunkt wird als H-Zustand ähnlich zu Prozessor-P-Zuständen definiert. Bei einer Ausführungsform werden H-Zustandssteuerrichtlinien in Hardware implementiert. Hierin beschrieben sind Techniken zum Erhalten, innerhalb des Memory-Controllers, eines Speicherskalierungsfaktors, der dynamisch Arbeitslastempfindlichkeit gegenüber Speicherlatenz festhält und H-Zustandsübergangsentscheidungen leitet.
  • Bei einer Ausführungsform laufen Arbeitslasten, die höhere Speicherlatenz tolerieren können, bei niedrigerer Frequenz, wodurch Plattformenergieeffizienz verbessert wird, während Arbeitslasten, die empfindlich gegenüber Speicherlatenz sind, bei höheren Geschwindigkeiten laufen, wobei Performanzleistungsfähigkeiten, die in der Plattform verfügbar sind, vollständig ausgenutzt werden. Innerhalb des Memory-Controllers kann ein Prozess periodisch geschedult sein, um auf die Speicherbetriebskondition zuzugreifen, und um den passenden H-Zustand für das nächste Zeitintervall auszuwählen. Dieser Prozess kann beispielsweise bei 1 ms Granularität ausgeführt werden.
  • Das Konzept von H-Zuständen kann über Frequenz/Spannung hinaus angewendet werden, z. B. durch Definieren von H-Zuständen mit unterschiedlichen Vorabrufrichtlinien, Herunterfahrrichtlinien und Herunterfahrtiefe. Bei alternativen Ausführungsformen kann eine Technik für eine Betriebssysteminteraktion bereitgestellt werden, um ein „hardwareverwaltetes/betriebssystemgeleitetes” Energiemanagement-Paradigma zu unterstützen.
  • Die hierin beschriebenen Techniken können als spezifische Speicherbetriebszustände (H-Zustände) definierend erachtet werden, als Auswahl des besten Betriebszustands für das nächste Zeitintervall, wobei ein Satz an Beobachtungen gegeben ist, und um die Speicherparameter gemäß dem neuen Betriebszustand zu rekonfigurieren. Des Weiteren kann eine Schnittstelle zur Interaktion mit dem Betriebssystem bereitgestellt werden, um Richtlinieninformationen zu erhalten, und um QoS-(Quality of Service)-Rückmeldung bereitzustellen. Der Speichermanagement/konfigurationsprozess (beobachten, auswählen, rekonfigurieren) kann bei einer Zeitkadenz von beispielsweise 1 ms oder bei einer anderen Kadenz (höher oder niedriger) ausgeführt werden, abhängig von spezifischen Anforderungen.
  • 1 ist ein beispielhaftes Speicherenergie/-leistungsverzeichnis für eine Ausführungsform mit vier Speicherenergiezuständen und zwei Speichermodulen. Ein Beispiel von H-Zustandsdefinitionen ist in 1 für zwei DIMMs (Dual In-line Memory Modules) pro Kanal (z. B. DDR3) gegeben. Der spezifische Satz an H-Zuständen, nicht beschränkt auf vier, wie in diesem Beispiel, und ihre spezifischen Konfigurationen sind plattformabhängig und können beispielsweise durch Optimierungsstudien während der Architekturdesignphase bestimmt werden.
  • Die Technik, die unter Bezugnahme auf 1 beschrieben wird, stellt einen Ansatz zum Bestimmen von Arbeitslastspeicherskalierbarkeit bereit, genannt Speicherskalierungsfaktor (Memory Scaling Factor, MSF), der verwendet werden kann, um Speicherfrequenz- und -spannungsskalierung zu steuern. Die beiden Leistungscharakteristika eines Speichersubsystems sind seine Bandbreitenleistungsfähigkeit und Latenz. Für geschlossene Seitenoperation ohne Herunterfahren wird die Beziehung zwischen Bandbreite und Latenz sehr gut beschrieben durch die Warteschlangengleichung:
    Figure 00030001
  • Wobei IdleLatency die Latenz darstellt, die bei einem leerläufigen Speichersubsystem beobachtet wird, Bandwidth die derzeitige Speicherbandbreitenverwendung darstellt, und PeakSustainedBandwidth eine höchste erhaltbare Bandbreite für das Speichergerät darstellt. Solange das Speichersubsystem in der Lage ist, die Bandbreite zu liefern, die von der Anwendung erfordert wird, ist die Latenz der kritische Leistungsfaktor.
  • 2 stellt beispielhafte Bandbreiten- gegen Latenzkurven für ein beispielhaftes Speichersubsystem dar, das bei 800 MHz, 1066 MHz und 1333 MHz betrieben wird. In dem Beispiel von 2 weist der Speicher, der bei 1333 MHz läuft, niedrigere Latenz auf, als bei 1066 MHz, die niedrigere Latenz aufweist, als bei 800 MHz.
  • Bei einer Ausführungsform wird Latenz als Funktion von Bandbreite für jede der Frequenzen berechnet, bei der der Speicher betrieben werden kann, und das Ergebnis wird für späteren Gebrauch gespeichert. Mit steigender Speicherlatenz steigen die Takte des Prozessorkerns pro Anweisung (clocks per instruction, CPI). CPI bezieht sich auf Speicherlatenz durch: CPI = CPIcore + MPI·BlockingFactor·MemoryLatency wobei MPI Verfehlungen pro Anweisung darstellt, und BlockingFactor eine Zahl zwischen 0 und 1 ist, die dem Prozentsatz an Verfehlungen entspricht, die den Prozessorkern abdrosseln.
  • Ein Speicherskalierungsfaktor (Memory Scaling Factor, MSF) kann zum Zweck von Speicherbetriebszustandsauswahl verwendet werden. MPF kann definiert werden als:
    Figure 00040001
  • Ein geringer MSF-Wert impliziert einen hohen CPI-Kern, niedrigen MPI- und/oder niedrigen Blockierungsfaktor, und eine Anwendung, die relativ unempfindlich gegenüber Speicherlatenz ist. Ein hoher MSF impliziert niedrigen CPI-Kern, hohen MPI- und/oder hohen Blockierungsfaktor, und eine Anwendung, die empfindlich gegenüber Speicherlatenz ist.
  • Der MSF kann auf unterschiedliche Art und Weise bestimmt werden. Bei einer Ausführungsform wird MSF in Echtzeit (oder nahe Echtzeit) über eine kleine Störung des Speicherzeitparameters in dem Latenzpfad bestimmt. Bei einer Ausführungsform kann dies durch Umschalten des Wertes von tRCD nach oben und nach unten um 2 Taktzyklen alle 10 ms erzielt werden. Beispielsweise, wenn die tRCD des DIMM bei 9 Taktzyklen spezifiziert ist, kann die tRCD zwischen 8 und 10 Taktzyklen variiert werden. Diese periodische Variation in der Speicherlatenz stellt ein Signal in der CPI des Threads bereit. Bei einer Ausführungsform ist es möglich, einen MSF durch Verwenden von Filtern und gewichteter gleitender Mittelwertbildung zu extrahieren.
  • Bei einer Ausführungsform kann die „Leserundreiseverzögerung” nach oben und nach unten durch beispielsweise einen oder zwei Taktzyklen umgeschaltet werden. Dies kann für sowohl „geschlossene Speicherseiten”- als auch ”offene Speicherseiten”-Richtlinien effektiv sein. Bei einer weiteren Ausführungsform, wobei ein „Kernspeicherabdrosselungszähler” durch einen „kernlaufenden Taktzähler” geteilt wird, kann der MSF für einen Kern direkt bestimmt werden. Diese letzte Ausführungsform erfordert kein Umschalten eines Zeitparameters.
  • Bei verschiedenen Ausführungsformen sind Formeln für das N-te Beispiel und Threads 0 bis M:
    Figure 00050001
    wobei der Begriff „1,5 ns” von der Taktfrequenz abhängig ist, und für unterschiedliche Frequenzen geändert werden kann. Eine weitere Formel, die verwendet werden kann, ist:
    Figure 00050002
    wobei MSFthread den MSF für einen bestimmten Thread anzeigt, und Util Speicherverwendung durch den Thread anzeigt.
  • Die Auswirkung auf die Leistung durch das Laufen bei unterschiedlichen Speicherfrequenzen kann zusammengefasst werden durch: %CPI_impact = MSF·%Latency_impact wobei %Latency_impact den prozentartigen Anstieg bei CPI darstellt, verursacht durch Laufen bei einer niedrigeren Frequenz oder H-Zustand. %Latency_impact ist der prozentartige Anstieg bei Speicherleselatenz, verursacht durch Laufen bei einer niedrigeren Frequenz oder H-Zustand.
  • Bei einer Ausführungsform wird ein MPH-(Maximum Performance Hit)-Parameter ausgewählt, der verwendet werden kann, um die Speicherbetriebsfrequenz auszuwählen, die den ausgewählten MPH erfüllt. Bei einer Ausführungsform, die die 800 MHz, 1066 MHz und 1333 MHz Speichergeräte verwendet, können die Latenzauswirkungen bestimmt werden als: %Latency_impact_1066 = Latency_1066/Latency_1333 %Latency_impact_800 = Latency_800/Latency_1333 von den Latenzen, die der beobachteten Bandbreite entsprechen, wie auf die vorstehend beschriebene Art und Weise gespeichert.
  • Bei einer Ausführungsform kann der Memory-Controller (oder andere Systemkomponente) den niedrigsten H-Zustand auswählen, der ausreicht: %CPI_impact ≤ MPH
  • Vormals wurde für aktiven Speicher nur ein einzelner Speicherzustand unterstützt. Das heißt, dass bei Boot-Zeit der BIOS-Code alle Speicherparameter gemäß ausgewählter BIOS-Optionen auf einen Fixwert einstellt. Daher sind in diesen vormaligen Speichersubsystemen Speicherfrequenz und -spannung, Herunterfahrzustände und -richtlinien sowie Vorabrufrichtlinien statisch. Im Allgemeinen ist der Speicher so konfiguriert, dass er ohne Berücksichtigung der Energiekosten höchste Leistung bereitstellt. Unter Verwendung der hierin beschriebenen Techniken und Mechanismen kann Speicherbetrieb dynamisch angepasst werden, um verringerten Energieverbrauch ohne exzessive Leistungseinbußen bereitzustellen, die von einer statischen Konfiguration erfordert würden, die auf Energieeinsparungen abzielt.
  • Unter erneuter Bezugnahme auf 1 können die vorstehend beschriebenen Parameter verwendet werden, um einen Betriebszustand (H-Zustand) für das Speichersystem auszuwählen. Die Parameter von 1 veranschaulichen vier beispielhafte Betriebszustände (H0, H1, H2 und H3) 110, die unterschiedliche Kombinationen von Betriebsfrequenz 120, Rangleerlaufzeitwerten 130 und Rangherunterfahrrichtlinien 140 bereitstellen. Die oberen Verzeichnisreihen (niedrigere nummerische H-Zustandswerte) stellen höhere Speichersystemleistung bereit, während die unteren Verzeichnisreihen (höhere nummerische H-Zustandswerte) niedrigere Speichersystemleistung bereitstellen.
  • 3 ist ein Blockdiagramm einer Ausführungsform eines elektronischen Systems. Das in 3 veranschaulichte elektronische System ist dazu beabsichtigt, einen Bereich an elektronischen Systemen (entweder verdrahtet oder drahtlos) darzustellen, einschließlich u. a. Server, Desktop-Computersysteme, Laptop-Computersysteme, Mobilfunktelefone, Personal Digital Assistants (PDAs) einschließlich mobilfunkaktivierten PDAs, Set-Top-Boxen. Alternative elektronische Systeme können mehr, weniger und/oder unterschiedliche Komponenten beinhalten.
  • Elektronisches System 300 beinhaltet Bus 305 oder anderes Kommunikationsgerät, um Informationen zu kommunizieren, und Prozessor 310, der mit Bus 305 gekoppelt ist, der Informationen verarbeiten kann. Während elektronisches System 300 mit einem einzelnen Prozessor veranschaulicht ist, kann elektronisches System 300 mehrere Prozessoren und/oder Koprozessoren und/oder mehrere Prozessorkerne enthalten.
  • Elektronisches System 300 kann weiter Direktzugriffsspeicher (random access memory, RAM) oder anderes dynamisches Speichergerät 320 (als Speicher bezeichnet), das mit Bus 305 gekoppelt ist, beinhalten, und kann Informationen und Anweisungen speichern, die von Prozessor 310 ausgeführt werden können. Speicher 320 kann ebenfalls zum Speichern von temporären Variablen oder anderen Zwischeninformationen während Ausführung von Anweisungen durch Prozessor 310 verwendet werden. Bei einer Ausführungsform kann Prozessor(en) 310 sowohl einen Prozessorkern als auch einen Memory-Controller beinhalten. Bei alternativen Ausführungsformen können der/die Prozessorkern(e) und Memory-Controller Teil verschiedener Komponenten sein.
  • Speicher 320 beinhaltet ein Speichersystem, das adaptiv gesteuert werden kann, sodass es wie vorstehend beschrieben mit verschiedenen Betriebsparametern funktioniert, die auf Systemkonditionen und/oder -richtlinien basieren. Systemkonditionen können von Prozessor 310 und/oder einem Memory-Controller überwacht werden. Der Memory-Controller kann Teil von Prozessor 310, Speicher 320 oder einer anderen Systemkomponente sein.
  • Elektronisches System 300 kann ebenfalls Festwertspeicher-(Read Only Memory, ROM)- und/oder anderes statisches Speichergerät 330 beinhalten, das mit Bus 305 gekoppelt ist, das statische Informationen und Anweisungen für Prozessor 310 speichern kann. Datenspeichergerät 340 kann mit Bus 305 gekoppelt sein, um Informationen und Anweisungen zu speichern. Datenspeichergerät 340, wie z. B. eine Magnetplatte oder optische Platte und entsprechendes Laufwerk, kann mit elektronischem System 300 gekoppelt sein.
  • Elektronisches System 300 kann ebenfalls über Bus 305 mit Anzeigegerät 350, wie z. B. ein Röhrenmonitor (cathode ray tube, CRT) oder eine Flüssigkristallanzeige (liquid crystal display, LCD), gekoppelt sein, um einem Benutzer Informationen anzuzeigen. Alphanumerisches Eingabegerät 360, einschließlich alphanumerischen und anderen Tasten, kann mit Bus 305 gekoppelt sein, um Informationen und Befehlsauswahlen an Prozessor 310 zu kommunizieren. Eine andere Art von Benutzereingabegerät ist Cursorsteuerung 370, wie z. B. eine Maus, ein Trackball oder Cursorpfeiltasten, für die Kommunikation von Richtungsinformationen und Befehlsauswahlen an Prozessor 310 sowie für die Steuerung von Cursorbewegung an Anzeige 350.
  • Elektronisches System 300 kann weiter Netzwerkschnittstellen) 380 beinhalten, um Zugriff auf ein Netzwerk, wie z. B. ein lokales Netzwerk, zu ermöglichen. Netzwerkschnittstelle(n) 380 kann beispielsweise eine drahtlose Netzwerkschnittstelle mit Antenne 385 beinhalten, die eine oder mehr Antennen darstellen kann. Netzwerkschnittstelle(n) 380 kann ebenfalls beispielsweise eine verdrahtete Netzwerkschnittstelle beinhalten, um mit entfernten Geräten über Netzwerkkabel 387 zu kommunizieren, das beispielsweise ein Ethernetkabel, ein Koaxialkabel, ein Lichtwellenleiter, ein serielles Kabel oder ein paralleles Kabel sein kann.
  • Bei einer Ausführungsform kann Netzwerkschnittstelle(n) 380 Zugriff auf ein lokales Netzwerk bereitstellen, indem sie beispielsweise dem IEEE 802.11b und/oder IEEE 802.11g Standard entspricht, und/oder die drahtlose Netzwerkschnittstelle kann Zugriff auf ein Personal Area Network bereitstellen, indem sie beispielsweise Bluetooth-Standards entspricht. Andere drahtlose Netzwerkschnittstellen und/oder Protokolle können ebenfalls unterstützt werden.
  • IEEE 802.11b entspricht IEEE Std. 802.11b-1999 „Netzwerke in lokalen und Großstadtgebieten, Teil 11: Wireless LAN Medium Access Control (MAC) und Physical Lager (PHY) Spezifikationen: Erweiterung der physikalischen Schicht mit höherer Geschwindigkeit im 2,4-GHz-Band", zugelassen am 16. September 1999, sowie zugehörige Dokumente. IEEE 802.11g entspricht IEEE Std. 802.11g-2003 „Netzwerke in lokalen und Großstadtgebieten, Teil 11: Wireless LAN Medium Access Control (MAC) und Physical Lager (PHY) Spezifikationen, Zusatz 4: Weitere Erweiterung mit höherer Geschwindigkeit im 2,4-GHz-Band", zugelassen am 27. Juni 2003, sowie zugehörige Dokumente. Bluetooth-Protokolle sind beschrieben in „Spezifikation des Bluetooth-Systems: Kern, Version 1.1", veröffentlicht am 22. Februar 2001 von der Bluetooth Special Interest Group, Inc. Associated, sowie vorherige oder nachfolgende Versionen des Bluetooth-Standards können ebenfalls unterstützt werden.
  • Zusätzlich zu oder anstatt Kommunikation über Wireless-LAN-Standards kann Netzwerkschnittstelle(n) 380 drahtlose Kommunikationen unter Verwendung von beispielsweise Zeitmultiplexmehrfachzugriff-(Time Division, Multiple Access, TDMA)-Protokollen, Global System for Mobile Communications-(GSM)-Protokollen, Codeverteilvielfachzugriff-(Code Division, Multiple Access, CDMA)-Protokollen und/oder jede andere Art von drahtlosem Kommunikationsprotokoll ermöglichen.
  • 4 ist ein Ablaufdiagramm einer Ausführungsform einer Technik zur dynamischen Auswahl und Modifikation von Speicherbetriebszuständen. Das Ablaufdiagramm von 4 beinhaltet optionales Involvieren von Betriebssystem. Einige Ausführungsformen beinhalten das Involvieren von Betriebssystem, und andere Ausführungsformen können ohne das Involvieren von Betriebssystem betrieben werden. Daher sind die Betriebssystemkomponenten von 4 optional.
  • Derzeitige Betriebskonditionen werden beobachtet, 400. Diese Betriebskonditionen können eine oder mehr der vorstehend beschriebenen Konditionen beinhalten, z. B. Speicherbandbreiteverwendung, derzeitigen Speicherbetriebszustand, Speicherskalierungsfaktor, etc.
  • Die derzeitigen Betriebskonditionen werden verwendet, um einen nächsten Betriebszustand für das Speichersystem auszuwählen, 410. Auswahl des nächsten Betriebszustands für den Speicher kann ebenfalls Betriebssystemanleitung beinhalten, 420. Die Betriebssystemanleitung kann beispielsweise Leistungsvorspannungswerte, Stromvorspannungswerte und/oder andere Richtlinieninformationen beinhalten.
  • Bei einer Ausführungsform wird der nächste Betriebszustand aus einem von vier Betriebszuständen ausgewählt, wie z. B. unter Bezugnahme auf 1 beschrieben. Bei alternativen Ausführungsformen kann eine unterschiedliche Anzahl an Betriebszuständen für das Speichersystem unterstützt werden.
  • Das Speichersystem geht in den neuen Betriebszustand über, 430. Unter einigen Bedingungen kann der neue Betriebszustand gleich dem alten Betriebszustand sein, wenn z. B. die überwachten Konditionen sich nicht wesentlich geändert haben. Sodann wiederholt sich der Zyklus. Bei einer Ausführungsform wird der Betriebszustand ungefähr alle 1 ms aktualisiert/verändert; es können jedoch andere Zeiträume verwendet werden.
  • Bei einer Ausführungsform werden nach Auswahl des Betriebszustands Informationen, die sich auf die Auswahl des neuen Betriebszustands beziehen, an das Betriebssystem bereitgestellt. Bei einer Ausführungsform wird dies als QoS-(quality of service)-Rückmeldung an das Betriebssystem bezeichnet, 450.
  • Verweise in der Beschreibung auf „eine Ausführungsform” bedeuten, dass ein bestimmtes Merkmal, eine Struktur oder Charakteristikum, das in Verbindung mit der Ausführungsform beschrieben wird, in zumindest einer erfindungsgemäßen Ausführungsform enthalten ist. Die Verwendung des Ausdrucks „bei einer Ausführungsform” an verschiedenen Stellen in der Beschreibung bezieht sich nicht notwendigerweise immer auf die gleiche Ausführungsform.
  • Während die Erfindung bezogen auf verschiedene Ausführungsformen beschrieben wurde, werden Fachleute erkennen, dass die Erfindung nicht auf die beschriebenen Ausführungsformen beschränkt ist, sondern mit Modifikationen und Änderungen im Sinne und innerhalb des Schutzbereichs der angefügten Ansprüche betrieben werden kann. Die Beschreibung soll somit als veranschaulichend anstatt einschränkend angesehen werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE 802.11b [0036]
    • IEEE 802.11g [0036]
    • IEEE 802.11b [0037]
    • IEEE Std. 802.11b-1999 „Netzwerke in lokalen und Großstadtgebieten, Teil 11: Wireless LAN Medium Access Control (MAC) und Physical Lager (PHY) Spezifikationen: Erweiterung der physikalischen Schicht mit höherer Geschwindigkeit im 2,4-GHz-Band”, zugelassen am 16. September 1999, sowie zugehörige Dokumente [0037]
    • IEEE 802.11g [0037]
    • IEEE Std. 802.11g-2003 „Netzwerke in lokalen und Großstadtgebieten, Teil 11: Wireless LAN Medium Access Control (MAC) und Physical Lager (PHY) Spezifikationen, Zusatz 4: Weitere Erweiterung mit höherer Geschwindigkeit im 2,4-GHz-Band”, zugelassen am 27. Juni 2003, sowie zugehörige Dokumente [0037]
    • „Spezifikation des Bluetooth-Systems: Kern, Version 1.1”, veröffentlicht am 22. Februar 2001 [0037]

Claims (26)

  1. System, umfassend: einen Prozessorkern, um eine Anwendung auszuführen, ein Speichersubsystem; und einen Memory-Controller, der mit dem Prozessorkern und dem Speichersubsystem gekoppelt ist, wobei der Memory-Controller Betrieb des Speichersubsystems überwachen soll, den überwachten Betrieb mit einem oder mehr Leistungsgrenzwerten vergleichen soll, und Betriebsspannungs- und/oder Betriebsfrequenzparameter für das Speichersubsystem modifizieren soll, basierend zumindest auf überwachten Leistungscharakteristika des Speichersubsystems.
  2. System nach Anspruch 1, wobei der Memory-Controller weiter eine Speicherherunterfahrrichtlinie und eine Speichervorabrufrichtlinie modifiziert, basierend zumindest teilweise auf überwachten Leistungscharakteristika des Speichersubsystems.
  3. System nach Anspruch 1, wobei der Memory-Controller weiter die Betriebsspannungs- und/oder die Betriebsfrequenzparameter für das Speichersubsystem modifiziert, basierend zumindest auf einer erkannten Latenzempfindlichkeit der Anwendung.
  4. System nach Anspruch 1, wobei der Memory-Controller weiter eine Vorabrufrichtlinie modifiziert, basierend zumindest auf den überwachten Leistungscharakteristika des Speichersubsystems.
  5. System nach Anspruch 1, wobei der Memory-Controller und das Speichersubsystem zusammenarbeiten, um das Speichersubsystem zu veranlassen, in einem von vier Betriebszuständen betrieben zu werden, wie definiert durch die Betriebsspannungs- und die Betriebsfrequenzparameter.
  6. System nach Anspruch 1, wobei der Prozessorkern weiter ein Betriebssystem ausführt, wobei das Betriebssystem Rückmeldung bereitstellen soll, die von dem Memory-Controller verwendet werden soll, um die Betriebsspannungs- und/oder die Betriebsfrequenzparameter für das Speichersubsystem zu modifizieren.
  7. System nach Anspruch 6, wobei die Betriebssystemrückmeldung zumindest das Modifizieren des einen oder mehr Leistungsgrenzwertes umfasst.
  8. System nach Anspruch 1, wobei die überwachten Leistungscharakteristika des Speichersubsystems zumindest eine Menge an Zeit umfassen, für die der Prozessorkern von der Speichersubsystemlatenz abgedrosselt wird.
  9. System nach Anspruch 1, wobei die überwachten Leistungscharakteristika des Speichersubsystems zumindest Speichersubsystembandbreitenverwendung umfassen.
  10. Verfahren, umfassend: Überwachen von Betriebscharakteristika eines Speichersubsystems innerhalb eines elektronischen Geräts; Vergleichen der überwachten Betriebscharakteristika des Speichersubsystems mit einer Vielzahl von Leistungsgrenzwertwerten; und Modifizieren von Betriebsspannung und Betriebsfrequenz des Speichersubsystems, basierend zumindest auf dem Vergleich der überwachten Betriebscharakteristika und der Vielzahl von Grenzwerten.
  11. Verfahren nach Anspruch 10, weiter umfassend das Modifizieren einer Speicherherunterfahrrichtlinie und einer Speichervorabrufrichtlinie, basierend zumindest auf überwachten Leistungscharakteristika des Speichersubsystems.
  12. Verfahren nach Anspruch 10, wobei das Modifizieren der Betriebsspannungs- und der Betriebsfrequenzparameter für das Speichersubsystem zumindest auf einer erkannten Latenzempfindlichkeit der Anwendung basiert.
  13. Verfahren nach Anspruch 10, wobei weiter umfassend das Modifizieren einer Vorabrufrichtlinie, basierend zumindest auf den überwachten Leistungscharakteristika des Speichersubsystems.
  14. Verfahren nach Anspruch 10, wobei ein Memory-Controller und ein Speichersubsystem zusammenarbeiten, um das Speichersubsystem zu veranlassen, in einem von zumindest vier Betriebszuständen betrieben zu werden, wie definiert durch die Betriebsspannungs- und die Betriebsfrequenzparameter.
  15. Verfahren nach Anspruch 10, weiter umfassend das Ausführen eines Betriebssystems, wobei das Betriebssystem Rückmeldung bereitstellen soll, die von dem Memory-Controller verwendet werden soll, um die Betriebsspannungs- und/oder Betriebsfrequenzparameter für das Speichersubsystem zu modifizieren.
  16. Verfahren nach Anspruch 15, wobei die Betriebssystemrückmeldung zumindest das Modifizieren des einen oder mehr Leistungsgrenzwertes umfasst.
  17. Verfahren nach Anspruch 10, wobei die überwachten Leistungscharakteristika des Speichersubsystems zumindest eine Menge an Zeit umfassen, für die der Prozessorkern von der Speichersubsystemlatenz abgedrosselt wird.
  18. Verfahren nach Anspruch 10, wobei die überwachten Leistungscharakteristika des Speichersubsystems zumindest Speichersubsystembandbreitenverwendung umfassen.
  19. Vorrichtung, umfassend: eine Schnittstelle, um mit einem Speichersubsystem zu kommunizieren; Leistungsgrenzwertspeicher, um einen oder mehr Leistungsgrenzwertwerte zu speichern; und Memory-Controller-Schaltkreis, der mit der Schnittstelle und dem Leistungsgrenzwertspeicher gekoppelt ist, wobei der Memory-Controller-Schaltkreis Betrieb des Speichersubsystems überwachen soll, den überwachten Betrieb mit dem einen oder mehr Leistungsgrenzwertwerten vergleichen soll, und Betriebsspannungs- und/oder Betriebsfrequenzparameter für das Speichersubsystem modifizieren soll, basierend zumindest auf überwachten Leistungscharakteristika des Speichersubsystems.
  20. Vorrichtung nach Anspruch 19, wobei der Memory-Controller weiter eine Speicherherunterfahrrichtlinie und eine Speichervorabrufrichtlinie modifiziert, basierend zumindest auf überwachten Leistungscharakteristika des Speichersubsystems.
  21. Vorrichtung nach Anspruch 19, wobei der Memory-Controller-Schaltkreis weiter die Betriebsspannungs- und/oder die Betriebsfrequenzparameter für das Speichersubsystem modifiziert, basierend zumindest auf einer erkannten Latenzempfindlichkeit der Anwendung.
  22. Vorrichtung nach Anspruch 19, wobei der Memory-Controller-Schaltkreis weiter eine Vorabrufrichtlinie modifiziert, basierend zumindest auf den überwachten Leistungscharakteristika des Speichersubsystems.
  23. Vorrichtung nach Anspruch 19, wobei der Memory-Controller-Schaltkreis und das Speichersubsystem zusammenarbeiten, um das Speichersubsystem zu veranlassen, in einem von vier Betriebszuständen betrieben zu werden, wie definiert durch die Betriebsspannungs- und die Betriebsfrequenzparameter.
  24. Vorrichtung nach Anspruch 19, wobei die überwachten Leistungscharakteristika des Speichersubsystems zumindest eine Menge an Zeit umfassen, für die der Prozessorkern von der Speichersubsystemlatenz abgedrosselt wird.
  25. Vorrichtung nach Anspruch 19, wobei die überwachten Leistungscharakteristika des Speichersubsystems zumindest Speichersubsystembandbreitenverwendung umfassen.
  26. Verfahren, umfassend: Überwachen eines Speicherskalierungsfaktors (memory scaling factor, MSF) für einen oder mehr Prozessorkerne, Kanalbündelungsbandbreite von Memory-Controller, und Betriebssystemleistung gegenüber Stromvorspannung in einem Host-System; Vergleichen des MSF, der Kanalbündelungsbandbreite und Betriebssystemleistung gegenüber Stromvorspannung mit einer Vielzahl von Leistungsgrenzwertwerten; und Modifizieren eines oder mehr von Speicherbetriebsfrequenz, Speicherbetriebsspannung, Herunterfahrrichtlinie und Vorabrufrichtlinie eines Speichersubsystems des Host-Systems, basierend zumindest auf dem Vergleich des MSF, der Gesamtkanalbandbreite und Betriebssystemleistung gegenüber Stromvorspannung mit einer Vielzahl von Leistungsgrenzwertwerten.
DE102011102238A 2010-06-23 2011-05-23 Speicherenergiemanagement über dynamische Speicherbetriebszustände Withdrawn DE102011102238A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/821,867 US8438410B2 (en) 2010-06-23 2010-06-23 Memory power management via dynamic memory operation states
US12/821,867 2010-06-23

Publications (1)

Publication Number Publication Date
DE102011102238A1 true DE102011102238A1 (de) 2011-12-29

Family

ID=44310583

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011102238A Withdrawn DE102011102238A1 (de) 2010-06-23 2011-05-23 Speicherenergiemanagement über dynamische Speicherbetriebszustände

Country Status (5)

Country Link
US (1) US8438410B2 (de)
KR (1) KR101333900B1 (de)
CN (1) CN102298440B (de)
DE (1) DE102011102238A1 (de)
GB (1) GB2481491B (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9104421B2 (en) 2012-07-30 2015-08-11 Nvidia Corporation Training, power-gating, and dynamic frequency changing of a memory controller
US9323315B2 (en) 2012-08-15 2016-04-26 Nvidia Corporation Method and system for automatic clock-gating of a clock grid at a clock source
US9395799B2 (en) 2012-08-09 2016-07-19 Nvidia Corporation Power management techniques for USB interfaces
US9766649B2 (en) 2013-07-22 2017-09-19 Nvidia Corporation Closed loop dynamic voltage and frequency scaling
US9912322B2 (en) 2013-07-03 2018-03-06 Nvidia Corporation Clock generation circuit that tracks critical path across process, voltage and temperature variation
US9939883B2 (en) 2012-12-27 2018-04-10 Nvidia Corporation Supply-voltage control for device power management
US10466763B2 (en) 2013-12-02 2019-11-05 Nvidia Corporation Dynamic voltage-frequency scaling to limit power transients

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120095607A1 (en) * 2011-12-22 2012-04-19 Wells Ryan D Method, Apparatus, and System for Energy Efficiency and Energy Conservation Through Dynamic Management of Memory and Input/Output Subsystems
GB2499009A (en) * 2012-02-02 2013-08-07 Colpac Ltd Tear opening means for a paperboard container
KR101463533B1 (ko) * 2012-04-27 2014-11-19 성균관대학교산학협력단 모바일 장치에서의 비대칭 멀티 프로세서 코어 스케줄링 방법 및 모바일 장치
US20140082385A1 (en) * 2012-09-14 2014-03-20 Curtis G. Reule On demand power management for solid-state memory
US9170642B2 (en) * 2013-03-21 2015-10-27 Applied Micro Circuits Corporation Dynamic power control
US9298243B2 (en) * 2013-07-01 2016-03-29 Advanced Micro Devices, Inc. Selection of an operating point of a memory physical layer interface and a memory controller based on memory bandwidth utilization
US9569385B2 (en) 2013-09-09 2017-02-14 Nvidia Corporation Memory transaction ordering
KR102086719B1 (ko) 2014-03-11 2020-03-09 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US20150317263A1 (en) * 2014-04-30 2015-11-05 Texas Instruments Incorporated Systems and methods for controlling a memory performance point
US20150378424A1 (en) * 2014-06-27 2015-12-31 Telefonaktiebolaget L M Ericsson (Publ) Memory Management Based on Bandwidth Utilization
CN104409097B (zh) * 2014-10-10 2017-10-13 北京航空航天大学 一种利用电源检测实现非易失性异步逻辑电路的低功耗控制方法
US20160110132A1 (en) * 2015-01-09 2016-04-21 Mediatek Inc. Dynamic Adjustment Of Speed of Memory
KR20170047468A (ko) 2015-10-22 2017-05-08 삼성전자주식회사 메모리 동작을 모니터링하는 메모리 모듈 및 그것의 전력 관리 방법
US9778871B1 (en) * 2016-03-27 2017-10-03 Qualcomm Incorporated Power-reducing memory subsystem having a system cache and local resource management
US9785371B1 (en) 2016-03-27 2017-10-10 Qualcomm Incorporated Power-reducing memory subsystem having a system cache and local resource management
US20180024610A1 (en) * 2016-07-22 2018-01-25 Futurewei Technologies, Inc. Apparatus and method for setting a clock speed/voltage of cache memory based on memory request information
US10747297B2 (en) 2016-12-28 2020-08-18 Samsung Electronics Co., Ltd. Application processor performing a dynamic voltage and frequency scaling operation, computing system including the same, and operation method thereof
US10296069B2 (en) * 2017-06-27 2019-05-21 Qualcomm Incorporated Bandwidth-monitored frequency hopping within a selected DRAM operating point
CN107807903A (zh) * 2017-11-07 2018-03-16 晶晨半导体(上海)股份有限公司 一种ddr系统频率动态调节方法及装置
US11366505B2 (en) 2019-03-29 2022-06-21 Micron Technology, Inc. Predictive power management
US11281604B2 (en) 2020-02-28 2022-03-22 Micron Technology, Inc. Multiple memory type shared memory bus systems and methods

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238188B1 (ko) 1997-09-12 2000-01-15 윤종용 비디오 콘트롤러에서 메모리클럭 발생방법 및 그 장치
WO1999019874A1 (en) 1997-10-10 1999-04-22 Rambus Incorporated Power control system for synchronous memory device
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
US6820209B1 (en) * 1999-07-15 2004-11-16 Apple Computer, Inc. Power managed graphics controller
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
US7085945B2 (en) * 2003-01-24 2006-08-01 Intel Corporation Using multiple thermal points to enable component level power and thermal management
US7051221B2 (en) * 2003-04-28 2006-05-23 International Business Machines Corporation Performance throttling for temperature reduction in a microprocessor
US7360106B2 (en) * 2004-08-05 2008-04-15 Matsushita Electric Industrial Co., Ltd. Power-saving processing unit, power-saving processing method and program record medium
US7257678B2 (en) 2004-10-01 2007-08-14 Advanced Micro Devices, Inc. Dynamic reconfiguration of cache memory
US7814485B2 (en) * 2004-12-07 2010-10-12 Intel Corporation System and method for adaptive power management based on processor utilization and cache misses
US20060174228A1 (en) 2005-01-28 2006-08-03 Dell Products L.P. Adaptive pre-fetch policy
US7610497B2 (en) * 2005-02-01 2009-10-27 Via Technologies, Inc. Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory
US7426649B2 (en) * 2005-02-09 2008-09-16 International Business Machines Corporation Power management via DIMM read operation limiter
US7797563B1 (en) * 2006-06-09 2010-09-14 Oracle America System and method for conserving power
US7689847B2 (en) * 2006-06-13 2010-03-30 Via Technologies, Inc. Method for increasing the data processing capability of a computer system
US7783905B2 (en) * 2006-06-13 2010-08-24 Via Technologies Inc. Method for reducing power consumption of a computer system in the working state
US7603526B2 (en) 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
DE102007028870A1 (de) * 2007-06-22 2009-01-02 Qimonda Ag Speicherbauteil, Datenverarbeitungssystem, Verfahren zum Einstellen von Betriebsparametern eines Speichers und Computerprogramms
US20090007128A1 (en) * 2007-06-28 2009-01-01 International Business Machines Corporation method and system for orchestrating system resources with energy consumption monitoring
US8078890B2 (en) 2007-09-11 2011-12-13 Dell Products L.L.P. System and method for providing memory performance states in a computing system
US7844780B2 (en) 2007-11-01 2010-11-30 International Business Machines Corporation Priority-based memory prefetcher
WO2009125789A1 (ja) 2008-04-09 2009-10-15 日本電気株式会社 計算機システムとその動作方法
US8341637B2 (en) * 2008-08-12 2012-12-25 International Business Machines Corporation Utilization management
US8015423B1 (en) * 2008-10-30 2011-09-06 Hewlett-Packard Development Company, L.P. Temporally normalized processor utilization
US8156287B2 (en) * 2009-01-15 2012-04-10 International Business Machines Corporation Adaptive data prefetch
US8225119B2 (en) * 2009-02-23 2012-07-17 Microsoft Corporation Energy-aware server management
US9798370B2 (en) * 2009-03-30 2017-10-24 Lenovo (Singapore) Pte. Ltd. Dynamic memory voltage scaling for power management
US8190930B2 (en) * 2009-03-30 2012-05-29 Intel Corporation Methods and apparatuses for controlling thread contention
US8230239B2 (en) * 2009-04-02 2012-07-24 Qualcomm Incorporated Multiple power mode system and method for memory
US8190939B2 (en) * 2009-06-26 2012-05-29 Microsoft Corporation Reducing power consumption of computing devices by forecasting computing performance needs
US8327172B2 (en) * 2010-06-23 2012-12-04 Intel Corporation Adaptive memory frequency scaling

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"Spezifikation des Bluetooth-Systems: Kern, Version 1.1", veröffentlicht am 22. Februar 2001
IEEE 802.11b
IEEE 802.11g
IEEE Std. 802.11b-1999 "Netzwerke in lokalen und Großstadtgebieten, Teil 11: Wireless LAN Medium Access Control (MAC) und Physical Lager (PHY) Spezifikationen: Erweiterung der physikalischen Schicht mit höherer Geschwindigkeit im 2,4-GHz-Band", zugelassen am 16. September 1999, sowie zugehörige Dokumente

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9104421B2 (en) 2012-07-30 2015-08-11 Nvidia Corporation Training, power-gating, and dynamic frequency changing of a memory controller
DE102013214907B4 (de) * 2012-07-30 2016-12-22 Nvidia Corporation Training, power-gating und dynamische Frequenzänderung eines Speichercontrollers
US9395799B2 (en) 2012-08-09 2016-07-19 Nvidia Corporation Power management techniques for USB interfaces
US9323315B2 (en) 2012-08-15 2016-04-26 Nvidia Corporation Method and system for automatic clock-gating of a clock grid at a clock source
US9939883B2 (en) 2012-12-27 2018-04-10 Nvidia Corporation Supply-voltage control for device power management
US10386916B2 (en) 2012-12-27 2019-08-20 Nvidia Corporation Supply-voltage control for device power management
US9912322B2 (en) 2013-07-03 2018-03-06 Nvidia Corporation Clock generation circuit that tracks critical path across process, voltage and temperature variation
US9766649B2 (en) 2013-07-22 2017-09-19 Nvidia Corporation Closed loop dynamic voltage and frequency scaling
US10466763B2 (en) 2013-12-02 2019-11-05 Nvidia Corporation Dynamic voltage-frequency scaling to limit power transients

Also Published As

Publication number Publication date
KR101333900B1 (ko) 2013-11-27
GB2481491A (en) 2011-12-28
GB2481491B (en) 2013-02-20
US20110320839A1 (en) 2011-12-29
GB201109041D0 (en) 2011-07-13
CN102298440B (zh) 2014-12-17
KR20110139661A (ko) 2011-12-29
CN102298440A (zh) 2011-12-28
US8438410B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
DE102011102238A1 (de) Speicherenergiemanagement über dynamische Speicherbetriebszustände
DE102011102871B4 (de) Adaptive Skalierung der Speicherfrequenz
DE112012002664B4 (de) Erhöhen der Energieeffizienz des Turbo-Modus-Betriebs in einem Prozessor
DE112012000749B4 (de) Techniken zum Verwalten des Stromverbrauchszustands eines Prozessors
DE102012216035B4 (de) Aktivierung der drosselung auf den durchschnittlichen schreibdurchsatz bei festkörperspeichereinheiten
DE102012219907B4 (de) Erhöhen der Speicherkapazität in Systemen mit eingeschränkter elektrischer Leistungsaufnahme
DE102008016181A1 (de) Prioritätsbasiertes Drosseln für Leistungsaufnahme-Verarbeitungsleistung-Dienstgüte
DE102010013228B4 (de) Verfahren und System, um die Operationen eines registrierten Speichermoduls zu verbessern
DE202012008539U1 (de) Dynamisches Zuordnen eines Leistungsbudgets über mehrere Domänen eines Prozessors
DE102013110340A1 (de) Ein-Chip-System mit der Fähigkeit zum Steuern einer Leistungsversorgung gemäß einer Datentransaktion und Verfahren zum Betreiben desselben
DE102013104328A1 (de) Aufgabenzuteilung in großen und kleinen Kernen
DE112011103194T5 (de) Koordinieren von Gerät- und Anwendungsunterbrechungsereignissen zum Plattformenergiesparen
DE112016001481T5 (de) Unterspannungserkennung und leistungsdrosselung
DE102010054337A1 (de) Mechanismen, um ineffizientes Core-Hopping zu vermeiden und Hardware-unterstützte Auswahl eines Niedrigleitungszustands bereitzustellen
DE112010005041T5 (de) Gemeinsam genutzte Speicher für energieeffiziente Mehrkernprozessoren
DE112013006241T5 (de) Techniken für Plattform-Arbeitszyklus-Wechsel
DE112017008158T5 (de) Dateienvorababrufeinplanung für cachespeicher zur verringerung von latenzen
DE112015001477T5 (de) Hardwarezähler zum Verfolgen einer Auslastung in einem Multithreading-Computersystem
DE112014002754T5 (de) Effiziente Aufgabenplanung unter Verwendung eines Sperrmechanismus
DE102011075023A1 (de) Indexierter Registerzugriff für einen Speicherbaustein
DE112021005586T5 (de) Automatisches skalieren einer abfrage-steuerungsroutine für arbeitslasten im bereich big data auf unternehmensebene
DE102017128711A1 (de) Mehrkernprozessor und Verfahren zur dynamischen Einstellung einer Versorgungsspannung und einer Taktfrequenz
DE112005003191T5 (de) Verfahren, Vorrichtung und System zum Generieren einer Unterbrechung durch Überwachen einer externen Schnittstelle
DE102009056282A1 (de) Technik zum Steuern von Verarbeitungsressourcen
DE112020000976T5 (de) Detektion bekannter arbeitslastmuster

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee