JP4739344B2 - 記録ドライバ電流を制御するための方法および装置 - Google Patents

Description

本発明は、２００４年１０月２８日に、記録ドライバ電流を制御するための方法および装置と標題されて出願され、その全部をここに参照により引用する、米国仮出願第６０／６２３，０２２号による優先権を主張する。
本発明は一般的に、ドライバ回路における電流を制御するための、改良された方法および装置に関し、特に、ハードディスク・ドライブの記録ドライバにおける、電流オーバー・シュートを制御するための、有利な技術に関する。

ハードディスク・ドライブ（ＨＤＤ）記録ドライバにおける、記録電流オーバー・シュート特性を制御することは、それが多数の変数に依存するので、挑戦的である。いくつかの変数は、安定した状態での記録電流およびパワー・サプライ電圧の変動のように、変化する環境に由来して、その本性が動的である。ヘッド・アセンブリに接続された出力伝送ラインやヘッド負荷特性のような、他のシステム・レベルの変数は、異なるＨＤＤ製品において、顕著に変化する。

ＨＤＤ製造者の変化する要求が、同様にこの挑戦に付加される。異なるＨＤＤ製造者は、安定状態とオーバー・シュート電流の間の、異なる関係を要求する。従って、異なるＨＤＤ製造者の要求は、しばしば全く異ならざるを得ない設計に帰着するので、多数の消費者のための多数の製品に使用される、回路のベース・コアを設計することは困難である。
米国仮出願第６０／６２３，０２２号

ハードディスク・ドライブ記録電流を制御するための以前のいくつかの試みは、アナログの実装と動的変数のアナログ表現を使用していた。そのような以前の設計は、適切な記録ドライバ出力電圧を計算するために、システム・レベル変数に前提を設けていた。これらの前提の帰結の１つは、伝送ライン損失のような非理想のシステム変数の効果が、実際的なやり方で如何に扱われることができるかに関係する。理論計算を仮定に基づかせると誤差限界が大きくなり、性能が不十分になる。また、アナログの実装は、相補的金属酸化物半導体（ＣＭＯＳ）デジタル実装よりも、多くの電力を必要とし、また複雑かつ繊細で、最適化されたアナログ実装の設計過程に時間とリスクを付加する。

そのいくつかの態様において、本発明は柔軟で構成しやすい改良された記録ドライバの設計に対する、必要性が存在することを認識している。この改良された記録ドライバの設計は、ハードディスク・ドライブ（ＨＤＤ）製造者のオプションを増加し、かつ多数のＨＤＤの要求に適合するための回路の標準的なコアのカスタム化に関連する、設計時間とリスクを削減する。

本発明の実施形態の１つは、記録ドライバのオーバー・シュート電流を制御するための回路に対処する。アドレス可能なルックアップ・テーブル記憶ユニットが、記録ドライバ・オーバー・シュート電流に影響する、オーバー・シュート制御値を保持するために使用される。このアドレス可能なルックアップ・テーブルは、動的なアドレス部分と静的なアドレス部分とからなる、アドレスを使用している。このアドレスは、あるオーバー・シュート制御値を選択するために使用される。記録ドライバは、あるオーバー・シュート制御値に応答して、記録ドライバ・オーバー・シュート電流を選択的に制御する。あるシステム変数のデジタル表現が、動的なアドレス部分を提供するために、アドレス可能なルックアップ・テーブルへの入力として提供される。

本発明の他の実施形態は、所望のピーク電流を達成するために、出力インピーダンスをプログラム可能に変更する代わりに、記録ドライバ・オーバー・シュート制御信号の期間をプログラム可能に制御する、回路に対処する。
本発明のさらなる実施形態は、ハードディスク・ドライブ記録ドライバのオーバー・シュート電流を制御するための、回路および方法に対処する。
本発明の他の特徴と利点と同じく、本発明のより完全な理解は、以下の詳細な説明と添付の図面から自明となるであろう。

本発明の現在好ましい実施形態が示された、添付の図面を参照して、本発明が以下により完全に説明される。しかしながら、本発明は種々の形式で実施されてもよく、本明細書で示される実施形態に限定されると考えられるべきでない。むしろこれらの実施形態は、本開示が詳細かつ完全であるように提供され、当業者に本発明の範囲を報せるであろう。

図１Ａは、記録信号のオーバー・シュート特性をデジタル的に制御するための、ハードディスク・ドライブ（ＨＤＤ）デジタル制御システム１００を示す。ＨＤＤ制御システム１００は、パーソナル・コンピュータ、ＭＰ３プレーヤ、デジタル・カメラ等のような、ホスト・システム１０１と、チップ（ＳＯＣ）コントローラ１０２上のＨＤＤシステムと、ＨＤＤプリアンプ１０３と、誘導記録ヘッド１０５および磁気抵抗読み出しヘッド（図示せず）を含む少なくとも１つのケーブルが取り付けられたヘッド・アセンブリ１０４とを含んでいる。ホスト・システム１０１は、統合ドライブ・エレクトロニクス（ＩＤＥ）インターフェース、または小型コンピュータ・システム・インターフェース（ＳＣＳＩ）等のような、システム入力／出力（Ｉ／Ｏ）インターフェース１０６上のＨＤＤＳＯＣコントローラ１０２とインターフェースする。ＨＤＤＳＯＣコントローラ１０２は、シリアル・インターフェース（ＳＰｉｎ）１０７のような、多数のインターフェースをプリアンプ１０３に、かつ記録ヘッド１０５のような記録ヘッドに、記録信号のオーバー・シュート特性を制御するための、記録データ（ＷＤ）信号１０８を提供する。記録ヘッド１０５は、記録ドライブ信号ＨＷＸおよびＨＷＹを含む、ケーブル１０９によりプリアンプ１０３と接続されている。

ＨＤＤプリアンプ１０３は、２つの主要な機能、読み出しおよび記録、を有している。読み出しにおいてＨＤＤシステムは、ディスクからデータを読み出すために、回転する磁気媒体上に浮揚している、磁気抵抗素子を使用している。磁気媒体は、ディスクに予め記録されたデータに起因する磁場を放射し、磁気抵抗素子は、磁場の存在下でその抵抗値を変化させる、抵抗センサである。プリアンプは、抵抗スキャンにより見られる抵抗変化を電気信号に変換し、それを増幅して、信号処理のためにそれをＨＤＤＳＯＣコントローラ１０２に送る。

記録においてＨＤＤシステムは、ディスクにデータを記録するために、回転する磁気媒体上に浮揚する誘導素子を使用している。電流が誘導素子を通って印加されると、誘導素子は媒体の保磁力にうち勝つのに充分な磁場を生成し、磁場の極性に依存して２つの方向のうち１つにヘッドの下の媒体を分極させる。ＨＤＤプリアンプ１０３は、ＨＤＤＳＯＣコントローラ１０２からどの方向に媒体が分極されるべきかを表わすデータを受領し、媒体上にクリーンな磁気転移を生成するための、適切な波形特性を有する電流にそれを変換して、誘導記録ヘッドを通してその電流を印加する。

図１Ｂは、プログラム可能な記録ドライバ・インピーダンス設定を使用して、オーバー・シュートを制御するために、ヘッド・ケーブル１２３により誘導記録ヘッド１２４のような負荷素子に接続された、プリアンプ記録サブ・システム１２２を備える、プリアンプ制御システム１２０を示す。プリアンプ記録サブ・システム１２２は、読み出し専用メモリ（ＲＯＭ）オーバー・シュート・ルックアップ・テーブル（ＬＵＴ）１２８に記憶された、経験的に誘導された選択可能な設定に基づいて、Ｈブリッジ記録ドライバ１２６のオーバー・シュート特性をデジタル的に制御する。

本発明を説明する目的のために、プリアンプ記録サブ・システム１２２は、シリアル・レジスタ１３０、ＨＤＤパワー・サプライ・アナログ・デジタル・コンバータ（ＡＤＣ）１３２、オーバー・シュートＬＵＴ１２８、およびＨブリッジ記録ドライバ１２６を含んでいる。読み出し信号取得回路のような、その他の回路がＨＤＤプリアンプに含まれてもよいが、それは利点のあるオーバー・シュート電流制御回路および方法の図示を明瞭にするために、図１Ｂには示されていない。ＲＯＭオーバー・シュートＬＵＴ１２８は、経験的に誘導されたルックアップ・テーブルを記憶し、オーバー・シュートＬＵＴ１２８に記憶された、各々の制御値に対する所望のオーバー・シュート特性を達成するための、出力インピーダンス値を選択するために使用される、デジタル出力を生成する。この制御値は、静的部分と動的部分とからなる、アドレスを使用することにより選択される。静的部分は、プログラムされたデジタル・オーバー・シュート（ＯＳ＜２：０＞）信号１３４と、プログラムされたデジタル安定状態ＳＳ＜４：０＞信号１３６の一部である、プログラムされたデジタル安定状態（ＳＳ＜４：２＞）信号１４２とからなる。動的部分は、パワー・サプライ電圧のデジタル表現である、（ＰＳ＜１：０＞）信号１３８により提供される。パワー・サプライ電圧は、例えば４．５ボルトから５．５ボルトに変化する、時間と温度により変化するシステム変数である。ＰＳ＜１：０＞信号１３８は、最大４つまでの範囲の電圧値のデジタル表現を提供する。例えば、３つの電圧範囲は、４．５ボルトから４．８３ボルト、４．８３ボルトから５．１７ボルト、５．１７ボルトから５．５ボルト、であり、４つ目の範囲は予備にされるか、または電圧値の範囲外であることを表わすために保持されている。

パワー・サプライＡＤＣ１３２はフリー・ランであるか、またはアプリケーションの必要に応じて、パワー・サプライ電圧をサンプリングするためにＡＤＣをトリガする、ある予め定められたイベントの際に更新される出力を提供してもよい。例えば、記録動作の最中においては記録電流波形に影響しないことが望ましい場合には、この予め定められたイベントは記録動作が進行していないことを示してもよい。パワー・サプライＡＤＣ１３２が定常的にパワー・サプライ電圧をサンプリングするようにされている場合には、記録電流波形におけるより緩慢な変化を提供するように、ＡＤＣ出力の分解能を増加することが好ましい。

オーバー・シュート・データは、回路の動作と出力インピーダンスに直接影響する変数の組合せについての、実際の接続ケーブルと製品のために計画されるヘッドまたはその現実的な表現を使用した、シミュレーションまたはベンチ測定のどちらかを通して、経験的に収集されてもよい。次に、収集されたオーバー・シュート・データは、特定のＨＤＤに使用される接続ケーブルと負荷ヘッドに対する、所望の電流値と関連づけられる。特定のＨＤＤに対する記録ドライバにおける、適切な出力インピーダンスとオーバー・シュート特性を達成するために、関連づけられたデータからデジタル二進値が選択される。ルックアップ・テーブルに加えるために、変数の各々のユニークな組合せに対する目標値に最も近い収集されたオーバー・シュート・データに基づいて、デジタル二進値を選択するプロセスは、以下にさらに記述されている。選択されたデジタル二進値は、ＲＯＭオーバー・シュートＬＵＴ１２８のような、デジタルルックアップ・テーブルに記憶され、記録ドライバ１２６に接続された信号デコード・ユニット１２５への入力として、マルチプレクサ１４０を通して、それから選択的に適用されることができる。ルックアップ・テーブル値を記憶するために、他の技術が使用されてもよいことが、認識されるであろう。例えば、ＨＤＤの各々の型式が異なるルックアップ・テーブルを必要とする、多数のＨＤＤの型式をテストする製造ラインに対しては、フラッシュ・メモリが有利に適用される。

シリアル・インターフェース（ＳＰｉｎ＜２：０＞）１０７は、オーバー・シュートＯＳ＜２：０＞信号１３４、安定状態ＳＳ＜４：０＞信号１３６、およびプリアンプＨブリッジ記録ドライバ１２６を制御するために使用されるその他の情報、を伝達するために、シリアル・レジスタ１３０にプログラム可能なシリアル・データを提供する。現在はシリアル・インターフェースが好ましいが、要求される信号を直接提供するパラレル・インターフェースのような、その他のインターフェースが制御情報を提供するために使用されてもよいことが、認識される。シリアル・レジスタ１３０は、このシリアル化されたインターフェース・データを、ＯＳ＜２：０＞信号１３４およびＳＳ＜４：０＞信号１３６を提供するパラレル形式に変換する。パワー・サプライ・アナログ・デジタル・コンバータ（ＡＤＣ）１３２は、動的に変化して、オーバー・シュートＬＵＴ１２８に対するアドレスを生成するために使用される、パワー・サプライ電圧ＰＳ＜１：０＞信号１３８のデジタル表現を提供する。

実施形態を示す目的のために、ＯＳ＜２：０＞信号１３４は３ビットであり、ＳＳ＜４：０＞信号１３６は５ビットであり、ＰＳ＜１：０＞信号１３８は２ビットである。例えば、ルックアップ・テーブル・アドレスは、８ビットのアドレス｛ＳＳ＜４：２＞、ＯＳ＜２：０＞、ＰＳ＜１：０＞｝を生成するために、ＳＳ＜４：２＞１４２と、ＳＳ＜４：０＞信号１３６の頭から３ビットと、３つのＯＳ＜２：０＞信号１３４と、２つのＰＳ＜１：０＞信号１３８と、を使用して生成される。この８ビットアドレスは、オーバー・シュートＬＵＴ１２８に記憶された、ルックアップ・テーブル１４４にアクセスするために使用される。オーバー・シュートＬＵＴ出力１４６上で読み出されることができる、例えば５ビットである、ある固定のビット数のルックアップ・テーブル値を、このオーバー・シュートＬＵＴ１２８は記憶している。オーバー・シュートＬＵＴ出力１４６は、ＯＳＡ＜４：０＞信号１４８を出力する、マルチプレクサ１４０により選択される。ＯＳＡ＜４：０＞信号１４８は信号デコード・ユニット１２５によりゲートされ、記録ドライバのオーバー・シュート特性を適切に制御するために、異なるインピーダンス値の選択されたアプリケーションを制御するための、記録ドライバ１２６で使用される。ＲＯＭオーバー・シュートＬＵＴ出力のビット数は、所望のオーバー・シュート特性を達成するために必要な、分解能に依存して変更することができることに留意されたい。マルチプレクサ１４０は、オーバー・シュートＬＵＴ１２８がバイパスされていない動作モードに対して、バイパスＲＯＭ信号１５０を使用して、オーバー・シュートＬＵＴ出力１４６を選択する。

５ビットの安定状態ＳＳ＜４：０＞信号１３６はまた、信号デコード・ユニット１２５に送信される。記録ドライバと要求される精度に依存して、全ての５ビットの安定状態ビットが必要とされないかもしれない。例えば、５つの利用可能なビットのうち３ビットが、記録ドライバの安定状態電流の、所望の制御を取得するために必要な全てであってよい。オーバー・シュートＬＵＴ値は、負荷を通る安定状態電流とオーバー・シュートの間の、所望の関係を維持するために選択される。各々のサポートされるＨＤＤが異なる一組のオーバー・シュート・データを必要とする、多数のＨＤＤをサポートするために、オーバー・シュートＬＵＴ１２８が設定され得ることに、同様に留意するべきである。

マルチプレクサ１４０の５ビット出力ＯＳＡ＜４：０＞信号１４８は、ＯＳＰ信号１５２およびＯＳＮ信号１５３による制御のために信号デコード・ユニット１２５でゲートされ、それはそれぞれＯＳＰ＜４：０＞信号１５４およびＯＳＮ＜４：０＞信号１５５の生成に帰着する。５つのＳＳ＜４：０＞信号１３６は、ＳＳＰ信号１５６およびＳＳＮ信号１５７により信号デコード・ユニット１２５でゲートされ、それはそれぞれＳＳＰ＜４：０＞信号１５８およびＳＳＮ＜４：０＞信号１５９の生成に帰着する。ＯＳＰ信号１５２、ＯＳＮ信号１５３、ＳＳＰ信号１５６、およびＳＳＮ信号１５７は、あるオーバー・シュート期間中に、ＯＳＡ＜４：０＞信号１４８およびＳＳ＜４：０＞信号１３６を適切にイネーブルかつディスエーブルにするために、タイミング制御回路１６０により生成される。これらの信号のタイミングは、以下でさらに議論される。

図１Ｃは、本発明による、オーバー・シュートＬＵＴに記憶された経験的に誘導された選択可能な設定に基づく、記録ドライバのオーバー・シュート特性を制御するためのプロセス１７０を示す図である。最初のステップ１７２では、ホスト・システム１０１がＨＤＤＳＯＣコントローラ１０２に、１４ビット値をシリアル・レジスタ１３０に送信させる。この１４ビット値は、｛バイパスＲＯＭ、ＯＳＡ生＜４：０＞、ＳＳ＜４：０＞、ＯＳ＜２：０＞｝である。次のステップ１７４では、シリアル・レジスタ１３０が１４ビット値を受領し、｛バイパスＲＯＭ信号１５０、ＯＳＡ生＜４：０＞１６２、ＳＳ＜４：０＞１３６、ＯＳ＜２：０＞１３４｝を出力する。ステップ１７６では、パワー・サプライ電圧のデジタル表現として、ＰＳ＜１：０＞信号１３８をパワー・サプライＡＤＣ１３２が出力する。ステップ１７８では、オーバー・シュートＬＵＴ１２８がアドレス｛ＳＳ＜４：２＞、ＯＳ＜２：０＞、ＰＳ＜１：０＞｝でアクセスされて、ＯＳＡｒ＜４：０＞信号１４６で適用されたアドレスに、データを出力する。ステップ１８０では、バイパスでない条件１８２を表わす０、およびバイパス条件１８４を表わす１、に対してバイパスＲＯＭ信号１５０がテストされる。ステップ１８６では、バイパスでない条件１８２に対して、マルチプレクサ１４０がオーバー・シュートＬＵＴ１２８出力ＯＳＡｒ＜４：０＞信号１４６を選択する。ステップ１８８では、バイパス条件１８４に対して、マルチプレクサ１４０がオーバー・シュート・シリアル・レジスタＯＳＡ生＜４：０＞信号１６２を選択する。ステップ１９０では、マルチプレクサ出力ＯＳＡ＜４：０＞信号１４８が、信号デコード・ユニット１２５でＯＳＰ１５２とＯＳＮ１５３によりゲートされ、かつＳＳ＜４：０＞信号１３６が、信号デコード・ユニット１２５でＳＳＰ１５６とＳＳＮ１５７によりゲートされる。ゲートされた信号ＯＳＰ＜４：０＞１５４、ＯＳＮ＜４：０＞１５５、ＳＳＰ＜４：０＞１５８、およびＳＳＮ＜４：０＞１５９は、記録ドライバ１２６に送信される。

安定状態値とオーバー・シュート値を生成する技術は、実際のハードウェアや、そのようなハードウェアの実際的な表現を使用した、シミュレーション・モデルと経験的なモデルに基づいているので、種々のプログラム可能な記録ドライバ回路が使用されてもよい。例えば図２は、プログラム可能なオーバー・シュートと安定状態制御を備える、ケーブル取り付けの記録ヘッドのための、例としてのＨブリッジ記録ドライバ２００を示す図である。Ｈブリッジ記録ドライバ２００内の電流は、負荷ピンＨＷＸ２０４およびＨＷＹ２０８を通って、正方向または負方向のどちらかに流れる。負荷ピンＨＷＸ２０４およびＨＷＹ２０８は、ケーブル１２３を通ってＨＤＤ記録ヘッド１２４に接続されている。一般的なヘッド負荷は、Ｚ_０＝６０オーム、Ｔｄ＝２００ｐ秒のケーブル特性を有する伝送ライン・ケーブルを通って記録ドライバに接続された、８オームの抵抗を有する直列の４−８ｎヘンリーのコイルにより表わされることができる。記録ヘッド１２４と接続ケーブル１２３の双方が、顕著な非理想的特性で大きく変化することができるので、あるＨＤＤ製品での使用が考えられる実際のケーブルとヘッドは、ルックアップ・テーブル値を定式化して使用される。

Ｈブリッジ記録ドライバ２００に対する安定状態電流は、Ｈ記録ドライバの安定状態（ＳＳ）の足における電流源２１０〜２２９を使用して、電流源の値を選択することによりプログラムされる。電流源２１０〜２２９は二進の重み付け値を有し、各々の電流源はＳＳＰおよびＳＳＮスイッチ２５０〜２６９のような直列のスイッチにより、イネーブルまたはディスエーブルのどちらかである。安定状態記録電流は、Ｈブリッジ記録ドライバ２００の異なる足をイネーブルにすることにより、プログラム可能である。オーバー・シュートは、Ｈブリッジ記録ドライバ２００の異なる足をイネーブルにするための、オーバー・シュート・スイッチ２３０〜２４９を使用して、抵抗に二進の重み付けをすることにより、プログラムされる。

記録ヘッドを駆動する時に、安定状態電流とオーバー・シュート特性を制御するために、デジタル的に制御される回路スイッチが使用される。正と負の双方の電流の流れの場合において、Ｈ記録ドライバはオーバー・シュート・モードと安定状態モードで動作する。正の電流の流れに対しては、ＯＳＡ＜４：０＞信号１４８のマルチプレクサ１４０出力に基づいて、選択されたＯＳＰスイッチ２３０〜２３４と２４５〜２４９およびＳＳＰスイッチ２５０〜２５４と２６５〜２６９は、それぞれオーバー・シュートと安定状態の間はイネーブルにされる。例えば、＜１１００１＞のＯＳＡ＜４：０＞信号１４８のマルチプレクサ１４０出力は、ＯＳＰ１５２タイミング信号によりゲートされた場合に、ＯＳＰスイッチ、ＯＳＰ１６ ２３４、ＯＳＰ８ ２３３、およびＯＳＰ１ ２３０をイネーブルにする。負の電流の流れに対しては、ＯＳＡ＜４：０＞信号１４８のマルチプレクサ１４０出力に基づいて、ＯＳＮスイッチ２３５〜２４４およびＳＳＮスイッチ２５５〜２６４は、それぞれオーバー・シュートと安定状態の間はイネーブルにされる。

図３は、ＨＤＤの２つの記録ヘッド３０２、および３０３のための、プリアンプ３０１を有するプリアンプ制御システム３００の一例を示す。記録ヘッド３０２は、ケーブル３０４を介して、Ｈブリッジ記録ドライバ３０５に接続されている。記録ヘッド３０３は、ケーブル３０６を介して、Ｈブリッジ記録ドライバ３０７に接続されている。各々のヘッドに対して、Ｈブリッジ記録ドライバ２００のような別個の記録ドライバがあるが、双方の記録ヘッド３０２、および３０３をサポートするために、単一のシリアル・レジスタ３１０、ＨＤＤパワー・サプライＡＤＣ３１２、オーバー・シュートＬＵＴ３１４、タイミング制御回路３１５、および信号デコード・ユニット３２４が、使用されている。

シリアル・インターフェース（ＳＰｉｎ＜２：０＞）３４０は、オーバー・シュートＯＳ＜２：０＞信号３４２と、安定状態（ＳＳ＜４：０＞）信号３１６と、ＯＳＡ生＜４：０＞信号３４４、バイパスＲＯＭ信号３４６およびヘッド選択（ＨＳｅｌｅｃｔ＜１：０＞）信号３４８のような、プリアンプＨブリッジ記録ドライバ３０５、３０７を制御するために使用される他の情報とを伝送するために、プログラム可能なシリアル・データをシリアル・レジスタ３１０に提供する。このＨ選択信号３４８は、ヘッド記録動作をイネーブルにする。オーバー・シュートＬＵＴ３１４は、マルチプレクサ３２０にＯＳＡｒ＜４：０＞信号３１８を提供する。マルチプレクサ３２０出力ＯＳＡ＜４：０＞信号３２２は、全ての記録ヘッドＨブリッジ記録ドライバに対して共有される。例えば、マルチプレクサ３２０の選択された出力ＯＳＡ＜４：０＞信号３２２としての、オーバー・シュートＬＵＴ３１４のＯＳＡｒ＜４：０＞信号３１８の５つの二進出力値は、信号デコード・ユニット３２４でゲートされる。ＯＳＡ＜４：０＞信号３２２とＳＳ＜４：０＞信号３１６は、各々のヘッドのＨブリッジ記録ドライバ３０５、および３０７で必要とされる、ＳＳＰ＜４：０＞信号３２６、ＳＳＮ＜４：０＞信号３２８、オーバー・シュートＯＳＰ＜４：０＞信号３３０、およびＯＳＮ＜４：０＞信号３３２を生成するために、タイミング制御回路３１５からの適切に時間化された信号でゲートされる。例えば、ＯＳＰ＜２＞＝ＯＳＡ＜２＞∧ＯＳＰかつＳＳＮ＜４＞＝ＳＳ＜４＞∧ＳＳＮであり、ここで∧は論理アンド関数である。

図４は、記録動作の際の相対的なタイミングを示す、ヘッド記録ドライバ・タイミング図４００を示している。図１ＢのＷＤ＜１：０＞信号１０８は、ＷＰ信号４０４を生成するために、ＷＤ＜１＞−ＷＤ＜０＞として減算された、差分信号である。ＷＰ信号４０４がアクティブ・ハイである場合には、正の電流がヘッド負荷を通って流れる。図１Ｂのタイミング制御回路１６０は、ＯＳＰ４０８、ＯＳＮ４１６、ＳＳＰ４１２、ＳＳＮ４２０、およびｎＨＺ４２４に対して、図４に示されるタイミングで、ゲート信号ＯＳＰ１５２、ＯＳＮ１５３、ＳＳＰ１５６、ＳＳＮ１５７、およびｎＨＺ１６４をそれぞれに生成する。オーバー・シュート・スイッチの正のＯＳＰ＜４：０＞信号１５４は、図４のＯＳＰ４０８に対して示されるタイミングで、ＯＳＰ信号１５２によりゲートされる。オーバー・シュート・スイッチの負のＯＳＮ＜４：０＞信号１５５は、図４のＯＳＮ４１６に対して示されるタイミングで、ＯＳＮ信号１５３によりゲートされる。同様のやり方で、安定状態スイッチの正のＳＳＰ＜４：０＞信号１５８は、図４のＳＳＰ信号４１２に対して示されるタイミングで、ＳＳＰ信号１５６によりゲートされる。安定状態スイッチの負のＳＳＮ＜４：０＞信号１５９は、図４のＳＳＮ信号４２０に対して示されるタイミングで、ＳＳＮ信号１５７によりゲートされる。ハイ・レベルはそのスイッチが導通していることを表わし、ロー・レベルはそのスイッチが開放または高インピーダンスであることを表わしている。

オーバー・シュート・モードでは図２の終端抵抗２７０、および２７１は、スイッチ２７２、および２７３を開放するｎＨＺ信号２７４、および２７５の制御の下に、スイッチ・アウトされる。ｎＨＺ信号２７４、および２７５のタイミングは、図４のｎＨＺ信号４２４に対して示されている。オーバー・シュート期間４３０の際には、図２の安定状態電流源２１０〜２２９は、信号ＳＳＰ４１２、およびＳＳＮ４２０のタイミングで、ＳＳＰスイッチおよびＳＳＮスイッチ２５０〜２６９を開放に設定することにより、全てオフにされる。同様に、このオーバー・シュート期間４３０の際には、選択されたオーバー・シュート・スイッチがオンにされる。期間４３０の間の正のオーバー・シュート動作においては、ＯＳＰスイッチ｛２３０〜２３４、２５４〜２４９｝の組から選択されたＯＳＰスイッチが、ゲート信号ＯＳＰ４０８によりオンにされる。負のオーバー・シュート期間４３４においては、ＯＳＮスイッチ｛２３５〜２４４｝の組から選択されたＯＳＮスイッチが、ゲート信号ＯＳＮ４１６によりオンにされる。ＯＳＰスイッチとＯＳＮスイッチは、マルチプレクサ１４０を通して選択された場合には、図１Ｂのオーバー・シュートＬＵＴ１２８からの出力のような、ＲＯＭルックアップ・テーブル回路からのゲートされた出力に接続されている。

オーバー・シュート期間４３０の後は、回路は動作の安定状態モードに入り、そこでは、スイッチ２７２、および２７３を閉にする、図４のｎＨＺ信号４２４上のハイ・レベルで示されるような、ｎＨＺ信号２７４、および２７５の制御の下に、終端抵抗２７０、および２７１がスイッチ・インされる。オーバー・シュート・スイッチ２３０〜２４９は、安定状態の間にゲート信号ＯＳＰ４０８、およびＯＳＮ４１６のロー・レベルで、それらのスイッチを高インピーダンス状態にする、オフに全てがされる。オーバー・シュート期間の後は、選択された安定状態スイッチがオンにされる。正の安定状態動作においては、ゲート信号ＳＳＰ４１２のタイミングで、ＳＳＰスイッチ｛２５０〜２５４、２６５〜２６９｝の組から選択されたＳＳＰスイッチがオンにされる。負の安定状態動作においては、ゲート信号ＳＳＮ４２０のタイミングで、ＳＳＮスイッチ｛２５５〜２６４｝の組から選択されたＳＳＮスイッチがオンにされる。

図５Ａ、５Ｂ、および５Ｃは、３つの異なる安定状態（ＳＳ）電流設定と、ある特定のパワー・サプライ電圧設定に対する、異なる記録ドライバ出力インピーダンスの値についての記録電流波形を示す。ピーク・オーバー・シュート電流がＳＳの設定により影響されることに留意されたい。例えば図５Ａは、ＯＳＡ＜０００００＞のＯＳＡ設定に起因する最低の曲線５０５と、ＯＳＡ＜１１１１１＞のＯＳＡ設定に起因する最高の曲線５１０とを有し、全ての曲線には１５ｍＡのＳＳ設定を使用した、３２の曲線を示している。図５Ｂは、ＯＳＡ＜０００００＞のＯＳＡ設定に起因する最低の曲線５１５と、ＯＳＡ＜１１１１１＞のＯＳＡ設定に起因する最高の曲線５２０とを有し、４０ｍＡのＳＳ設定を使用した、３２の曲線を示している。図５Ｃは、ＯＳＡ＜０００００＞のＯＳＡ設定に起因する最低の曲線５２５と、ＯＳＡ＜１１１１１＞のＯＳＡ設定に起因する最高の曲線５３０とを有し、６０ｍＡのＳＳ設定を使用した、３２の曲線を示している。全ての安定状態とパワー・サプライ電圧の組合せに対して同様の波形の一組が生成され、これらの波形はＲＯＭオーバー・シュートＬＵＴをプログラムするための、全ての利用可能な選択を表わしている。オーバー・シュート・ルックアップ・テーブル値が選択されるのは、これらの曲線からである。オーバー・シュート・ルックアップ・テーブル値の選択は、図１のＰＳ＜１：０＞信号１３８により表わされる、パワー・サプライ電圧により動的に影響される。

ＲＯＭオーバー・シュートＬＵＴ１２８のような、オーバー・シュートＲＯＭに負荷するデータを取得するために、例えば、以下の手続が使用されてよい。最初に、特定のケーブルとヘッド・アセンブリに対して、ルックアップ・テーブルに加えるために使用される、経験的なデータが集められる。このステップは、ＳＳ＜４：０＞信号１３６、およびＰＳ＜１：０＞信号１３８によりそれぞれ表わされているような、安定状態電流値とパワー・サプライ電圧値の全ての組合せに対する、オーバー・シュート・モード出力インピーダンス・スィープを実行することにより達成される。プログラム可能な記録ドライバの出力インピーダンス二進制御値は、ＲＯＭオーバー・シュートＬＵＴ１２８から、ＯＳＡｒ＜４：０＞信号１４６の代わりに、ＯＳＡ生＜４：０＞信号１６２を選択するためにアクティブである、バイパスＲＯＭ信号１５０を使用する、マルチプレクサ１４０により供給される。ＳＳ＜４：０＞信号により表わされる安定状態電流とＰＳ＜１：０＞信号により表わされるパワー・サプライ電圧を選択し、ＯＳＡ生＜４：０＞信号を変化させて、ピーク・オーバー・シュート電流値を記録するように、Ｈブリッジ記録ドライバ電流の波形への影響を記録することにより、スィープが実行される。これは、シミュレーションとベンチのどちらかで、または双方でなされることができる。どちらの場合でも、例えば、バイパスＲＯＭ信号１５０上でハイである、ＯＳＡ生＜４：０＞信号１６２をマルチプレクサ１４０が選択する、ルックアップ・テーブルがバイパスされることを可能にする、カギが存在し、それによりＲＯＭオーバー・シュートＬＵＴとは独立な経路により、Ｈ記録ドライバの出力インピーダンスに影響する。

異なる安定状態電流と異なるパワー・サプライ電圧に対してこの手続を行うことにより、１つのオーバー・シュート特性データベースが生成される。図５Ａ、５Ｂ、および５Ｃは、それからオーバー・シュート・データが取得され、データベースに加えられる、スィープの例を表わしている。５つの安定状態ＳＳ＜４：０＞信号と、２つのパワー・サプライ信号ＰＳ＜１：０＞をサポートする回路に対しては、オーバー・シュート制御のために５ビットＯＳＡ生＜４：０＞信号を使用して、最大３２のオーバー・シュート設定を評価する、１２８の設定の組合せが存在する。そのようなシステムは、取得されてデータベースに含められる、最大１２８×３２＝４０９６のオーバー・シュート波形を生成する。このデータベースに基づいて、各々のパワー・サプライ電圧範囲に対して、ＩｗとＯＳＡ生の設定に関する、ピーク・オーバー・シュート電流を表わす、データ方程式が生成される。この方程式の使用は、全ての場合に対するデータを収集するための、シミュレーションや評価時間を削減するのに有利である。アプリケーションによっては、評価される必要のあるＳＳ設定の数は、例えば、オーバー・シュートＬＵＴ１２８アドレスの一部として使用される、ＳＳ＜４：２＞信号１４２に基づくような、５ビットから３ビットに削減されてもよいことに留意されたい。

次に、２列のテーブルが生成され、そこでは、１つの列が全ての可能なＳＳ＜４：０＞、ＰＳ＜１：０＞、ＯＳ＜２：０＞組合せを表わす二進コードを含み、他の列が第１の列に配置される入力の組合せに各々が対応する、所望のまたは目標とする、オーバー・シュート電流値を含んでいる。

安定状態ＳＳ＜４：０＞信号、パワー・サプライ電圧ＰＳ＜１：０＞信号、およびＯＳＡ生＜４：０＞信号の各々の設定に対して、測定されたオーバー・シュート電流値が存在する。安定状態ＳＳ＜４：０＞、パワー・サプライ電圧ＰＳ＜１：０＞、およびＯＳ＜２：０＞信号の各々の設定に対して、所望のオーバー・シュート電流値が存在する。この既知の情報を使用して、この所望の値に最も近いオーバー・シュート電流値を生じる、ＯＳＡ生＜４：０＞信号の出力インピーダンス設定のための、データベース全体を通した検索がなされる。データベースの入力値の全ての組合せが、適切な回路の動作に対して受け入れ可能とは限らない。例えば、高いパワー・サプライ電圧範囲と高い安定状態電流設定では、ある特定のＨブリッジ記録ドライバと、記録ヘッドとケーブルのアセンブリとに対して、受け入れ可能なオーバー・シュート設定は、わずかのみであるかもしれない。受け入れ可能な設定のみがオーバー・シュートＬＵＴをプログラムするための候補設定となり、それらの設定を通して、アプリケーションに応じたオーバー・シュート電流値の広い範囲がサポートされ得る。

最終的に、ＲＯＭアドレスとして関連する入力コードを使用して、ルックアップ・テーブルＲＯＭ内に、出力インピーダンスＨブリッジ記録ドライバに対する検索された設定が、プログラムされる。このテーブル値は、適宜のＳＳ＜４：０＞、ＯＳ＜２：０＞、およびＰＳ＜１：０＞ルックアップ・テーブル入力アドレスにより、選択可能に順序づけされる。安定状態ＳＳ設定は、ユーザにより決定されることに留意されたい。ＳＳ設定は、記録動作の際にヘッドにより生成される磁場の強さが、媒体を反転させるのに充分強いように、選択される。ＳＳ＜４：２＞設定１４２が使用されている、図１Ｂに示されるように、全てではないＳＳ＜４：０＞信号が使用され得る。

図６Ａ、および６Ｂは、ＯＳ＜２：０＞信号を一定に保持し、オーバー・シュート電流が安定状態電流とは独立であることを目標とする、ＲＯＭルックアップ・テーブルを使用する、スィープするＳＳ値に対する、記録電流の波形を示している。安定状態電流Ｉｗ_ｓｓに対する方程式の一例は：Ｉｗ_ｓｓ＝１０＋ＳＳ＜４：０＞×１．６１ｍＡであり、これは図６Ａ、および６Ｂに示される安定状態電流の範囲をカバーする。

図６Ａは、ＯＳ＜２：０＞＝３＝＜０１１＞の低い固定のオーバー・シュート（ＯＳ）設定を有する５つの曲線を示し、また図６Ｂは、ＯＳ＜２：０＞＝７＝＜１１１＞の高い固定のＯＳ設定を有する５つの曲線を示す。これらの曲線は、公称の温度、および公称のパワー・サプライ電圧で、公称のプロセス・チップを使用して測定された。各々のＯＳ設定に対する所望のピーク電流値は、ＳＳ値とは独立であるように取り出される。所与のＯＳ設定について、ピーク電流は異なるＳＳ設定に対して一定に留まるべきである。

記録ヘッドを通してピーク・オーバー・シュート電流値を変化させる、いくつかの代替法がある。ここまで、ドライバの出力インピーダンスを変化させることにより、プリアンプによって提供される着手電圧を変更する回路と方法に、議論は焦点を合わせてきた。例えば、ＯＳＰタイミング信号１５２によりゲートされる、図１ＢのＯＳＰ＜４：０＞信号１５４は、ＯＳＰスイッチ２３０〜２３４、および２４５〜２４９に接続されている。ＯＳＮタイミング信号１５３によりゲートされる、図１のＯＳＮ＜４：０＞信号１５５は、ＯＳＮスイッチ２３５〜２４４に接続されている。ＯＳＰスイッチとＯＳＮスイッチは、オーバー・シュート・モードの際に、出力ドライバのインピーダンスを制御する。

他のプログラム可能なオプションは、プリアンプがオーバー・シュート・モードに留まる期間を変更することにより、オーバー・シュート・ピーク電流値を変化させる。プリアンプがオーバーシュート・モードに長く留まるほど、ピーク電流値は大きくなる。このアプローチは、図４を見ることにより概念的に理解することができる。オーバー・シュート期間（ＯＳＤ）設定の変更は、ＷＰ４０４遷移後にゲート信号ＯＳＰ４０８、ＯＳＮ４１６、およびｎＨＺ４２４がアサートに留まる期間を変更し、それによりオーバー・シュート期間４３０を変更して、従ってＳＳＰ信号４１２、およびＳＳＮ信号４２０に影響する。

図７は、プログラム可能なパルス期間設定を使用して、オーバー・シュートを制御するために、誘導記録ヘッド７０４に接続された、プリアンプ記録サブ・システム７０２を備える、プリアンプ制御システム７００を示す。プリアンプ記録サブ・システム７０２は、読み出し専用メモリ（ＲＯＭ）オーバー・シュート・ルックアップ・テーブル（ＬＵＴ）７０８に記憶された、経験的に誘導された選択可能な設定に基づいて、Ｈブリッジ記録ドライバ７０６のオーバー・シュート特性を、デジタル的に制御する。

本発明を説明する目的のために、プリアンプ記録サブ・システム７０２は、シリアル・レジスタ７１０、ＨＤＤパワー・サプライ・アナログ・デジタル・コンバータ（ＡＤＣ）７１２、オーバー・シュート読み出し専用メモリ（ＲＯＭ）７０８、タイミング制御回路７２０、信号デコード・ユニット７２２、およびＨブリッジ記録ドライバ７０６を含んでいる。オーバー・シュートＬＵＴ７０８はルックアップ・テーブルを記憶し、各々の変数の組合せに対する所望のオーバー・シュート特性を実行するために、パルスの期間を制御するために使用されるデジタル出力を生成する。この変数は、プログラムされたデジタル・オーバー・シュートＯＳ＜２：０＞信号７１４、プログラムされたデジタル安定状態（ＳＳ＜４：０＞）信号７１６、およびパワー・サプライ電圧（ＰＳ＜１：０＞）信号７１８のデジタル表現を含んでいる。

実施形態を示す目的のために、オーバー・シュートＬＵＴ出力７２６は、タイミング制御回路７２０に、入力としてＯＳＤ＜４：０＞信号７３０を出力する、マルチプレクサ７２８により選択される。オーバー・シュートＬＵＴに記憶された値は、ＯＳＩ＜４：０＞信号７３８の１つの設定に基づいて選択される。例えば、５つのＯＳＩ＜４：０＞信号７３８は、全てがアクティブなハイ信号に設定される。ＯＳＩ＜４：０＞信号７３８は、ＯＳＰ＜４：０＞信号７３２、およびＯＳＮ＜４：０＞信号７３４を生成するために、プログラム可能な期間のパルスによりゲートされる。例えば、２５ピコ秒の段階で、３００ピコ秒から１０７５ナノ秒までの範囲を提供する、Ｔ_ＯＳ期間＝３００ピコ秒＋ＯＳＤ＜４：０＞×２５ピコ秒である、期間遅延方程式により決定されるような、プログラム可能な制御の下で、タイミング制御はＯＳＰ＜４：０＞信号７３２、およびＯＳＮ＜４：０＞信号７３４を生成する。この５ビット安定状態ＳＳ＜４：０＞信号７１６は、ＳＳＰ＜４：０＞信号７４４、およびＳＳＮ＜４：０＞信号７４６を生成するために、先に説明したように、信号デコード・ユニット７２２に送られて、ＳＳＰ信号７４０、およびＳＳＮ信号７４２によりゲートされる。

図８は、記録電流波形上のオーバー・シュート期間（ＯＳＤ）設定の、変化の影響を示す。図８は、固定の出力インピーダンス設定に対する、３００ピコ秒８０５と８００ピコ秒８１０の異なるＯＳＤ設定にわたる、ＯＳＤスィープを示している。これは、ＯＳＰ信号とＯＳＮ信号の固定された期間に対する、出力インピーダンスのスィープを示す、図５Ａ、５Ｂ、および５Ｃと対照的である。ＲＯＭルックアップ・テーブル７０８はＯＳＡ設定の代わりにＯＳＤ値７５０を負荷され、所望のピーク電流を達成するために、出力インピーダンスの代わりに記録ドライバ制御信号の期間を制御するため、ルックアップ・テーブル出力ＯＳＡｒ＜４：０＞信号７２６が使用される。ＲＯＭルックアップ・テーブル７０８にプログラムされたＯＳＤ値７５０は、各々のＳＳ＜４：０＞信号７１６とＰＳ＜１：０＞信号７１８の設定に対する、ＯＳＤ値のスィープを評価することにより、経験的に誘導される。ＯＳＤ値のスィープは、バイパスＲＯＭ信号７５４でＲＯＭルックアップ・テーブル７０８をバイパスして、ＯＳＡ生＜４：０＞信号７５８をデジタル的に変更することにより取得される。このプログラム可能なパルス期間アプローチを使用することの多数の利点のうちの１つは、ＷＰ遷移後の波形の頭部分が常に同じで、所望のピーク電流値とは独立であることである。

一般的に安定状態電流Ｉｗは、ピーク電流Ｉｐに逆相関で影響することに留意されたい。関係が比例であるか、直交するか、独立であるか、またはいくつかの他の所望の関係を有する、オーバー・シュート・ピークと安定状態Ｉｗの間の所望の関係を達成するために、ルックアップ・テーブルは、ＩｗとＯＳＰ信号およびＯＳＮ信号に基づいて、出力ドライバのインピーダンスを設定するために使用されることができる。

現在好ましい文脈で本発明が開示された一方で、この教示がこの開示および添付の特許請求の範囲と同義である様々な文脈に適用されてもよいことが認識されるであろう。
例えば、制御値のルックアップ・テーブルに対するアドレスの動的成分として、パワー・サプライ電圧のデジタル表現への変換に、本発明が特に指向している一方で、他のシステム変数が同様の能力で使用されるように描かれてもよい。温度、オーバー・シュート電流に影響するプロセス変更、粒子汚染レベル、および摩耗は、測定されてデジタル表現に変換される、回路の性能に影響するシステム変数のいくつかの例である。本発明の技術を用いて、そのようなデジタル表現は制御値のルックアップ・テーブルに対するアドレスの動的な成分として、使用されることができる。特定の設計アプリケーションに適した他のそのような変形と適用が、当業者には自明であろう。

本発明による、記録信号のオーバー・シュート特性をデジタル的に制御するための、ハードディスク・ドライブ（ＨＤＤ）デジタル制御システムを示す図である。 本発明による、プログラム可能な記録ドライバ・インピーダンス設定を使用して、オーバー・シュートを制御するために、ヘッド・ケーブルにより誘導記録ヘッドに接続された、プリアンプ記録サブ・システムを備える、プリアンプ制御システムを示す図である。 本発明による、ＲＯＭに記憶された経験的に誘導された選択可能な設定に基づく、記録ドライバのオーバー・シュート特性を制御するためのプロセスを示す図である。 本発明による、プログラム可能なオーバー・シュートと安定状態制御を備える、ケーブル取り付けの記録ヘッドのための、例としてのＨブリッジ記録ドライバを示す図である。 本発明による、ＨＤＤの２つのヘッドのための、プリアンプ制御システムの一例を示す図である。 本発明による、オーバー・シュート・スイッチと安定状態スイッチの、相対的なタイミングを示す、ヘッド記録ドライバ・タイミング図である。 本発明による、図５Ａは１５ｍＡ、図５Ｂは４０ｍＡ、および図５Ｃは６０ｍＡである、３つの異なる安定状態（ＳＳ）電流設定に対する、異なる記録ドライバ出力インピーダンスの値についての記録電流波形を示す図であり、オーバー・シュート・ルックアップ・テーブル値はそれから選択される。 本発明による、図５Ａは１５ｍＡ、図５Ｂは４０ｍＡ、および図５Ｃは６０ｍＡである、３つの異なる安定状態（ＳＳ）電流設定に対する、異なる記録ドライバ出力インピーダンスの値についての記録電流波形を示す図であり、オーバー・シュート・ルックアップ・テーブル値はそれから選択される。 本発明による、図５Ａは１５ｍＡ、図５Ｂは４０ｍＡ、および図５Ｃは６０ｍＡである、３つの異なる安定状態（ＳＳ）電流設定に対する、異なる記録ドライバ出力インピーダンスの値についての記録電流波形を示す図であり、オーバー・シュート・ルックアップ・テーブル値はそれから選択される。 本発明による、ＯＳ＜２：０＞信号を一定に保持し、オーバー・シュート電流が安定状態電流とは独立であることを目標とする、ＲＯＭルックアップ・テーブルを使用する、スィープするＳＳ値に対する、電流の波形を示す図である。 本発明による、ＯＳ＜２：０＞信号を一定に保持し、オーバー・シュート電流が安定状態電流とは独立であることを目標とする、ＲＯＭルックアップ・テーブルを使用する、スィープするＳＳ値に対する、電流の波形を示す図である。 本発明による、プログラム可能なパルス期間設定を使用して、オーバー・シュートを制御するために、誘導記録ヘッドに接続された、プリアンプ記録サブ・システムを備える、プリアンプ制御システムを示す図である。 本発明による、記録電流波形上のオーバー・シュート期間（ＯＳＤ）設定の、変化の影響を示す図である。

Claims (10)

1. ディスクドライブの記録ドライバの記録ヘッドへのオーバー・シュート電流を制御するオーバーシュート電流制御回路であって、
   オーバー・シュート制御値を記憶する、アドレス可能なルックアップ・テーブルを含み、前記アドレス可能なルックアップ・テーブルが動的なアドレス部分と静的なアドレス部分とからなるアドレスを使用し、前記静的なアドレス部分は、関連するオーバー・シュート制御値を選択するアドレスの一部としてプログラム制御下で設定され、そして、安定状態デジタル信号及びオーバー・シュートデジタル信号の少なくとも１つを含み、さらに、
   あるオーバー・シュート制御値に応じて、記録ドライバ・オーバー・シュート電流に影響を与える回路スイッチを選択的に制御する記録ドライバと、
   前記動的なアドレス部分を提供するために、前記アドレス可能なルックアップ・テーブルの入力として提供される、前記記録ドライバ・オーバー・シュート電流に影響を与えるあるシステム変数のデジタル表現を供給する手段とを含む、オーバー・シュート電流制御回路。
2. 前記システム変数が記録ドライバ・パワー・サプライ電圧である、請求項１に記載のオーバー・シュート電流制御回路。
3. プログラム制御下でその内容をロード可能であるレジスタをさらに含み、前記レジスタの前記内容は、安定状態デジタル信号及びオーバー・シュートデジタル信号の少なくとも１つを含む、請求項１に記載のオーバー・シュート電流制御回路。
4. 前記静的なアドレス部分は、前記安定状態デジタル信号及び前記オーバー・シュートデジタル信号の双方を含む、請求項１に記載のオーバー・シュート電流制御回路。
5. ハードディスク・ドライブ（ＨＤＤ）記録ドライバの記録ヘッドへのオーバー・シュート電流を制御する、ＨＤＤオーバー・シュート電流制御回路であって、
   オーバー・シュート制御値を記憶する、アドレス可能なルックアップ・テーブルを含み、前記アドレス可能なルックアップ・テーブルが動的なアドレス部分と静的なアドレス部分とからなるアドレスを使用し、前記静的なアドレス部分は、関連するオーバー・シュート制御値を選択するアドレスの一部としてプログラム制御下で設定され、そして、安定状態デジタル信号及びオーバー・シュートデジタル信号の少なくとも１つを含み、さらに、
   あるオーバー・シュート制御値に応じて、記録ドライバ・オーバー・シュート電流に影響を与える回路スイッチを選択的に制御するＨＤＤ記録ドライバと、
   前記動的なアドレス部分を提供するために、前記アドレス可能なルックアップ・テーブルの入力として提供される、前記記録ドライバ・オーバー・シュート電流に影響を与えるあるＨＤＤシステム変数のデジタル表現を供給する手段とを含む、ＨＤＤオーバー・シュート電流制御回路。
6. 前記静的なアドレス部分は、前記安定状態デジタル信号及び前記オーバー・シュートデジタル信号の双方を含む、請求項５に記載のＨＤＤオーバー・シュート電流制御回路。
7. 前記オーバー・シュート制御値が、前記ＨＤＤシステム変数の多数のデジタル表現と多数の安定状態電流設定に対して、オーバー・シュート記録電流を経験的に測定し、オーバー・シュート制御値としてある所望のオーバー・シュート記録電流に最も近い前記オーバー・シュート記録電流で、前記設定を選択することにより取得される、請求項５に記載のＨＤＤオーバー・シュート電流制御回路。
8. 記録ドライバのオーバー・シュート電流を制御する方法であって、
   安定状態信号及びオーバー・シュート信号の少なくとも１つを表すプログラム制御値の第１の組を供給するステップと、
   記録ドライバ・パワー・サプライ電圧の、ある動的なデジタル表現を供給するステップと、
   ルックアップ・テーブルに、デジタル・オーバー・シュート制御値を記憶するステップと；
   前記デジタル・オーバー・シュート制御値を選択するために、前記プログラム制御値の第１の組と前記記録ドライバ・パワー・サプライ電圧の前記動的なデジタル表現とを含むアドレスを前記ルックアップ・テーブルに供給するステップと、
   前記記録ドライバの前記オーバー・シュート電流を制御する、前記選択されたデジタル・オーバー・シュート制御値に応じて、記録ドライバのオーバー・シュート制御スイッチを制御するステップとを含む、方法。
9. アナログ・デジタル・コンバータにある記録ドライバ・パワー・サプライ電圧を受領するステップと、
   前記記録ドライバ・パワー・サプライ電圧の前記動的なデジタル表現を生成するステップとをさらに含む、請求項８に記載の方法。
10. 前記プログラム制御値の第１の組を供給する前記ステップが、
    前記安定状態信号及び前記オーバー・シュート信号の他方のものを表すプログラム制御値の第２の組を供給するステップと、
    前記プログラム制御値の第１の組を、前記プログラム制御値の第２の組と組み合わせるステップとを含み、前記ルックアップテーブルへ供給された前記アドレスが前記プログラム制御値の第２の組をさらに含む、請求項８に記載の方法。

Images