TWI514380B - 降低電路漏功率的裝置及方法 - Google Patents

降低電路漏功率的裝置及方法 Download PDF

Info

Publication number
TWI514380B
TWI514380B TW102140493A TW102140493A TWI514380B TW I514380 B TWI514380 B TW I514380B TW 102140493 A TW102140493 A TW 102140493A TW 102140493 A TW102140493 A TW 102140493A TW I514380 B TWI514380 B TW I514380B
Authority
TW
Taiwan
Prior art keywords
power
power source
transistor
pcu
transistors
Prior art date
Application number
TW102140493A
Other languages
English (en)
Other versions
TW201440048A (zh
Inventor
Gururaj K Shamanna
Stefan Rusu
Phani Kumar Kandula
Sankalan Prasad
Mandar R Ranade
Narayanan Natarajan
Tessil Thomas
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201440048A publication Critical patent/TW201440048A/zh
Application granted granted Critical
Publication of TWI514380B publication Critical patent/TWI514380B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

降低電路漏功率的裝置及方法
本發明係有關於降低電路漏功率的裝置及方法。
對於相同電源位準而言，隨著程序技術調整(縮減)，電源位準的電晶體洩漏增加。洩漏增加會增加功耗。因為市場集中於低功耗裝置，故有包括降低裝置漏功率之降低功耗的需要。
傳統記憶體單元，例如，靜態隨機存取記憶體(SRAM)單元在記憶體單元與電力網之間具有p型睡眠電晶體，或是在接地與記憶體單元的虛接地之間具有n型睡眠電晶體。當記憶體陣列(具有記憶體單元)不是正被存取時(例如，在閒置模式)，睡眠電晶體被致能，即，被開啟。p型睡眠電晶體通常是高阻抗電晶體，其使到記憶體單元的電源供應減少，導致在記憶體單元中的洩漏減少。由於在最小工作電壓(亦稱Vmin)的可能資料保留故障，記憶體被最佳化以具有針對睡眠電晶體的特定尺寸(W/L)。
然而，裝置的工作電壓愈變愈廣(例如，650mV到Vmax)，其中Vmax是最大工作電壓。Vmax取決於程序技術節點。在一例子中，Vmax約1V到1.1V。現存睡眠方案在高電源位準效率低，因為睡眠電晶體尺寸是針對特定工作電壓而設計的。工作電壓愈高，愈增加漏功率。
本揭露的實施例將由以下詳細說明以及由本揭露種種實施例的附圖而獲得更充分的瞭解，然而，其不應被視為特定實施例的揭露的限制，而僅是作為說明及瞭解之用。
100‧‧‧高階方塊圖
101‧‧‧積體電路
102‧‧‧PCU
103‧‧‧環形振盪器
104‧‧‧睡眠單元
105‧‧‧記憶體單元
106‧‧‧控制信號
107‧‧‧第一電源
108‧‧‧第二電源
109‧‧‧信號
200‧‧‧裝置
201‧‧‧SRAM單元
300‧‧‧電晶體階視圖
301‧‧‧記憶體單元
400‧‧‧表
401‧‧‧電壓帶
402‧‧‧睡眠電晶體尺寸(Z)
500‧‧‧漏功率圖
501‧‧‧保留位準
502‧‧‧原始軌跡
600‧‧‧流程圖
602,602,603,604‧‧‧方塊
1600‧‧‧計算裝置
1610‧‧‧第一處理器
1620‧‧‧音頻子系統
1630‧‧‧顯示子系統
1632‧‧‧顯示介面
1640‧‧‧I/O控制器
1650‧‧‧電力管理
1660‧‧‧記憶體子系統
1670‧‧‧連接
1672‧‧‧胞狀
1674‧‧‧無線
1680‧‧‧周邊連接
1682‧‧‧至
1684‧‧‧自
1690‧‧‧第二處理器
圖1是根據本發明一實施例，具有降低記憶體單元之漏功率的裝置的積體電路或部分的高階方塊圖。
圖2是根據本發明一實施例之降低記憶體單元之漏功率的裝置。
圖3是根據本發明一實施例，具有降低記憶體單元之漏功率的可調整睡眠電晶體的記憶體單元的電晶體階視圖。
圖4是根據本發明一實施例，調整降低記憶體單元之漏功率的睡眠電晶體尺寸的電壓帶及尺寸表。
圖5是說明根據本發明一實施例，動態調整記憶體單元電源以降低記憶體單元之漏功率的圖。
圖6是根據本發明一實施例，由降低記憶體 單元之漏功率的功率控制單元(PCU)所實施的流程圖。
圖7根據本發明一實施例，具有降低漏功率的裝置之電腦系統的智慧型裝置。
 【發明內容及實施方式】
實施例將在睡眠模式中記憶體單元的電源對保留電源位準實質上維持恆定，不考慮處理器工作電壓。「保留電源位準」一詞一般意指低於此電壓位準，接收電源的電路便不會適當工作的電源位準。例如，用於記憶體單元的保留電源位準是低於此電源電位則儲存於記憶體單元中的資料會損失或惡化的電源電位。於一實施例中，裝置造成記憶體單元的電源剛好高於此保留電源位準，即接近最小工作電壓(Vmin)。
「最小工作電壓」(Vmin)一詞一般意指低於此電源位準電路無法適當作用的電源位準。一般而言，Vmin等於或稍微高於保留電源位準。例如，用於記憶體單元的保留電源位準可以為550V且Vmin可以等於或高於550mV(例如，650mV)以包括保護帶。
將在睡眠模式期間記憶體單元的電源保持相 對恆定且接近保留電源位準的一個非限制技術效果是，確使當工作電壓隨寬廣的供應範圍變化時，記憶體單元(或其任何其他電路)的洩漏不會增加。藉管理洩漏電力耗損，具有此裝置的處理器的整體功耗減少，其可以增加具有處理器之裝置(例如膝上型電腦、平板電腦、智慧型手 機、超輕薄筆電)的電池壽命。
在一實施例中，此裝置包含睡眠電晶體，其一端耦合到第一電源(例如，處理器工作電源)且另一端耦合到第二電源。在一實施例中，第二電源提供電力到記憶體單元(或任何其他電路)。在一實施例中，睡眠電晶體包括多個可操作以提供動態可調整電晶體尺寸的電晶體；以及用以監控第一電源的位準的PCU。在一實施例中，PCU動態調整多數個電晶體的電晶體尺寸(W/L)，使得第二電源被調整以保持儲存於記憶體單元(或其他電路)中的資料。
在一實施例中，PCU比較第一電源的電位與查表(LUT)中的資訊。在一實施例中，LUT具有不同電壓帶的電晶體尺寸(或控制位元)的資訊。在此一實施例中，PCU決定對應於第一電源位準之特定電壓帶的電晶體尺寸(或開啟/關閉電晶體的控制位元)，且接著提供適當控制電壓以調變睡眠電晶體的電晶體尺寸。藉著數位調變睡眠電晶體尺寸以使記憶體單元的電源位準維持接近記憶體單元的保留電源位準，當工作電源(例如，第一電源)上升時，記憶體單元的漏功率降低。
在下述說明中，討論數個細節以提供本發明透徹的說明。然而，對於熟於此技藝之人士而言明顯的是，可實施本發明實施例而不需此等特定細節。在其他例子中，周知的結構及裝置以方塊圖形式而非以細節呈現，以避免阻礙本發明的實施例。
注意，實施例的對應圖式中，線條表示信號。有些線條可以較粗以表示構成信號路徑，及/或在一或多端有箭頭以指示主要資訊流方向。此等指示不在於限制。反而是，使用線條以連接一或多個示範實施例以促進更容易瞭解電路或邏輯單元。任何被代表的信號，由設計需求或喜好所指示者，可確實包含可以任一方向進行或可以任何適當型態信號方案實施的一或多個信號。
說明書通篇以及申請專利範圍中，「連接」一詞表示連接之物之間無任何中間裝置的直接電連接。「耦合」一詞表示連接之物之間的直接電連接，或是透過一或多個被動或主動中間裝置的間接連接。「電路」一詞表示一或多個被動及/或主動組件，其等被配置以彼此合作以提供想要的功能。「信號」一詞表示至少一電流信號、電壓信號或資料/時脈信號。「一」(a/an)及「該」(the)也包括複數。「在」一詞包括「在…之中」及「在…之上」。
「調整」一詞一般意指將一設計(示意圖及佈局)從一程序技術轉換成另一程序技術。「實質上」、「接近」、「大約」、「靠近」、「約」一般意指在目標值的+/-20%以內。
如此處所使用的，除非另有特定，否則描述共同物件的序數形容詞「第一」、「第二」及「第三」等的用法，僅在於指出所指類似物件不同例子，且不意圖暗示該物件必須暫時地、空間地在排名或任何方式依一給定 的順序。
為實施例的目的，電晶體是金氧半導體(MOS)電晶體，其包括汲極、源極、閘極及大塊端子。源極及汲極端子必須是完全一樣的端子且可互換使用。熟於此技藝人士會體認到，其他的電晶體，例如，可使用雙極性接面電晶體-BJT PNP/NPN、BiCMOS、CMOS、eFET等，而不背離本發明的範疇。「MN」一詞意指n型電晶體(例如，NMOS、NPN BJT等)及「MP」一詞表示p型電晶體(例如，PMOS、PNP BJT等)。
「電力模式」(例如，睡眠模式、閒置模式、喚醒模式、一般模式、主動模式)一般意指由先進組態與電力介面(ACPI)規格(例如，2011年11月23日的版本5.0)所定義的處理器的電力狀態，其為作業系統的裝置組態及電力管理提供一開放標準。然而，實施例並不侷限於ACPI低功率狀態。其他提供處理器的低功率狀態的規格可與實施例共用。
圖1是根據本發明一實施例，具有降低記憶體單元之漏功率的裝置的積體電路101或部分積體電路101的高階方塊圖100。在一實施例中，積體電路101包含PCU 102、環形振盪器103、睡眠單元104及一或多個記憶體單元105。
在一實施例中，PCU 102監控第一電源107的位準並將該位準與LUT比較以決定控制信號106的碼。LUT的一個例子係繪示於圖4。回到圖1，在一實施 例中，控制信號106的碼決定睡眠單元104的電晶體尺寸(W/L或單單Z)。例如，控制信號106的碼開啟/關閉睡眠單元104的一或多個電晶體以改變睡眠單元104的尺寸。「有效尺寸」一詞一般意指被開啟之睡眠單元104的面積。
在一實施例中，PCU 102可存取積體電路101的許多性能參數。例如，PCU 102可存取諸如偏斜、溫度、電壓、時脈頻率等的資訊。在一實施例中，PCU 102使用此資訊來更佳校準睡眠單元104的尺寸，其會於睡眠模式期間開啟，使得施加給電路(例如，記憶體單元)的電力正好高於保留電源位準。
在一實施例中，睡眠單元104包含在第一電源107與第二電源108之間耦合的電晶體。例如，該等電晶體是p型電晶體，其等源極端子耦合到第一電源107且汲極端子耦合到第二電源108。在一實施例中，第二電源108被提供到記憶體單元105。在一實施例中，記憶體單元105是SRAM單元。在一實施例中，SRAM單元是4T SRAM單元。在一實施例中，SRAM單元是6T SRAM單元。在一實施例中，SRAM單元是8T SRAM單元。在其他實施例中，其他數目的電晶體可用於SRAM單元。在其他實施例中，可使用其他類型的記憶體單元。
雖然實施例顯示耦合到記憶體單元105的睡眠單元104，但睡眠單元104可耦合到任何於低功率模式期間需要降低漏功率的電路。例如，在一實施例中，該電 路可以是功率閘極裝置、鎖存器、正反器等。
在一實施例中，PCU 102監控環形振盪器103的頻率。在一實施例中，環形振盪器103操作於第一電源107。在一實施例中，環形振盪器103的振盪頻率係由信號109標示。環形振盪器103的頻率可指出積體電路101的程序偏斜。例如，若環形振盪器103的振盪頻率高於一已知的臨限值，則此程序偏斜可為一快偏斜。在另一實施例中，若環形振盪器103的振盪頻率低於另一已知的臨限值，則此程序偏斜可為一慢偏斜。
在一實施例中，臨限值係於積體電路101製造期間被決定之參數，且指出偏斜、溫度、高於或低於積體電路101被認為具有慢、典型、或快程序偏斜的電壓條件。在一實施例中，PCU 102使用偏斜資訊連同第一電源107資訊，以決定控制信號106的碼，使得睡眠單元104的尺寸被調整以耗損最低漏功率。
圖2是根據本發明一實施例之降低記憶體單元之漏功率的裝置200。要指出的是，圖2具有與任何其他圖式之元件相同參考標號(名稱)的該等元件能以任何所描述但並不侷限於此的類似方式操作或作用。
在一實施例中，睡眠單元104包含睡眠電晶體Msleep，它們的源極端子耦合到第一電源107而它們的汲極端子耦合到第二電源108。在一實施例中，睡眠電晶體Msleep由數位控制信號106所控制。例如，控制信號106包含「N」個位元用於控制Msleep電晶體之閘極端 子的匯流排。在一實施例中，Msleep電晶體是二進制加權。在一實施例中，Msleep電晶體是溫度計加權。在另一實施例中，可使用其他加權技術來決定Msleep電晶體的大小。
在一實施例中，Msleep的汲極端子耦合到喚醒電晶體MPW1，其接著耦合到第二電源108，如所示。在一實施例中，另一喚醒電晶體MPW2耦合於第二電源108與第一電源107之間，如所示。在一實施例中，MPW1由喚醒信號(wake-up)所控制而MPW2由該喚醒信號的反轉，例如(wake-up#)所控制。
在一實施例中，於對SRAM單元的陣列的讀取或寫入存取之際，MPW2被致能(即，被開啟)。在一實施例中，Msleep永不被去能，且Msleep的尺寸被改變或修改。當MPW2被致能時，MPW1被去能(即，被關閉)，因為MPW2由wake-up#信號控制，而其為wake-up信號的反轉。在一實施例中，MPW2恢復跨SRAM單元201的全電壓且確使SRAM陣列的讀取/寫入運算不被降級。
在一實施例中，設置第二電源108為所關注電路的電源。在一實施例中，所關注電路包括SRAM單元201。在一實施例中，Msleep的有效尺寸於睡眠模式期間被動態地縮減，睡眠模式造成跨Msleep的電壓降之增加，導致降低第二電源108。第二電源108的降低被轉換成SRAM單元201的低位元單元洩漏。
「動態地」一詞一般係意指自動改變。舉例來說，當第一電源107的位準改變時，PCU 102監控該改變並回應於該改變而選擇控制信號106的新碼，結果導致Msleep的新有效尺寸。
圖3是根據本發明一實施例，具有降低記憶體單元之漏功率的可調整睡眠電晶體Msleep的記憶體單元301的電晶體階視圖300。要指出的是，圖3的那些具有與任何其他圖式之元件相同參考標號(或名稱)的元件能以任何類似於所述但並不侷限於此之方式操作或作用。
在一實施例中，記憶體301是一6T(六個電晶體)SRAM記憶體單元，其包含由字線信號(WL及WL#)所控制之存取電晶體MN1與MN2、及交叉耦合的反向器MP1、MN3和MP2、MN4。在一實施例中，存取電晶體MN1與MN2的一端子係耦合到位元線信號(BL及BL#)。在一實施例中，MP1及MP2的源極端子係耦合到Msleep的汲極端子以接收第二電源108。為了不妨礙本發明實施例，節點及在該節點上的信號可互換使用。舉例來說，「第二電源108」一詞可用以指節點第二電源108或信號第二電源108，端視它們使用的情境而定。
在一實施例中，當第一電源107上升時，第二電源108追隨第一電源107的該上升模式。在此種實施例中，當第一電源107定好到一新的高位準時，PCU 102更新控制信號106，使得當積體電路300(及301)進入睡眠模式時，選擇Msleep的有效尺寸使第二電源108正 好高於記憶體單元301的保留電源電位。
儘管實施例於此說明一6T記憶體單元301，可使用其他類型的記憶體單元。舉例來說，4T記憶體單元、8T記憶體單元、鎖存器、正反器等。
圖4是根據本發明一實施例，調整降低記憶體單元之漏功率的睡眠電晶體尺寸的電壓帶及尺寸表400。在一實施例中，表400在於積體電路101的非揮發性記憶體中。非揮發性記憶體的例子包括快閃記憶體、ROM、PROM(例如，熔絲)等。在一實施例中，表400係儲存於可編程的記憶體中且能透過熔絲或作業系統修改。在一實施例中，PCU 120可以對表400存取。在一實施例中，PCU 102係可操作以修改表400的內容。
在一實施例中，表400包括對應於有效睡眠電晶體尺寸(Z)402的電壓帶401。在此例中，有五個標示A-E的電壓帶(以mV表示)及對應的五個睡眠電晶體尺寸(以μm表示)ZA-ZE。此例子顯示對應於有效睡眠電晶體尺寸ZA(例如，1.8μm)的電壓帶A(例如，650mV到700mV)、對應於有效睡眠電晶體尺寸ZB(例如，1.0μm)的電壓帶B(例如，701mV到750mV)、對應於有效睡眠電晶體尺寸ZC(例如，0.4μm)的電壓帶C(例如，751mV到800mV)、對應於有效電晶體尺寸ZD(例如，0.3μm)的電壓帶D(例如，801mV到850mV)以及對應於有效睡眠電晶體尺寸ZE(例如，0.2μm)的電壓帶E(例如，851mV到900mV)。然而，在其他實施例 中，可使用任何數目的電壓帶及對應的電晶體尺寸。
在一實施例中，PCU 102將第一電源107與電壓帶401比較且決定哪個電壓帶包含第一電源107的電壓位準。在一實施例中，每當第一電源107改變一臨限量(例如，50mV)時，PCU 102監控第一電源107以將其與電壓帶401比較。在一實施例中，PCU 102周期性地監控第一電源107以將其與電壓帶401比較。
「周期性地」一詞一般意指一定的時間間隔。舉例來說，每秒100mS監控第一電源107為周期性地監控第一電源107。在一實施例中，PCU 102持續監控第一電源107以辨識在第一電源107之電壓位準的任何變化，且每當第一電源107改變一臨限量(例如，50mV)時比較電壓帶401，或是周期性地將電壓帶401與第一電源107比較。「持續地」一詞一般意指進行動作不受中斷。舉例來說，一直監控第一電源107而不是每固定時間量監控第一電源107。
一旦適合的電壓帶被PCU 102以任何方式辨識時，對應的有效睡眠電晶體尺寸就被辨識出來，因為針對每一電壓帶有對應的有效睡眠電晶體尺寸。雖然表400提供上述以μm表示的有效睡眠電晶體尺寸，但是有效睡眠電晶體尺寸亦可歸類為數位控制信號106的碼，其結果導致對應於被辨識出之電壓帶的有效睡眠電晶體尺寸。
圖5是說明根據本發明一實施例，動態調整記憶體單元電源以降低記憶體單元之漏功率的圖500。要 指出的是，圖5的那些具有與任何其他圖式之元件相同參考標號(或名稱)的元件能以任何類似於所述但並不侷限於此之方式操作或作用。
圖500的x軸是時間，而y軸是電壓。在此例子中，顯示三個波形，即保留位準501、第二電源108與其原始軌跡502、以及第一電源107。第一電源107與第二電源108在保留電源位準501以上。當第一電源107上升(傾斜上升)，第二電源108追隨(或追蹤)第一電源107。在503左邊的區域是一般模式(或非睡眠模式，例如主動模式)的區域，而在503右邊的區域是睡眠模式(例如閒置模式)。在一實施例中，非睡眠模式亦可以是電壓帶的其中一者。
在一實施例中，PCU 102監控第一電源107且將其與表400的電壓帶401比較，並從表400辨識出適合的電壓帶及其對應的有效睡眠電晶體尺寸(例如，以控制信號106之碼的形式)。在一實施例中，PCU 102更新控制信號106的碼以調整有效睡眠電晶體尺寸，使得當處理器或積體電路101進入睡眠模式(503右邊的區域)時，第二電源108被降低到接近保留電源位準501。在沒有所述實施例的情況下，典型架構的第二電源108持續追隨第一電源107，如軌跡502所繪示，導致於睡眠模式期間較高漏功耗。
圖6是根據本發明一實施例，由降低記憶體單元之漏功率的功率控制單元(PCU)所實施的流程圖 600。雖然參照圖6之流程中的方塊係以特定順序顯示，但可以修改動作的順序。因此，繪示的實施例能以不同的順序實施，且有些動作/方塊可以平行地實施。圖6的流程係參照圖1-5的實施例繪示。圖6中所列之一些方塊及/或操作根據特定實施例是可選的。所顯示的方塊的編號是為了清楚緣故且不意圖指定各種方塊必須發生的操作的順序。此外，來自各流程的操作可以用於不同的組合中。
在方塊601，PCU 102決定於睡眠模式期間動態調整有效睡眠電晶體尺寸的功能是否被致能。倘若PCU 102決定該功能被去能，則PCU 102退出流程圖600。倘若PCU 102決定於睡眠模式期間動態調整有效睡眠電晶體尺寸的功能被致能，則程序進行到方塊602。
在方塊602，PCU 102將第一電源107與表400的電壓帶401比較，且根據第一電源107的電壓位準選擇適當的電壓帶。PCU 102可使用所討論的任何方法來選擇適當的電壓帶。在方塊603，PCU 102從表400決定對應於在執行方塊602期間所選擇的電壓帶的有效睡眠電晶體尺寸(Z)402。
在一實施例中，有效睡眠電晶體尺寸(Z)對應於控制信號106的碼，其決定哪個睡眠電晶體要開啟/關閉以得到有效睡眠電晶體尺寸。在方塊604，PCU 102提供控制信號106的碼以調整睡眠單元104的有效睡眠電晶體尺寸，以便實質匹配對應於所辨識之電壓帶的有效睡眠電晶體尺寸402。如此處所討論者，PCU 102持續地、 周期性地、或基於臨限值，比較第一電源107與圖4的電壓帶401。此係以箭頭從方塊604指到方塊602。程序600能實施於有限狀態機(FSM)中或在PCU 102上或由作業系統來軟體執行。
圖7是根據本發明一實施例，具有降低漏功率的裝置之電腦系統的智慧型裝置1600。要指出的是，圖7的那些具有與任何其他圖式之元件相同參考標號(或名稱)的元件能以任何類似於所述但並不侷限於此之方式操作或作用。圖7亦繪示其中可使用平面介面連接器的行動裝置的實施例的方塊圖。在一實施例中，計算裝置1600代表一行動計算裝置，諸如運算平板、行動電話或智慧型手機、無線上網功能的電子閱讀器、或其他無線行動裝置。應可瞭解到特定組件係概要顯示，且並非此一裝置的所有組件均顯示於裝置1600中。
在一實施例中，根據此處討論的實施例，計算裝置1600包括具有積體電路101之裝置的第一處理器1610、具有積體電路101之裝置的第二處理器1690。其他具有I/O驅動器之計算裝置的方塊亦可包括積體電路101之裝置。本發明種種實施例亦可包含在連接1670內，諸如無線介面的網路介面，使得系統實施例可納入例如行動電話或個人數位助理的無線裝置。
在一實施例中，處理器1610可包括一或多個實體裝置，諸如微處理器、應用處理器、微控制器、可編程邏輯裝置、或其他處理機構。由處理器1610進行的處 理作業包括在上面有執行應用程式及/或裝置功能的作業平台或作業系統的執行。處理作業包括有關利用人類或利用其他裝置之I/O(輸入/輸出)的作業、有關電力管理之作業、及/或有關連接計算裝置1600至另一裝置的作業。該等處理作業亦可包括有關音頻I/O及/或顯示I/O的作業。
在一實施例中，計算裝置1600包括音頻子系統1620，其代表與提供音頻功能給計算裝置相關聯之硬體(例如音頻硬體及音頻電路)及軟體(例如驅動器、編解碼器)組件。音頻功能可包括揚聲器及/或耳機輸出，以及麥克風輸入。用於此等功能的裝置可整合於裝置1600或連接到計算裝置1600。在一實施例中，藉提供由處理器1610接收並處理的音頻命令，使用者與計算裝置1600互動。
顯示子系統1630代表提供視覺及/或觸覺顯示供使用者與計算裝置互動的硬體(例如顯示裝置)以及軟體(例如驅動器)組件。顯示子系統1630包括顯示介面1632，其包括用以提供顯示合使用者的特別螢幕或硬體裝置。在一實施例中，顯示介面1632包括與處理器1610分開的邏輯，用以進行至少有關該顯示的某個處理。在一實施例中，顯示子系統1630包括提供輸出與輸入二者給使用者的觸控螢幕(或觸控板)裝置。
I/O控制器1640代表有關與使用者互動的硬體裝置及軟體組件。I/O控制器1640可操作以管理屬於音頻 子系統1620及/或顯示子系統1630的硬體。此外，I/O控制器1640說明用於連接裝置1600之附加裝置的連接點，透過附加裝置，使用者可與系統互動。舉例來說，可附接於計算裝置1600的裝置可包括麥克風裝置、揚聲器或立體聲系統、視頻系統或其他顯示裝置、鍵盤或小鍵盤裝置、或與諸如讀卡器或其他裝置的特定應用共用的其他I/O裝置。
如上所述，I/O控制器1640能與音頻子系統1620及/或顯示子系統1630互動。舉例來說，透過麥克風或其他音頻裝置的輸入能針對計算裝置1600的一或多個應用或功能提供輸入或命令。此外，音頻輸入能取代或除了顯示輸出以外另被提供。在另一實施例中，倘若顯示子系統包括一觸控螢幕，則顯示裝置亦作用為輸入裝置，其能至少部分被I/O控制器1640管理。亦可有附加按鍵或開關在計算裝置1600上以提供由I/O控制器1640所管理的I/O功能。
在一實施例中，I/O控制器1640管理諸如加速計、相機、光感測器或其他環境感測器、或可包含在計算裝置1600內之其他硬體的裝置。該輸入可為直接使用者互動的部分、以及提供環境輸入到該系統以影響其作業(諸如雜訊的濾波、亮度檢測的調整顯示、相機施用閃光燈、或其他功能)。
在一實施例中，計算裝置1600包括電力管理1650，其管理電池電力使用、電池的充電、及有關省電作 業之特徵。記憶體子系統1660包括用以儲存資訊於裝置1600的記憶體裝置中。記憶體可包括非揮發性(若記憶體裝置的電力被中斷，狀態不改變)及/或揮發性(若記憶體裝置的電力被中斷，狀態不確定)記憶體裝置。記憶體子系統1660可儲存應用資料、使用者資料、音樂、相片、文件、或其他資料，以及有關執行計算裝置1600之應用及功能的系統資料(不論長期或暫時)。
實施例的元件亦能提供作為用以儲存電腦可執行指令(例如用以實施任何本文討論之其他程序的指令)的機器可讀取媒體(例如記憶體1660)。該機器可讀取媒體(例如記憶體1660)可包括但不侷限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光學卡、或適用於儲存電子或電腦可執行指令之其他類型的機器可讀取媒體。舉例來說，本發明實施例可作為電腦程式(例如BIOS)被下載，其可藉由透過通訊鏈路(例如數據機或網路連接)的資料信號，自遠端電腦(例如伺服器)轉送到請求電腦(例如用戶)。
連接1670包括硬體裝置(例如無線及/或有線連接及通訊硬體)及軟體組件(例如驅動器、協定堆疊)，以致能計算裝置1600來與外部裝置通訊。裝置1600可以是獨立的裝置，諸如其他計算裝置、無線存取點或基地台，以及諸如磁頭組、印表機、或其他裝置的周邊。
連接1670可包括多個不同類型的連接。概括 來說，計算裝置1600以胞狀連接1672及無線連接1674來說明。胞狀連接1672一般意指由無線載波所提供的胞狀網路連接，諸如透過GSM(全球行動通訊系統)或變異或衍生品、CDMA(分碼多工存取)或變異或衍生品、TDM(分時多工)或變異或衍生品、或其他胞狀服務標準所提供。無線連接1674意指並非胞狀且能包括個人區域網路(諸如藍牙、近場等)、區域網路(諸如Wi-Fi)、及/或廣域網路(諸如WiMax)、或其他無線通訊的無線連接。
周邊連接1680包括構成周邊連接的硬體介面及連接器，以及軟體組件(例如驅動器、協定堆疊)。可瞭解到，計算裝置1600可以是至其他計算裝置的周邊裝置(「至」1682)，以及可以具有與之連接的周邊裝置(「自」1684)。計算裝置1600一般具有「對接」連接器，其針對連接至其他用於諸如管理(例如下載及/或上傳、改變、同步)裝置1600上之內容為目的的計算裝置。此外，對接連接器能允許裝置1600連接到允許計算裝置1600控制例如到視聽或其他系統的內容輸出的特定周邊。
除了專有的對接連接器或其他專有的連接硬體以外，計算裝置1600能透過通用或基於標準的連接器來構成周邊連接1680。通用型可包括通用序列匯流排(USB)連接器(其可包括任何數目的不同硬體介面)、包括MiniDisplayPort(MDP)的DisplayPort、高清晰度 多媒體介面(HDMI)、Fireware或其他類型。
說明書中所指之「實施例」、「一實施例」、「某些實施例」、或「其他實施例」意思是連同實施例描述之特定特徵、結構、或特徵係包括於至少某些實施例中，但不一定所有實施例中。「實施例」、「一實施例」或「某些實施例」的種種出現不一定全部意指相同的實施例。若說明書陳述一組件，「可」、「可能」或「能」包含特徵、結構、或特性，不需要包括該特定組件、特徵、結構、或特性。倘若說明書或申請專利範圍提及一(「a」或「an」)，其不表示只有一個元件。倘若說明書或申請專利範圍提及「附加」元件，其不排除有多於一個該附加元件。
再者，特定特徵、結構、功能、或特性可依任何適合方式結合於一或多個實施例中。舉例來說，第一實施例可以與第二實施例在與該二實施例相關聯的特定特徵、結構、功能、或特性不互斥的任何情況下結合。
雖然本發明已連同其特定實施例加以說明，依照前述說明的此等實施例的許多替代、修改及變化對於熟於此技藝之人士而言是明顯的。舉例來說，諸實施例能加以修改以與n型睡眠單元操作，即，Msleep是n型電晶體。舉例來說，n型Msleep電晶體係耦合到SRAM單元的接地端子。在此一實施例中，PCU 102產生用於n型Msleep電晶體的控制信號106。本發明實施例意圖包括所有只要落入所附加之申請專利範圍的寬廣範圍內的此等替 代、修改、及變化。
此外，與積體電路(IC)晶片及其它組件周知的電源/接地連接為說明及討論的單純緣故，以及為了不妨礙本揭露，可或可不顯示於所呈現的圖式之內。而且，配置可以以方塊圖形式顯示以便避免妨礙本揭露，且亦有鑑於關於此等方塊圖配置的實施的特性乃高度依賴要實施本發明的平台的事實，亦即，此等特性理應在熟於此技藝人士的理解範圍內。其中特定細節(例如電路)的敘述是為了說明本發明的範例實施例，對於熟於此技藝人士而言應明顯的是，本發明能不利用或利用此等特定細節的變化而加以實施。本實施例說明因此被視為說明而不是限制。
以下例子關於進一步的實施例。在例子中的特性可使用於一或多個實施例的任何地方。此處描述之裝置的所有可選特徵亦可針對方法或程序實施。
舉例來說，在一實施例中，該裝置包含可操作以提供動態可調整電晶體尺寸的多個電晶體，該等多個電晶體的一端耦合到第一電源且另一端耦合到第二電源；耦合到該第二電源的電路，該第二電源用以提供電力到該電路；以及PCU，用以監控該第一電源的位準，以及用以動態調整該等多個電晶體的電晶體尺寸，使得該第二電源被調整以保持該電路可操作。
在一實施例中，該多個電晶體是p型電晶體。在一實施例中，該電路是以下其中一者或部分： SRAM；或功率閘極電晶體。在一實施例中，該PCU可操作以監控由環形振盪器所產生之信號的頻率以決定程序偏斜，該PCU用以根據該決定的程序偏斜以動態調整電晶體尺寸。在一實施例中，第一電源具有高於該第二電源之電壓位準的電壓位準。在一實施例中，該電路是靜態隨機存取記憶體(SRAM)的睡眠電晶體。
在一實施例中，該PCU可操作以比較該第一電源的位準與一群與該電路相關聯的電源帶，其中該群電源帶指出要針對該等多個電晶體設定的電晶體尺寸。在一實施例中，該PCU用以藉由監控由該環形振盪器所產生之信號的頻率來界定該群電源帶。在一實施例中，該環形振盪器用以決定程序偏斜，且其中用以界定該群電源帶的該PCU用以根據該決定的程序偏斜來調整電晶體尺寸。
在另一實施例中，處理器包含：睡眠電晶體，其一端耦合到第一電源且另一端耦合到第二電源；該第二電源用以提供電力到記憶體單元，該睡眠電晶體包括多個可操作以提供動態可調整電晶體尺寸的電晶體；以及PCU，用以監控該第一電源的位準，以及用以動態調整該等多個電晶體的該電晶體尺寸，使得該第二電源被調整以保持儲存於該記憶體單元中的資料。
在一實施例中，該記憶體是SRAM單元。在一實施例中，該第一電源具有高於該第二電源之電壓位準的電壓位準。在一實施例中，該PCU可操作以監控由環形振盪器所產生之信號的頻率以決定程序偏斜，該PCU 用以根據該決定的程序偏斜來動態調整該電晶體尺寸。
在一實施例中，該PCU可操作以比較該第一電源的位準與一群與該記憶體單元之保留電源位準相關聯的電源帶，且其中該群電源帶指出要針對該等多個電晶體設定的電晶體尺寸。在一實施例中，該PCU用以藉由監控由環形振盪器所產生之信號的頻率來界定該群電源帶。 在一實施例中，該環形振盪器用以決定程序偏斜，且其中用以界定該群電源帶的該PCU用以根據該決定的程序偏斜來調整該電晶體尺寸。在一實施例中，該PCU用以動態調整該等多個電晶體的電晶體尺寸，使得該第二電源被調整在該記憶體單元之保留電源位準以上。
在一實施例中，系統包含：記憶體；處理器，耦合到該記憶體，該處理器根據此所討論之裝置或處理器的任何其中一者；以及無線介面，用以允許該處理器與另一裝置通訊。在一實施例中，該系統還包含一顯示單元。在一實施例中，該記憶體單元是SRAM單元。
摘要提供允許讀者確定本技術揭露的性質及要旨。本摘要以瞭解到其不用於限制申請專利範圍的範疇或意義而提出。以下申請專利範圍於此併入詳細說明，每一請求項主張其本身為獨立的實施例。
100‧‧‧高階方塊圖
101‧‧‧積體電路
102‧‧‧PCU
103‧‧‧環形振盪器
104‧‧‧睡眠單元
105‧‧‧記憶體單元
106‧‧‧控制信號
107‧‧‧第一電源
108‧‧‧第二電源
109‧‧‧信號

Claims (20)

  1. 一種降低電路漏功率的裝置，包含：睡眠電晶體，具有可操作以提供動態可調整電晶體尺寸的多個電晶體，該等多個電晶體的至少一些電晶體的一端係耦合到第一電源且另一端耦合到第二電源；耦合到該第二電源的電路，該第二電源用以提供電力到該電路；以及電力控制單元(PCU)，用以監控該第一電源的位準，以及用以動態調整該等多個電晶體的至少一些電晶體的該電晶體尺寸，使得該第二電源對保留電源位準實質上維持恆定以於低功率狀態期間保持該電路可操作。
  2. 如申請專利範圍第1項之裝置，其中，該等多個電晶體係p型電晶體。
  3. 如申請專利範圍第1項之裝置，其中，該電路係以下的其中一者或部分：靜態隨機存取記憶體(SRAM)；或功率閘極電晶體。
  4. 如申請專利範圍第1項的裝置，其中，該PCU可操作以監控由環形振盪器所產生之信號的頻率以決定程序偏斜，該PCU用以根據該決定的程序偏斜來動態調整該電晶體尺寸。
  5. 如申請專利範圍第1項之裝置，其中，該第一電源具有高於該第二電源之電壓位準的電壓位準。
  6. 如申請專利範圍第1項之裝置，其中，該電路係靜 態隨機存取記憶體(SRAM)的睡眠電晶體。
  7. 如申請專利範圍第1項之裝置，其中，該PCU用以比較該第一電源的位準與一群與該電路相關聯的電源帶，其中，該群電源帶指出要針對該等多個電晶體的至少一些電晶體設定的電晶體尺寸。
  8. 如申請專利範圍第7項之裝置，其中，該PCU係用以藉由監控由環形振盪器所產生之信號的頻率來界定該群電源帶。
  9. 如申請專利範圍第8項之裝置，其中，該環形振盪器用以決定程序偏斜，且其中，係用以界定該群電源帶的該PCU用以根據該決定的程序偏斜來調整該電晶體尺寸。
  10. 一種處理器，包含：睡眠電晶體，其一端耦合到第一電源且另一端耦合到第二電源，該第二電源用以提供電力到記憶體單元，該睡眠電晶體包括可操作以提供動態可調整電晶體尺寸的多個電晶體；以及電力控制單元(PCU)，用以監控該第一電源的位準，且用以動態調整具有該等多個電晶體的該睡眠電晶體的該電晶體尺寸，使得該第二電源對保留電源位準實質上維持恆定以於低功率狀態期間保持儲存於該記憶體單元中的資料。
  11. 如申請專利範圍第10項之處理器，其中，該記憶體單元係靜態隨機存取記憶體(SRAM)。
  12. 如申請專利範圍第10項之處理器，其中，該第一電源具有高於該第二電源之電壓位準的電壓位準。
  13. 如申請專利範圍第10項之處理器，其中，該PCU可操作以監控由環形振盪器所產生之信號的頻率以決定程序偏斜，該PCU係用以根據該決定的程序偏斜來動態調整該電晶體尺寸。
  14. 如申請專利範圍第10項之處理器，其中，該PCU係用以比較該第一電源的位準與一群與該記憶體單元之保留電源位準相關聯的電源帶，且其中，該群電源帶指出要針對該等多個電晶體設定的電晶體尺寸。
  15. 如申請專利範圍第14項之處理器，其中，該PCU係用以藉由監控由環形振盪器所產生之信號的頻率來界定該群電源帶。
  16. 如申請專利範圍第15項之處理器，其中，該環形振盪器係用以決定程序偏斜，且其中，用以界定該群電源帶的該PCU用以根據該決定的程序偏斜來調整該電晶體尺寸。
  17. 如申請專利範圍第10項之處理器，其中，該PCU係用以動態調整該等多個電晶體的電晶體尺寸，使得該第二電源被調整在該記憶體單元之保留電源位準以上。
  18. 一種降低電路漏功率的系統，包含：記憶體；處理器，耦合到該記憶體，該處理器包括：睡眠電晶體，其一端耦合到第一電源且另一端耦合到 第二電源，該第二電源用以提供電力到該記憶體單元，該睡眠電晶體包括可操作以提供動態可調整電晶體尺寸的多個電晶體；以及電力控制單元(PCU)，用以監控該第一電源的位準，以及用以動態調整具有該等多個電晶體的該睡眠電晶體的該電晶體尺寸，使得該第二電源對保留電源位準實質上維持恆定以於低功率狀態期間保持儲存於該記憶體單元中的資料；以及無線介面，用以允許該處理器與另一裝置通訊。
  19. 如申請專利範圍第18項之系統，進一步包含顯示單元。
  20. 如申請專利範圍第18項之系統，其中，該記憶體單元係靜態隨機存取記憶體(SRAM)。
TW102140493A 2012-12-14 2013-11-07 降低電路漏功率的裝置及方法 TWI514380B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/715,624 US9207750B2 (en) 2012-12-14 2012-12-14 Apparatus and method for reducing leakage power of a circuit

Publications (2)

Publication Number Publication Date
TW201440048A TW201440048A (zh) 2014-10-16
TWI514380B true TWI514380B (zh) 2015-12-21

Family

ID=50932428

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102140493A TWI514380B (zh) 2012-12-14 2013-11-07 降低電路漏功率的裝置及方法
TW104132544A TWI713469B (zh) 2012-12-14 2013-11-07 降低電路漏功率的裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104132544A TWI713469B (zh) 2012-12-14 2013-11-07 降低電路漏功率的裝置

Country Status (6)

Country Link
US (2) US9207750B2 (zh)
KR (1) KR101691442B1 (zh)
CN (1) CN204130188U (zh)
DE (1) DE112013005078T5 (zh)
TW (2) TWI514380B (zh)
WO (1) WO2014092774A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9350165B2 (en) * 2012-11-05 2016-05-24 Intel Corporation High-voltage power gating
US9207750B2 (en) 2012-12-14 2015-12-08 Intel Corporation Apparatus and method for reducing leakage power of a circuit
US9147498B2 (en) * 2013-04-15 2015-09-29 Intel Deutschland Gmbh Circuit arrangement, a method for testing a supply voltage provided to a test circuit, and a method for repairing a voltage source
US9224433B1 (en) 2014-04-09 2015-12-29 Altera Corporation Method and apparatus for power supply aware memory access operations in an integrated circuit
JP2016032223A (ja) * 2014-07-29 2016-03-07 株式会社東芝 半導体集積回路
US9805795B2 (en) * 2016-01-08 2017-10-31 Samsung Electronics Co., Ltd. Zero leakage, high noise margin coupled giant spin hall based retention latch
TWI674754B (zh) * 2018-12-28 2019-10-11 新唐科技股份有限公司 資料保持電路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030223261A1 (en) * 2002-05-29 2003-12-04 Fujitsu Limited Semiconductor memory device
US20040095825A1 (en) * 2002-11-14 2004-05-20 Renesas Technology Corp. Nonvolatile memory device with sense amplifier securing reading margin
US20070183185A1 (en) * 2006-01-11 2007-08-09 The Regents Of The University Of California Finfet-based sram with feedback
US20070211553A1 (en) * 2006-02-24 2007-09-13 Renesas Technology Corp. Semiconductor device reducing power consumption in standby mode
US20080297234A1 (en) * 2007-05-31 2008-12-04 Micron Technology, Inc. Current mirror bias trimming technique
US20100225383A1 (en) * 2008-01-31 2010-09-09 Hassan Chaoui Charge pump converter and method therefor
US20110032000A1 (en) * 2009-08-07 2011-02-10 Jia Di Ultra-low power multi-threshold asynchronous circuit design
US8008964B1 (en) * 2010-03-12 2011-08-30 Freescale Semiconductor, Inc. Variable input voltage charge pump

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139509A (en) * 1989-08-25 1992-08-18 Site Microsurgical Systems, Inc. Phacoemulsification system with handpiece simulator
US20010040833A1 (en) * 1998-12-04 2001-11-15 Zohar Bogin Method and apparatus for self timing refresh
US6204785B1 (en) * 1999-05-11 2001-03-20 Texas Instruments Incorporated Auto-calibrating resistor string in a data converter
FR2818847A1 (fr) * 2000-12-26 2002-06-28 St Microelectronics Sa Circuit logique a polarite variable
US7329968B2 (en) * 2003-05-08 2008-02-12 The Trustees Of Columbia University In The City Of New York Charge-recycling voltage domains for energy-efficient low-voltage operation of digital CMOS circuits
DE602005016003D1 (de) * 2004-10-28 2009-09-24 Agere Systems Inc Verfahren und vorrichtungen zur steuerung des schreibtreiberstroms
US7307899B2 (en) 2005-05-23 2007-12-11 Intel Corporation Reducing power consumption in integrated circuits
US7479812B1 (en) * 2005-05-27 2009-01-20 National Semiconductor Corporation Producing a frequency-representative signal with rapid adjustment to frequency changes
US7657767B2 (en) 2005-06-30 2010-02-02 Intel Corporation Cache leakage shut-off mechanism
US20070043965A1 (en) 2005-08-22 2007-02-22 Intel Corporation Dynamic memory sizing for power reduction
US7716609B1 (en) * 2005-10-28 2010-05-11 Cypress Semiconductor Corporation Method of circuit optimization utilizing programmable sleep transistors
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
US7812631B2 (en) 2006-12-12 2010-10-12 Intel Corporation Sleep transistor array apparatus and method with leakage control circuitry
US7447101B2 (en) 2006-12-22 2008-11-04 Fujitsu Limited PG-gated data retention technique for reducing leakage in memory cells
US7567129B2 (en) * 2007-06-29 2009-07-28 Intel Corporation Monolithic flexible power amplifier using integrated tunable matching networks
JP5116392B2 (ja) * 2007-07-31 2013-01-09 ルネサスエレクトロニクス株式会社 半導体集積回路の製造方法
US7973489B2 (en) * 2007-11-02 2011-07-05 Tbt Asset Management International Limited Lighting system for illumination using cold cathode fluorescent lamps
JP4655243B2 (ja) 2008-09-09 2011-03-23 ソニー株式会社 スピーカシステムおよびスピーカ駆動方法
US8072237B1 (en) * 2009-06-04 2011-12-06 Altera Corporation Computer-aided design tools and memory element power supply circuitry for selectively overdriving circuit blocks
US8607076B2 (en) * 2009-06-26 2013-12-10 Seagate Technology Llc Circuit apparatus with memory and power control responsive to circuit-based deterioration characteristics
US20110081945A1 (en) * 2009-10-06 2011-04-07 Microvision, Inc. High Efficiency Laser Drive Apparatus
US9098305B2 (en) * 2010-04-13 2015-08-04 Compal Electronics, Inc. Computer system and bootup and shutdown method thereof
US8635560B2 (en) * 2011-01-21 2014-01-21 Blackberry Limited System and method for reducing power consumption in an electronic device having a touch-sensitive display
US8811636B2 (en) 2011-11-29 2014-08-19 Qualcomm Mems Technologies, Inc. Microspeaker with piezoelectric, metal and dielectric membrane
WO2013106687A2 (en) * 2012-01-13 2013-07-18 The Board Of Trustees Of The University Of Arkansas Multi-threshold sleep convention logic without nsleep
US9207750B2 (en) 2012-12-14 2015-12-08 Intel Corporation Apparatus and method for reducing leakage power of a circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030223261A1 (en) * 2002-05-29 2003-12-04 Fujitsu Limited Semiconductor memory device
US20040095825A1 (en) * 2002-11-14 2004-05-20 Renesas Technology Corp. Nonvolatile memory device with sense amplifier securing reading margin
US20070183185A1 (en) * 2006-01-11 2007-08-09 The Regents Of The University Of California Finfet-based sram with feedback
US20070211553A1 (en) * 2006-02-24 2007-09-13 Renesas Technology Corp. Semiconductor device reducing power consumption in standby mode
US20080297234A1 (en) * 2007-05-31 2008-12-04 Micron Technology, Inc. Current mirror bias trimming technique
US20100225383A1 (en) * 2008-01-31 2010-09-09 Hassan Chaoui Charge pump converter and method therefor
US20110032000A1 (en) * 2009-08-07 2011-02-10 Jia Di Ultra-low power multi-threshold asynchronous circuit design
US8008964B1 (en) * 2010-03-12 2011-08-30 Freescale Semiconductor, Inc. Variable input voltage charge pump

Also Published As

Publication number Publication date
CN204130188U (zh) 2015-01-28
US9207750B2 (en) 2015-12-08
TWI713469B (zh) 2020-12-21
KR20150069007A (ko) 2015-06-22
KR101691442B1 (ko) 2017-01-02
WO2014092774A1 (en) 2014-06-19
TW201440048A (zh) 2014-10-16
TW201628001A (zh) 2016-08-01
US9921630B2 (en) 2018-03-20
DE112013005078T5 (de) 2015-06-25
US20140173317A1 (en) 2014-06-19
US20160077567A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
TWI514380B (zh) 降低電路漏功率的裝置及方法
JP5932133B2 (ja) 書込マージンを改善されたメモリセル
US9627039B2 (en) Apparatus for reducing write minimum supply voltage for memory
US9342132B2 (en) Apparatus, method, and system for adaptive compensation of reverse temperature dependence
US10222272B2 (en) Semiconductor device and electronic apparatus
EP2477090A2 (en) Coordinating performance parameters in multiple circuits
US9690364B2 (en) Systems and methods for dynamically adjusting memory state transition timers
US8760208B2 (en) Latch with a feedback circuit
US10269417B2 (en) Apparatus for adaptive write assist for memory
US20170169874A1 (en) High voltage tolerant word-line driver
US9263121B2 (en) Low power transient voltage collapse apparatus and method for a memory cell
US20150103609A1 (en) Semiconductor devices
US20160246347A1 (en) Apparatus, method, and system for adaptive compensation of reverse temperature dependence
US8847633B1 (en) Low voltage swing repeater
JP6144324B2 (ja) 書込マージンを改善されたメモリセル
US8307226B1 (en) Method, apparatus, and system for reducing leakage power consumption
CN113193866A (zh) 互补金属氧化物半导体（cmos）反相器电路装置
WO2015099748A1 (en) Apparatus and method for reducing operating supply voltage using adaptive register file keeper
JP2013020593A (ja) 半導体装置、それを用いた無線通信端末、及び電源制御方法
JP2012009017A (ja) 制御装置及び制御装置を備える電子装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees