DE19521730A1

DE19521730A1 - Halbleiterspeichervorrichtung

Info

Publication number: DE19521730A1
Application number: DE19521730A
Authority: DE
Inventors: Hiroshi Akamatsu; Yukinobu Adachi; Susumu Tanida; Tooru Ichimura
Original assignee: Mitsubishi Electric Engineering Co Ltd; Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Engineering Co Ltd; Mitsubishi Electric Corp
Priority date: 1994-06-23
Filing date: 1995-06-14
Publication date: 1996-01-04
Anticipated expiration: 2015-06-15
Also published as: KR960002358A; US5631867A; DE19521730C2; KR0183467B1; JPH087567A; JP3380823B2

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiter speichervorrichtung.

Insbesondere bezieht sie sich auf eine Halbleiterspeichervor richtung, die zur Ausführung eines Programms, das eine Programm spannung verwendet, angepaßt ist und einen kurzen Zeitraum für den Anstieg einer Programmspannung benötigt.

Eine allgemeine Halbleiterspeichervorrichtung weist ein Speicherzellenfeld und eine periphere Schaltung auf. Die pheri phere Schaltung weist eine Erzeugungsschaltung für eine interne verstärkte Stromversorgungsspannung, die, wenn sie eine ex terne Stromversorgungsspannung Vcc empfängt, eine interne ver stärkte Stromversorgungsspannung Vpp zum Übertragen von "H"- Daten an Speicherzellen liefert, und eine interne Rücksetzschal tung, die ein internes Rücksetzsignal ZOPR zum Starten der Er zeugungsschaltung für die interne verstärkte Stromversorgungs spannung liefert, auf.

Eine allgemeine Halbleiterspeichervorrichtung wird nun unter Bezugnahme auf die Figuren beschrieben.

Fig. 8 ist eine Blockdarstellung, die ein Beispiel der Anord nung der Erzeugungsschaltung für die interne verstärkte Strom versorgung zeigt.

Wie in Fig. 8 gezeigt ist, weist die Erzeugungsschaltung für die interne verstärkte Stromversorgung eine Erzeugungsschaltung 201 für eine interne verstärkte Stromversorgungsspannung Vpp, eine Ergänzungsschaltung 203 für die interne verstärkte Strom versorgungsspannung Vpp und eine Klemmschaltung 205 auf. Die Vpp-Erzeugungsschaltung 201 weist einen Ringoszillator 207 und eine Pumpe 209 auf. Die Vpp-Ergänzungsschaltung 203 weist einen Niveaudetektor 211, einen Ringoszillator 213 und eine Pumpe 215 auf.

Die Vpp-Erzeugungsschaltung 201 ist mit einer externen Strom versorgungsquelle verbunden und erzeugt die interne verstärkte Stromversorgungsspannung Vpp auf der Basis der externen Strom versorgungsspannung Vcc. Der Ringoszillator 207 in der Vpp-Er zeugungsschaltung 201 erzeugt und liefert ein Pulssignal mit einer Amplitude |GND-Vcc| aus der externen Stromversorgungs spannung Vcc. Die Pumpe 209 ist mit dem Ringoszillator 207 ver bunden und wird durch ein Pulssignal von dem Ringoszillator 207 zur Erzeugung der internen verstärkten Stromversorgungsspannung Vpp betätigt bzw. erregt. Die Vpp-Ergänzungsschaltung 203 ist mit der Vpp-Erzeugungsschaltung 201 verbunden und erzeugt eine Spannung, die die interne verstärkte Stromversorgungsspannung Vpp ergänzt, wenn die letztere auf einem niedrigen Niveau ist. Der Niveaudetektor 211 in der Vpp-Ergänzungsschaltung 203 ist so ausgelegt, daß er, wenn das Niveau der internen verstärken Stromversorgungsspannung Vpp niedriger als ein Zielwert ist, daß Niveau erkennt und ein Signal (Betriebssignal) zum Erregen des Ringoszillators 213 liefert. Der Ringoszillator 213 ist mit dem Niveaudetektor 211 verbunden und er erzeugt und liefert, auf den Empfang eines Betriebssignals von dem Niveaudetektor 211 hin, ein Pulssignal. Die Pumpe 215 ist mit dem Ringoszil lator 213 verbunden und so ausgelegt, daß sie durch ein Puls signal von dem Ringoszillator 213 zum Liefern einer Spannung zur Ergänzung der internen verstärkten Stromversorgungsspannung Vpp erregt wird. Die Klemmschaltung 205 ist mit der Vpp-Erzeu gungsschaltung und mit der Vpp-Ergänzungsschaltung 203 so ver bunden, daß sie, falls das Niveau der internen verstärkten Stromversorgungsspannung Vpp, die entweder von der Vpp-Erzeu gungsschaltung 201 und/oder der Vpp-Ergänzungsschaltung 203 geliefert wird, höher als ein Zielwert ist, die Spannung detek tiert und die interne verstärkte Stromversorgungsspannung Vpp liefert, nachdem sie die letztere auf einen passenden Wert ge steuert bzw. geregelt hat.

Fig. 9 ist eine Ansicht, die den internen Aufbau der Pumpen 209 und 215, die in Fig. 8 gezeigt sind, zeigt.

Wie in Fig. 9 gezeigt ist, weist jede Pumpe NMOS-Transistoren 301, 311, 313 und 319, eine Klemmvorrichtung bzw. -schaltung 303, Inverter 305 und 307 und Kondensatoren 309, 315 und 317 auf.

Anschlüsse p, q, r und s sind mit einer externen Stromversorgung verbunden, damit eine externe Stromversorgungsspannung Vcc an diese angelegt ist. Der NMOS-Transistor 301, der nach Diodenart verbunden ist (als Diode geschaltet ist), setzt einen Anfangs wert für die verstärkte Stromversorgungsspannung Vpp. Die Klemme 303 weist eine Mehrzahl (3 in Fig. 9) von NMOS-Transis toren, die nach Diodenart verbunden sind, auf und ist so aus gelegt, daß er, wenn das Niveau der internen verstärkten Strom versorgungsspannung Vpp zu hoch ansteigt, daß Niveau detektiert, damit die letztere auf einen passenden Wert gesteuert wird.

Der Inverter 305 ist an seinem Anschluß u mit dem Ringoszillator 207 oder 213 aus Fig. 8 verbunden und zum Liefern eines Puls signals, das eine Amplitude |GND-Vcc| aufweist, ausgelegt. Der Inverter 307 ist mit dem Inverter 305 verbunden und zum Liefern eines invertierten Pulssignals mit einer Amplitude |GND-Vcc| ausgelegt.

Der Kondensator 309 ist mit dem NMOS-Tansistor 301 und dem Inverter 305 verbunden und so ausgelegt, daß, wenn eine Span nung periodisch an die eine Elektrode desselben, die mit dem Inverter 305 verbunden ist, angelegt wird, eine Spannung an die andere Elektrode von dem NMOS-Transistor 301 angelegt wird, wo durch der Kondensator geladen wird. Die NMOS-Transistoren 311 und 313 weisen Drains auf, die mit der externen Stromversorgung verbunden sind, und ihre Gates sind mit dem Kondensator 309 verbunden, wodurch sie, wenn der Kondensator 309 geladen wird bis die Elektrodenspannung die Schwellspannung der NMOS-Tran sistoren 311 und 313 übersteigt, woraufhin diese angeschaltet werden, die Spannung von der Stromversorgungsquelle liefern.

Der Kondensator 315 ist mit dem Inverter 307 und dem Drain des NMOS-Transistors 311 verbunden, während der Kondensator 317 mit dem Inverter 307 und dem NMOS-Transistor 313 verbunden ist. Wenn eine Spannung, die bezüglich des Kondensators 309 eine in vertierte Periode aufweist, an die mit dem Inverter 307 verbun dene Elektrode angelegt wird, wird eine Spannung an die andere Elektrode durch den zugeordneten NMOS-Transistor 311 oder 313 angelegt, wodurch der Kondensator geladen wird.

Die Source des NMOS-Transistors 319 ist mit dem Drain des NMOS- Transistors 311 und mit dem Kondensator 315 verbunden, und sein Gate ist mit dem Drain des NMOS-Transistors 313 und dem Konden sator 317 verbunden. Wenn dieser NMOS-Transistor 319 angeschal tet ist, werden die Spannungen, die durch das Laden der Kon densatoren 315 und 317 erhalten werden, und die Spannungen, die durch das Anschalten der NMOS-Transistoren 311 und 313 erhal ten werden, addiert. Als ein Ergebnis kann eine Spannung, die höher als die Stromversorgungsspannung Vcc ist, erhalten werden, was zur Erzeugung des Zielwertes Vpp der internen ver stärkten Stromversorgungsspannung notwendig ist. Die interne verstärkte Stromversorgungsspannung Vpp, die derart erhalten wird, wird von dem Anschluß w, der mit dem Drain des NMOS-Tran sistors 319 verbunden ist, und derart von der Vpp-Erzeugungs schaltung 201 aus Fig. 8 ausgegeben.

Fig. 10 ist ein Zeitablaufdiagramm, das zeigt, wie die interne verstärkte Stromversorgungsspannung Vpp verstärkt wird, wenn die Stromversorgung in einer allgemeinen Halbleiterspeichervor richtung angeschaltet wird.

In der allgemeinen Halbleiterspeichervorrichtung sind, wenn die externe Stromversorgung ausgeschaltet ist (Zeit t; t₀ < t < t₁), die externe Stromversorgungsspannung Vcc, die interne verstärkte Stromversorgungsspannung Vpp und das interne Rücksetzsignal ZPOR alle auf der Massespannung GND. Wenn die Stromversorgung angeschaltet wird (t₁ < t < t₇), bleibt das interne Rücksetz signal für eine vorgegebene Zeit auf dem Niveau der Massespan nung GND, wodurch die Schaltungen in der Vorrichtung zurückge setzt werden. Wenn das interne Rücksetzsignal ZPOR auf "H"- Niveau schaltet, ist die Rücksetzzeit um und die Erzeugungs schaltung für die interne verstärkte Stromversorgungsspannung wird gestartet (t₇), wodurch die interne verstärkte Stromver sorgungsspannung Vpp von dem Massenniveau GND auf ein beabsich tigtes verstärktes Niveau gehoben wird (t₇ < t < t₁₁).

In der beschriebenen Technik ist jedoch, da die interne ver stärkte Stromversorgungsspannung Vpp nur ansteigt, nachdem die externe Stromversorgungsspannung Vcc angestiegen ist, wenn die externe Stromversorgung angeschaltet wird, Zeit für die interne verstärke Stromversorgungsspannung notwendig, um das beabsich tigte verstärkte Niveau zu erreichen. Bei der Halbleiter speichervorrichtung, die die oben beschriebene Erzeugungsschal tung für die interne verstärkte Stromversorgung bzw. Stromver sorgungsspannung und die interne Rücksetzschaltung aufweist, treten, falls eine merkliche Zeit verstreichen muß, bevor nach dem Anstieg der internen Stromversorgungsspannung Vpp ein be absichtigtes verstärktes Niveau erreicht wird, dann die folgen den Probleme auf.

(1) Die Spezifikation, die angibt, daß die interne verstärkte Stromversorgungsspannung Vpp in einem gegebenen Zeitraum an steigt, kann nicht erreicht bzw. gesichert werden;
(2) Es gibt nachteilige Wirkungen inkl. eines Latch-Up, der manchmal in einem Halbleiter eintritt.

Der in (2) erwähnte Latch-Up wird nun unter Bezugnahme auf die Figuren beschrieben.

Fig. 11 zeigt ein Beispiel der peripheren Schaltung einer Halb leiterspeichervorrichtung, wobei die Schaltung anfällig für die Erzeugung eines Latch-Up ist, wenn der Anstieg der internen verstärkten Stromversorgungsspannung langsam ist. Diese Schal tung wird zum Anheben des Potentials an dem Knoten C von der Massespannung GND zu derselben Spannung wie die interne ver stärke Stromversorgungsspannung Vpp verwendet.

Wie in Fig. 11 gezeigt ist, weist die Schaltung PMOS-Transisto ren 401, 402 und 403 und NMOS-Transistoren 404, 405 und 406 auf. Die Anschlüsse k und z, die mit den entsprechenden Sources der PMOS-Transistoren 401 und 402 verbunden sind, und der Anschluß n, der mit dem Backgate des PMOS-Transistors 403 verbunden ist, sind mit der internen verstärkten Stromversorgung verbunden, und der Anschluß m, der mit der Source des PMOS-Transistors 403 verbunden ist, ist mit der externen Stromversorgung verbunden. Die interne verstärkte Stromversorgungsspannung Vpp wird von dem Knoten A und die externe Stromversorgungsspannung Vcc wird von dem Knoten B zugeführt.

Ein Betriebszyklus wird nun unter Bezugnahme auf das Zeitablauf diagramm, das in Fig. 12 gezeigt ist, beschrieben. Jedoch wird angenommen, daß das Zeitablaufdiagramm ein ideales Zeitablauf diagramm ist, bei dem die externe Stromversorgungsspannung Vcc und die interne verstärkte Stromversorgungsspannung Vpp bereits auf einen letztendlichen Wert bzw. auf ein beabsichtigtes ver stärktes Niveau angestiegen sind.

Die Knoten A und B werden mit der internen verstärkten Stromver sorgungsspannung Vpp bzw. der externen Stromversorgungsspannung Vcc versorgt (A; t₁₀₀< F t < F t₁₀₃, B; t₁₀₀ < F t < F t₁₀₁). Wenn die Zuführung der externen Stromversorgungsspannung Vcc durch den Knoten B gestoppt ist (t₁₀₁), wird der PMOS Transistor 403 angeschaltet, damit der Knoten C mit einer Spannung (Vcc - Vpp) versorgt wird. Wenn die Zuführung der internen verstärkten Stromversorgungsspannung Vpp durch den Knoten A gestoppt ist (t₁₀₃), werden die PMOS-Transistoren 401 und 402 angeschaltet, damit der Knoten C mit der internen verstärkten Stromversor gungsspannung Vpp (t₁₀₄) versorgt wird, und die Spannung an dem Knoten C wird gleich der internen verstärken Stromversorgungs spannung Vpp (t₁₀₅).

Dann wird erneut der Knoten B mit der externen Stromversorgungs spannung Vcc versorgt (t₁₀₆), und wenn der Knoten A beginnt, mit der internen verstärkten Stromversorgungsspannung Vpp ver sorgt zu werden (t₁₀₇), erniedrigt sich die Spannung an dem Knoten C auf die Massespannung GND (t₁₀₈).

Fig. 13 ist eine Ansicht, die den Aufbau des PMOS-Transistors 403 aus Fig. 11 zeigt. Ein Latch-Up wird nun unter Verwendung dieser Fig. 13 beschrieben.

Wie in Fig. 13 gezeigt ist, weißt der PMOS-Transistor 403 eine n-Wanne 503, die in einem p-Typ Substrat 501 ausgebildet ist, eine Source 505 in Form einer p⁺-Schicht, die in der n-Wanne 503 gebildet ist, ein Drain 507 in Form einer p⁺-Schicht und eine Gateelektrode 509 auf. Die Anschlüsse m und n entsprechen den Anschlüssen in und n in Fig. 11.

Das Gate 509 ist mit dem Knoten B verbunden. Die interne ver stärke Stromversorgungsspannung Vpp wird an die n-Wanne 503 (Backgate) angelegt. Die externe Stromversorgungsspannung Vcc wird an der Source 505 eingegeben und von dem Drain 507 an den Knoten C geliefert.

Es ist hier zu bemerken, daß, während die externe Stromversor gungsspannung Vcc auf einen Schlag ansteigt, falls die interne verstärke Stromversorgungsspannung Vpp eine Zeit zum Ansteigen benötigt, dann eine Vorwärtsvorspannung (p → n) longitudinal von der Source 505 an die n-Wanne 503 angelegt wird, was das Auftreten eines Latch-Up verursacht, wodurch die Vorrichtung beschädigt wird.

Es ist Aufgabe der vorliegenden Erfindung, eine frühe Stabili sierung einer Programmspannung zu realisieren, wenn die Strom versorgung in einer Halbleiterspeichervorrichtung angeschaltet wird.

Diese Aufgabe wird gelöst durch eine Halbleiterspeichervorrich tung nach Anspruch 1 oder 5 oder 14 bzw. ein Verfahren zur Er zeugung einer Programmspannung für eine Halbleiterspeichervor richtung nach Anspruch 19.

Weiterbildungen der Erfindung sind in den Unteransprüchen ge kennzeichnet.

Die Erfindung ermöglicht, die Verstärkung einer Programmspan nung in einem kurzen Zeitraum zu bewirken, wenn die Stromver sorgung in einer Halbleiterspeichervorrichtung angeschaltet wird, und Strom zu sparen bzw. den Stromverbrauch zu senken, wenn die Stromversorgung in einer Halbleiterspeichervorrichtung angeschaltet ist.

Die Erfindung ermöglicht weiter, daß Auftreten eines Latch-Up zu verhindern, wenn die Stromversorgung in einer Halbleiter speichervorrichtung angeschaltet wird, und sie ermöglicht, bei einem Verfahren zur Erzeugung einer Programmspannung einer Halbleiterspeichervorrichtung die Verstärkung einer Programm spannung in einem kurzen Zeitraum zu bewirken.

Eine Halbleiterspeichervorrichtung weist die folgenden Elemente auf. Eine Halbleiterspeichervorrichtung zum Ausführen eines Programms unter Verwendung einer Programmspannung entsprechend einer Ausführungsform dieser Erfindung weist einen Anschluß zum Empfangen einer Stromversorgungsspannung, einen Detektor zum Erkennen des variierenden Niveaus des Anstiegs der Stromversor gungsspannung und einen Verstärker zum Verstärken bzw. zum An heben der Programmspannung auf der Basis des Ergebnisses des Anstiegs des Niveaus auf.

Dementsprechend wird eine Stromversorgungsspannung empfangen, das sich ändernde Niveau des Anstiegs wird erkannt und eine Programmspannung wird auf der Basis des Ergebnisses (der Erken nung) des Niveaus des Anstiegs verstärkt bzw. diesem entsprech end angehoben, weswegen, sofort nach dem Anstieg der Stromver sorgungsspannung und vor dem Beginn (des Betriebes) der ver stärkten Stromversorgung, die Programmspannung ansteigt und ver stärkt bzw. angehoben wird. Da die Programmspannung sofort, nachdem die Stromversorgungsspannung angestiegen ist bzw. an steigt, verstärkt bzw. angehoben wird, wenn die Stromversorgung geschaltet wird, wird die Zeit, die zum Erreichen eines beab sichtigten verstärkten Niveaus erforderlich ist bzw. benötigt wird, verkürzt.

Als ein Ergebnis kann bei einer Halbleiterspeichervorrichtung eine frühe Stabilisierung einer Programmspannung realisiert werden.

Bevorzugterweise weist eine solche Programmspannung eine erste Programmspannung zum Ausführen des Programms und eine zweite Programmspannung, die niedriger als die erste Programmspannung ist, auf. Die Halbleiterspeichervorrichtung weist einen Pro grammspannungs-Generator zum Erzeugen der ersten Programmspan nung auf, wobei der Generator die zweite Programmspannung auf die erste Programmspannung verstärkt bzw. anhebt.

Nach einer anderen Ausführungsform der Erfindung führt die Halbleiterspeichervorrichtung ein Programm unter Verwendung der ersten Programmspannung aus. Die Halbleiterspeichervorrichtung weist einen Stromversorgungsspannungsanschluß zum Empfangen einer Stromversorgungsspannung zum Erzeugen einer ersten Pro grammspannung nach dem Ablauf einer vorbestimmten Zeit, einen Programmspannungsgenerator und einen Gleichrichter, der mit dem Stromversorgungsspannungsanschluß und mit dem Programmspannungs generator verbunden ist, zum Durchschleusen bzw. Ausgeben eines Stromes nur von dem Stromversorgungsspannungsanschluß zu dem Programmspannungsgenerator auf. Der Gleichrichter ist so ange paßt, daß er, nach dem Ablauf der vorbestimmten Zeit, das Po tential des Programmspannungsgenerators auf eine zweite Pro grammspannung, die niedriger als die erste Programmspannung ist, verstärkt bzw. anhebt.

Ein Gleichrichter ist vorgesehen, der einen Strom nur von dem Stromversorgungsspannungsanschluß zu dem Programmspannungsgenerator durchläßt und das Potential an dem Spannungsgenerator auf die zweite Programmspannung, die niedriger als die erste Programm spannung ist, anhebt, bevor der Programmspannungsgenerator die vorbestimmte erste Programmspannung erzeugt. Da der Strom nur von dem Stromversorgungsspannungsanschluß zu dem Programmspan nungsgenerator durchläuft bzw. durchlaufen gelassen wird, bevor der Programmspannungsgenerator ein erstes Potential auf das An schalten der Stromversorgung hin erzeugt, wird sein Ausgang auf ein zweites Potential, das niedriger als das erste Potential ist, verstärkt bzw. angehoben. Als ein Ergebnis kann der Strom verbrauch verglichen mit dem Fall, in dem die Ausgabe (des Pro grammspannungsgenerators) von der vorbestimmten Referenzspannung auf die erste Programmspannung auf einmal verstärkt wird, redu ziert werden.

Nach einer weiteren Ausführungsform dieser Erfindung weist ein Verfahren zur Erzeugung einer Programmspannung für eine Halb leiterspeichervorrichtung, die ein Programm unter Verwendung einer vorbestimmten ersten Spannung ausführt, die Schritte des Erkennens einer Stromversorgungsspannung, des Verstärkens bzw. Anhebens der Programmspannung auf eine zweite Spannung, die niedriger als eine erste Spannung ist, und des Verstärkens bzw. Anhebens der Programmspannung auf die erste Spannung nachfolgend zu dem Verstärken bzw. Anheben auf die zweite Spannung auf.

Abhängig von der erkannten Stromversorgungsspannung wird die Programmspannung auf die zweite Spannung, die niedriger als die erste vorbestimmte Spannung ist, und dann auf die erste vorbe stimmte Spannung verstärkt bzw. angehoben, weswegen bei dem Ver fahren zur Erzeugung einer Programmspannung für eine Halbleiter speichervorrichtung das Verstärken bzw. Anheben der Programm spannung in einer kurzen Zeit bewirkt werden kann.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine Blockdarstellung, die den gesamten Aufbau eines DRAM zeigt, der ein Beispiel für eine Halbleiter speichervorrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung ist;

Fig. 2 eine Schaltbild einer ersten Ausführungsform einer Gleichrichterschaltung 4 in einer Ausführungsform einer Halbleiterspeichervorrichtung;

Fig. 3 ein Zeitablaufdiagramm, das zeigt, wie eine interne verstärkte Stromversorgungsspannung Vpp in einer ersten Ausführungsform der vorliegenden Erfindung erzeugt wird;

Fig. 4 ein Schaltbild einer zweiten Ausführungsform einer Gleichrichterschaltung 4 in einer Halbleiterspeicher vorrichtung entsprechend einer Ausführungsform der Er findung;

Fig. 5 ein Zeitablaufdiagramm, das zeigt, wie eine interne verstärke Stromversorgungsspannung Vpp in einer zweiten Ausführungsform der vorliegenden Erfindung verstärkt wird;

Fig. 6 ein Schaltbild einer dritten Ausführungsform einer Gleichrichterschaltung 4 in einer Halbleiterspeicher vorrichtung entsprechend einer Ausführungsform der Er findung;

Fig. 7 eine Zeitablaufdiagramm, das zeigt, wie eine interne verstärkte Stromversorgungsspannung Vpp in einer dritten Ausführungsform der vorliegenden Erfindung verstärkt wird;

Fig. 8 ein Blockschaltbild, das ein Beispiel der Anordnung einer Erzeugungsschaltung für eine interne verstärkte Stromversorgungsspannung zeigt;

Fig. 9 ein Schaltbild eines Beispiels einer Pumpe in der Erzeugungsschaltung für die interne verstärkte Strom versorgungsspannung;

Fig. 10 ein Zeitablaufdiagramm, das zeigt, wie die interne ver stärkte Stromversorgungsspannung Vpp in einer allge meinen Halbleiterspeichervorrichtung verstärkt wird;

Fig. 11 ein Schaltbild einer Schaltung, die einen PMOS-Transis tor 403 aufweist, der zur Erzeugung eines Latch-Up neigt;

Fig. 12 ein Zeitablaufdiagramm, das den Betrieb der in Fig. 11 gezeigten Schaltung zeigt; und

Fig. 13 eine Ansicht, die den internen Aufbau des in Fig. 11 gezeigten PMOS-Transistors 403 zeigt.

Es wird nun eine Halbleiterspeichervorrichtung nach einer Aus führungsform der vorliegenden Erfindung beschrieben.

Wie in Fig. 1 gezeigt ist, weist eine Halbleiterspeichervor richtung eine Erzeugungsschaltung 1 für eine interne verstärkte Stromversorgung bzw. Stromversorgungsspannung, eine interne Rücksetzschaltung 3, eine Gleichrichterschaltung 4, eine Takt erzeugungsschaltung 5, ein Gatter 7, eine Zeilen/Spalten-Adreß puffer 9, eine Zeilendekoder 11, einen Spaltendekoder 13, eine Lese-Auffrisch-Verstärker- und Eingabe/Ausgabe-Steuerschaltung 15, ein Speicherzellenfeld 17, einen Eingabepuffer 19 und einen Ausgabepuffer 21 auf. Als Reaktion auf eine Spaltenadreßtakt eingabe /CAS ("/" bezeichnet ein entgegengesetztes bzw. inver tiertes Signal), eine Zeilenadreßtakteingabe /RAS und eine Lese/Schreib-Bestimmungseingabe /WE führt die Halbleiterspeicher vorrichtung vorbestimmte Betriebsabläufe zur Speicherung von Daten in vorbestimmten Speicherzellen in den Speicherzellenfeld 17 entsprechend der Adresse und der Zeile, die durch die Adreß eingabe An (zum Beispiel, n = 0, 1, 2, . . . 11) aus oder liest gespeicherte Daten. Daten, die zu speichern sind, werden dem Speicherzellenfeld 17 über den Eingabepuffer 19 zugeführt bzw. an dieses übertragen, und gelesene Daten werden über den Aus gabepuffer 21 geliefert bzw. ausgegeben. Diese Betriebsabläufe sind dieselben wie bei einem gewöhnlichen DRAM. In der Figur bezeichnet Vcc eine externe Stromversorgungsspannung Vss, die Massespannung, DQ Daten, die einzugeben/auszugeben sind, und /OE ein Ausgabe-Freigabesignal zur Steuerung der Datenein gabe/-ausgabe.

Die interne Rücksetzschaltung 3 ist an dem Anschluß a mit der externen Stromversorgung und an dem Anschluß c mit der Erzeu gungsschaltung 1 für die interne verstärkte Stromversorgung verbunden. Die Gleichrichterschaltung 4 ist an dem Anschluß a mit der externen Stromversorgung und an dem Anschluß b mit der Erzeugungsschaltung 1 für die interne verstärkte Stromversor gung verbunden. Die Gleichrichterschaltung 4 kann mit dem An schluß c verbunden sein, falls die Notwendigkeit auftritt.

(1) Erste Ausführungsform

Fig. 2 ist eine erste Ausführungsform der Gleichrichterschal tung aus Fig. 1.

Wie in Fig. 2 gezeigt ist, weißt die Gleichrichterschaltung 4 einen NMOS-Transistor 101 auf. Der Anschluß d der Source des diodenverbundenen (als Diode geschalteten) NMOS-Transistors 101 ist mit der externen Stromversorgung an dem Anschluß a in Fig. 1 verbunden, und der Anschluß e seiner Drain ist mit der Erzeugungsschaltung 1 für die interne verstärkte Stromversor gung an dem Anschluß b aus Fig. 1 verbunden.

Es wird nun der Betrieb unter Verwendung des Zeitablaufdiagram mes aus Fig. 3 erläutert.

Wenn die externe Stromversorgung aus ist (t₀ < t < t₁), sind die externe Stromversorgungsspannung Vcc, die interne verstärkte Stromversorgungsspannung Vpp und das interne Rücksetzsignal ZPOR, das von der internen Rücksetzschaltung 3 in Fig. 1 gelie fert wird, alle auf dem Niveau der Massespannung GND. Das An schalten der externen Stromversorgung verursacht einen Anstieg der externen Stromversorgungsspannung Vcc (t₁). Wenn die ex terne Stromversorgungsspannung Vcc die Schwellspannung Vth des NMOS-Transistors 101 übersteigt (t₃), wird der NMOS-Transistor 101 angeschaltet, woraufhin die Versorgung der internen ver stärkten Stromversorgung mit einer Spannung (Vcc - Vth) beginnt. Die interne verstärkte Stromversorgungsspannung Vpp beginnt auf eine solche Art und Weise anzusteigen, daß sie dem Verlauf des Anstiegs der externen Stromversorgungsspannung Vcc folgt. Die externe Stromversorgungsspannung Vcc erreicht ihren letztend lichen Wert (t₅), wobei die interne Stromversorgung mit der Spannung (Vcc-Vth) versorgt wird. Wenn die interne verstärkte Stromversorgungsspannung Vpp gleich (Vcc-Vth) wird (t₉), wird diese Spannung festgehalten bis das interne Rücksetztsignal ZPOR ausläuft (t₉ < t < t₇). Wenn das interne Rücksetzsignal ZPOR ausläuft (t₇), beginnt die Erzeugungsschaltung 1 für die interne verstärkte Stromversorgung zu arbeiten, wodurch die interne verstärkte Stromversorgungsspannung Vpp auf das beab sichtigte verstärkte Niveau auf einen Schlag angehoben wird (t₇ < t < t₁₇).

Wie oben beschrieben worden ist, wird, falls die interne ver stärkte Stromversorgungsspannung Vpp den halben Weg verstärkt wird, bevor der Betrieb der Erzeugungsschaltung 1 für die in terne verstärkte Stromversorgung gestartet wird, dann der Zeit raum, in dem die Erzeugungsschaltung 1 für die interne verstärkte Stromversorgung einen großen Stromverbrauch aufweist, einge spart, wodurch der Stromverbrauch reduziert wird.

Desweiteren wird in der in Fig. 13 gezeigten Anordnung, da die Spannung Vpp der Spannung Vcc folgend verstärkt wird, kein Latch-Up auftreten.

Bei der Anordnung aus Fig. 2 wird selbst dann, falls die obige Anordnung durch eine andere Anordnung, bei der eine Diode oder andere Elemente, die als Diode geschaltet sind, anstelle des NMOS-Transistors 101 verwendet werden, derselbe Betrieb ausge führt.

(2) Zweite Ausführungsform

Fig. 4 zeigt eine zweite Ausführungsform der Gleichrichterschal tung 4 aus Fig. 1.

Wie in Fig. 4 gezeigt ist, weist die Gleichrichterschaltung 4 einen Inverter 102, einen NMOS-Transistor 103 und einen Knoten 104 auf.

Der Inverter 102 ist mit der externen Stromversorgung verbunden und der Anschluß f ist mit der internen Rücksetzschaltung 3 an dem Anschluß c aus Fig. 1 zum Empfangen des internen Rücksetzsig nals ZPOR verbunden. Der Knoten 104 ist mit dem Gate des NMOS- Transistors 103 verbunden. Der NMOS-Transistor 103 ist an dem Anschluß d, der zu seiner Source führt, mit der externen Strom versorgung an dem Anschluß a aus Fig. 1 und an dem Anschluß e, der zu seiner Drain führt, mit der Erzeugungsschaltung 1 für die interne verstärkte Stromversorgung an dem Anschluß b aus Fig. 1 verbunden.

Der Betrieb wird nun unter Verwendung des Zeitablaufdiagrammes aus Fig. 5 beschrieben.

Wenn die externe Stromversorgung aus ist (t₀ < t < t₁), sind die externe Stromversorgungsspannung Vcc, die interne verstärkte Stromversorgungsspannung Vpp und das interne Rücksetzsignal ZPOR alle auf dem Niveau der Massespannung GND. Das Anschalten der externen Stromversorgung verursacht den Anstieg der exter nen Stromversorgungsspannung Vcc (t₁). Nachdem die externe Stromversorgung angeschaltet worden ist, ist ein festgelegter Zeitraum die interne Rücksetzdauer, so daß das interne Rücksetz signal ZPOR auf dem "L"-Niveau bleibt (t₁ < t < t₇). Wenn die externe Stromversorgungsspannung Vcc die Schwellspannung Vth des bzw. der Transistoren in dem Inverter 102 überschreitet (t₃), beginnt das Potential an dem Knoten 104 graduell bzw. nach und nach anzusteigen. Wenn das Potential an dem Knoten 104 die Schwellspannung Vth des NMOS-Transistors 103 übersteigt (t₁₃), wird der NMOS-Transistor 103 angeschaltet. Wenn der NMOS-Transistor 103 angeschaltet ist, wird die interne ver stärkte Stromversorgung mit einer Spannung (Vcc-Vth) ver sorgt. Die interne verstärkte Stromversorgungsspannung Vpp beginnt anzusteigen. Die Stromversorgungsspannung Vcc erreicht den letztendlichen Wert (t₅), und wenn die interne verstärkte Stromversorgungsspannung Vpp die Spannung (Vcc-Vth) erreicht (t₁₅), wird diese Spannung gehalten, bis das interne Rücksetz signal ZPOR sich auf das "H"-Niveau ändert (t₁₅ < t < t₇). Wenn das interne Rücksetzsignal ZPOR sich auf das "H"-Niveau ändert (t₇), schaltet der Inverter 102 den Knoten 104 auf das "L"- Niveau, wodurch die Gatespannung des NMOS-Transistors 103 zum Abschalten des NMOS-Transistors 103 erniedrigt wird. Wenn das interne Rücksetzsignal ZPOR sich auf das "H"-Niveau ändert, be ginnt die Erzeugungsschaltung 1 für die interne verstärkte Strom versorgung zu arbeiten, wodurch die interne verstärkte Stromver sorgungsspannung Vpp auf das beabsichtigte verstärkte Niveau auf einen Schlag (in einem kurzen Zeitraum) angehoben wird (t₇ < t < t₁₇). Wenn der NMOS-Transistor 103 abgeschaltet und die externe Stromversorgung und die interne Stromversorgungs spannung Vpp voneinander getrennt sind, ist es möglich, einen Leckstrom zu verhindern, der von der internen verstärkten Strom versorgung zu der externen Stromversorgung fließt, selbst falls die interne verstärkte Stromversorgungsspannung Vpp, die durch die Erzeugungsschaltung 1 für die interne verstärkte Stromver sorgung, die in Fig. 1 gezeigt ist, schrittweise erhöht wird, höher als die externe Stromversorgungsspannung Vcc wird.

Desweiteren kann wie in dem Fall der ersten Ausführungsform der Stromverbrauch dadurch reduziert werden, daß die interne ver stärkte Stromversorgungsspannung Vpp im Voraus verstärkt wird, bevor die Erzeugungsschaltung 1 für die interne verstärkte Stromversorgung zu arbeiten beginnt.

(3) Dritte Ausführungsform

Fig. 6 zeigt eine dritte Ausführungsform der Gleichrichterschal tung 4 aus Fig. 1.

Wie in Fig. 6 gezeigt ist, weist die Gleichrichterschaltung 4 NMOS-Transistoren 105, 106 und 107, PMOS-Transistoren 108 und 109 und eine Differentialverstärkerschaltung 110 auf.

Der Anschluß d, der mit der Source des NMOS-Transistors 105 verbunden ist, die Anschlüsse g und h, die mit der Source bzw. dem Gate des NMOS-Transistors 106 verbunden sind, und der An schluß i, der mit der Source des NMOS-Transistors 107 verbunden ist, sind alle mit der externen Stromversorgung an dem Anschluß a aus Fig. 1 verbunden. Der Anschluß e, der mit dem Drain des NMOS-Transistors 105 verbunden ist, und der Anschluß j, der mit dem Gate des NMOS-Transistors 107 verbunden ist, sind mit der Erzeugungsschaltung 1 für die interne verstärkte Stromver sorgung an dem Anschluß b aus Fig. 1 verbunden. Die Sources und Gates der PMOS-Transistoren 108 und 109 sind auf Masse gelegt. Das Drain des NMOS-Transistors 106 und das Drain des PMOS- Transistors 108 sind an dem Knoten 111 mit dem nicht-invertie renden Eingabeanschluß + der Differentialverstärkterschaltung 110 verbunden. Das Drain des NMOS-Transistors 107 und das Drain des PMOS-Transistors 109 sind an dem Knoten 112 mit dem inver tierenden Eingangsanschluß - der Differenzialverstärkerschaltung 110 verbunden. Der Ausgang der Differentialverstärkerschaltung 110 ist an dem Knoten 113 mit dem Gate des NMOS-Transistors 105 verbunden. Der Source-Drain-Strom I1 ist der Source-Drain-Strom des NMOS-Transistors 106 und des PMOS-Transistors 108, und der Source-Drain-Strom I2 ist der Source-Drain-Strom des NMOS-Tran sistors 107 und des PMOS-Transistors 109. Die NMOS-Transistoren 106, 107 und die PMOS-Transistoren 108, 109 sind einander in ihrer Größe (W: Gatebreite, L: Gatelänge) gleich, so daß ihre Charakteristiken bzw. Eigenschaften ebenfalls dieselben sind.

Der Betrieb wird nun unter Verwendung des Zeitablaufdiagrammes aus Fig. 7 beschrieben.

Wenn die externe Stromversorgung aus ist (t₀ < t < t₁), sind die externe Stromversorgungsspannung Vcc, die interne verstärkte Stromversorgungsspannung Vpp und das interne Rücksetzsignal ZPOR alle auf dem Niveau der Massespannung GND. Das Anschalten der externen Stromversorgung verursacht den Anstieg der externen Stromversorgungsspannung Vcc (t₁). Nachdem die externe Strom versorgung angeschaltet worden ist, ist ein festgesetzter Zeit raum (t₁ < t < t₇) die interne Rücksetzdauer, so daß das interne Rücksetzsignal ZPOR auf dem "L"-Niveau bleibt und die Erzeu gungsschaltung 1 für die interne verstärkte Stromversorgung nicht arbeitet, wobei die interne verstärkte Stromversorgungs spannung Vpp auf dem Niveau der Massespannung GND bleibt (t₁ < t < t₁₉). Darum wird der NMOS-Transistor 106 angeschaltet, während der NMOS-Transistor 107 in dem ausgeschalteten Zustand bleibt. Der Source-Drain-Strom I1 und der AN-Widerstand des PMOS-Transistors 108 heben die Spannung an den Knoten 111 von der Massespannung GND an (t₃). Andererseits bleibt, da der Source-Drain-Strom I2 nicht fließt, die Spannung an dem Knoten 112 auf dem Niveau der Massespannung GND. Wenn eine Potential differenz zwischen den Knoten 111 und 112 auftritt, arbeitet die Differentialverstärkerschaltung 110, wobei sie die Spannung an den Knoten 113 zum Überschreiten der Schwellspannung Vth bringt (t₁₉), woraufhin der NMOS-Transistor 105 angeschaltet wird, so daß er die interne verstärkte Stromversorgung mit einer Span nung (Vcc-Vth) versorgt. Wenn die interne verstärkte Strom versorgungsspannung Vpp die Schwellspannung Vth des NMOS-Tran sistors 107 übersteigt (t₂₁), wird der NMOS-Transistor 107 an geschaltet und der Source-Drain-Strom I2 fließt. Zu dieser Zeit ist die Spannung an dem Knoten 111 höher als die Spannung an den Knoten 112 (t₂₁ < t < t₂₃) und der Ausgang (Knoten 113) der Differentialverstärkerschaltung 110 bleibt auf dem "H"-Niveau. Darum ist, wenn die externe Stromversorgungsspannung Vcc den letztendlichen Wert erreicht (t₅), die in dem NMOS-Transistor 105 zu der internen verstärkten Stromversorgung zugeführte Spannung gleich (Vcc-Vth). Während dieser Zeit steigt die Spannung an dem Knoten 112 graduell (nach und nach) an, bis sie gleich der Spannung an dem Knoten 111 ist, woraufhin der Aus gang (an dem Knoten 113) der Differentialverstärkerschaltung 110 auf das "L"-Niveau schaltet, wodurch der NMOS-Transistor 105 abgeschaltet wird, so daß er die externe Stromversorgung und die interne verstärkte Stromversorgung voneinander trennt. Als ein Ergebnis dieser Trennung endet der interne Rücksetz zeitraum (t₇) und die Erzeugungsschaltung 1 für die interne verstärkte Stromversorgung beginnt zu arbeiten, und selbst falls das Niveau der internen verstärkten Stromversorgungsspannung Vpp höher als die externe Stromversorgungsspannung Vcc wird, ist es möglich, einen Leckstrom am Fließen von der internen verstärkten Stromversorgung zu der externen Stromversorgung zu hindern, wodurch die interne verstärkte Stromversorgungsspannung Vpp auf das beabsichtigte verstärkte Niveau angehoben wird (t₇ < t < t₂₅).

Die dritte Ausführungsform ist ebenso wie in dem Fall der ersten Ausführungsform zur Verminderung bzw. Einsparung von Stromverbrauch in der Lage, in dem sie die interne verstärkte Stromversorgungsspannung Vpp im voraus verstärkt, bevor die Erzeugungsschaltung 1 für die interne verstärkte Stromversor gung beginnt zu arbeiten.

Obwohl die Schwellspannungen aller Transistoren mit Vth be zeichnet worden sind, gibt es trotzdem keine Notwendigkeit dafür, daß die Werte von Vth für alle Transistoren dieselben sind.

Claims

1. Halbleiterspeichervorrichtung zum Ausführen eines Programms, das eine Programmspannung verwendet, mit
einer Einrichtung zum Empfangen einer Stromversorgungsspannung, einer Einrichtung (4) zum Erkennen des Verlaufs des Anstiegs des Niveaus der Stromversorgungsspannung, und
einer Einrichtung (4) zum Verstärken der Programmspannung, wobei diese dem Verlauf des Anstiegs des Niveaus folgt.

2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch ge kennzeichnet, daß die Programmspannung eine erste Programmspannung (Vpp) zum Ausführen des Programms und eine zweite Programmspannung (Vcc- Vth), die niedriger als die erste Programmspannung ist, auf weist,
wobei die Halbleiterspeichervorrichtung eine Programmspannungs- Erzeugungseinrichtung (1) aufweist, die die zweite Programm spannung (Vcc-Vth) auf die erste Programmspannung (Vpp) ver stärkt.

3. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, da durch gekennzeichnet, daß die Halbleiterspeichervorrichtung eine Einrichtung zum Halten der zweiten Programmspannung aufweist.

4. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Programmspannungs-Erzeugungseinrichtung (1) durch ein vorbestimmtes Signal (ZPOR) erregt wird, daß einen vorbestimmten Zeitraum nach dem Anstieg der Stromversorgungsspannung geliefert wird.

5. Halbleiterspeichervorrichtung zum Ausführen eines Pro gramms, das eine Programmspannung verwendet (Vpp), mit
einer Einrichtung zum Empfangen einer Stromversorgungsspannung,
einer Programmspannungs-Erzeugungseinrichtung (1) zum Erzeugen der Programmspannung nach dem Ablauf einer vorbestimmten ersten Zeit nach dem Empfangen der Stromversorgungsspannung,
einer Gleichrichtereinrichtung (4), die mit der Stromversor gungsspannung und mit der Programmspannungs-Erzeugungseinrich tung (1) verbunden ist, zum Zuführen eines Stromes nur von der Seite der Stromversorgungsspannung zu der Seite der Programm spannungs-Erzeugungseinrichtung, die Verstärkung der Stromver sorgungsspannung begleitend,
wobei die Gleichrichtereinrichtung (4) die Spannung der Pro grammspannungs-Erzeugungseinrichtung auf die zweite Programm spannung (Vcc-Vth), die niedriger als die erste Programm spannung (Vpp) ist, vor dem Ablauf der ersten Zeit verstärkt.

6. Halbleiterspeichervorrichtung nach Anspruch 5, gekenn zeichnet durch eine Einrichtung (102, 110) zum Stoppen des Betriebes der Gleichrichtereinrichtung (4) nach dem Ablauf eines vorbestimmten Zeitraumes.

7. Halbleiterspeichervorrichtung nach Anspruch 5 oder 6, da durch gekennzeichnet, daß die Gleichrichtereinrichtung (4) einen MOSFET (101, 103, 105) der zwischen die Stromversorgungsspannung und die Programm spannung-Erzeugungseinrichtung geschaltet ist, aufweist.

8. Halbleiterspeichervorrichtung nach Anspruch 7, dadurch ge kennzeichnet, daß der MOSFET (101) ein n-Kanal-MOS-Transistor mit einer dio denverbundenen Gateelektrode ist.

9. Halbleiterspeichervorrichtung nach Anspruch 7 oder 8, da durch gekennzeichnet,
daß der Ablauf der ersten Zeit durch ein Rücksetzsignal (104) detektiert wird, und
daß der MOSFET als Reaktion auf das Rücksetzsignal arbeitet.

10. Halbleiterspeichervorrichtung nach Anspruch 9, dadurch ge kennzeichnet, daß die Elektrode des MOSFET als Reaktion auf ein Signal arbei tet, das umgekehrt zu dem Rücksetzsignal ist.

11. Halbleiterspeichervorrichtung nach Anspruch 7, dadurch ge kennzeichnet, daß der MOSFET (105) als Reaktion auf eine Potentialdifferenz, die mit der Programmspannung und der Stromversorgungsspannung verbunden ist, arbeitet.

12. Halbleiterspeichervorrichtung nach Anspruch 11, gekenn zeichnet durch
einen CMOS-Transistor, der in Reihe zwischen die Stromversor gungsspannung und die Massespannung über einen ersten Knoten (111) geschaltet ist,
wobei einer der Transistoren, die den CMOS-Transistor bilden, zum Betrieb entsprechend der Stromversorgungsspannung angepaßt ist,
der andere Transistor des CMOS-Transistors zum Arbeiten ent sprechend der Massespannung angepaßt ist, und
eine mit der Stromversorgungsspannung verbundene Spannung über den ersten Knoten erzeugt wird.

13. Halbleiterspeichervorrichtung nach Anspruch 11 oder 12, gekennzeichnet durch
einen CMOS-Transistor (107, 109), der in Reihe zwischen die Stromversorgungsspannung und die Massespannung über einen Knoten (112) geschaltet ist,
wobei einer der Transistoren, die den CMOS-Transistor bilden, zum Arbeiten entsprechend der Programmspannung angepaßt ist, der andere Transistor, der den CMOS-Transistor bildet, zum Ar beiten entsprechend der Massespannung angepaßt ist, und
eine mit der Programmspannung verbundene Spannung über den zweiten Knoten (112) erzeugt wird.

14. Halbleiterspeichervorrichtung zum Ausführen eines Pro gramms, das eine Programmspannung verwendet, mit
einer Einrichtung (4), die mit einer Stromversorgung über einen Anschluß verbunden ist, zum Erkennen des Anstiegs der Stromver sorgung,
einer Verstärkungseinrichtung (1) zum Verstärken der Programm spannung auf ein vorbestimmtes erstes Niveau, während die Strom versorgung empfangen wird, und
einer Einrichtung (3) zum Erregen der Verstärkungseinrichtung nach dem Ablauf einer vorbestimmten Zeit nach der Erkennung, wobei die Verstärkungseinrichtung (1) eine Einrichtung (101, 102-104, 105-110) zum vorbereitenden Verstärken der Programm spannung auf ein zweites Niveau, das niedriger als das erste Niveau ist, während der vorbestimmten Zeit aufweist.

15. Halbeiterspeichervorrichtung nach Anspruch 14, dadurch ge kennzeichnet, daß die vorbereitende Verstärkungseinrichtung eine Gleichrich tereinrichtung aufweist, die zwischen dem Eingangsanschluß für die Stromversorgungsspannung und die Verstärkungseinrichtung geschaltet ist, zum Verstärken der Spannung der Verstärkungs einrichtung entsprechend der eingespeisten Stromversorgungs spannung.

16. Halbleiterspeichervorrichtung nach Anspruch 15, dadurch ge kennzeichnet, daß die Gleichrichtereinrichtung einen MOSFET aufweist.

17. Halbleiterspeichervorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß der MOSFET einen NMOSFET aufweist, der ein diodenverbun denes Gate aufweist.

18. Halbleiterspeichervorrichtung nach einem der Ansprüche 15 bis 17, gekennzeichnet durch eine Einrichtung (102, 110) zum Stoppen des Betriebes der Gleichrichtereinrichtung nach dem Ablauf der vorbestimmten Zeit.

19. Verfahren zur Erzeugung einer Programmspannung für eine Halbleiterspeichervorrichtung zum Ausführen eines Programmes unter Verwendung einer vorbestimmten ersten Spannung, das die Schritte aufweist:
Erkennen einer Stromversorgungsspannung,
Verstärken der Programmspannung auf eine zweite Spannung, die niedriger als eine erste Spannung ist, entsprechend der erkann ten Stromversorgungsspannung, und
Verstärken der Programmspannung auf die erste vorbestimmte Spannung nachfolgend zu dem Verstärken auf die zweite Spannung.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet,
daß die vorbestimmte erste Spannung durch eine Verstärkungs schaltung erzeugt wird,
daß die Halbleiterspeichervorrichtung ein Rücksetzsignal zum Starten des Betriebes der Verstärkungsschaltung liefert, und
daß das Rücksetzsignal nachfolgend zu dem Verstärken auf die zweite Spannung geliefert wird.

21. Verfahren nach Anspruch 20, gekennzeichnet durch den Schritt des Stoppens des Verstärkens der Programmspannung auf die zweite Spannung, nachdem das Rücksetzsignal geliefert worden ist.