KR20010062424A

KR20010062424A - 반도체칩, 특히 반도체 메모리에서 기준 전압을트리밍하기 위한 장치

Info

Publication number: KR20010062424A
Application number: KR1020000076403A
Authority: KR
Inventors: 카르스텐 올호프
Original assignee: 추후제출; 인피니언 테크놀로지스 아게
Priority date: 1999-12-14
Filing date: 2000-12-14
Publication date: 2001-07-07
Also published as: US6504394B2; DE19960244C1; US20010004126A1; TW515019B; EP1109222A1; JP2001216040A; KR100656031B1

Abstract

본 발명은 반도체칩에서 기준전압을 트리밍하기 위한 장치에 관한 것으로서, 상기 장치에서는 외부에서 공급되는 비교전압(Vvgl)과 트리밍 회로(4)에 의해 변경된 기준전압(Vref_trim)을 비교하여 테스트 로직(2)이 상기 트리밍 회로(4)에 의해 칩에서 트리밍을 실시할 수 있다.

Description

반도체칩, 특히 반도체 메모리에서 기준 전압을 트리밍하기 위한 장치{DEVICE FOR TRIMMING REFERENCE VOLTAGES IN SEMICONDUCTOR CHIPS, ESPECIALLY SEMICONDUCTOR MEMORIES}

본 발명은 반도체 웨이퍼의 반도체칩에서 발생되는 기준전압을 트리밍하기 위해 상기 기준전압이 테스트 프로그램을 이용해 외부에서 공급되는 전압과 비교되고 보정정보에 의해 상기 반도체 웨이퍼의 반도체칩 전부에 대한 상기 기준전압의 동일한 목표값으로서 상기 외부 전압에 맞춰지는 트리밍 장치에 관한 것이다. 그러한 장치는 DE 196 41 857 A1에 공지되어 있다.

반도체칩이나 반도체칩 안에 구현되어 있는 집적 회로는 외부의 파워서플라이에서의 요동에 대해 기능적으로 반응하지 않도록 하기 위해 내부전압에 대한 제어를 필요로 한다. 이 때 상기 내부전압에 대한 제어는 내부에서 발생되고 온도 의존성이 특히 적은 기준전압에 의해 이루어진다.

반도체칩의 제조 시에 실제로 항상 존재하는, 예를 들어 확산 온도 등과 같은 매개 변수의 변동때문에 완성 제조된 반도체칩을 위한 기준전압 값이 무시할 수 없는 일정한 분포폭을 갖게된다. 상기 분포폭을 가능한 한 작게 유지하기 위해 그리고 모든 반도체칩에 대해 동일한 기준전압이나 동일한 내부전압을 형성하기 위해, 상기 기준전압은 반도체칩의 기능을 체크할 수 있는 테스트 프로그램에서 트리밍된다. 이를 실현하기 위해, 상기 반도체칩에는 그에 상응하는 논리회로가 제공되어, 상기 논리회로는 레이저-퓨즈에 기억가능한 보정정보를 전압 변경치로 변환시킨다.

반도체칩이나 특히 반도체 메모리는 웨이퍼에서 거의 집중적으로 테스트되며, 이는 칩에서의 테스트 때보다 더 경제적이다. 이 때 상기 트리밍 과정은 트리밍하려는 전압이 측정되고 그렇게 얻어진 측정값에 기초하여 칩고유의 보정 어드레스가 계산됨으로써 이루어진다. 상황에 따라서는 그렇게 상기 보정 어드레스에 의해 얻어진 보정값이 특수한 테스트모드에 의해 상기 반도체칩에 프로그램되고 또 다른 트리밍 단계에서 그렇게 얻어진 값을 한 번 더 보정할 수 있게 된다.

그러나 그러한 트리밍에서는 상대적으로 시간 소비가 많으며, 모든 반도체칩에 대해 개별적으로 상기 트리밍이 실시되어야 한다.

또한, 다음과 같은 점도 고려될 수 있다:

많은 반도체칩에 대한 기능 테스트는 병렬적으로 실시될 수 있는 반면, 상기 병렬성의 향상을 통한 트리밍 과정에서도 상기 테스트시간은 감소될 수 없다. 웨이퍼 테스트에서 병렬성이 점점 커지면, 이는 상기 트리밍에 필요한 테스트시간의 점차적인 증대를 초래하게 된다. 특히 장차 추구하는 풀(full)-웨이퍼-테스트, 즉 전체 웨이퍼에 대한 병렬 테스트의 경우에서는 비용을 증대시키는 테스트시간 연장이 억제되지 않는다.

현재는 반도체칩의 상기 트리밍이 직렬로 이루어진다. 이 때 예를 들어 일반적인 테스트 프로그램이 n개 반도체칩에 대해 병렬적으로 진행될 수 있으며, 상기 n은 예를 들어 값 16이다. 상기 반도체칩은 특수한 프로브 카드에 의해 병렬로 접촉하고 있다. 연속하는 트리밍 단계를 위해 예를 들어 (n-1)개 반도체칩은 마스크되고, 남아있는 반도체칩을 위해서는 보정 어드레스가 검출된다. 상기 트리밍은 이와같이 n개 반도체칩 모두에 대해 직렬로 이루어지며, 이는 상당한 시간 소비를 필요로하게 된다.

본 발명의 목적은 반도체칩에서 기준전압의 트리밍을 빠르고 경제적으로 실시할 수 있는 장치를 제공하는데 있다.

도 1은 본 발명에 따른 장치의 블록도.

도면의 주요 부호 설명

1 : 전압 비교기 2 : 테스트 로직

3 : 어드레스 발생기 4 : 트리밍 회로

5 : 퓨즈 8 : 전압 발생기

Vvgl : 비교전압 Vref_trim : 변경된 기준전압

상기 목적은 본 발명에 따라서 앞서 언급한 종류의 장치에 있어서 상기 반도체칩에 제공된 전압비교기가 트리밍 회로에 의해 공급되고 이것에 의해 변경되는기준전압과 외부에서 공급되는 전압을 비교하며, 테스트 로직이 반도체칩마다 제공되어 상기 전압비교기 뒤에 접속됨으로써 달성된다.

본 발명에 따른 장치에 의해 상기 기준전압의 트리밍 동작이 테스트장치로부터 직접 트리밍하려는 반도체칩으로 이동되고, 이는 현저한 장점과 연관되어 있다:

먼저, 상기 트리밍에 필요한 시간 및 테스트 비용 역시 상당히 감소하게 되며, 절감이 크면 클수록 더 많은 반도체칩이 본 발명에 따른 장치에 의해 병렬로 테스트된다. 외부의 테스트장치가 더 이상 불필요하기 때문에, 직류 전류-전압 측정 유니트가 불필요하게 되고, 이는 특히 병렬성이 크면 중요하다. 왜냐하면 몇몇 테스트장치에서 그러한 전압 측정 유니트의 최대수는 병렬로 테스트하려는 반도체칩의 수보다 더 적기 때문이다. 상기 장치에 의해 실시되는 테스트 프로그램은 간단하며, 이는 상기 테스트 프로그램이 모든 반도체칩을 병렬적으로 테스트할 수 있기 때문이다.

반도체칩의 고집적 회로에 자동 테스트 프로그램이 제공되는 것이 선호되며, 단지 제한된 수의 외부 제어신호들이 테스트 과정을 제어하는데 필요하며 제공된다. 본 발명에 따른 장치에서 반복적인 트리밍에서와는 달리 보정 어드레스가 반도체칩에 제공되지 않는다. 그러므로, 자동-트리밍 과정은 각각의 자동 테스트 스트래티지를 위한 필요한 보완과정이며, 상기 반도체칩에 대한 인터페이스는 보정 어드레스를 더 이상 제공할 수 없도록 상당히 감소된다.

본 발명에 따른 장치는 외부 테스트장치로부터 비교전압의 공급에만 필요하므로, 상기 테스트장치의 테스트 헤드에 대해 접점이나 도선만으로 충분하다. 이는 종래의 장치에 비해 상당히 간단해졌음을 의미하며, 상기 전압 측정을 위해 별도의 도선이 병렬로 접속된 n개 반도체칩 각각에 필요하다.

그러므로 트리밍하려는 반도체칩에서 특수한 장치에 의한 상기 트리밍의 실시는 본 발명에서 중요하다. 이 때 스태틱 비교전압은 외부의 테스트장치에 제공된 외부 전압원을 통해 각각의 반도체칩에 인가된다. 상기 반도체칩에서 본 발명에 따른 장치를 통해 트리밍가능한 내부전압이 외부에서 인가된 스태틱 비교전압에 자동적으로 조정된다. 상기 트리밍에 필요한 정보, 소위 트리밍 정보, 즉 특히 보정 어드레스가 예를 들어 전기 퓨즈 또는 앤티퓨즈에 의해 개별 반도체칩에 기억될 수 있다. 그러나 상기 트리밍 정보를 테스트장치에 전송할 수도 있으며 레이저 퓨즈나 다른 퓨즈를 끊을 수도 있다.

하기에서, 본 발명은 본 발명에 따른 장치의 블록도에 의해 상술된다.

전압이 제어될 수 있는 반도체칩에서는 일반적으로 기준전압 발생기에 의해 공급되는 중앙의, 온도 안정적인 내부 기준전압(Vref)이 사용된다. 트리밍되지 않은 반도체칩의 경우에는 상기 기준전압(Vref)이 생산기술상의 이유로 상기 반도체칩의 설계 시에 설정된 목표값 주변에 분산되어 있다.

상기 단일 도면에는 기준전압 발생기(7)가 제공되어 있는 반도체칩에 있는 본 발명에 따른 장치가 도시되어 있으며, 상기 기준전압 발생기(7)가 항상 같은 기준전압(Vref)을 제공하며, 상기 기준전압으로부터 트리밍 회로(4)가 변경된 기준전압(Vref_trim)을 형성한다.

상기 기준전압(Vref)의 트리밍을 상기 반도체칩 자체에서 실시하기 위해, 본발명에 따른 장치의 경우에 외부 비교전압(Vvgl)이 예를 들어 반도체칩에서 패드 또는 접촉 필로우(10)와 접촉하며 정확성이 요구되는 프로브 핀에 의해 상기 반도체칩에 인가된다. 상기 외부 비교전압(Vvgl)은 상기 패드(10)로부터 전압비교기(1)로 공급되고, 이 때 상기 전압비교기는 변경된 기준전압(Vref_trim) 또는 상기 변경된 기준전압(Vref_trim)으로부터 전압발생기(8)에서 발생된 적합한 전압(V1, V2, ... , Vn)과 상기 비교전압(Vvgl)을 비교하게 된다.

상기 전압비교기(1)에서의 비교 결과에 따라서 테스트 로직(2)과 어드레스 발생기(3)는 저항기들이 접속 또는 절단되어 있는 저항 디바이더로 이루어지는 트리밍 회로(4)를 제어하므로, 상기 트리밍 회로(4)는 항상 같은 기준전압(Vref)으로부터 변경된 기준전압(Vref_trim)을 공급하게 된다. 상기 트리밍을 하기 위해, 예를 들어 상기 어드레스 발생기(3)가 차례로 가능한 모든 어드레스를 상기 트리밍 회로(4)에 제공하므로, 상기 변경된 기준전압(Vref_trim)은 일정한 전압 인터벌로 튜닝된다.

그런 경우, 상기 변경된 기준전압(Vref_trim)은 다시 전압비교기(1)에서 외부 비교전압(Vvgl)과 비교된다. 상기 비교의 결과는 상기 테스트 로직(2)에 제공된다.

상기 테스트 로직(2)을 통해 평가되는 전압비교기(1)에서의 상기 비교 결과에서 상기 변경된 기준전압(Vref_trim)과 외부 비교전압(Vvgl)이 상기 트리밍 회로(4)를 통해 설정된 전압 인터벌의 범위에서 일치하지 않으면, 상기 어드레스 발생기(3)는 그 다음 트리밍 어드레스를 상기 트리밍 회로(4)에 제공한다. 상기비교 과정은, 변경된 기준전압(Vref_trim)과 비교전압(Vvgl) 사이에 차이가 나타나면, 실시할 수 있다. 상기 차이의 부호 변경이 검출되면, 상기 양 전압은 상기 트리밍 스테이지를 통해 설정된 에러와 일치한다. 상기 과정은, 상기 테스트 로직(2)에서 평가되는 비교치가 전압비교기(1)에서 상기의 찾고있는 일치성을 보여주거나 상기 트리밍 회로에 의해 공급되는 변경된 기준전압(Vref_trim)에 의해 모든 가능한 전압 단계가 처리될 때까지, 반복된다.

상기 전압비교기(1)에서 또는 상기 테스트 로직(2)에서 상기 외부 비교전압(Vvgl)과 상기 변경된 기준전압(Vref_trim)이 일치하는 것이 확인되면, 상기 일치성을 전달하는 해당 어드레스가 상기 어드레스 발생기(3)로부터 발생되어 전기 퓨즈(5)에 기억된다.

그 대신에, 그러한 어드레스는 레지스터에도 저장될 수 있으며, 상기 비교전압(Vvgl)을 상기 패드(10)에 인가하는 외부 테스트장치가 상기 반도체칩 고유의 보정 어드레스를 나중 시점에서 상기 레지스터로부터 판독한다. 상기 보정 어드레스는 예를 들어 레이저-퓨즈에 의해 다시 상기 반도체칩에 기억될 수 있다.

이와같이 설정된 값에 일치하는 변경된 기준전압(Vref_trim)이 얻어지므로, 내부전압을 위한 상기 전압발생기(8)가 원하던 조정된 내부전압(V1, V2, ... , Vn)을 발생할 수 있다.

상기 외부 비교전압(Vvgl)과 상기 트리밍 회로(4)에 의해 공급되는 변경된 기준전압(Vref_trim)이 일치하지 않으면, 상기 테스트 로직(2)을 통해 상기 반도체칩이 "고장" F 난 것으로 출력(6)에 표시하기 위해, 그에 대응하는 신호가 제공되고 상황에 따라서는 BIST-논리회로로 전달된다(BIST=Built-in-self-test). 상기 트리밍의 성공 또는 실패에 대한 정보가 반드시 즉시 외부 테스트장치에 전달되어야 하는 것은 아니지만 상황에 따라서는 어쩌면 제공되어 있을 수도 있는 BIST-논리회로에도 전달될 수 있다.

본 발명에 의해 반도체칩에서 기준전압의 트리밍을 빠르고 경제적으로 실시할 수 있는 장치를 제공하는 것이 보증된다.

Claims

반도체 웨이퍼의 반도체칩에서 발생되는 기준전압을 트리밍하기 위해 상기 기준전압(Vref)이 테스트 프로그램에서 외부에서 공급되는 전압(Vvgl)과 비교되고, 보정정보에 의해 상기 반도체 웨이퍼의 반도체칩 전체에 대한 상기 기준전압의 각각의 동일한 목표값으로서 상기 외부 전압(Vvgl)에 맞춰지는 트리밍 장치에 있어서, 각각의 반도체칩에 제공된 테스트 로직(2)이 상기 반도체칩에 제공된 전압비교기(1) 뒤에 접속되어 있으며, 상기 전압비교기는 트리밍 회로(4)로부터 제공되고 이것에 의해 변경된 기준전압(Vref_trim)을 외부에서 공급되는 전압(Vvgl)과 비교하는 것을 특징으로 하는 장치.
제 1 항에 있어서, 상기 테스트 로직(2)은 어드레스 발생기(3)에 의해 상기 트리밍 회로(4)와 연결되는 것을 특징으로 하는 장치.
제 1 항 또는 제 2 항에 있어서, 상기 트리밍 회로(4) 뒤에 내부전압(V1, V2, ... , Vn)을 위한 전압발생기(8)가 접속되는 것을 특징으로 하는 장치.
제 1 항 또는 제 2 항에 있어서, 상기 어드레스 발생기(3)에 전기 퓨즈(5)가 접속되며, 상기 전기 퓨즈는 변경된 기준전압(Vref_trim)과 외부에서 공급되는 전압(Vvgl)이 일치할 경우 상기 트리밍 회로(4)의 어드레스를 기억하는 것을 특징으로 하는 장치.