KR100685642B1 - 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치 - Google Patents

플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치 Download PDF

Info

Publication number
KR100685642B1
KR100685642B1 KR1020020040694A KR20020040694A KR100685642B1 KR 100685642 B1 KR100685642 B1 KR 100685642B1 KR 1020020040694 A KR1020020040694 A KR 1020020040694A KR 20020040694 A KR20020040694 A KR 20020040694A KR 100685642 B1 KR100685642 B1 KR 100685642B1
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
flash memory
trim
memory cell
Prior art date
Application number
KR1020020040694A
Other languages
English (en)
Other versions
KR20040006416A (ko
Inventor
김용환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020040694A priority Critical patent/KR100685642B1/ko
Publication of KR20040006416A publication Critical patent/KR20040006416A/ko
Application granted granted Critical
Publication of KR100685642B1 publication Critical patent/KR100685642B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치에 관한 것으로, 플래시 메모리 셀 내의 기준전압 레벨에 따른 트림 비트를 결정하여 별도 장비의 프로그램 없이 칩 자체로 원하는 전압레벨을 생성할 수 있는 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치를 제공하는데 그 목적이 있다.
기준전압 생성수단, 트림비트 프로그램 수단, 기준전압 비교수단

Description

플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치{Method of trimming reference voltage of a flash memory cell and apparatus of trimming reference voltage of a flash memory cell}
도 1은 종래의 기술에 따른 트리밍 방법을 설명하기 위한 블록도이다.
도 2는 본 발명에 따른 플래시 메모리 셀의 트리밍 방법을 설명하기 위한 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 트림 비트 결정부 110 : 기준전압 생성수단
120 : 기준전압 비교수단 130 : AD 컨버팅 수단
140 : 트림비트 프로그램수단
본 발명은 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치에 관한 것으로, 특히 아날로그 바이어스(Analog Bias)의 레벨(Level)을 보정하기 위한 트리밍 방법에 관한 것이다.
일반적인 플래시 메모리의 소거나 프로그래밍 시에 사용되는 내부전압은 기준전압을 사용하여 그 값을 조정하게 된다. 기준전압은 온도, 외부 전원변동 및 공정 변동에 따라 변화되기 때문에 이를 조정하기 위하여 퓨즈(Fuse)를 이용한 트리밍 방법, 또는 비 휘발성 메모리를 이용한 트리밍 방법을 사용하여 변화된 기준전압을 트리밍 한다.
도 1은 종래의 기술에 따른 트리밍 방법을 설명하기 위한 블록도이다.
도 1을 참조하면, 트림비트 결정부(10)는 아날로그 바이어스인 기준전압(VREF)을 입력받는다. 입력 받은 아날로그 바이어스인 기준전압(VREF)의 레벨을 특정한 다음 측정한 전압 레벨에 따라 트림 비트들(trim<0>, trim<1>, trim<2>)을 조절하여 트리밍한다. 또한, 기준전압(VREF) 레벨이 프로그램(Program) 되어져야 하는 정보이면, 해당 플래시 셀을 프로그램 한 다음, 기준전압 레벨을 다시 측정한다. 재 측정한 기준전압 레벨이 목표로 하는 전압레벨이 아니면 모든 플래시 셀을 소거한 다음 다시 프로그램 하는 방식을 여러 번 반복 실시하여 기준전압 레벨이 목표로 하는 전압 레벨이 되도록 한다. 하지만, 상술한 트리밍 방법은 트리밍 하기 위한 프로그램이 복잡하고 많은 시간이 필요로 하는 단점이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 플래시 메모리 셀 내의 기준전압 레벨에 따른 트림 비트를 결정하여 별도 장비의 프로그램 없이 칩 자체로 원하는 전압레벨을 생성할 수 있는 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명은 기준전압 생성수단에서 제 1 전압을 생성하는 단계와, 기준전압 비교수단에서 상기 제 1 전압과 제 2 전압을 비교하여 그 차만큼의 아날로그 신호를 출력하는 단계와, AD 컨버팅 수단에서 상기 아날로그 신호에 따라 트림 비트들의 상태를 결정하는 단계 및 상기 트림비트 프로그램 수단에서 상기 결정된 트림비트들의 상태에 따라 트림비트 또는 플래시 셀을 프로그램 하여 상기 제 1 전압 레벨과 동일한 레벨의 제 3 전압을 생성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 셀의 기준전압 트리밍 방법을 제공한다.
또한, 비교 기준전압을 생성하는 기준전압 생성 수단과, 상기 비교 기준전압과 제 1 기준전압을 비교하여 그 차만큼의 아날로그 신호를 출력하는 기준전압 비교수단과, 상기 아날로그 신호에 따라 트림 비트들의 상태를 결정하는 AD 컨버팅 수단 및 상기 결정된 트림비트들의 상태에 따라 트림비트 또는 플래시 셀을 프로그램 하여 상기 비교 기준전압과 동일한 레벨의 제 2 기준전압을 생성하는 트림비트 프로그램 수단을 포함하는 것을 특징으로 하는 플래시 메모리 셀의 기준전압 트리 밍 장치를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명에 따른 플래시 메모리 셀의 트리밍 방법을 설명하기 위한 블록도이다.
도 2를 참조하면, 플래시 메모리 셀의 트리밍 방법을 수행하기 위한 구성은 다음과 같다. 목표 기준전압 생성수단(110), 기준전압 비교수단(120), AD 컨버팅 수단(130) 및 트림 비트 프로그램수단(140)을 포함하여 이루어진다.
기준전압 생성수단(110)은 칩(Chip) 내부(플래시 메모리 소자)에서 사용하는 전원전압(VCC)을 전압 분배 방법을 이용하여 목표로 하는 비교 기준전압(VCCREF)을 생성하여 이를 기준전압 비교 수단(120)의 일입력으로 전송한다. 구체적으로, 기준전압 생성수단(110)은 반도체 소자의 스펙(Spec)에서 제시하는 표준 전원전압을 사용하고, 이 전원전압(VCC)을 저항 분배 방식을 이용하여 비교 기준전압(VCCREF)을 생성한다. 이때 기준전압 생성수단(110)을 구성하는 회로들은 공정 및 소자의 매개변수에 둔감하게 설계하여 비교 기준전압(VCCREF)의 변동이 거의 없게 한다.
기준전압 비교수단(120)는 비교 기준전압(VCCREF)과 플래시 메모리 셀 내에 서 사용되는 기준전압(VREF)의 레벨을 비교하여 그 결과를 AD 컨버팅 수단(130)에 전송한다. 즉, 칩 내부에서 사용되는 기준전압(VREF)과 비교하기 위해 내부 전원전압(VCC)을 이용하여 비교 기준전압(VCCREF)을 생성 이를 칩 내부의 기준전압(VREF)과 비교한다. 기준전압(VREF)이 비교 기준전압(VCCREF)에 비하여 높은 전압레벨이거나, 낮은 전압레벨이면 이를 비교 기준전압(VCCREF)과 동일한 전압으로 상승하거나 하강하기 위한 신호(VOUT)를 전송한다. 기준전압 비교수단(120)에서 출력되는 신호는 비교 기준전압(VCCREF)과 기준전압(VREF)의 차만큼의 전압인 아날로그 신호(Analog Signal; VOUT)이다.
AD 컨버팅 수단(130)은 기준전압 비교수단(120)의 출력인 아날로그 신호(VOUT)의 레벨에 따라 트림의 상태를 결정하게 된다. 즉, 비교 기준전압(VCCREF)과 기준전압(VREF)의 차만큼의 전압에 따라 다수의 트림 비트(trim<0>, trim<1>,‥‥,trim<n-1>, trim<n>)의 상태가 결정(디지털화)되게 된다. 즉, 종래의 트림비트의 상태가 외부에서 입력된 것에 비하여, 별도의 장비를 통한 프로그램이 없어도 칩 자체적으로 기준전압을 조절하기 위한 트림비트를 생성한다.
트림 비트 프로그램수단(140)은 AD 컨버팅 수단(130)에 의해 결정된 트림의 상태에 의해서 기준전압(VREF)을 조정하여 목표로 하는 기준전압(VREF)을 결정한다. 구체적으로, 기준전압 비교수단(120)의 출력(VOUT)에 의해 비교된 신호가 일치하지 않으면, AD 컨버팅 수단(130)에 의해 결정된 트림 비트 셀의 상태에 따라 트림 비트를 프로그램 하여, 기준전압 레벨이 원하는 레벨이 되도록 결정한다. 또는 데이터를 래치하거나, 플래시 메모리 셀을 프로그램하여 기준전압 레벨을 생성한다.
이를 순차적으로 설명하면, 기준전압 생성수단(110)에서 내부전원전압을 이용하여 비교 기준전압(VCCREF)을 생성한다. 기준전압 비교수단(120)에서 비교 기준전압(VCCREF)과 초기 소자 바이어스 기준전압(VREF)을 비교한다. AD 컨버팅 수단(130)에서 비교된 결과에 따라 트림 비트 프로그램 정보를 생성한다. 트림비트 프로그램 수단(140)에서 트림 비트 프로그램 정보를 바탕으로 트림비트 또는 플래시 메모리 셀을 프로그램하여 비교기준전압(VCCREF)과 소자 바이어스 기준전압(VREF)을 동일한 레벨로 설정한다.
상술한 바와 같이, 본 발명은 아날로그 전압을 트림하기 위한 테스트 장비의 프로그램이 간단해 지고, 테스트 시간을 줄임으로써, 생산 단가를 줄일 수 있다.
또한, 별도의 프로그램 장비 없이 칩 자체적으로 원하는 레벨의 기준전압을 생성할 수 있다.

Claims (4)

  1. 제 1 전압을 생성하는 단계;
    상기 제 1 전압과 제 2 전압을 비교하여 그 차만큼의 아날로그 신호를 출력하는 단계;
    상기 아날로그 신호에 따라 트림 비트들의 상태를 결정하는 단계; 및
    상기 결정된 트림비트들의 상태에 따라 트림비트 또는 플래시 셀을 프로그램 하여 상기 제 1 전압 레벨과 동일한 레벨의 제 3 전압을 생성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 셀의 기준전압 트리밍 방법.
  2. 제 1 항에 있어서,
    상기 제 1 전압은 플래시 소자 내부의 전원전압을 저항 분배 방식을 이용하여 생성된 목표로 하는 기준전압인 것을 특징으로 하는 플래시 메모리 셀의 기준전압 트리밍 방법.
  3. 비교 기준전압을 생성하는 기준전압 생성 수단;
    상기 비교 기준전압과 제 1 기준전압을 비교하여 그 차만큼의 아날로그 신호를 출력하는 기준전압 비교수단;
    상기 아날로그 신호에 따라 트림 비트들의 상태를 결정하는 AD 컨버팅 수단; 및
    상기 결정된 트림비트들의 상태에 따라 트림비트 또는 플래시 셀을 프로그램 하여 상기 비교 기준전압과 동일한 레벨의 제 2 기준전압을 생성하는 트림비트 프로그램 수단을 포함하는 것을 특징으로 하는 플래시 메모리 셀의 기준전압 트리밍 장치.
  4. 제 3 항에 있어서,
    상기 비교 기준전압은 플래시 소자 내부의 전원전압을 저항 분배 방식을 이용하여 생성된 목표로 하는 기준전압인 것을 특징으로 하는 플래시 메모리 셀의 기준전압 트리밍 장치.
KR1020020040694A 2002-07-12 2002-07-12 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치 KR100685642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040694A KR100685642B1 (ko) 2002-07-12 2002-07-12 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040694A KR100685642B1 (ko) 2002-07-12 2002-07-12 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치

Publications (2)

Publication Number Publication Date
KR20040006416A KR20040006416A (ko) 2004-01-24
KR100685642B1 true KR100685642B1 (ko) 2007-02-22

Family

ID=37316308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040694A KR100685642B1 (ko) 2002-07-12 2002-07-12 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치

Country Status (1)

Country Link
KR (1) KR100685642B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780938B1 (ko) * 2005-06-03 2007-12-03 삼성전자주식회사 오토 트리밍 바이어스 전압 발생기
KR100839489B1 (ko) * 2006-11-22 2008-06-19 삼성전자주식회사 고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치
KR100831253B1 (ko) * 2006-11-27 2008-05-22 동부일렉트로닉스 주식회사 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치
KR101515122B1 (ko) * 2008-02-15 2015-04-27 삼성전자주식회사 저장된 데이터의 오류에 기반하여 기준 전압을 제어하는 방법과 메모리 데이터 검출 장치
KR20160035401A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법
CN104698364A (zh) * 2015-02-28 2015-06-10 上海华虹宏力半导体制造有限公司 一种自动配平电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029873A (ko) * 1995-11-13 1997-06-26 김광호 불휘발성 반도체 메로리장치의 프로그램전압 발생장치 및 소거전압 발생장치
KR19990025539A (ko) * 1997-09-12 1999-04-06 윤종용 아나로그-디지털 변환기의 프로그래머블 기준전압발생회로
JP2001216040A (ja) * 1999-12-14 2001-08-10 Infineon Technologies Ag 基準電圧の調整装置
KR20020028332A (ko) * 2000-10-09 2002-04-17 박종섭 자동 트리밍 기준 전압 발생기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029873A (ko) * 1995-11-13 1997-06-26 김광호 불휘발성 반도체 메로리장치의 프로그램전압 발생장치 및 소거전압 발생장치
KR19990025539A (ko) * 1997-09-12 1999-04-06 윤종용 아나로그-디지털 변환기의 프로그래머블 기준전압발생회로
JP2001216040A (ja) * 1999-12-14 2001-08-10 Infineon Technologies Ag 基準電圧の調整装置
KR20020028332A (ko) * 2000-10-09 2002-04-17 박종섭 자동 트리밍 기준 전압 발생기

Also Published As

Publication number Publication date
KR20040006416A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
KR100553681B1 (ko) 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치
KR101732238B1 (ko) 감지 증폭기를 위한 트리밍 가능한 레퍼런스 발생기
JP2005031077A (ja) 温度測定回路及び方法
KR100648295B1 (ko) 플래시 메모리 장치 및 그것을 위한 전압 발생회로
JP2006079806A (ja) 電圧調節手段を備えたフラッシュメモリ装置
US6738298B1 (en) Automatic reference voltage regulation in a memory device
KR100875006B1 (ko) 플래시 메모리 장치 및 프로그램 전압 제어 방법
KR20160121204A (ko) 집적 회로
KR100386947B1 (ko) 외부 핀을 통해 워드 라인 전압을 출력할 수 있는 반도체메모리 장치
KR100685642B1 (ko) 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치
TWI745254B (zh) 斷電檢測電路及半導體儲存裝置
US7751247B2 (en) Method and apparatus for trimming reference voltage of flash memory device
KR100660875B1 (ko) 트리밍전압 발생회로를 구비하는 반도체 메모리 장치 및반도체 메모리 장치에서의 트리밍전압 발생방법
US7881129B2 (en) High voltage regulator for non-volatile memory device
JPH0457294A (ja) プログラム可能な不揮発性半導体メモリ装置
JP4632920B2 (ja) オフチップドライバ制御用カウンタ回路およびこれを用いたオフチップドライバの出力電流値変更方法
JPH11260088A (ja) メモリセルセンシング回路及びメモリセルセンシング方法
JP2004164700A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
JP4593089B2 (ja) フラッシュメモリ素子におけるトリムビット信号生成回路
JP6522201B1 (ja) 半導体装置
JP4627497B2 (ja) 半導体装置
KR100351900B1 (ko) 플레쉬 메모리 소자의 셀 설정 회로
KR20040103515A (ko) 플래시 메모리 소자의 기준전압 트리밍 장치 및 방법
KR20060075161A (ko) 시작전압과 종료전압이 제어되는 불휘발성 반도체 메모리장치의 프로그램 워드라인 전압발생회로
KR100192581B1 (ko) 고전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee