KR20160035401A - 전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법 - Google Patents

전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법 Download PDF

Info

Publication number
KR20160035401A
KR20160035401A KR1020140126958A KR20140126958A KR20160035401A KR 20160035401 A KR20160035401 A KR 20160035401A KR 1020140126958 A KR1020140126958 A KR 1020140126958A KR 20140126958 A KR20140126958 A KR 20140126958A KR 20160035401 A KR20160035401 A KR 20160035401A
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
level
semiconductor memory
memory device
Prior art date
Application number
KR1020140126958A
Other languages
English (en)
Inventor
임상오
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140126958A priority Critical patent/KR20160035401A/ko
Priority to US14/573,442 priority patent/US9323257B2/en
Publication of KR20160035401A publication Critical patent/KR20160035401A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

본 기술의 일 실시예에 의한 전압 변환 회로는 외부전압을 제공받아 제 1 기준전압을 생성하는 제 1 기준전압 발생부, 스탠바이 트림코드에 응답하여 외부전압을 제공받아 제 2 기준전압을 생성하는 제 2 기준전압 발생부, 제 1 기준전압 및 제 2 기준전압의 레벨에 기초하여 스탠바이 트림코드를 생성하는 트림코드 생성부 및 반도체 메모리 장치의 동작 모드에 따라 제 1 기준전압 또는 제 2 기준전압을 결정 기준전압으로 선택하여 외부전압으로부터 내부전압을 생성하는 내부전압 생성부를 포함할 수 있다.

Description

전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법{Voltage Converting Circuit and Semiconductor Memory Apparatus Having the Same and Operating Method}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법에 관한 것이다.
반도체 메모리 장치는 외부에서 입력되는 전압 레벨과 다른 레벨의 전압으로 동작할 수 있다. 예를 들어, 휴대용 전자기기와 같은 저전력 전자기기는 배터리 지속 시간을 최대한 증대시키기 위해 저전력을 사용하도록 설계되고 있다.
따라서, 반도체 메모리 장치는 적용되는 기기의 특성에 맞게 외부 전압을 요구되는 레벨로 변환하는 전압 변환 회로를 구비할 수 있다.
일반적인 반도체 메모리 장치의 동작 방법을 도 1을 참조하여 설명하면 다음과 같다.
먼저, 반도체 메모리 장치에 전원이 공급되어 파워업(Power up)이 이루어진다(S101). 그리고 칩 인에이블 신호(CE)가 인에이블됨에 따라 반도체 메모리 장치는 액티브(Active) 모드로 천이되고 비지(busy) 상태가 된다(S103). 그리고 각종 퓨즈들을 상태를 설정하기 위한 메탈 디폴트값이 로딩(Metal default loading)된다(S105). 이후, 반도체 메모리 장치는 레디(Ready) 상태로 전환되어 동작을 위한 준비 상태로 된다(S107).
반도체 메모리 장치가 비지 상태일 때, 그리고 메탈 디폴트 값이 로딩되는 과정에서 반도체 메모리 장치는 액티브(Active) 모드이며, 반도체 메모리 장치에 구비되는 전압 변환 회로는 제 1 기준전압에 기초하여 내부전압을 생성할 수 있다.
그리고 레디 상태로 전환된 후 반도체 메모리 장치는 스탠바이(Standby) 모드로 천이하며, 전압 변환 회로는 제 2 기준전압에 기초하여 내부전압을 생성할 수 있다.
액티브 모드와 스탠바이 모드에서 각기 다른 기준전압을 사용하는 것은 스탠바이 전류를 감소시키기 위함이다. 그리고, 스탠바이 모드에서 제 2 기준전압에 기초하여 생성한 내부전압과, 액티브 모드에서 제 1 기준전압에 기초하여 생성한 내부전압의 레벨을 실질적으로 같은 레벨로 생성하여야 반도체 메모리 장치가 신뢰성 있는 동작을 수행할 수 있다.
본 발명의 실시예는 내부전압을 안정적으로 생성할 수 있는 전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 반도체 메모리 장치의 전압 변환 회로는 외부전압을 제공받아 제 1 기준전압을 생성하는 제 1 기준전압 발생부; 스탠바이 트림코드에 응답하여 상기 외부전압을 제공받아 제 2 기준전압을 생성하는 제 2 기준전압 발생부; 상기 제 1 기준전압 및 상기 제 2 기준전압의 레벨에 기초하여 상기 스탠바이 트림코드를 생성하는 트림코드 생성부; 및 반도체 메모리 장치의 동작 모드에 따라 상기 제 1 기준전압 또는 상기 제 2 기준전압을 결정 기준전압으로 선택하여 상기 외부전압으로부터 내부전압을 생성하는 내부전압 생성부;를 포함할 수 있다.
본 기술의 일 실시예에 의한 반도체 메모리 장치는 제 1 기준전압의 레벨에 기초하여 제 2 기준전압의 레벨을 트리밍하며, 동작 모드에 따라 상기 제 1 기준전압 또는 상기 제 2 기준전압을 결정 기준전압으로 선택하여 외부전압으로부터 내부전압을 생성하는 전압 변환 회로; 및 상기 전압 변환 회로에서 제공되는 상기 내부전압에 따라 동작하는 적어도 하나의 메모리 칩;을 포함할 수 있다.
본 기술의 이 실시예에 의한 반도체 메모리 장치의 동작 방법은 반도체 메모리 장치가 파워 업되어 액티브 모드로 천이하는 단계; 제 1 기준전압 따라 외부전압으로부터 내부전압을 생성하며, 상기 제 1 기준전압의 레벨에 기초하여 제 2 기준전압의 레벨을 트리밍하는 단계; 상기 반도체 메모리 장치가 스탠바이 모드로 천이하는 단계; 및 상기 트리밍한 제 2 기준전압에 따라 상기 외부전압으로부터 내부전압을 생성하는 단계;를 포함할 수 있다.
본 기술에 의하면 반도체 메모리 장치의 동작 모드와 무관하게 실질적으로 동일한 레벨의 내부전압을 생성할 수 있다. 따라서, 반도체 메모리 장치의 동작 모드가 천이되어도 안정된 내부전압에 따라 동작할 수 있다.
도 1은 일반적인 반도체 메모리 장치의 동작 방법을 설명하기 위한 흐름도,
도 2는 본 발명의 일 실시예에 의한 전압 변환 회로의 구성도,
도 3은 본 발명의 일 실시예에 의한 트림코드 생성부의 구성도,
도 4는 본 발명의 일 실시예에 의한 내부전압 생성부의 구성도,
도 5는 본 발명의 일 실시예에 의한 전압 변환부의 구성도,
도 6은 본 발명의 일 실시예에 의한 제 1 기준전압 생성부의 구성도,
도 7 및 도 8은 본 발명의 일 실시예에 의한 전압 변환 회로의 동작 방법을 설명하기 위한 타이밍도,
도 9 및 도 10은 본 발명의 일 실시예에 의한 반도체 메모리 장치의 동작 방법을 설명하기 위한 흐름도,
도 11은 본 발명의 일 실시예에 의한 반도체 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 의한 전압 변환 회로의 구성도이다.
일 실시예에 의한 전압 변환 회로(10)는 제 1 기준전압 생성부(100), 제 2 기준전압 생성부(200), 트림코드 생성부(300) 및 내부전압 생성부(400)를 구비할 수 있다.
제 1 기준전압 생성부(100)는 외부전압(VCCE)을 인가받으며, 칩 인에이블 신호(CE_N)에 응답하여 제 1 기준전압(VREF1)을 생성할 수 있다. 제 1 기준전압(VREF1)는 액티브 모드시 내부전압을 생성하는 데 사용되는 기준전압일 수 있다. 제 1 기준전압 생성부(100)는 PVT(Process, Voltage, Temperature) 변화에 대한 안정성이 보장되는 회로로 구성할 수 있으며 외부전압(VCCE)의 변동에 상관없이 일정한 레벨의 제 1 기준전압(VREF1)을 출력할 수 있다.
제 2 기준전압 생성부(200)는 외부전압(VCCE)을 인가받으며 스탠바이 트림코드(STB_CODE<N:0>)에 응답하여 제 2 기준전압(VREF2)을 생성할 수 있다. 제 2 기준전압(VREF2)은 스탠바이 모드시 내부전압을 생성하는 데 사용되는 기준전압일 수 있다. 스탠바이 모드에서는 최소한의 전류 소모만이 허용되며, 제 2 기준전압 생성부(200)는 빠른 응답시간과 적은 전류 소모 특성을 갖는 회로로 구성할 수 있다.
트림코드 생성부(300)는 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)의 레벨에 기초하여 스탠바이 트림코드(STB_CODE<N:0>)를 생성할 수 있다. 스탠바이 트림코드(STB_CODE<N:0>)는 제 2 기준전압(VREF2)의 레벨이 제 1 기준전압(VREF1)의 레벨과 실질적으로 동일한 레벨이 되도록 결정될 수 있다.
내부전압 생성부(400)는 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)을 입력받는다. 그리고 반도체 메모리 장치의 동작 모드에 따라 제 1 기준전압(VREF1) 또는 제 2 기준전압(VREF2) 중 어느 하나를 결정 기준전압(VREF)으로 하여 내부전압(VCCI)을 생성할 수 있다. 예를 들어, 액티브 모드에서는 제 1 기준전압(VREF1)을 결정 기준전압(VREF)로 사용하고, 스탠바이 모드에서는 제 2 기준전압(VREF2)을 결정 기준전압(VREF)으로 사용할 수 있다.
본 실시예에서, 트림코드 생성부(300)가 제 1 기준전압(VREF1)의 레벨에 기초하여 스탠바이 트림코드(STB_CODE<N:0>)를 생성한다. 따라서 제 2 기준전압 생성부(200)는 제 1 기준전압(VREF1)의 레벨에 따라 결정된 스탠바이 트림코드(STB_CODE<N:0>)에 따라 제 2 기준전압(VREF2)을 생성할 수 있다. 결국 제 1 기준전압(VREF1)과 제 2 기준전압(VREF2)는 유사하거나 실질적으로 동일한 레벨이 될 수 있다.
액티브 모드에서 스탠바이 모드로 천이하거나 또는 그 반대로 천이하는 경우, 두 기준전압(VREF1, VREF2)의 레벨에 차이가 있으면 내부전압(VCCI)의 레벨에 변동이 발생하게 되고 칩의 오동작을 유발할 수 있다. 하지만, 본 발명에서는 같이 두 기준전압(VREF1, VREF2)의 레벨이 실질적으로 같거나 유사하게 제어되므로 반도체 메모리 장치의 동작 신뢰성을 보장할 수 있다.
도 3은 본 발명의 일 실시예에 의한 트림코드 생성부의 구성도이다.
일 실시예에 의한 트림코드 생성부(300-1)는 비교부(310) 및 카운터(320)를 포함할 수 있다.
비교부(310)는 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)을 입력받아 비교하고, 그 결과로서 카운트 제어신호(REF_DOWN)를 생성할 수 있다.
카운터(320)에는 초기에 로딩 신호(LOAD)에 따라 디폴트 코드(STB_DEF_CODE<N:0>)가 로딩된다. 그리고 카운트 인에이블 신호(CNT_EN)에 응답하여 카운터(320)가 구동됨에 따라, 클럭신호(CK)에 동기하여 카운트 제어신호(REF_DOWN)에 기초하여 디폴트 코드(STB_DEF_CODE<N:0>)를 카운팅하고 스탠바이 트림코드(STB_CODE<N:0>)를 생성할 수 있다. 클럭신호(CK)는 반도체 메모리 장치가 적용된 장치에 구비된 프로세서를 위한 클럭 신호일 수 있다.
예를 들어, 제 2 기준전압(VREF2)의 레벨이 제 1 기준전압(VREF1)의 레벨보다 높으면 카운트 제어신호(REF_DOWN)은 디폴트 코드(STB_DEF_CODE<N:0>)를 다운 카운팅하도록 생성된다. 디폴트 코드(STB_DEF_CODE<N:0>)를 다운 카운팅하여 생성한 스탠바이 트림코드(STB_CODE<N:0>)는 제 2 기준전압 생성부(200)로 제공되어 제 2 기준전압(VREF2)의 레벨을 낮추게 된다. 이러한 과정을 통해 제 1 기준전압(VREF1)과 제 2 기준전압(VREF2)의 레벨이 실질적으로 같거나 유사해 지면 스탠바이 트림코드(STB_CODE<N:0>)는 연속되는 두 코드값을 반복 출력하게 되고 트림코드 생성부(300)의 동작은 디스에이블된다.
다른 예로, 제 2 기준전압(VREF2)의 레벨이 제 1 기준전압(VREF1)의 레벨보다 낮으면 카운트 제어신호(REF_DOWN)는 디폴트 코드(STB_DEF_CODE<N:0>)를 업 카운팅하도록 생성된다. 디폴트 코드(STB_DEF_CODE<N:0>)를 업 카운팅하여 생성한 스탠바이 트림코드(STB_CODE<N:0>)는 제 2 기준전압 생성부(200)로 제공되어 제 2 기준전압(VREF2)의 레벨을 높이게 된다. 이러한 과정을 통해 제 1 기준전압(VREF1)과 제 2 기준전압(VREF2)의 레벨이 실질적으로 같거나 유사해 지면 스탠바이 트림코드(STB_CODE<N:0>)는 연속되는 두 코드값을 반복 출력하게 되고 트림코드 생성부(300)의 동작은 디스에이블된다.
일 실시예에서, 트림코드 생성부(300)는 비교부(310)를 지정된 시간동안 동작시킨 후 오프 시킴으로써 디스에이블 시킬 수 있다. 다른 실시예에서, 트림코드 생성부(300)는 카운터(320)로부터 출력되는 스탠바이 트림코드(STB_CODE<N:0>)가 연속되는 두 코드값을 반복 출력함을 감지되면 카운트 인에이블 신호(CNT_EN)를 디스에이블 시킴으로써 디스에이블 시킬 수 있다.
트림코드 생성부(300)를 인에이블 및 디스에이블시키기 위해 주지의 다양한 방법이 이용될 수 있음은 물론이다.
상술한 것과 같이, 제 1 기준전압(VREF1)의 레벨에 기초하여 제 2 기준전압(VREF2)의 레벨을 트리밍시킬 수 있다.
제 1 기준전압(VREF1)과 제 2 기준전압(VREF2) 중 하나는 반도체 메모리 장치의 동작 모드에 따라 결정 기준전압(VREF)으로 선택되어 내부전압 생성에 사용되며, 내부전압 생성부(400-1)의 일 예를 도 4에 도시하였다.
일 실시예에서, 내부전압 생성부(400-1)는 선택부(410) 및 전압 변환부(420)를 포함할 수 있다.
선택부(410)는 액티브 모드 인에이블 신호(ACT_EN)에 응답하여 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2) 중 하나를 선택하여 결정 기준전압(VREF)으로서 출력한다. 일 실시예에서, 액티브 모드 인에이블 신호(ACT_EN)가 인에이블되면 제 1 기준전압(VREF1)을 결정 기준전압(VREF)으로 출력할 수 있고, 액티브 모드 인에이블 신호(ACT_EN)가 디스에이블되면, 즉 스탠바이 모드가 되면 제 2 기준전압(VREF2)을 결정 기준전압(VREF)으로 출력할 수 있다.
전압 변환부(420)는 결정 기준전압(VREF)을 제공받아 외부전압(VCCE)의 레벨을 변환하여 내부전압(VCCI)으로 출력한다.
도 5에는 전압 변환부(420-1)의 일 예를 도시하였다.
비교기(421)은 제 1 입력단자로 결정 기준전압(VREF)를 제공받고, 제 2 입력단자로 피드백 신호를 입력받는다. 트랜지스터(P1)는 외부전압(VCCE)을 공급받으며, 비교기(421)의 출력 신호에 의해 구동된다. 제 1 및 제 2 다이오드(D1, D2)는 트랜지스터(P1)를 통해 공급되는 외부전압(VCCE)을 분배한다. 분배전압인 제 1 다이오드(D1)의 출력 전압은 피드백 신호로서 비교기(421)에 제공될 수 있다.
따라서, 트랜지스터(P1)를 경유하여 제 1 및 제 2 다이오드(D1, D2)에 의해 레벨 변환된 전압이 내부전압(VCCI)으로 출력될 수 있다.
전압 변환부(420-1)의 구성은 이에 한정되는 것은 아니며 결정 기준전압(VREF)을 이용하여 외부전압(VCCE)을 기 설정된 레벨의 내부전압(VCCI)으로 출력할 수 있는 회로라면 어느 것이든 적용할 수 있음은 물론이다.
앞에서, 제 1 기준전압 생성부(100)는 외부전압(VCCE)의 변동에 상관없이 일정한 레벨의 제 1 기준전압(VREF1)을 출력할 수 있도록, PVT(Process, Voltage, Temperature) 변화에 대한 안정성이 보장되는 회로로 구성할 수 있음을 언급한 바 있다.
이를 만족하는 제 1 기준전압 생성부(100-1)의 일 예를 도 6에 도시하였다.
제 1 기준전압 생성부(100-1)는 밴드갭 회로(110) 및 전압 드라이버(120)를 포함할 수 있다.
밴드갭 회로(110)는 외부전압(VCCE)을 인가받으며, 밴드갭 트림코드(VBG1_TRIM_CODE<N:0>)에 기초하여 밴드갭 기준전압(VBG1)를 생성한다.
전압 드라이버(120)는 칩 인에이블 신호(CE_N)에 응답하여 밴드갭 기준전압(VBG1)을 제공받아 제 1 기준전압(VREF1)을 생성한다. 제 1 기준전압(VREF1)은 액티브 트림코드(TRIM_CODE<N:0>)에 의해 트리밍될 수 있으며, 트리밍된 제 1 기준전압(VREF1)은 비교기(121)로 피드백되어 일정한 레벨의 기준전압이 출력될 수 있게 된다.
전압 드라이버(120)는 비교기(121) 및 전압 트리밍부(123)를 포함할 수 있다. 비교기(121)는 바이어스 전압(NBIAS)을 제공받으며, 칩 인에이블 신호(CE_N)에 응답하여 밴드갭 기준전압(VBG1) 및 피드백 전압을 제공받아 제 1 기준전압(VREF1)을 생성할 수 있다.
전압 트리밍부(123)는 액티브 트림코드(TRIM_CODE<N:0>)를 제공받아 제 1 기준전압(VREF1)을 트리밍하고, 트리밍 결과인 피드백 전압을 비교기(121)로 전달할 수 있다.
밴드갭 회로(110)를 이용한 제 1 기준전압 생성부(100-1)는 외부전압(VCCE)의 변동에 무관한 지정된 레벨의 제 1 기준전압(VREF1)을 생성할 수 있으므로 액티브 모드시 반도체 메모리 장치가 안정적인 동작을 수행할 수 있다.
제 1 기준전압 생성부(100)의 구성은 이에 한정되지 않으며, 지정된 레벨의 제 1 기준전압(VREF1)을 생성할 수 있는 회로라면 어느 것이든 적용할 수 있음은 물론이다.
도 7 및 도 8은 본 발명의 일 실시예에 의한 전압 변환 회로의 동작 방법을 설명하기 위한 타이밍도로서, 도 3을 재 참조하여 설명하면 다음과 같다.
도 7은 제 2 기준전압(VREF2)의 레벨이 제 1 기준전압(VREF1)의 레벨보다 높은 경우의 동작을 설명하기 위한 타이밍도이다.
이 경우, 비교부(310)로부터 출력되는 카운트 제어신호(REF_DOWN)는 기 로딩된 디폴트 코드(STB_DEF_CODE<N:0>)를 다운 카운팅하도록, 예를 들어 하이 레벨로 출력될 수 있다. 카운터(320)는 카운트 제어신호(REF_DOWN) 및 클럭신호(CK)에 따라 디폴트 코드(STB_DEF_CODE<N:0>)를 다운 카운팅하여 스탠바이 트림코드(STB_CODE<N:0>)를 출력한다.
스탠바이 트림코드(STB_CODE<N:0>)는 제 2 기준전압 생성부(200)로 제공되어 제 2 기준전압(VREF2)의 레벨을 낮추게 된다. 이러한 과정을 통해 제 1 기준전압(VREF1)과 제 2 기준전압(VREF2)의 레벨이 실질적으로 같거나 유사해 지면 스탠바이 트림코드(STB_CODE<N:0>)는 연속되는 두 코드값을 반복 출력하게 되고 트림코드 생성부(300)의 동작은 디스에이블된다.
아울러, 제 2 기준전압 생성회로(200)는 최종 스탠바이 트림코드(STB_CODE<N:0>)에 의해 제 2 기준전압(VREF2)을 생성할 수 있다.
도 8은 제 2 기준전압(VREF2)의 레벨이 제 1 기준전압(VREF1)의 레벨보다 낮은 경우의 동작을 설명하기 위한 타이밍도이다.
이 경우, 비교부(310)로부터 출력되는 카운트 제어신호(REF_DOWN)는 기 로딩된 디폴트 코드(STB_DEF_CODE<N:0>)를 업 카운팅하도록, 예를 들어 로우 레벨로 출력될 수 있다. 카운터(320)는 카운트 제어신호(REF_DOWN) 및 클럭신호(CK)에 따라 디폴트 코드(STB_DEF_CODE<N:0>)를 업 카운팅하여 스탠바이 트림코드(STB_CODE<N:0>)를 출력한다.
스탠바이 트림코드(STB_CODE<N:0>)는 제 2 기준전압 생성부(200)로 제공되어 제 2 기준전압(VREF2)의 레벨을 높이게 된다. 이러한 과정을 통해 제 1 기준전압(VREF1)과 제 2 기준전압(VREF2)의 레벨이 실질적으로 같거나 유사해 지면 스탠바이 트림코드(STB_CODE<N:0>)는 연속되는 두 코드값을 반복 출력하게 되고 트림코드 생성부(300)의 동작은 디스에이블된다.
아울러, 제 2 기준전압 생성회로(200)는 최종 스탠바이 트림코드(STB_CODE<N:0>)에 의해 제 2 기준전압(VREF2)을 생성할 수 있다.
반도체 메모리 장치는 전원이 인가된 후, 액티브 모드에서 각종 퓨즈값들의 로딩이 이루어진 다음 스탠바이 모드로 천이할 수 있다. 스탠바이 모드에서 내부전압을 생성하는 데 사용되는 제 2 기준전압은 스탠바이 모드로 천이하기 전의 액티브 모드에서 미리 설정할 수 있으며, 도 9 및 도 10을 참조하여 설명하면 다음과 같다.
도 9는 본 발명의 일 실시예에 의한 반도체 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
먼저, 반도체 메모리 장치에 전원이 공급되어 파워업(Power up)이 이루어진다(S201). 그리고 칩 인에이블 신호(CE)가 인에이블됨에 따라 반도체 메모리 장치는 액티브(Active) 모드로 천이되고 비지(busy) 상태가 된다(S203). 아울러 각종 퓨즈들을 상태를 설정하기 위한 메탈 디폴트값이 로딩(Metal default loading)된다(S205). 이후, 액티브 모드가 유지된 상태에서, 스탠바이 모드시의 내부전압 생성에 사용되는 제 2 기준전압(VREF2)을 생성하기 위한 트리밍 과정이 수행될 수 있다(S207).
제 2 기준전압(VREF2)을 생성하기 위한 트리밍 과정은, 제 1 기준전압(VREF1)과 제 2 기준전압(VREF2)의 비교 결과에 따라 제 2 기준전압(VREF2)의 레벨이 제 1 기준전압(VREF1)의 레벨과 실질적으로 같거나 유사해 지도록 하는 스탠바이 트림 코드(STB_CODE<N:0>)를 생성하는 과정일 수 있다. 구체적으로, 제 2 기준전압(VREF2)이 제 1 기준전압(VREF1)보다 높은 경우에는 제 2 기준전압(VREF2)의 레벨이 제 1 기준전압(VREF1)의 레벨과 실질적으로 같거나 유사하게 될 때까지 스탠바이 트림 코드(STB_CODE<N:0>)를 순차적으로 다운시킬 수 있다. 제 2 기준전압(VREF2)이 제 1 기준전압(VREF1)보다 낮은 경우에는 제 2 기준전압(VREF2)의 레벨이 제 1 기준전압(VREF1)의 레벨과 실질적으로 같거나 유사하게 될 때까지 스탠바이 트림 코드(STB_CODE<N:0>)를 순차적으로 업시킬 수 있다.
액티브 모드에서 제 2 기준전압(VREF2)을 생성하기 위한 트리밍 과정이 수행된 후, 반도체 메모리 장치는 레디(Ready) 상태로 전환되어 스탠바이 모드로 천이한다(S209). 이때 단계 S207에서 기 생성한 스탠바이 트림 코드(STB_CODE<N:0>)에 기초하여 제 2 기준전압(VREF2)이 생성되고, 이를 기초로 내부전압(VCCI)이 생성될 수 있다.
도 10은 본 발명의 다른 실시예에 의한 반도체 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
반도체 메모리 장치는 레디 상태가 된 후 리셋 신호가 인가되기 전에는 동작하지 않는다. 따라서, 리셋 명령이 입력되면 리셋 동작을 수행하기 전 스탠바이 모드시의 내부전압 생성에 사용되는 제 2 기준전압(VREF2)을 생성하기 위한 트리밍 과정이 수행될 수 있다.
도 10에서, 파워 업 과정(S301), 비지 상태로의 전환(S303), 메탈 디폴트값이 로딩 과정(S305)이 도 9와 마찬가지로 수행되고, 이후 반도체 메모리 장치는 레디 상태가 된다(S307).
이후, 리셋 명령이 입력되면(S309) 스탠바이 모드시의 내부전압 생성에 사용되는 제 2 기준전압(VREF2)을 생성하기 위한 트리밍 과정(S311)이 수행되고, 리셋 동작을 수행한다(S313).
트리밍 과정(S311)은 도 9에서 설명한 것과 마찬가지로, 제 1 기준전압(VREF1)과 제 2 기준전압(VREF2)의 비교 결과에 따라 2 기준전압(VREF2)의 레벨이 제 1 기준전압(VREF1)의 레벨과 실질적으로 같거나 유사해 지도록 하는 스탠바이 트림 코드(STB_CODE<N:0>)를 생성하는 과정일 수 있다.
도 11은 본 발명의 일 실시예에 의한 반도체 메모리 장치의 구성도이다.
일 실시예에 의한 반도체 메모리 장치(50)는 외부전압(VCCE)을 제공받아 기 설정된 레벨의 내부전압(VCCI)으로 출력하는 전압 변환 회로(510) 및 전압 변환 회로(510)에서 제공되는 내부전압(VCCI)에 따라 동작하는 적어도 하나의 메모리 칩(520)을 포함할 수 있다.
메모리 칩(520)은 비휘발성 메모리 칩, 예를 들어 플래시 메모리 소자를 이용하여 구성한 메모리 칩일 수 있으나 이에 한정되는 것은 아니다.
전압 변환 회로(510)는 액티브 모드시 제 1 기준전압(VREF1)의 레벨에 기초하여 제 2 기준전압(VREF2)의 레벨을 트리밍하며, 액티브 모드시에는 제 1 기준전압(VREF1)에 따라 내부전압(VCCI)을 생성하고 스탠바이 모드시에는 트리밍한 제 2 기준전압(VREF2)에 따라 내부전압(VCCI)을 생성하는 회로로 구성할 수 있다.
예를 들어, 전압 변환 회로(510)는 도 2에 도시한 전압 변환 회로를 이용하여 구성할 수 있으나 이에 한정되는 것은 아니다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 전압 변환 회로
100, 100-1 : 제 1 기준전압 생성부
200 : 제 2 기준전압 생성부
300, 300-1 : 트림코드 생성부
400, 400-1 : 내부전압 생성부

Claims (20)

  1. 외부전압을 제공받아 제 1 기준전압을 생성하는 제 1 기준전압 발생부;
    스탠바이 트림코드에 응답하여 상기 외부전압을 제공받아 제 2 기준전압을 생성하는 제 2 기준전압 발생부;
    상기 제 1 기준전압 및 상기 제 2 기준전압의 레벨에 기초하여 상기 스탠바이 트림코드를 생성하는 트림코드 생성부; 및
    반도체 메모리 장치의 동작 모드에 따라 상기 제 1 기준전압 또는 상기 제 2 기준전압을 결정 기준전압으로 선택하여 상기 외부전압으로부터 내부전압을 생성하는 내부전압 생성부;
    를 포함하는 전압 변환 회로.
  2. 제 1 항에 있어서,
    상기 스탠바이 트림코드는 상기 제 2 기준전압의 레벨이 상기 제 1 기준전압의 레벨과 실질적으로 동일한 레벨이 되도록 결정되는 전압 변환 회로.
  3. 제 1 항에 있어서,
    상기 내부전압 생성부는 상기 반도체 메모리 장치가 액티브 모드인 경우 상기 제 1 기준전압을 결정 기준전압으로 선택하는 전압 변환 회로.
  4. 제 1 항에 있어서,
    상기 내부전압 생성부는 상기 반도체 메모리 장치가 스탠바이 모드인 경우 상기 제 2 기준전압을 결정 기준전압으로 선택하는 전압 변환 회로.
  5. 제 1 항에 있어서,
    상기 트림코드 생성부는, 상기 제 1 기준전압 및 상기 제 2 기준전압을 비교하여 카운트 제어신호를 생성하는 비교부; 및
    디폴트 코드가 로딩되며, 상기 카운트 제어신호에 기초하여 상기 디폴트 코드를 카운팅하여 상기 스탠바이 트림코드를 생성하는 카운터;
    를 포함하는 전압 변환 회로.
  6. 제 5 항에 있어서,
    상기 카운터는, 상기 제 2 기준전압의 레벨이 상기 제 1 기준전압의 레벨보다 높은 경우 상기 카운트 제어신호에 응답하여 상기 디폴트 코드를 다운 카운팅하는 전압 변환 회로.
  7. 제 5 항에 있어서,
    상기 카운터는, 상기 제 2 기준전압의 레벨이 상기 제 1 기준전압의 레벨보다 낮은 경우 상기 카운트 제어신호에 응답하여 상기 디폴트 코드를 업 카운팅하는 전압 변환 회로.
  8. 제 5 항에 있어서,
    상기 제 2 기준전압의 레벨이 상기 제 1 기준전압의 레벨과 실질적으로 동일한 레벨이 되면, 상기 트림코드 생성부가 디스에이블되는 전압 변환 회로.
  9. 제 1 항에 있어서,
    상기 제 1 기준전압 생성부는 밴드갭 회로를 포함하는 전압 변환 회로.
  10. 제 1 기준전압의 레벨에 기초하여 제 2 기준전압의 레벨을 트리밍하며, 동작 모드에 따라 상기 제 1 기준전압 또는 상기 제 2 기준전압을 결정 기준전압으로 선택하여 외부전압으로부터 내부전압을 생성하는 전압 변환 회로; 및
    상기 전압 변환 회로에서 제공되는 상기 내부전압에 따라 동작하는 적어도 하나의 메모리 칩;
    을 포함하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 전압 변환 회로는, 상기 외부전압을 제공받아 상기 제 1 기준전압을 생성하는 제 1 기준전압 발생부;
    스탠바이 트림코드에 응답하여 상기 외부전압을 제공받아 상기 제 2 기준전압을 생성하는 제 2 기준전압 발생부;
    상기 제 1 기준전압 및 상기 제 2 기준전압의 레벨에 기초하여 상기 스탠바이 트림코드를 생성하는 트림코드 생성부; 및
    상기 동작 모드에 따라 상기 제 1 기준전압 또는 상기 제 2 기준전압을 결정 기준전압으로 선택하여 상기 외부전압으로부터 상기 내부전압을 생성하는 내부전압 생성부;
    를 포함하는 반도체 메모리 장치.
  12. 제 10 항에 있어서,
    상기 스탠바이 트림코드는 상기 제 2 기준전압의 레벨이 상기 제 1 기준전압의 레벨과 실질적으로 동일한 레벨이 되도록 결정되는 반도체 메모리 장치.
  13. 제 10 항에 있어서,
    상기 내부전압 생성부는 상기 반도체 메모리 장치가 액티브 모드인 경우 상기 제 1 기준전압을 결정 기준전압으로 선택하는 반도체 메모리 장치.
  14. 제 10 항에 있어서,
    상기 내부전압 생성부는 상기 반도체 메모리 장치가 스탠바이 모드인 경우 상기 제 2 기준전압을 결정 기준전압으로 선택하는 반도체 메모리 장치.
  15. 제 10 항에 있어서,
    상기 트림코드 생성부는, 상기 제 1 기준전압 및 상기 제 2 기준전압을 비교하여 카운트 제어신호를 생성하는 비교부; 및
    디폴트 코드가 로딩되며, 상기 카운트 제어신호에 기초하여 상기 디폴트 코드를 카운팅하여 상기 스탠바이 트림코드를 생성하는 카운터;
    를 포함하는 반도체 메모리 장치.
  16. 제 10 항에 있어서,
    상기 제 1 기준전압 생성부는 밴드갭 회로를 포함하는 반도체 메모리 장치.
  17. 제 10 항에 있어서,
    상기 메모리 칩은 플래시 메모리 소자로 구성되는 반도체 메모리 장치.
  18. 반도체 메모리 장치가 파워 업되어 액티브 모드로 천이하는 단계;
    제 1 기준전압 따라 외부전압으로부터 내부전압을 생성하며, 상기 제 1 기준전압의 레벨에 기초하여 제 2 기준전압의 레벨을 트리밍하는 단계;
    상기 반도체 메모리 장치가 스탠바이 모드로 천이하는 단계; 및
    상기 트리밍한 제 2 기준전압에 따라 상기 외부전압으로부터 내부전압을 생성하는 단계;
    를 포함하는 반도체 메모리 장치의 동작 방법.
  19. 제 18 항에 있어서,
    상기 제 2 기준전압의 레벨을 트리밍하는 단계는, 상기 제 1 기준전압과 상기 제 2 기준전압의 비교 결과에 따라 상기 제 2 기준전압의 레벨이 상기 제 1 기준전압의 레벨과 실질적으로 동일한 레벨이 되도록 하는 단계인 반도체 메모리 장치의 동작 방법.
  20. 제 18 항에 있어서,
    상기 반도체 메모리 장치는 액티브 모드로 천이한 후 레디 상태를 가지며, 상기 제 2 기준전압의 레벨을 트리밍하는 단계는, 상기 레디 상태에서 리셋 명령에 입력됨에 따라 수행되는 반도체 메모리 장치의 동작 방법.
KR1020140126958A 2014-09-23 2014-09-23 전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법 KR20160035401A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140126958A KR20160035401A (ko) 2014-09-23 2014-09-23 전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법
US14/573,442 US9323257B2 (en) 2014-09-23 2014-12-17 Voltage conversion circuit, semiconductor memory apparatus having the same, and operating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140126958A KR20160035401A (ko) 2014-09-23 2014-09-23 전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법

Publications (1)

Publication Number Publication Date
KR20160035401A true KR20160035401A (ko) 2016-03-31

Family

ID=55525679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140126958A KR20160035401A (ko) 2014-09-23 2014-09-23 전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법

Country Status (2)

Country Link
US (1) US9323257B2 (ko)
KR (1) KR20160035401A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140120047A (ko) * 2013-04-02 2014-10-13 에스케이하이닉스 주식회사 내부전압 생성회로
KR20160069844A (ko) * 2014-12-09 2016-06-17 에스케이하이닉스 주식회사 전압 생성 장치
KR102341385B1 (ko) * 2015-09-07 2021-12-21 에스케이하이닉스 주식회사 전압 생성 회로, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20190064893A (ko) * 2017-12-01 2019-06-11 에스케이하이닉스 주식회사 디지털 온도 센싱 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685642B1 (ko) 2002-07-12 2007-02-22 주식회사 하이닉스반도체 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치
JP2004133800A (ja) * 2002-10-11 2004-04-30 Renesas Technology Corp 半導体集積回路装置
KR100991290B1 (ko) 2003-11-18 2010-11-01 주식회사 하이닉스반도체 플래시 메모리 장치의 전압 강하 컨버터 회로

Also Published As

Publication number Publication date
US20160085249A1 (en) 2016-03-24
US9323257B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
US11886234B2 (en) Adaptive voltage converter
US7928715B2 (en) Switching regulator
KR101365309B1 (ko) 다수의 전류 제한들의 검출을 위한 시스템 및 방법
KR20200096847A (ko) 초저전력 소비 전력 공급 구조
US7990074B2 (en) Adaptive algorithm for camera flash LED power control vs. battery impedance, state of discharge (SOD), aging, temperature effects
KR102299908B1 (ko) 기준 전압 발생 회로 및 이것을 구비한 ｄｃｄｃ 컨버터
US9190988B1 (en) Power management system for integrated circuit
US7728459B2 (en) Power supply for real-time clock generation
KR102275664B1 (ko) 밴드 갭 레퍼런스 회로 및 이를 구비한 dcdc 컨버터
KR20160035401A (ko) 전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법
KR101056737B1 (ko) 내부 전원 전압을 발생하는 장치
JP2019530409A (ja) 供給電圧を安定させるためのデバイスおよび方法
JP2008033461A (ja) 定電圧電源回路
TWM574786U (zh) 電力轉換器及一次控制器
JP2009195101A (ja) 電源供給装置および電源供給方法
US20160103458A1 (en) Circuit for regulating startup and operation voltage of an electronic device
US20140097819A1 (en) Power supply apparatus, power supply system and power supply method
US20140253019A1 (en) Charger Circuit and Control Circuit and Control Method Thereof
JP2008197918A (ja) レギュレータ回路
JP4969105B2 (ja) マルチパワーで動作するチップ及びそれを有するシステム
KR100650847B1 (ko) 전원 전압의 변화에 무관하게 안정적으로 동작하는 반도체장치의 입력 버퍼 회로 및 그 동작 방법
US10680524B2 (en) Fast-charging voltage generator
JP2015061084A (ja) 負荷制御装置
CN110574273B (zh) 控制电路以及理想二极管电路
EP2775601B1 (en) Adaptation of operating mode ranges of switching regulators by means of programmable voltage thresholds

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid