KR20160069844A - 전압 생성 장치 - Google Patents

전압 생성 장치 Download PDF

Info

Publication number
KR20160069844A
KR20160069844A KR1020140175970A KR20140175970A KR20160069844A KR 20160069844 A KR20160069844 A KR 20160069844A KR 1020140175970 A KR1020140175970 A KR 1020140175970A KR 20140175970 A KR20140175970 A KR 20140175970A KR 20160069844 A KR20160069844 A KR 20160069844A
Authority
KR
South Korea
Prior art keywords
voltage
external
signal
start signal
pumping
Prior art date
Application number
KR1020140175970A
Other languages
English (en)
Inventor
함현주
박기덕
원형식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140175970A priority Critical patent/KR20160069844A/ko
Priority to US14/710,253 priority patent/US9564888B2/en
Priority to CN201510289340.5A priority patent/CN106200734B/zh
Publication of KR20160069844A publication Critical patent/KR20160069844A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/562Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices with a threshold detection shunting the control path of the final control device
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Dc-Dc Converters (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)

Abstract

본 발명에 따른 전압 생성 장치는 제1 외부전압 및 제2 외부전압의 크기를 감지하여 제1 개시 신호 및 제2 개시 신호를 생성하는 외부전압 감지회로, 내부전압과 목표전압을 비교하여 전압 생성 신호를 생성하는 내부전압 감지회로, 제1 개시 신호에 응답하여 활성화되며 전압 생성 신호에 기초하여 펌핑 동작을 수행하여 내부전압을 생성하는 전압 펌핑회로, 및 제1 및 제2 개시 신호들에 응답하여 활성화되며 전압 생성 신호에 기초하여 내부전압을 생성하는 전압 레귤레이팅회로를 포함한다.

Description

전압 생성 장치{Voltage generating apparatus}
본 발명은 전압 생성 장치에 관한 것으로, 더욱 상세하게는 전압 펌프(voltage pump)와 전압 레귤레이터(voltage regulator)를 함께 구비하여 내부 전압을 생성하는 전압 생성 장치에 관한 것이다.
전자 기기에는 둘 이상의 외부전압에 기초하여 내부 전압을 생성하는 전압 생성 회로가 구비될 수 있다. 전압 생성 회로들은 각각의 외부전압에 기초하여 내부전압을 생성할 수 있는데, 하나의 내부전압을 복수의 전압 생성 수단들이 생성하는 경우, 내부전압의 크기를 감지하는 수단이 둘 이상이 요구될 수 있으며 더욱이 외부전압들 사이의 관통 전류가 흘러 불필요한 전력 소모가 일어날 수 있다.
본 발명이 이루고자 하는 기술적 과제는 둘 이상의 외부전압에 기초하여 내부전압을 생성함에 있어서 외부전압이 정상적으로 인가되었을 시점을 감지하여 안정적으로 내부전압을 생성하는 전압 생성 장치를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 둘 이상의 외부전압에 기초하여 내부전압을 형성하는 경우에 둘 이상의 외부전압 사이를 관통하는 누설 전류의 경로를 차단하여 전력 손실을 최소화하는 전압 생성 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 전압 생성 장치는 제1 외부전압 및 제2 외부전압의 크기를 감지하여 제1 개시 신호 및 제2 개시 신호를 생성하는 외부전압 감지회로, 내부전압과 목표전압을 비교하여 전압 생성 신호를 생성하는 내부전압 감지회로, 상기 제1 개시 신호에 응답하여 활성화되며 상기 전압 생성 신호에 기초하여 펌핑 동작을 수행하여 상기 내부전압을 생성하는 전압 펌핑회로, 및 상기 제1 및 제2 개시 신호들에 응답하여 활성화되며 상기 전압 생성 신호에 기초하여 상기 내부전압을 생성하는 전압 레귤레이팅회로를 포함한다.
본 발명의 실시예들에 따른 전압 생성 장치는 외부전압이 정상적으로 수신되는 경우에만 펌핑 동작 또는 레귤레이팅 동작을 수행하도록 함으로써 안정적으로 내부전압을 생성할 수 있다.
본 발명의 실시예들에 따른 전압 생성 장치는 둘 이상의 외부전압을 활용하여 전압 펌핑회로 및 전압 레귤레이팅회로를 구동하도록 하여 내부전압 생성 능력을 향상시키는 동시에 이들 두 동작회로를 통하여 발생할 수 있는 누설 전류를 차단시킴으로써 전력 소모를 최소화할 수 있어 효율적으로 전압을 생성할 수 있다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 전압 생성 장치를 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 외부전압 감지 회로를 나타내는 블록도이다.
도 3은 제1 개시 신호 생성부의 일 실시예를 나타낸 도면이다.
도 4a 및 도 4b는 제1 개시 신호 생성부에 포함된 파워 온 리셋기의 동작을 설명하기 위한 시간-전압 그래프들이다.
도 5는 제2 개시 신호 생성부의 일 실시예를 나타내는 도면이다.
도 6은 도 1의 전압 펌핑회로의 일 실시예를 나타내는 블록도이다.
도 7은 도 6의 펌핑 활성화기의 일 실시예를 나타내는 도면이다.
도 8은 도 6의 펌핑 활성화기에 포함된 초기화기의 일 실시예를 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 전압 레귤레이팅회로를 나타내는 블록도이다.
도 10은 도 9의 레귤레이터 활성화기의 일 실시예를 나타내는 도면이다.
도 11은 본 발명의 일 실시예에 따른 적응적 레귤레이터를 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시예에 따른 전압 생성 장치를 나타낸 블록도이다.
도 1을 참조하면, 전압 생성 장치(10)는 내부전압 감지회로(100), 외부전압 감지회로(200), 전압 펌핑회로(300) 및 전압 레귤레이팅회로(400)를 포함할 수 있다.
내부전압 감지회로(100)는 전압 펌핑회로(300) 및 전압 레귤레이팅회로(400)중 적어도 하나의 동작에 의하여 생성된 내부전압(VINT)과 목표전압(VTG)을 비교하여 전압 생성 신호(DET)를 생성한다. 내부전압 감지회로(100)는 내부전압(VINT)가 목표전압(VTG)에 도달하지 못하였을 경우에 전압 생성 신호(DET)를 활성화하여 제공할 수 있다.
본 발명의 일 실시예에 따른 전압 생성 장치(10)는 전압 펌핑회로(300)와 전압 레귤레이팅회로(400)가 내부전압 감지회로(100)를 공유한다. 이와 같이 내부전압 감지회로(100)를 공유하는 경우, 전압 펌핑회로(300)가 별도의 내부전압 감지수단을 포함하여 동작하고 전압 레귤레이팅회로(400)도 별도의 내부전압 감지수단을 구비하는 경우와 비교하여 전압 생성 장치(10)의 크기도 줄일 수 있을 뿐만 아니라, 전압 펌핑회로(300)와 전압 레귤레이팅회로(400)가 각각 내부전압(VINT)을 달리 감지하여 동작 개시 시점의 미스매칭이 발생할 가능성도 줄일 수 있다.
외부전압 감지회로(200)는 제1 외부전압(VEXT1)과 제2 외부전압(VEXT2)을 비교하여 제1 개시 신호(VST1) 및 제2 개시 신호(VST2)를 생성한다. 내부전압 감지회로(100)는 제1 외부전압(VEXT1)과 제2 외부전압(VEXT2)의 크기에 따라서 제1 개시 신호(VST1) 및 제2 개시 신호(VST2)를 활성화하거나 비활성화한다.
예를 들어, 외부전압 감지회로(200)는 제1 외부전압(VEXT1)이 원하는 기준 전압에 도달하면서 제2 외부전압(VEXT2) 또한 원하는 기준전압에 도달하였을 경우에 제1 개시 신호(VST1)를 활성화시킬 수 있다.
제1 개시 신호(VST1)를 활성화시키는 회로가 제1 외부전압(VEXT1)에 기초하여 구동될 수 있기 때문에 제2 외부전압(VEXT2)의 감지와 관련하여서는 오동작을 일으킬 수 있다.
따라서 이러한 오동작을 보완하기 위해 외부전압 감지회로(200)는 제2 개시 신호(VST2)를 함께 생성할 수 있다.
외부전압 감지회로(200)의 제1 개시 신호(VST1) 및 제2 개시 신호(VST2)의 생성에 대해서는 도 2 내지 도 5를 참조하여 구체적으로 설명하도록 한다.
전압 펌핑회로(300)는 전압 생성 신호(DET) 및 제1 개시 신호(VST1)에 기초하여 동작할 수 있다. 예를 들어, 전압 펌핑회로(300)는 제1 개시 신호(VST1)에 응답하여 활성화되며 제1 개시 신호(VST1)에 기초하여 펌핑 동작을 수행함으로써 내부전압(VINT)을 생성할 수 있다.
전압 펌핑회로(300)는 제1 외부전압(VEXT1)에 기초하여 구동됨으로써 내부전압(VINT)을 생성한다. 따라서 제1 외부전압(VEXT1)이 정상적으로 제공되지 않은 경우에 펌핑 동작을 수행해서는 안 된다.
전압 펌핑회로(300)는 제1 개시 신호(VST1)에 따라서 제1 외부전압(VEXT1)과 제2 외부전압(VEXT2)이 모두 정상적으로 인가되었으며 내부전압(VINT)이 목표전압(VTG)에 미치지 못하였을 경우에 펌핑 동작을 수행하는 것으로 이해할 수 있다.
전압 레귤레이팅회로(400)는 제1 개시 신호(VST1) 및 제2 개시 신호(VST2)에 응답하여 활성화되며 선형적으로 내부전압(VINT)을 제어하여 제공할 수 있다. 구체적으로 전압 레귤레이팅회로(400)는 MOS 트랜지스터와 같은 패스 스위치 수단과 직렬로 연결되는 저항 수단을 구비할 수 있다. MOS 트랜지스터는 전압 생성 신호(DET)에 기초하여 생성된 레귤레이팅 활성화 신호(REN, 도 9 내지 도 11 참조)에 응답하여 제2 외부전압(VEXT2)이 저항에 이르는 경로를 제공할 수 있다. MOS 트랜지스터의 게이트-소스 전압(Vgs) 특성에 따른다면 내부전압(VINT)와 레귤레이팅 활성화 신호(REN) 사이의 관계는 2차 곡선 형태를 가질 것이지만 전압 레귤레이팅회로(400)는 저항을 구비함으로써 내부전압(VINT)을 선형적으로 제어할 수 있다.
전압 레귤레이팅회로(400)는 제2 외부전압(VEXT2)에 기초하여 구동됨으로써 내부전압(VINT)을 생성한다. 따라서 전압 펌핑회로(300)와 마찬가지로 제2 외부전압(VEXT2)이 정상적으로 제공되지 않은 경우에 전압 레귤레이팅 동작을 수행하여서는 안 된다.
전압 레귤레이팅회로(400)의 구체적인 구성에 대해서는 도 9 내지 도 11을 참조하여 구체적으로 설명하도록 한다.
실시예에 따라, 전압 생성 장치(10)는 내부전압 감지회로(100), 전압 펌핑회로(300) 및 전압 레귤레이팅회로(400)의 동작을 제어하는 제어 신호들(CTRL1, CTRL2, CTRL3)을 생성하는 제어회로(500)를 더 포함할 수 있다.
제어회로(500)는 상술한 동작 이외에 내부전압 감지회로(100), 전압 펌핑회로(300) 및 전압 레귤레이팅회로(400)의 동작을 제어할 수 있다. 제어회로(500)는 외부의 호스트와 같은 장치에 구비될 수 있으며 전압 생성 장치(10) 내부에 구비되어 제어 신호들(CTRL1, CTRL2, CTRL3)을 생성할 수도 있다.
도 1을 참조하여 설명한 바와 같이, 본 발명의 실시예에 따른 전압 생성 장치(10)는 제1 외부전압(VEXT1)에 기초하여 구동되는 전압 펌핑회로(300)와 제2 외부전압(VEXT2)에 기초하여 구동되는 전압 레귤레이팅회로(400)를 구비하여 내부전압(VINT)을 생성함에 있어서, 제1 외부전압(VEXT1)과 제2 외부전압(VEXT2)이 모두 정상적으로 기준 전압에 도달하여야만 펌핑 동작 또는 레귤레이팅 동작을 수행하도록 함으로써 내부전압(VINT) 생성의 안정성을 도모할 수 있다.
도 2는 본 발명의 일 실시예에 따른 외부전압 감지 회로를 나타내는 블록도이다.
도 2를 참조하면, 외부전압 감지회로(200)는 제1 개시 신호 생성부(210) 및 제2 개시 신호 생성부(220)를 포함할 수 있다.
제1 개시 신호 생성부(210)는 제1 외부전압(VEXT1)이 제1 기준전압(VREF1)에 도달하는 지, 제2 외부전압(VEXT2)이 제2 기준전압(VREF2)에 도달하는 지를 판단하여 제1 개시 신호(VST1)를 생성한다.
제2 개시 신호 생성부(220)는 제1 외부전압(VEXT1)과 제2 외부전압(VEXT2)이 각각 문턱 치(threshold value) 이상인 경우에 제2 개시 신호(VST2)를 활성화한다.
도 3은 제1 개시 신호 생성부의 일 실시예를 나타낸 도면이고, 도 4a 및 도 4b는 제1 개시 신호 생성부에 포함된 파워 온 리셋기의 동작을 설명하기 위한 시간-전압 그래프들이다.
도 3을 참조하면, 제1 개시 신호 생성부(210)는 파워 온 리셋기(211) 및 연산기(LO1, LO2)를 포함할 수 있다.
파워 온 리셋기(211)는 제1 외부전압(VEXT1)이 제1 기준전압(VREF1)에 도달하면 제1 네트 신호(NET1)를 초기화하고, 제2 외부전압(VEXT2)이 제2 기준전압(VREF2)에 도달하면 제2 네트 신호(NET2)를 초기화한다.
파워 온 리셋기(211)는 제1 파워 온 리셋(POR1) 및 제2 파워 온 리셋(POR2)을 포함할 수 있다. 제1 파워 온 리셋(POR1)은 제1 외부전압(VEXT1)에 기초하여 구동되며, 제1 외부전압(VEXT1)이 제1 기준전압(VREF1)에 이르렀을 때 초기화된 제1 네트 신호(NET1)을 생성한다.
도 4a를 참조하면, 제1 파워 온 리셋(POR1)의 동작을 이해할 수 있다. 각각의 그래프에서 x축은 시간을 나타내며 y축은 전압의 크기를 나타낸다.
도 4a에서 제1 파워 온 리셋(POR1)은 제1 외부전압(VEXT1)의 크기에 응답하여 t1 시점에 제1 네트 신호(NET1)를 초기화할 수 있다.
유사한 방식으로 제2 파워 온 리셋(POR2)은 제2 외부전압(VEXT2)이 제2 기준전압(VREF2)에 이르는 경우에 제2 네트 신호(NET2)를 초기화할 수 있다.
도 4b를 참조하면, 제2 파워 온 리셋(POR2)은 제2 외부전압(VEXT2)이 제2 기준전압(VREF2)에 이르는 t2 시점에 제2 네트 신호(NET2)를 초기화할 수 있다.
각각에 응답하여 제공된 제1 네트 신호(NET1) 및 제2 네트 신호(NET2)에 대하여 논리 연산을 수행하는 연산기(LO1, LO2)는 각각 NOR 연산기(LO1) 및 인버터(LO2)일 수 있다. 연산기(LO1, LO2)는 논리합 연산을 수행함으로써 제1 네트 신호(NET1) 및 제2 네트 신호(NET2) 중 적어도 하나가 활성화된 경우에는 활성화된 제1 개시 신호(VST1)를 제공한다.
제1 개시 신호 생성부(210)는 제1 외부전압(VEXT1)과 제2 외부전압(VEXT2)이 모두 기준전압(VREF1, VREF2) 이상이 된 경우를 감지하여야 하므로 본 명세서에서는 이 경우에 제1 개시 신호(VST1)가 논리 상태 '로우'가 된다.
다만, 연산기(LO1, LO2)가 제1 외부전압(VEXT1)에 기초하여 구동되기 때문에, 파워 온 리셋기(211)의 출력에 관계없이 제1 외부전압(VEXT1)이 제공되지 않는 경우에는 제1 개시 신호(VST1)가 논리 상태 '로우'에 상응하게 될 수도 있다.
따라서 이를 보완하기 위하여 외부전압 감지회로(200)는 제2 개시 신호 생성부(220)를 구비한다.
도 5는 제2 개시 신호 생성부의 일 실시예를 나타내는 도면이다.
도 5를 참조하면, 제2 개시 신호 생성부(220)는 다수의 트랜지스터들(LT1, LT2, HT1, HT2) 및 연산기들(LO3, LO4)을 포함할 수 있다.
제1 로우 트랜지스터(LT1) 및 제2 로우 트랜지스터(LT2)는 제1 외부전압(VEXT1)과 접지전압(VSS) 사이에 직렬로 연결된다. 예를 들어 제1 외부전압(VEXT1)은 외부 저전압(VDDL)에 상응하고 제2 외부전압(VEXT2)은 외부 고전압(VDDH)에 상응할 수 있다.
이 경우, 제1 로우 트랜지스터(LT1) 및 제2 로우 트랜지스터(LT2)는 상대적으로 낮은 제1 외부전압(VEXT1)에 기초하여 동작할 수 있는 저전압 특성을 갖는 트랜지스터로 이해될 수 있다.
제1 로우 트랜지스터(LT1)는 PMOS 트랜지스터일 수 있으며, 제1 외부전압(VEXT1)과 연결된 제1 단자, 접지전압(VSS)을 인가받는 게이트 단자 및 제1 노드(ND1)와 연결된 제2 단자를 포함할 수 있다. 제2 로우 트랜지스터(LT2)는 NMOS 트랜지스터일 수 있으며, 접지전압(VSS)과 연결된 제1 단자, 접지전압(VSS)을 인가받는 게이트 단자 및 제1 노드(ND1)와 연결된 제2 단자를 포함할 수 있다.
제1 로우 트랜지스터(LT1) 및 제2 로우 트랜지스터(LT2)는 제1 외부전압(VEXT1)에 기초하여 구동되는 인버터와 같이 동작하여 제1 외부전압(VEXT1)을 제1 노드(ND1)에 제공한다.
제1 하이 트랜지스터(HT1) 및 제2 하이 트랜지스터(HT2)는 제2 외부전압(VEXT2)과 접지전압(VSS) 사이에 직렬로 연결된다.
제1 하이 트랜지스터(HT1) 및 제2 하이 트랜지스터(HT2)는 상대적으로 높은 제2 외부전압(VEXT2)에 기초하여 동작할 수 있는 고전압 특성을 갖는 트랜지스터로 이해될 수 있다. 따라서 제1 하이 트랜지스터(HT1)의 문턱전압은 제1 로우 트랜지스터(LT1)의 문턱전압보다 낮고, 제2 하이 트랜지스터(HT2)의 문턱전압은 제2 로우 트랜지스터(LT2)의 문턱전압보다 높을 수 있다.
제1 하이 트랜지스터(HT1)는 PMOS 트랜지스터에 상응할 수 있으며, 제2 외부전압(VEXT2)에 연결된 제1 단자, 제2 노드(ND2)에 공통으로 연결된 게이트 단자 및 제2 단자를 포함할 수 있다.
제1 하이 트랜지스터(HT1)는 제2 외부전압(VEXT2)이 제1 하이 트랜지스터(HT1)의 문턱전압보다 큰 경우에 턴-온 된다.
제2 하이 트랜지스터(HT2)는 접지전압(VSS)과 연결된 제1 단자, 제1 노드(ND1)에 연결된 게이트 단자 및 제2 노드(ND2)에 연결된 제2 단자를 포함할 수 있다.
제2 하이 트랜지스터(HT2)는 제1 외부전압(VEXT1)이 제2 하이 트랜지스터(HT2)의 문턱 전압보다 큰 경우에 턴-온 된다.
제2 노드(ND2)로 출력된 전압은 제2 외부전압(VEXT2)에 기초하여 구동되는 연산기들(LO3, LO4)을 거쳐 제2 개시 신호(VST2)로 제공되는데, 이는 제2 노드(ND2) 전압의 논리 상태에 상응하는 값이 제2 외부전압(VEXT2) 레벨로 쉬프트되어 제2 개시 신호(VST2)로 제공되는 것으로 이해될 수 있다.
따라서 제2 노드(ND2)의 논리 상태와 제2 개시 신호(VST2)의 논리 상태는 상응하는 것으로서, 이하에서는 제1 외부전압(VEXT1)과 제2 외부전압(VEXT2)의 크기에 따라 제2 노드(ND2)의 전압이 어떠한 논리 상태를 갖는지를 설명한다.
제1 외부전압(VEXT1)이 제2 하이 트랜지스터(HT2)의 문턱전압보다 작고 제2 외부전압(VEXT2)이 제1 하이 트랜지스터(HT1)의 문턱전압보다 작은 경우, 제1 하이 트랜지스터(HT1) 및 제2 하이 트랜지스터(HT2)가 모두 턴-오프 된다. 그리고 제2 외부전압(VEXT2)의 값이 제1 하이 트랜지스터(HT1)의 문턱전압보다 작으므로 연산기들(LO3, LO4) 또한 구동되지 않아 제2 개시 신호(VST2)는 논리 상태 '로우'에 상응한다.
제1 외부전압(VEXT1)이 제2 하이 트랜지스터(HT2)의 문턱전압보다 작고 제2 외부전압(VEXT2)이 제1 하이 트랜지스터(HT1)의 문턱전압보다 큰 경우, 제1 하이 트랜지스터(HT1)는 턴-오프 되고 제2 하이 트랜지스터(HT2)가 턴-온 된다. 이에 따라 제2 노드(ND2)에는 제2 외부전압(VEXT2)이 제공되고, 제2 개시 신호(VST2)는 논리 상태 '하이'에 상응한다.
도 3 및 도 4를 참조하여 설명한 제1 개시 신호 생성부(210)에 있어서, 위와 같이 제1 외부전압(VEXT1)이 정상적으로 제공되지 않는 경우에 제2 외부전압(VEXT2)만이 제공되는 경우를 감지하고자 했으므로, 제2 개시 신호(VST2)가 논리 상태 '하이'에 상응하는 경우로 판단하면 된다.
제1 외부전압(VEXT1)이 제2 하이 트랜지스터(HT2)의 문턱전압보다 크고 제2 외부전압(VEXT2)이 제1 하이 트랜지스터(HT1)의 문턱전압보다 작은 경우, 제1 하이 트랜지스터(HT1)는 턴-온 되고 제2 하이 트랜지스터(HT2)가 턴-오프 된다. 제2 노드(ND2)에는 접지전압(VSS)이 제공되어 제2 개시 신호(VST2)는 논리 상태 '로우'에 상응한다.
제1 외부전압(VEXT1)이 제2 하이 트랜지스터(HT2)의 문턱전압보다 크고 제2 외부전압(VEXT2)이 제1 하이 트랜지스터(HT1)의 문턱전압보다 큰 경우, 제1 하이 트랜지스터(HT1)와 제2 하이 트랜지스터(HT2)가 모두 턴-온 된다. 이 경우 제1 하이 트랜지스터(HT1)와 제2 하이 트랜지스터(HT2)가 파이팅(Fighting)되어 제2 개시 신호(VST2)는 논리 상태 '로우'에 상응하게 된다.
도 6은 도 1의 전압 펌핑회로의 일 실시예를 나타내는 블록도이다.
도 6을 참조하면, 전압 펌핑회로(300)는 펌핑 활성화기(310), 차지 펌핑기(320) 및 초기화기(330)를 포함할 수 있다.
펌핑 활성화기(310)는 제1 개시 신호(VST1) 및 전압 생성 신호(DET)에 대하여 논리 연산을 수행하여 펌핑 활성화 신호(PEN)를 생성할 수 있다.
상술한 바와 같이 제1 개시 신호(VST1)가 논리 상태 '로우'에 상응하는 경우는 적어도 제1 외부전압(VEXT1)이 정상적으로 제공된 경우로 볼 수 있다. 따라서 펌핑 활성화기(310)는 제1 개시 신호(VST1)가 논리 상태 '로우'에 상응하며, 전압 생성 신호(DET)가 활성화된 경우에 펌핑 활성화 신호(PEN)를 활성화함으로써 차지 펌핑기(320)로 하여금 차지 펌핑 동작을 수행하여 내부전압(VINT)을 생성하도록 한다.
실시예에 따라, 펌핑 활성화기(310)는 도 1의 제어회로(500)로부터 제공된 제2 제어 신호(CTRL2)를 수신함으로써 활성화 여부가 제어될 수도 있다.
차지 펌핑기(320)는 캐패시터 수단과 스위칭 수단을 구비하고 펌핑 활성화 신호(PEN)에 응답하여 차지 펌핑 동작을 수행할 수 있다. 차지 펌핑기(320)의 구성은 종래의 차지 펌프와 유사한 바 구체적인 설명은 생략하도록 한다.
초기화기(330)는 제1 외부전압(VEXT1) 또는 제2 외부전압(VEXT2) 중 적어도 하나가 정상적으로 인가되지 않은 경우, 즉 제1 개시 신호(VST1)가 논리 상태 '하이'에 상응하는 경우에 내부전압(VINT)에 대하여 제1 외부전압(VEXT1)을 제공함으로써 초기화시킨다.
초기화기(330)를 통하여 내부전압(VINT)이 초기화됨으로써 외부 전원이 정상적으로 제공되지 않았을 경우에 펌핑 동작 또는 전압 레귤레이팅 동작을 통하여 상승하였던 내부전압(VINT)을 초기화할 수 있다.
도 7은 도 6의 펌핑 활성화기의 일 실시예를 나타내는 도면이다.
도 7을 참조하면, 펌핑 활성화기(310)는 제5 내지 제7 연산기들(LO5, LO6, LO7)을 포함할 수 있다.
제5 연산기(LO5)는 인버터에 상응할 수 있으며, 제1 개시 신호(VST1)를 반전시켜 제6 연산기(LO6)에 제공한다.
제6 연산기(LO6)는 부정논리곱 연산기에 상응할 수 있으며, 전압 생성 신호(DET) 및 제2 제어 신호(CTRL2) 중 적어도 하나와 반전된 제1 개시 신호(VST1)에 대하여 부정논리곱 연산을 수행한다.
제7 연산기(LO7)는 인버터에 상응할 수 있으며, 제6 연산기(LO6)의 출력을 반전시켜 펌핑 활성화 신호(PEN)로 제공할 수 있다.
도 6을 참조하여 설명한 바와 마찬가지로, 펌핑 활성화기(310)는 제1 개시 신호(VST1)가 논리 상태 '로우'이면서 전압 생성 신호(DET)가 활성화된 상태에서만 펌핑 활성화 신호(PEN)를 활성화시킨다. 또한, 실시예에 따라, 펌핑 활성화기(310)는 전압 생성 신호(DET)뿐만 아니라 제2 제어 신호(CTRL2)도 활성화되어야 펌핑 활성화 신호(PEN)를 활성화시킬 수도 있다.
도 8은 도 6의 펌핑 활성화기에 포함된 초기화기의 일 실시예를 나타낸 도면이다.
도 8을 참조하면, 초기화기(330)는 레벨 쉬프터(331) 및 제3 하이 트랜지스터(HT3)를 포함할 수 있다.
상술한 바와 같이 제1 개시 신호(VST1)는 제1 외부전압(VEXT1)에 기초하여 구동되는 바, 제1 개시 신호(VST1)가 논리 상태 '하이'에 상응하는 것은 제1 개시 신호(VST1)가 제1 외부전압(VEXT1)에 상응하는 것과 동일하다.
따라서 레벨 쉬프터(331)는 제1 외부전압(VEXT1) 및 제2 외부전압(VEXT2)에 기초함으로써 논리 상태 '하이'에 상응하는 제1 개시 신호(VST1)의 레벨을 제2 외부전압(VEXT2)으로 상승시킨다.
제3 하이 트랜지스터(HT3)는 제1 개시 신호(VST1)가 논리 상태 '하이'에 상응하는 경우, 제2 외부전압(VEXT2)에 상응하는 전압을 제공받아, 제1 외부전압(VEXT1)을 내부전압(VINT)으로 제공한다.
도 3, 도 4a 및 도 4b를 참조하여 설명한 바와 같이 제1 개시 신호(VST1)가 논리 상태 '하이'에 상응하는 경우, 제1 외부전압(VEXT1) 및 제2 외부전압(VEXT2) 중 적어도 하나가 정상적으로 인가되지 않은 경우이다. 초기화기(330)가 두 외부전압들(VEXT1, VEXT2) 중 적어도 하나가 정상적으로 인가되지 않은 경우에 내부전압(VINT)를 초기화시킴으로써 비정상적인 내부전압(VINT) 상승을 방지할 수 있다.
도 9는 본 발명의 일 실시예에 따른 전압 레귤레이팅회로를 나타내는 블록도이다.
도 9를 참조하면, 전압 레귤레이팅회로(400)는 레귤레이팅 활성화기(410) 및 적응적 레귤레이터(420)를 포함할 수 있다.
레귤레이팅 활성화기(410)는 전압 생성 신호(DET)에 응답하여 활성화되며 제1 개시 신호(VST1) 및 제2 개시 신호(VST2)에 대하여 논리 연산을 수행하여 레귤레이팅 활성화 신호(REN)를 생성한다.
레귤레이팅 활성화기(410)는 제1 개시 신호 생성부(210)와 제2 개시 신호 생성부(220)가 함께 제1 외부전압(VEXT1)과 제2 외부전압(VEXT2)의 정상적인 인가를 감지한 결과를 반영하여 레귤레이팅 활성화 신호(REN)를 생성한다.
제1 개시 신호 생성부(210)에서 생성된 제1 개시 신호(VST1)는 제1 외부전압(VEXT1)과 제2 외부전압(VEXT2) 중 적어도 하나가 비정상적으로 인가된 경우에는 논리 상태 '하이'에 상응할 수 있다. 그러나 제1 개시 신호 생성부(210)가 제1 외부전압(VEXT1)에 기초하여 구동되는 바, 제1 외부전압(VEXT1)이 정상적으로 인가되지 않은 경우에는 제2 외부전압(VEXT2)의 값에 관계없이 논리 상태 '로우'에 상응할 수 있다.
이를 보완하기 위하여 제2 개시 신호 생성부(220)는 제1 외부전압(VEXT1)이 하이 트랜지스터의 문턱전압보다 작고, 제2 외부전압(VEXT2)이 하이 트랜지스터의 문턱전압보다 큰 경우를 감지하여 제2 개시 신호(VST2)를 생성한다.
레귤레이팅 활성화기(410)는 이와 같이 생성된 제1 개시 신호(VST1) 및 제2 개시 신호(VST2)에 기초하여 제1 외부전압(VEXT1)과 제2 외부전압(VEXT2)이 모두 정상적으로 인가되었으면서도 전압 생성 신호(DET)에 의하여 내부전압(VINT)을 승압시켜야 하는 경우에만 펌핑 활성화 신호(PEN)를 활성화시킨다.
적응적 레귤레이터(420)는 레귤레이팅 활성화 신호(REN)에 응답하여 내부전압(VINT)을 선형적으로 제공할 수 있다. 적응적 레귤레이터의 내부전압(VINT) 제공에 대해서는 도 11을 참조하여 구체적으로 설명하도록 한다.
도 10은 도 9의 레귤레이터 활성화기의 일 실시예를 나타내는 도면이다.
도 10을 참조하면, 레귤레이팅 활성화기(410)는 제8 내지 제10 연산기들(LO8, LO9, LO10) 및 레벨 쉬프터(411)를 포함할 수 있다.
제8 연산기(LO8)는 인버터에 상응할 수 있으며, 제1 개시 신호(VST1)를 반전시켜 제9 연산기(LO9)에 제공한다. 제9 연산기(LO9)는 반전된 제1 개시 신호(VST1) 및 전압 생성 신호(DET)에 대하여 부정논리곱 연산을 수행하여 레벨 쉬프터(411)에 제공한다.
레벨 쉬프터(411)는 제9 연산기(LO9)의 출력 신호의 전압 레벨을 제2 외부전압(VEXT2) 레벨로 승압시켜 제10 연산기(LO10)로 제공한다.
제10 연산기(LO10)는 레벨 쉬프터(411)의 출력 신호와 제2 개시 신호(VST2)에 대하여 부정논리합 연산을 수행하여 레귤레이팅 활성화 신호(REN)로 제공한다.
이와 같은 연산을 통하여 제1 개시 신호(VST1)가 논리 상태 '로우'에 상응하고 제2 개시 신호(VST2)가 논리 상태 '하이'에 상응하는 경우에만 레귤레이팅 활성화 신호(REN)가 활성화되어 전압 레귤레이팅 동작을 수행하도록 한다.
도 11은 본 발명의 일 실시예에 따른 적응적 레귤레이터를 나타내는 도면이다.
적응적 레귤레이터(420)는 패스 스위칭 수단(421) 및 저항 수단(R)을 포함할 수 있다. 도 11에서는 하나의 패스 스위칭 수단(421)과 하나의 저항 수단(R)만을 도시하였으나, 실시예에 따라 도 11의 적응적 레귤레이터(420)가 복수 개 구비됨으로써 본 발명의 일 실시예에 따른 적응적 레귤레이터(420)를 구성할 수 있으며, 이 경우에는 각 적응적 레귤레이터(420)를 활성화시키기 위한 별도의 제어 신호가 도 1의 제어회로(500)를 통하여 제공될 수 있다.
제어회로(500)에서 제공된 제어 신호는 도 1의 제3 제어신호(CTRL3)에 포함되는 신호일 수 있으며, 레귤레이팅 활성화 신호(REN)와 논리 연산을 통하여 각 적응적 레귤레이터(420)의 동작을 제어하도록 구현될 수 있다.
본 명세서에서는 설명의 편의를 위하여 단일 적응적 레귤레이터(420)의 구성을 설명하도록 한다.
도 11을 참조하면, 패스 스위칭 수단(421)는 제3 노드(ND3)와 연결된 제1 단자, 레귤레이팅 활성화 신호(REN)를 인가받는 게이트 단자, 제2 외부전압(VEXT2)과 연결된 제2 단자 및 접지전압(VSS)을 인가받는 바디(body)를 포함하는 NMOS 트랜지스터를 포함할 수 있다.
패스 스위칭 수단(421)은 레귤레이팅 활성화 신호(REN)에 응답하여 제2 외부전압(VEXT2)이 내부전압(VINT)으로 제공되는 경로를 연결한다. 구체적으로 제3 노드(ND3)와 제2 외부전압(VEXT2)의 경로를 전기적으로 연결할 수 있다.
이 경우, 패스 스위칭 수단(421)을 가로질러 저항 수단(R)에 까지 흐르는 전류의 크기는 저항 스위칭 수단(421)의 게이트 단자와 제1 단자 사이의 전압의 크기, NMOS 트랜지스터에 있어서 게이트-소스 전압의 크기에 따라 결정될 수 있다. 일반적으로 게이트-소스 전압의 크기에 따라서 패스 스위칭 수단(421)에 흐르는 전류의 크기는 선형적이 아니라 곡선형 커브를 그리면서 증가할 수 있다. 다시 말하면, 게이트-소스 전압의 크기에 따라서 전류의 크기가 급격히 커질 수 있다. 이 경우에는 내부전압(VINT)의 값을 제어하기가 어렵다.
그러나 본 발명의 일 실시예에 따른 적응적 레귤레이터(420)는 저항 수단(R)을 구비하여 선형적으로 내부전압(VINT)을 제공할 수 있다. 게이트-소스 전압의 크기에 따라 결정된 전류는 저항 수단(R)에 동일하게 흐른다.
내부전압(VINT)의 크기가 작아지면 게이트-소스 전압이 증가하며, 이에 따라 저항 수단(R)에 흐르는 전류의 크기가 급격히 증가한다. 전류의 증가에 따라서 패스 스위칭 수단(421)의 구동 능력이 커져 내부전압(VINT)의 크기가 증가한다. 그런다 내부전압(VINT)의 크기가 증가하면 저항 수단(R)을 따라 발생하는 전압 강하도 커질 수 밖에 없어 내부전압(VINT)의 크기가 다시 감소하게 된다.
결국에는 패스 스위칭 수단(421)의 구동능력 증가와 저항 수단(R)에 의한 전압 강하에 의하여 내부전압(VINT)의 크기가 선형적으로 제어될 수 있다. 적응적 레귤레이터(420)의 동작을 다시 설명하면 제2 외부전압(VEXT2)과 내부전압(VINT)의 제곱근에 비례하여 전류가 증가하는 것을 막고, 제2 외부전압(VEXT2)과 내부전압(VINT)에 1차적으로 비례하게 전류가 증가하도록 제어되는 것이다.
그리고 패스 스위칭 수단(421)에 포함된 바디에 접지전압(VSS)을 인가함으로써 패스 스위칭 수단(421)이 동작 하지 않는 경우에는 누설 전류를 최소화할 수 있다.
결국 레귤레이팅 활성화 신호(REN)에 응답하여 제2 외부전압(VEXT2)을 제공하는 경우에도 내부전압(VINT)을 선형적으로 제공함으로써 내부전압(VINT)의 생성을 안정적으로 수행할 수 있다.
설명한 바와 같이 본 발명의 일 실시예에 따른 전압 생성 장치(10)는 둘 이상의 외부전압에 기초하여 구동되는 전압 펌핑회로(300)와 전압 레귤레이팅회로(400)를 구비함으로써 적응적으로 내부전압을 생성할 수 있다. 이와 같이 둘 이상의 외부전압을 사용하는 경우에 외부전압의 전류사용을 분산시킬 수 있다.
더욱이 본 발명의 일 실시예에 따른 전압 생성 장치(10)는 내부전압 감지회로(100)를 공유하여 전압 생성 신호(DET)가 각각 전압 펌핑회로(300)와 전압 레귤레이팅회로(400)에 제공되기 때문에 회로간의 부정합이 발생할 가능성이 현저히 줄어든다.
더욱이 본 발명의 일 실시예에 따른 전압 생성 장치(10)는 둘 이상의 외부전압을 사용하는 경우에 발생할 수 있는 누설 전류를 제거하기 위하여 외부전압 감지회로(200)를 구비하여 전압 펌핑회로(300)와 전압 레귤레이팅회로(400)의 동작 활성화를 제어할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
10 : 전압 생성 장치
100 : 내부전압 감지회로
200 : 외부전압 감지회로
300 : 전압 펌핑회로
400 : 전압 레귤레이팅회로
500 : 제어회로

Claims (12)

  1. 제1 외부전압 및 제2 외부전압의 크기를 감지하여 제1 개시 신호 및 제2 개시 신호를 생성하는 외부전압 감지회로;
    내부전압과 목표전압을 비교하여 전압 생성 신호를 생성하는 내부전압 감지회로;
    상기 제1 개시 신호에 응답하여 활성화되며 상기 전압 생성 신호에 기초하여 펌핑 동작을 수행하여 상기 내부전압을 생성하는 전압 펌핑회로; 및
    상기 제1 및 제2 개시 신호들에 응답하여 활성화되며 상기 전압 생성 신호에 기초하여 상기 내부전압을 생성하는 전압 레귤레이팅회로를 포함하는 것을 특징으로 하는 전압 생성 장치.
  2. 청구항 1에 있어서,
    상기 외부전압 감지회로는,
    상기 제1 외부전압이 제1 기준전압에 도달하는 지, 상기 제2 외부전압이 제2 기준전압에 도달하는 지를 판단하여 상기 제1 개시 신호를 생성하는 제1 개시 신호 생성부;
    상기 제1 외부전압이 제1 문턱전압보다 작고 상기 제2 외부전압이 제2 문턱전압보다 큰 경우에 상기 제2 개시 신호를 활성화하는 제2 개시 신호 생성부를 포함하는 것을 특징으로 하는 전압 생성 장치.
  3. 청구항 2에 있어서,
    상기 전압 레귤레이팅회로는
    상기 전압 생성 신호에 응답하여 활성화되며 상기 제1 개시 신호 및 상기 제2 개시 신호에 대하여 논리 연산을 수행하여 레귤레이팅 활성화 신호를 생성하는 레귤레이팅 활성화기; 및
    상기 레귤레이팅 활성화 신호에 응답하여 상기 내부 전압을 선형적으로 제공하는 적응적 레귤레이터를 포함하는 것을 특징으로 하는 전압 생성 장치.
  4. 청구항 3에 있어서,
    상기 적응적 레귤레이터는,
    상기 레귤레이팅 활성화 신호에 응답하여 상기 제2 외부전압이 상기 내부전압으로 제공되는 경로를 연결하는 패스 스위칭 수단; 및
    상기 패스 스위칭 수단으로부터 상기 내부전압이 제공되는 경로 사이에 구비된 저항 수단을 포함하는 것을 특징으로 하는 전압 생성 장치.
  5. 청구항 4에 있어서,
    상기 패스 스위칭 수단은 상기 저항과 연결된 제2 단자, 상기 제2 외부전압과 연결된 제1 단자 및 접지전압을 인가 받는 바디(body)를 포함하는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 전압 생성 장치.
  6. 청구항 4에 있어서,
    상기 패스 스위칭 수단 및 상기 저항 수단은 복수 개가 구비될 수 있으며, 각각의 활성화를 제어하는 제어회로를 더 포함하는 것을 특징으로 하는 전압 생성 장치.
  7. 청구항 3에 있어서,
    상기 내부전압 감지회로 및 상기 전압 펌핑회로는 상기 제1 외부전압에 기초하여 구동되며 상기 전압 레귤레이팅회로는 상기 제2 외부전압에 기초하여 구동되는 것을 특징으로 하는 전압 생성 장치.
  8. 청구항 7에 있어서,
    상기 전압 레귤레이팅회로는 상기 전압 생성 신호의 전압 레벨을 상승시키는 레벨 쉬프터를 더 포함하는 것을 특징으로 하는 전압 생성 장치.
  9. 청구항 2에 있어서,
    상기 제1 개시 신호 생성부는
    상기 제1 외부전압이 상기 제 1 기준전압에 도달하면 제1 네트 신호를 초기화하고 상기 제2 외부전압이 상기 제2 기준전압에 도달하면 제2 네트 신호를 초기화하는 파워 온 리셋(Power On Reset)기;
    상기 제1 네트 신호 및 상기 제2 네트 신호 중 적어도 하나가 활성화되는 경우에 상기 제1 개시 신호를 활성화하는 연산기를 포함하는 것을 특징으로 하는 전압 생성 장치.
  10. 청구항 3에 있어서,
    상기 전압 펌핑회로는,
    상기 제1 개시 신호 및 상기 전압 생성 신호에 대하여 논리 연산을 수행하여 펌핑 활성화 신호를 생성하는 펌핑 활성화기;
    상기 펌핑 활성화 신호에 응답하여 차지 펌핑 동작을 수행하여 상기 내부 전압을 생성하는 차지 펌핑기; 및
    상기 제1 개시 신호에 응답하여 상기 제1 외부전압을 상기 내부전압으로 제공하는 초기화기를 포함하는 것을 특징으로 하는 전압 생성 장치.
  11. 청구항 10에 있어서,
    상기 펌핑 활성화기는 상기 제1 개시 신호가 제1 상태에 상응하며 상기 활성화 신호가 활성화된 경우에 상기 펌핑 활성화 신호를 활성화하며,
    상기 초기화기는 상기 제1 개시 신호가 상기 제1 상태와 상이한 제2 상태에 상응하는 경우에 상기 제1 외부전압을 상기 내부전압으로 제공하는 것을 특징으로 하는 전압 생성 장치.
  12. 청구항 1에 있어서,
    상기 제1 외부전압은 외부 저전압에 상응하고 상기 제2 외부전압은 외부 고전압에 상응하는 것을 특징으로 하는 전압 생성 장치.
KR1020140175970A 2014-12-09 2014-12-09 전압 생성 장치 KR20160069844A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140175970A KR20160069844A (ko) 2014-12-09 2014-12-09 전압 생성 장치
US14/710,253 US9564888B2 (en) 2014-12-09 2015-05-12 Voltage generation apparatus
CN201510289340.5A CN106200734B (zh) 2014-12-09 2015-05-29 电压生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140175970A KR20160069844A (ko) 2014-12-09 2014-12-09 전압 생성 장치

Publications (1)

Publication Number Publication Date
KR20160069844A true KR20160069844A (ko) 2016-06-17

Family

ID=56095259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140175970A KR20160069844A (ko) 2014-12-09 2014-12-09 전압 생성 장치

Country Status (3)

Country Link
US (1) US9564888B2 (ko)
KR (1) KR20160069844A (ko)
CN (1) CN106200734B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10523194B2 (en) * 2017-09-27 2019-12-31 Apple Inc. Low leakage power switch
US10630290B2 (en) * 2017-09-27 2020-04-21 Apple Inc. Low leakage power switch
US10254317B1 (en) * 2018-04-17 2019-04-09 Nxp Usa, Inc. Low-current circuits for supply voltage level detection
US10785016B2 (en) * 2018-07-25 2020-09-22 Silicon Laboratories, Inc. Countermeasure for power injection security attack

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522193B2 (en) * 2000-12-19 2003-02-18 Hynix Semiconductor Inc. Internal voltage generator for semiconductor memory device
JP3759069B2 (ja) * 2002-05-14 2006-03-22 Necマイクロシステム株式会社 内部電圧制御回路
KR100650805B1 (ko) 2004-10-06 2006-11-27 주식회사 하이닉스반도체 펌핑 회로 및 펌핑 전압 생성 방법
US20080042730A1 (en) * 2006-06-29 2008-02-21 Hynix Semiconductor Inc. Internal voltage generating circuit and method for generating internal voltage using the same
JP4890126B2 (ja) * 2006-07-13 2012-03-07 株式会社リコー ボルテージレギュレータ
KR20080100539A (ko) * 2007-05-14 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
US8072256B2 (en) * 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
KR100924353B1 (ko) * 2008-03-28 2009-11-02 주식회사 하이닉스반도체 내부전압 발생 장치
JP2010152995A (ja) * 2008-12-25 2010-07-08 Elpida Memory Inc 半導体装置
KR101005136B1 (ko) 2009-05-29 2011-01-04 주식회사 하이닉스반도체 고전압 발생 장치
KR101080208B1 (ko) * 2010-09-30 2011-11-07 주식회사 하이닉스반도체 내부전압 발생회로 및 그를 이용한 반도체 장치
KR20120121590A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 내부전압 생성회로
KR102105443B1 (ko) * 2013-06-21 2020-04-29 에스케이하이닉스 주식회사 반도체 장치
KR102195974B1 (ko) * 2013-09-12 2020-12-29 에스케이하이닉스 주식회사 내부전압생성회로 및 이를 포함하는 반도체장치
KR102113717B1 (ko) * 2013-12-30 2020-05-21 에스케이하이닉스 주식회사 반도체 장치
KR20160035401A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 전압 변환 회로 및 이를 구비한 반도체 메모리 장치 및 동작 방법

Also Published As

Publication number Publication date
CN106200734B (zh) 2019-04-26
US9564888B2 (en) 2017-02-07
US20160164513A1 (en) 2016-06-09
CN106200734A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
US7646222B2 (en) Semiconductor device for generating power on reset signal
US9917513B1 (en) Integrated circuit voltage regulator with adaptive current bleeder circuit
US9634662B2 (en) High-voltage-tolerant pull-up resistor circuit
US8390265B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
KR20100076760A (ko) 반도체 장치의 출력 드라이버
US10452113B2 (en) Power supply switch with programmable switching decision
KR20160069844A (ko) 전압 생성 장치
US8022574B2 (en) Maximum voltage source selector
JP2013206381A (ja) 過電流保護回路、および、電力供給装置
US8692604B2 (en) Impedance calibration circuit
US9054697B2 (en) Majority decision circuit
KR102125470B1 (ko) 반도체 장치의 데이터 출력 회로
JP5806972B2 (ja) 出力ドライバ回路
US9362912B2 (en) Data output circuit of semiconductor apparatus
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
KR101003128B1 (ko) 반도체 메모리 장치의 내부 전압 발생 회로
KR101153793B1 (ko) 내부 전압 발생 장치
KR100675886B1 (ko) 전압레벨 검출회로
CN108304025B (zh) 工作电压切换装置
US10007287B2 (en) Voltage generation circuit
US9893612B2 (en) Voltage generation circuit
KR20070014550A (ko) 내부전압 발생장치
KR100723777B1 (ko) 오토리드 회로
KR20080106785A (ko) 파워 온 리셋 신호 발생 회로
KR20100115120A (ko) 반도체 소자의 파워 업 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination