KR102125470B1

KR102125470B1 - 반도체 장치의 데이터 출력 회로

Info

Publication number: KR102125470B1
Application number: KR1020140034651A
Authority: KR
Inventors: 정해강
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2014-03-25
Filing date: 2014-03-25
Publication date: 2020-06-24
Also published as: CN104954004A; US20150280712A1; TW201537581A; KR20150111499A; TWI651734B

Abstract

본 기술은 전원단과 출력단 사이에 연결되며, 풀업 제어신호에 응답하여 상기 출력단을 구동하도록 구성되는 풀업 드라이버; 상기 출력단과 접지단 사이에 연결되며, 풀다운 제어신호에 응답하여 상기 출력단을 구동하도록 구성되는 풀다운 드라이버; 및 상기 풀업 드라이버의 동작 구간 동안 상기 상기 출력단에서 상기 접지단 사이에 전류 패스를 형성하고, 상기 풀업 드라이버의 누설 전류에 상응하는 양의 전류를 상기 전류 패스를 통해 흐르도록 하는 보상부를 포함할 수 있다.

Description

반도체 장치의 데이터 출력 회로{DATA OUTPUT CIRCUIT OF SEMICONDUCTOR APPARATUS}

본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 장치의 데이터 출력 회로에 관한 것이다.

반도체 장치는 반도체 장치와 연결된 외부 시스템 예를 들어, 메모리 컨트롤러와의 안정적인 데이터 통신을 위하여 출력 전압(VOH)의 레벨을 일정하게 유지시키는 것이 중요하다.

이때 VOH는 하이 레벨 데이터 출력 시, 출력 단의 전압 레벨이 될 수 있다.

도 1에 도시된 바와 같이, 종래의 기술에 따른 반도체 장치의 데이터 출력 회로(1)는 풀업 드라이버(10) 및 풀다운 드라이버(20)를 포함한다.

풀업 드라이버(10)는 전원단(VDDQ)과 출력단(DQ)(30) 사이에 연결되며, 트랜지스터(11) 및 저항(12)을 포함한다.

풀다운 드라이버(20)는 출력단(30)과 접지단(VSSQ) 사이에 연결되며, 트랜지스터(21) 및 저항(22)을 포함한다.

트랜지스터들(11, 21)은 NMOS 타입으로 구성된다.

풀업 드라이버(10) 및 풀다운 드라이버(20)는 출력 데이터의 레벨에 따라 생성된 풀업 제어신호(UP)와 풀다운 제어신호(DN)에 응답하여 출력단(30)을 로직 하이 레벨 또는 로직 로우 레벨로 구동한다.

이때 풀업 제어신호(UP)가 하이 레벨이면, 트랜지스터(11)는 턴 온 상태가 되고, 출력 전압(VOH)은 접지단(VSSQ) 레벨부터 상승하게 된다. 트랜지스터(11)의 게이트-소오스 전압(Vgs)이 트랜지스터(11)의 문턱전압보다 낮아지게 되면 풀업 제어신호(UP)가 하이 레벨이더라도 트랜지스터(11)는 실질적으로 턴 오프 상태가 된다.

그러나 트랜지스터(11)는 턴 오프 상태에서도 전원단(VDDQ)에서 출력단(30)으로 누설 전류를 흘리게 된다.

따라서 트랜지스터(11)의 누설 전류로 인한 출력 전압(VOH) 레벨 변동(VOH Variation)이 발생하여 목표 레벨 이상으로 상승하는 문제가 발생할 수 있다.

본 발명의 실시예는 누설 전류로 인한 출력 전압 레벨의 이상 변동을 방지할 수 있는 반도체 장치의 데이터 출력 회로를 제공한다.

본 발명의 실시예는 전원단과 출력단 사이에 연결되며, 풀업 제어신호에 응답하여 상기 출력단을 구동하도록 구성되는 풀업 드라이버; 상기 출력단과 접지단 사이에 연결되며, 풀다운 제어신호에 응답하여 상기 출력단을 구동하도록 구성되는 풀다운 드라이버; 및 상기 풀업 드라이버의 동작 구간 동안 상기 상기 출력단에서 상기 접지단 사이에 전류 패스를 형성하고, 상기 풀업 드라이버의 누설 전류에 상응하는 양의 전류를 상기 전류 패스를 통해 흐르도록 하는 보상부를 포함할 수 있다.

본 발명의 실시예는 전원단과 출력단 사이에 연결되며, 풀업 제어신호에 응답하여 상기 출력단을 구동하도록 구성되는 풀업 드라이버; 상기 출력단과 접지단 사이에 연결되며, 풀다운 제어신호에 응답하여 상기 출력단을 구동하도록 구성되는 풀다운 드라이버; 보상 코드에 응답하여 상기 출력단에서 상기 접지단에 이르는 전류 패스를 형성하며, 전류 패스의 전류량을 조절하도록 구성된 보상부를 포함할 수 있다.

본 발명의 실시예는 풀업 코드, 풀다운 코드 및 상기 보상 코드를 생성하도록 구성되는 코드 발생기, 및 데이터 신호, 상기 풀업 코드 및 상기 풀다운 코드에 응답하여 상기 풀업 제어신호 및 상기 풀업 제어신호를 생성하도록 구성되는 프리 드라이버를 더 포함할 수 있다.

본 기술은 출력 전압 레벨을 목표 레벨로 일정하게 유지시킬 수 있다.

도 1은 종래의 기술에 따른 반도체 장치의 데이터 출력 회로(1)의 회로도,
도 2는 본 발명의 실시예에 따른 반도체 장치의 데이터 출력 회로(100)의 회로도,
도 3은 본 발명의 다른 실시예에 따른 반도체 장치의 데이터 출력 회로(101)의 블록도이고,
도 4는 도 3의 코드 발생기(500)의 내부 구성을 나타낸 블록도이다.

이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치의 데이터 출력 회로(100)는 풀업 드라이버(10), 풀다운 드라이버(20) 및 보상부(40)를 포함할 수 있다.

풀업 드라이버(10)는 전원단(VDDQ)과 출력단(DQ)(30) 사이에 연결되며, 트랜지스터(11) 및 저항(12)을 포함할 수 있다.

풀다운 드라이버(20)는 출력단(30)과 접지단(VSSQ) 사이에 연결되며, 트랜지스터(21) 및 저항(22)을 포함할 수 있다.

트랜지스터들(11, 21)은 NMOS 타입으로 구성될 수 있다.

풀업 드라이버(10) 및 풀다운 드라이버(20)는 출력 데이터의 레벨에 따라 생성된 풀업 제어신호(UP)와 풀다운 제어신호(DN)에 응답하여 출력단(30)을 로직 하이 레벨 또는 로직 로우 레벨로 구동하도록 구성될 수 있다.

보상부(40)는 풀업 드라이버(10)의 풀업 구간 동안, 출력단(30)과 접지단(VSSQ) 사이에 전류 패스를 형성하도록 구성될 수 있다.

보상부(40)는 풀업 드라이버(10)와 동일한 동작 구간을 가지기 위한 한 방법으로서, 풀업 제어신호(UP)에 응답하여 출력단(30)과 접지단(VSSQ) 사이에 전류 패스를 형성하도록 구성될 수 있다.

보상부(40)는 출력단(30)과 접지단(VSSQ) 사이에 풀다운 드라이버(20)과 병렬로 연결되며, 트랜지스터(41) 및 저항(42)을 포함할 수 있다.

상기 보상부(40)는 상기 풀업 제어신호(UP)가 하이 레벨인 상태에서, 상기 트랜지스터(41)의 실질적인 턴 오프 이후에 동작하도록 구성되며, 상기 트랜지스터(41)의 실질적인 턴 오프는 상기 트랜지스터(41)의 게이트-소오스 전압(Vgs)이 상기 트랜지스터(41)의 문턱전압보다 낮아짐에 따라 이루어질 수 있다.

트랜지스터(41)는 NMOS 타입으로 구성될 수 있다.

트랜지스터(41)는 풀업 드라이버(10)의 트랜지스터(11)의 누설 전류에 해당하는 전류량을 구동하기 위한 것이므로, 트랜지스터(11)에 비해 상대적으로 약한 전류 구동 능력을 갖는 트랜지스터를 사용할 수 있다.

보상부(40)는 풀업 드라이버(10)가 풀업 제어신호(UP)에 응답하여 출력단(30)에 대한 드라이빙 동작을 수행하는 동안, 풀업 제어신호(UP)에 응답하여 출력단(30)에서 접지단(VSSQ)에 이르는 전류 패스를 형성한다.

따라서 풀업 드라이버(10)의 동작에 따라 전원단(VDDQ)에서 출력단(30)에 이르는 누설 전류와 동일한 양의 전류가 보상부(40)를 통해 출력단(30)에서 접지단(VSSQ)으로 흐르게 된다.

결국, 풀업 드라이버(10)의 누설 전류가 보상부(40)에 의해 상쇄되므로 출력단(30)에 인가된 출력 전압(VOH) 레벨은 목표 레벨로 일정하게 유지될 수 있다.

도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 장치의 데이터 출력 회로(101)는 풀업 드라이버(200), 풀다운 드라이버(300) 및 보상부(400), 코드 발생기(500) 및 프리 드라이버(600)를 포함할 수 있다.

풀업 드라이버(200)는 전원단(VDDQ)과 출력단(30) 사이에 연결되며, 트랜지스터(210) 및 저항(220)으로 이루어진 풀업 드라이빙 유닛을 복수개 포함할 수 있다.

풀업 드라이버(200)는 풀업 제어신호(UP<0:n>)에 응답하여 가변된 임피던스로 출력단(DQ)(30)을 구동하도록 구성될 수 있다.

풀업 드라이버(200)는 풀업 제어신호(UP<0:n>)의 값에 따라 복수의 풀업 드라이빙 유닛이 선택적으로 활성화됨으로써 임피던스 가변이 이루어질 수 있다.

풀다운 드라이버(300)는 출력단(30)과 접지단(VSSQ) 사이에 연결되며, 트랜지스터(310) 및 저항(320)으로 이루어진 풀다운 드라이빙 유닛을 복수개 포함할 수 있다.

풀다운 드라이버(300)는 풀다운 제어신호(DN<0:n>)에 응답하여 가변된 임피던스로 출력단(30)을 구동하도록 구성될 수 있다.

풀다운 드라이버(300)는 풀다운 제어신호(DN<0:n>)의 값에 따라 복수의 풀다운 드라이빙 유닛이 선택적으로 활성화됨으로써 임피던스 가변이 이루어질 수 있다.

트랜지스터들(210, 310)은 NMOS 타입으로 구성될 수 있다.

보상부(400)는 보상 코드(VCODE<0:n>)에 응답하여 출력단(30)에서 접지단(VSSQ)에 이르는 전류 패스를 형성하며, 전류 패스의 전류량을 조절하도록 구성될 수 있다.

보상부(400)는 출력단(30)과 접지단(VSSQ) 사이에 풀다운 드라이버(300)과 병렬로 연결되며, 트랜지스터(410) 및 저항(420)으로 이루어진 보상 유닛을 복수개 포함할 수 있다.

트랜지스터(410)는 NMOS 타입으로 구성될 수 있다.

트랜지스터(410)는 풀업 드라이버(200)의 트랜지스터(210)의 누설 전류에 해당하는 전류량을 구동하기 위한 것이므로, 트랜지스터(210)에 비해 상대적으로 약한 전류 구동 능력을 갖는 트랜지스터를 사용할 수 있다.

코드 발생기(500)는 외부 저항 연결단(700)을 통해 외부 저항(RZQ)과 연결될 수 있다.

이때 외부 시스템 예를 들어, 메모리 컨트롤러의 저항이 출력단(30)과 연결된 경우 반도체 장치가 터미네이션 모드(Termination Mode)로 동작하고, 외부 시스템의 저항과의 연결이 차단된 경우 반도체 장치가 노 터미네이션 모드(No-Termination Mode)로 동작하는 것으로 정의할 수 있다.

코드 발생기(500)는 외부 저항(RZQ)의 저항 값을 기준으로 풀업 드라이버 임피던스 조정코드(PUCODE<0:n>)(이하, 풀업 코드), 풀다운 드라이버 임피던스 조정코드(PDCODE<0:n>)(이하, 풀다운 코드) 및 보상 코드(VCODE<0:n>)를 생성하도록 구성될 수 있다.

프리 드라이버(600)는 데이터 신호(DATA/DATAB), 풀업 코드(PUCODE<0:n>) 및 풀다운 코드(PDCODE<0:n>)에 응답하여 풀업 제어신호(UP<0:n>) 및 풀업 제어신호(UP<0:n>)를 생성하도록 구성될 수 있다.

데이터 신호(DATA)와 데이터 신호(DATAB)는 서로 반대의 로직 레벨을 가질 수 있다.

프리 드라이버(600)는 데이터 신호(DATA)가 하이 레벨인 경우, 풀업 코드(PUCODE<0:n>)를 풀업 제어신호(UP<0:n>)로서 생성하고, 데이터 신호(DATA)가 로우 레벨인 경우, 풀업 제어신호(UP<0:n>)를 모두 로우 레벨로 출력하도록 구성될 수 있다.

프리 드라이버(600)는 데이터 신호(DATAB)가 하이 레벨인 경우, 풀다운 코드(PDCODE<0:n>)를 풀다운 제어신호(DN<0:n>)로서 생성하고, 데이터 신호(DATAB)가 로우 레벨인 경우, 풀다운 제어신호(DN<0:n>)를 모두 로우 레벨로 출력하도록 구성될 수 있다.

프리 드라이버(600)는 테스트 모드 신호(TM)가 비 활성화된 경우 보상 코드(VCODE<0:n>)를 바이패스시키고, 테스트 모드 신호(TM)가 활성화된 경우 보상 코드(VCODE<0:n>)를 모두 로우 레벨로 출력하도록 구성될 수 있다.

보상 코드(VCODE<0:n>)가 모두 로우 레벨로 출력되면 보상부(400)의 모든 트랜지스터(420)들이 턴 오프되어 그 동작이 중지된다.

테스트 모드 신호(TM)는 보상부(400)의 기능을 중지시키기 위한 신호로 사용될 수 있으며, 상술한 바와 같이 테스트 모드 신호(TM)를 활성화시켜 보상부(400)의 기능을 중지시킬 수 있다.

도 4에 도시된 바와 같이, 코드 발생기(500)는 제 1 코드 발생부(510), 제 2 코드 발생부(520) 및 제 3 코드 발생부(530)를 포함한다.

제 1 코드 발생부(510)는 풀다운 드라이버(300)의 출력 전압을 복제한 제 1 복제 전압(V1)과 제 1 기준 전압(VREFVOH1)을 비교하여 풀다운 코드(PDCODE<0:n>)를 생성하도록 구성될 수 있다.

제 1 코드 발생부(510)는 복제 풀다운 드라이버(511), 비교부(512) 및 코드 발생부(513)를 포함할 수 있다.

복제 풀다운 드라이버(511)는 풀다운 드라이버(300)를 복제한 회로이다.

복제 풀다운 드라이버(511)는 외부 저항 연결단(700)과 접지단(VSSQ) 사이에 연결될 수 있다.

외부 저항 연결단(700)에는 외부 시스템의 외부 저항(RZQ)이 연결될 수 있다.

복제 풀다운 드라이버(511)는 풀다운 코드(PDCODE<0:n>)에 따라 임피던스가 가변되며, 가변된 임피던스에 따라 제 1 복제 전압(V1)의 레벨을 조정한다.

비교부(512)는 제 1 복제 전압(V1)과 제 1 기준 전압(VREFVOH1)을 비교하여 비교 결과를 출력한다.

이때 제 1 기준 전압(VREFVOH1)은 전원단(VDDQ)의 전압 레벨과 비례하는 값 예를 들어, VDDQ/2, VDDQ3 등이 될 수 있다.

코드 발생부(513)는 비교부(512)의 출력에 응답하여 풀다운 코드(PDCODE<0:n>)의 값을 조정한다.

제 1 임피던스 조정 동작 즉, 상술한 복제 풀다운 드라이버(511), 비교부(512) 및 코드 발생부(513)의 연계 동작은 제 1 복제 전압(V1)과 제 1 기준 전압(VREFVOH1)이 실질적으로 동일한 동일한 값을 가지게 되면 종료된다.

제 2 코드 발생부(520)는 풀다운 드라이버(300)와 풀업 드라이버(200)의 중간 노드 전압을 복제한 제 2 복제 전압(V2)과 제 2 기준 전압(VREFVOH2)을 비교하여 풀업 코드(PUCODE<0:n>)를 생성하도록 구성될 수 있다.

제 2 코드 발생부(520)는 복제 풀업 드라이버(521), 복제 풀다운 드라이버(522), 비교부(523) 및 코드 발생부(524)를 포함할 수 있다.

복제 풀업 드라이버(521)는 풀업 드라이버(200)를 복제한 회로이다.

복제 풀다운 드라이버(522)와 풀다운 드라이버(300)를 복제한 회로이다.

복제 풀업 드라이버(521)와 복제 풀다운 드라이버(522)는 전원단(VDDQ)과 접지단(VSSQ) 사이에 연결될 수 있다.

복제 풀다운 드라이버(522)는 상술한 제 1 임피던스 조정 동작에 의해 임피던스 조정이 완료된 상태로서, 풀다운 코드(PDCODE<0:n>)의 값이 고정된다.

복제 풀업 드라이버(521)는 풀업 코드(PUCODE<0:n>)에 따라 임피던스가 가변되며, 복제 풀다운 드라이버(522)와의 연계 동작에 의해 제 2 복제 전압(V2)의 레벨을 조정한다.

비교부(523)는 제 2 복제 전압(V2)과 제 2 기준 전압(VREFVOH2)을 비교하여 비교 결과를 출력한다.

이때 제 2 기준 전압(VREFVOH2)은 전원단(VDDQ)의 전압 레벨과 비례하는 값 예를 들어, VDDQ/2, VDDQ3 등이 될 수 있다.

코드 발생부(524)는 비교부(523)의 출력에 응답하여 풀업 코드(PUCODE<0:n>)의 값을 조정한다.

제 2 임피던스 조정 동작 즉, 상술한 복제 풀업 드라이버(521), 복제 풀다운 드라이버(522), 비교부(523) 및 코드 발생부(524)의 연계 동작은 제 2 복제 전압(V2)과 제 2 기준 전압(VREFVOH2)이 실질적으로 동일한 값을 가지게 되면 종료된다.

제 3 코드 발생부(530)는 풀업 드라이버(200)와 보상부(400)의 중간 노드 전압을 복제한 제 3 복제 전압(V3)과 제 3 기준 전압(VREFVOH3)을 비교하여 보상 코드(VCODE<0:n>)를 생성하도록 구성될 수 있다.

제 3 코드 발생부(530)는 복제 풀업 드라이버(531), 복제 보상부(532), 비교부(533) 및 코드 발생부(534)를 포함할 수 있다.

복제 풀업 드라이버(531)는 풀업 드라이버(200)를 복제한 회로이다.

복제 풀업 드라이버(531)와 복제 보상부(532)는 전원단(VDDQ)과 접지단(VSSQ) 사이에 연결될 수 있다.

복제 풀업 드라이버(531)는 상술한 제 2 임피던스 조정 동작에 의해 임피던스 조정이 완료된 상태로서, 풀업 코드(PUCODE<0:n>)의 값이 고정된다.

복제 보상부(532)는 보상 코드(VCODE<0:n>)에 따라 임피던스가 가변되며, 복제 풀업 드라이버(531)와의 연계 동작에 의해 제 3 복제 전압(V3)의 레벨을 조정한다.

비교부(533)는 제 3 복제 전압(V3)과 제 3 기준 전압(VREFVOH3)을 비교하여 비교 결과를 출력한다.

이때 제 3 기준 전압(VREFVOH3)은 노 터미네이션 모드 즉, 출력단(30)에 외부 시스템의 저항이 연결되지 않은 경우에 따라 설정된 출력 전압(VOH) 레벨과 동일한 레벨이 될 수 있다.코드 발생부(534)는 비교부(533)의 출력에 응답하여 보상 코드(VCODE<0:n>)의 값을 조정한다.

제 3 임피던스 조정 동작 즉, 상술한 복제 풀업 드라이버(531), 복제 보상부(532), 비교부(533) 및 코드 발생부(534)의 연계 동작은 제 3 복제 전압(V3)과 제 3 기준 전압(VREFVOH3)이 실질적으로 동일한 값을 가지게 되면 종료된다.

이때 제 1 내지 제 3 기준 전압(VREFVOH1 - VREFVOH3)는 터미네이션 모드 또는 노 터미네이션 모드 등의 반도체 장치의 동작 조건에 따라 동일한 값을 가지거나, 서로 다른 값을 가질 수 있다.

상술한 바와 같이, 풀업 코드(PUCODE<0:n>)가 고정된 상태에서 제 3 임피던스 조정 동작을 수행하므로 복제 보상부(532)의 임피던스는 제 3 기준 전압(VREFVOH3)에 따라 변하게 된다.

복제 보상부(532)와 복제 풀업 드라이버(531)는 보상부(400)와 풀업 드라이버(200)를 복제한 회로이다.

제 1 내지 제 3 임피던스 조정 동작을 통해 조정 완료된 풀업 코드(PUCODE<0:n>), 풀다운 코드(PDCODE<0:n>) 및 보상 코드(VCODE<0:n>)가 풀업 드라이버(200), 풀다운 드라이버(300) 및 보상부(400)에 각각 제공된다.

외부 또는 내부의 동작 조건 변동, 설계 변경 등이 발생하여 출력단(30)의 출력 전압(VOH) 레벨의 조정이 필요한 경우에는 제 3 기준 전압(VREFVOH3) 또한 출력 전압(VOH) 레벨의 변화량에 맞도록 조정하면 된다.

제 3 기준 전압(VREFVOH3)을 조정하게 되면, 상술한 제 3 임피던스 조정 동작을 통해 보상 코드(VCODE<0:n>)의 값이 조정된다.

따라서 출력 전압(VOH) 레벨의 변동에 맞도록 보상부(400)를 통해 흐르는 전류량이 조정된다.

결국, 보상부(400)는 출력단(30)에서 접지단(VSSQ)에 흐르는 전류량을 출력 전압(VOH) 레벨 변동에 맞도록 조정함으로써 출력 전압(VOH) 레벨을 목표 레벨로 일정하게 유지될 수 있으며, 출력 전압(VOH)의 목표 레벨이 변하더라도 해당 레벨로 일정하게 유지시킬 수 있다.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims

삭제
삭제
삭제
삭제
삭제
전원단과 출력단 사이에 연결되며, 풀업 제어신호에 응답하여 상기 출력단을 구동하도록 구성되는 풀업 드라이버;
상기 출력단과 접지단 사이에 연결되며, 풀다운 제어신호에 응답하여 상기 출력단을 구동하도록 구성되는 풀다운 드라이버;
보상 코드에 응답하여 상기 출력단에서 상기 접지단에 이르는 전류 패스를 형성하며, 전류 패스의 전류량을 조절하도록 구성된 보상부;
풀업 코드, 풀다운 코드 및 상기 보상 코드를 생성하도록 구성되는 코드 발생기, 및
데이터 신호, 상기 풀업 코드 및 상기 풀다운 코드에 응답하여 상기 풀업 제어신호 및 상기 풀다운 제어신호를 생성하도록 구성되는 프리 드라이버를 포함하는 반도체 장치의 데이터 출력 회로.
삭제
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 풀업 드라이버는
NMOS 타입의 트랜지스터 및 저항으로 이루어진 복수의 풀업 드라이빙 유닛을 포함하는 반도체 장치의 데이터 출력 회로.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제 8 항에 있어서,
상기 풀다운 드라이버는
저항 및 NMOS 타입의 트랜지스터로 이루어진 복수의 풀다운 드라이빙 유닛을 포함하는 반도체 장치의 데이터 출력 회로.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 8 항에 있어서,
상기 보상부는
상기 출력단과 상기 접지단 사이에 상기 풀다운 드라이버와 병렬 연결되고, 저항 및 NMOS 타입의 트랜지스터로 이루어진 복수의 보상 유닛을 포함하는 반도체 장치의 데이터 출력 회로.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제 10 항에 있어서,
상기 보상부의 트랜지스터는 상기 풀업 드라이버의 트랜지스터에 비해 상대적으로 적은 전류 구동 능력을 갖도록 설계되는 반도체 장치의 데이터 출력 회로.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 코드 발생기는
외부 저항 연결단을 통해 외부 시스템의 외부 저항이 연결되지 않은 상태에서 상기 보상 코드를 생성하도록 구성되는 반도체 장치의 데이터 출력 회로.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 코드 발생기는
상기 풀다운 드라이버의 출력 전압을 복제한 제 1 복제 전압과 제 1 기준 전압을 비교하여 상기 풀다운 코드를 생성하도록 구성되는 제 1 코드 발생부,
상기 풀다운 드라이버와 상기 풀업 드라이버의 중간 노드 전압을 복제한 제 2 복제 전압과 제 2 기준 전압을 비교하여 상기 풀업 코드를 생성하도록 구성되는 제 2 코드 발생부, 및
상기 풀업 드라이버와 상기 보상부의 중간 노드 전압을 복제한 제 3 복제 전압과 제 3 기준 전압을 비교하여 상기 보상 코드를 생성하도록 구성되는 제 3 코드 발생부를 포함하는 반도체 장치의 데이터 출력 회로.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서,
상기 제 1 코드 발생부는
상기 풀다운 드라이버를 복제하여 구성되며, 상기 풀다운 코드에 따라 임피던스가 조정되어 상기 제 1 복제 전압의 레벨을 조정하는 복제 풀다운 드라이버,
상기 제 1 복제 전압과 상기 제 1 기준 전압을 비교하여 비교 결과를 출력하도록 구성되는 비교부, 및
상기 비교부의 출력에 응답하여 상기 풀다운 코드의 값을 조정하도록 구성되는 코드 발생부를 포함하는 반도체 장치의 데이터 출력 회로.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서,
상기 제 2 코드 발생부는
상기 풀다운 드라이버를 복제하여 구성되는 복제 풀다운 드라이버,
상기 풀업 코드에 따라 임피던스가 가변되며, 상기 복제 풀다운 드라이버와의 연계 동작에 의해 상기 제 2 복제 전압의 레벨을 조정하도록 구성되는 복제 풀업 드라이버,
상기 제 2 복제 전압과 상기 제 2 기준 전압을 비교하여 비교 결과를 출력하도록 구성되는 비교부, 및
상기 비교부의 출력에 응답하여 상기 풀업 코드의 값을 조정하도록 구성되는 코드 발생부를 포함하는 반도체 장치의 데이터 출력 회로.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서,
상기 제 3 코드 발생부는
상기 풀업 드라이버를 복제하여 구성되는 복제 풀업 드라이버,
상기 보상 코드에 따라 임피던스가 가변되며, 상기 복제 풀업 드라이버와의 연계 동작에 의해 상기 제 3 복제 전압의 레벨을 조정하도록 구성되는 복제 보상부,
상기 제 3 복제 전압과 상기 제 3 기준 전압을 비교하여 비교 결과를 출력하도록 구성되는 비교부, 및
상기 비교부의 출력에 응답하여 상기 보상 코드의 값을 조정하도록 구성되는 코드 발생부를 포함하는 반도체 장치의 데이터 출력 회로.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 16 항에 있어서,
상기 제 3 기준 전압은
하이 레벨 데이터 출력에 따른 상기 출력단의 출력 전압 레벨의 목표 값과 동일하게 조정되는 반도체 장치의 데이터 출력 회로.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 프리 드라이버는
상기 데이터 신호의 레벨에 따라 상기 풀업 코드와 상기 풀다운 코드를 각각 상기 풀업 제어신호와 상기 풀다운 제어신호로서 출력하거나, 상기 풀업 제어신호와 상기 풀다운 제어신호를 상기 풀업 드라이버와 상기 풀다운 드라이버를 턴 오프시키기 위한 레벨로 출력하도록 구성되는 반도체 장치의 데이터 출력 회로.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제 18 항에 있어서,
상기 프리 드라이버는
테스트 모드 신호에 응답하여 상기 보상 코드를 바이패스 시키거나, 상기 보상 코드를 상기 보상부를 턴 오프 시키기 위한 레벨로 출력하도록 구성되는 반도체 장치의 데이터 출력 회로.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 보상부는
상기 풀업 제어신호가 하이 레벨인 상태에서, 상기 보상부의 트랜지스터의 실질적인 턴 오프 이후에 동작하도록 구성되며,
상기 트랜지스터의 실질적인 턴 오프는 상기 트랜지스터의 게이트-소오스 전압이 상기 트랜지스터의 문턱전압보다 낮아짐에 따라 이루어지는 반도체 장치의 데이터 출력 회로.