KR20150098434A - 전류생성회로 및 반도체장치 - Google Patents

전류생성회로 및 반도체장치 Download PDF

Info

Publication number
KR20150098434A
KR20150098434A KR1020140019709A KR20140019709A KR20150098434A KR 20150098434 A KR20150098434 A KR 20150098434A KR 1020140019709 A KR1020140019709 A KR 1020140019709A KR 20140019709 A KR20140019709 A KR 20140019709A KR 20150098434 A KR20150098434 A KR 20150098434A
Authority
KR
South Korea
Prior art keywords
current
voltage
node
driving element
reference voltage
Prior art date
Application number
KR1020140019709A
Other languages
English (en)
Inventor
최해랑
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140019709A priority Critical patent/KR20150098434A/ko
Priority to US14/446,039 priority patent/US9836074B2/en
Publication of KR20150098434A publication Critical patent/KR20150098434A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Abstract

반도체장치는 문턱전압이 서로 다르게 설정되는 제1 및 제2 구동소자를 포함하고, 기준전류와 상기 제1 및 제2 구동소자의 전류량이 동일하도록 전압레벨이 설정되는 기준전압을 생성하는 전류생성회로 및 상기 기준전류의 전류량에 따라 출력전류가 조절되는 내부회로를 포함한다.

Description

전류생성회로 및 반도체장치{CURRENT GENERATION CIRCUIT AND SEMICONDUCTOR DEVICE}
본 발명은 전류생성회로 및 반도체장치에 관한 것이다.
반도체장치에서 사용되는 전류를 생성하는 커런트 미러(Current Mirror)형 회로는 양쪽에 동일한 전류 즉, 양쪽의 두 라인 중 한쪽 라인에 흐르는 전류와 동일한 전류가 다른 쪽 라인에도 흐르도록 양쪽의 라인이 서로 마주보는 형태로 구현된다.
이와 같은 커런트 미러(Current Mirror)형 회로는 양쪽의 두 라인에 트랜지스터를 좌우에 대칭이 되도록 구현하고, 대칭되는 트랜지스터 간의 게이트 전압을 동일하게 조절하여 양쪽의 두 라인에 동일한 전류를 흐르게 함으로써 전류를 생성한다.
그러나, 커런트 미러(Current Mirror)형 회로는 PVT 변화(Process Voltage Temperature)에 따라 대칭되는 트랜지스터의 전류량(Ids)가 변화되는 경우 양쪽의 두 라인에 흐르는 전류간의 차이가 발생하여 반도체장치의 오류를 유발한다.
본 발명은 서로 다른 문턱전압을 갖는 구동소자를 통해 PVT 변화에도 일정한 전류를 생성할 수 있는 전류생성회로 및 반도체장치를 제공한다.
이를 위해 본 발명은 제1 및 제2 구동소자를 포함하고, 기준전류와 상기 제1 및 제2 구동소자의 전류량이 동일하도록 전압레벨이 설정되는 기준전압을 생성하는 기준전압생성부 및 상기 기준전압에 응답하여 전류량이 설정되는 출력전류를 생성하는 출력전류생성부를 포함하되, 상기 제1 및 제2 구동소자는 문턱전압이 서로 다르게 설정되는 전류생성회로를 제공한다.
또한, 본 발명은 제1 및 제2 구동소자를 포함하고, 기준전류와 상기 제1 및 제2 구동소자의 전류량이 동일하도록 전압레벨이 설정되는 기준전압을 생성하는 전류생성회로 및 상기 기준전류의 전류량에 따라 출력전류가 조절되는 내부회로를 포함하되, 상기 제1 및 제2 구동소자는 문턱전압이 서로 다르게 설정되는 반도체장치를 제공한다.
또한, 본 발명은 저항소자 및 제1 구동소자를 포함하고, 기준전류와 상기 제1 구동소자의 전류량이 동일하도록 전압레벨이 설정되는 기준전압을 생성하는 전류생성회로 및 상기 기준전류의 전류량에 따라 출력전류가 조절되는 내부회로를 포함하되, 상기 저항소자 및 상기 제1 구동소자는 저항값이 서로 다르게 설정되는 반도체장치를 제공한다.
본 발명에 의하면 서로 다른 문턱전압을 갖는 구동소자를 통해 PVT 변화에도 일정한 전류를 생성할 수 있는 효과가 있다.
도 1 은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 도면이다.
도 2 는 본 발명의 또 다른 실시예에 따른 반도체장치의 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 도면이다.
도 1 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체장치는 전류생성회로(10) 및 내부회로(20)로 구성된다.
전류생성회로(10)는 기준전압생성부(11) 및 출력전류생성부(12)를 포함한다.
기준전압생성부(11)는 전원전압(VDD)과 기준전압(VREF)이 생성되는 노드(nd11) 사이에 위치하고 전원전압(VDD)으로부터 노드(nd11)에 기준전류(IREF)를 공급하는 정전류원(CS11), 노드(nd11)와 노드(nd12) 사이에 위치하고, 노드(nd11)의 전압을 게이트로 입력 받는 제1 구동소자(N11) 및 노드(nd12)와 접지전압(VSS) 사이에 위치하고, 노드(nd11)의 전압을 게이트로 입력 받는 제2 구동소자(N12)로 구성된다. 여기서, 제1 구동소자(N11)는 노드(nd11)에 드레인이 연결되고 노드(nd12)에 소스가 연결되는 NMOS 트랜지스터로 구현된다. 그리고, 제2 구동소자(N12)는 노드(nd12)에 드레인이 연결되고 접지전압(VSS)에 소스가 소스가 연결되는 NMOS 트랜지스터로 구현된다. 또한, 제2 구동소자(N12)는 제1 구동소자(N11)보다 문턱전압(Vth)이 높게 설정된다. 즉, 기준전압생성부(11)는 기준전류(IREF)와 제1 구동소자(N11)와 제2 구동소자(N12)의 전류량이 동일하도록 전압레벨이 설정되는 기준전압(VREF)을 생성한다.
출력전류생성부(12)는 출력전압(VOUT)이 생성되는 노드(nd13)와 접지전압(VSS) 사이에 위치하고, 기준전압(VREF)을 게이트로 입력 받는 제3 구동소자(N13)로 구성된다. 여기서, 제3 구동소자(N13)는 노드(n13)에 드레인이 연결되고, 접지전압(VSS)에 소스가 연결되는 NMOS 트랜지스터로 구현된다. 즉, 출력전류생성부(12)는 기준전압(VREF)의 전압레벨에 따라 전류량이 조절되는 출력전류(IOUT)를 생성한다.
여기서, 기준전압생성부(11)의 제2 구동소자(N12)와 출력전류생성부(12)의 제3 구동소자(N13)는 동일한 전류량을 갖는 소자로 구현되어 커런트 미러형 회로로 구현된다. 따라서, 제2 구동소자(N12)의 드레인과 소스간의 전압값(Vds)이 출력전압(VOUT)의 전압값과 동일한 경우 출력전류(IOUT)는 기준전류(IREF)와 동일하게 생성된다.
내부회로(20)는 전원전압(VDD)을 공급 받아 구동되고, 출력전류(IOUT)의 전류량이 조절되어 동작한다.
이와 같이 구성된 반도체장치의 동작을 도 1을 참고하여 설명하되, PVT 변화에 따라 기준전류(IREF)의 전류량이 증가하는 경우와 제1 내지 제3 구동소자(N11,N12,N13)의 문턱전압(Vth)이 낮아지는 경우를 나누어 설명하면 다음과 같다.
먼저, PVT 변화에 따라 기준전류(IREF)의 전류량이 증가하는 경우를 설명하면 다음과 같다.
기준전압생성부(11)의 정전류원(CS11)은 전원전압(VDD)으로부터 노드(nd11)에 기준전류(IREF)를 공급한다. 기준전압생성부(11)의 제1 및 제2 구동소자(N11,N12)는 기준전류(IREF)의 전류량에 따라 기준전압(VREF)을 생성하는데, 기준전류(IREF)의 전류량이 증가하므로 제1 구동소자(N11)에 의한 전압강하량이 증가하여 제2 구동소자(N12)의 드레인과 소스간의 전압차(Vds)가 감소하게 된다.
출력전류생성부(12)의 제3 구동소자(N13)는 출력전류(IOUT)의 전류량이 증가하므로 노드(nd13)의 전압값이 감소하게 된다.
따라서, 제2 구동소자(N12)의 드레인과 소스간의 전압값(Vds)은 출력전압(VOUT)의 전압값과 동일하게 설정되어 기준전류(IREF)와 출력전류(IOUT)는 동일한 전류량으로 생성된다.
내부회로(20)는 전원전압(VDD)을 공급 받아 구동되고, 출력전류(IOUT)의 전류량이 조절되어 동작한다.
다음으로, PVT 변화에 따라 제1 내지 제3 구동소자(N11,N12,N13)의 문턱전압(Vth)이 낮아지는 경우를 설명하면 다음과 같다.
기준전압생성부(11)의 정전류원(CS11)은 전원전압(VDD)으로부터 노드(nd11)에 기준전류(IREF)를 공급한다. 기준전압생성부(11)의 제1 구동소자(N11)는 제2 구동소자(N12) 보다 문턱전압(Vth)이 낮게 설정되므로 저항값이 작아져 드레인과 소스간의 전압값(Vds)이 감소하게 된다. 기준전압생성부(11)의 제2 구동소자(N12)는 제1 구동소자(N11) 보다 문턱전압(Vth)이 높게 설정되므로 저항값이 커져 드레인과 소스간의 전압값(Vds)이 증가하게 된다. 즉, 제2 구동소자(N12)의 드레인과 소스간의 전압값(Vds)은 제1 구동소자(N11)의 드레인과 소스간의 전압값(Vds)이 작아질 수록 증가하게 된다.
출력전류생성부(12)의 제3 구동소자(N13)는 문턱전압(Vth)이 낮아져 저항값이 증가하므로 출력전류(IOUT)의 전류량에 따라 노드(nd13)의 전압값이 증가하게 된다.
따라서, 제2 구동소자(N12)의 드레인과 소스간의 전압값(Vds)이 증가하여 출력전압(VOUT)의 전압값과 동일하게 설정되므로 기준전류(IREF)와 출력전류(IOUT)는 동일한 전류량으로 생성된다.
내부회로(20)는 전원전압(VDD)을 공급 받아 구동되고, 출력전류(IOUT)의 전류량이 조절되어 동작한다.
이와 같이 구성된 반도체장치는 서로 다른 문턱전압을 갖는 구동소자를 통해 PVT 변화에도 기준전류(IREF)와 출력전류(IOUT)의 전류량을 동일하게 생성하여 반도체장치의 동작 오류를 방지할 수 있다.
도 2 는 본 발명의 또 다른 실시예에 따른 반도체장치의 구성을 도시한 도면이다.
도 2 에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체장치는 전류생성회로(30) 및 내부회로(40)로 구성된다.
전류생성회로(30)는 기준전압생성부(31) 및 출력전류생성부(32)를 포함한다.
기준전압생성부(31)는 전원전압(VDD)과 기준전압(VREF)이 생성되는 노드(nd31) 사이에 위치하고 전원전압(VDD)으로부터 노드(nd31)에 기준전류(IREF)를 공급하는 정전류원(CS31), 노드(nd31)와 노드(nd32) 사이에 위치하는 저항소자(R31), 노드(nd32)와 접지전압(VSS) 사이에 위치하고, 노드(nd31)의 전압을 게이트로 입력 받는 제1 구동소자(N31)로 구성된다. 여기서, 저항소자(R31)는 PVT 변화에 따라 저항값이 조절되는 가변저항으로 구현되는 것이 바람직하다. 그리고, 제1 구동소자(N31)는 노드(nd32)에 드레인이 연결되고 접지전압(VSS)에 소스가 연결되는 NMOS 트랜지스터로 구현된다. 또한, 제1 구동소자(N31)는 저항소자(R31)보다 저항값이 높게 설정된다. 즉, 기준전압생성부(31)는 기준전류(IREF)와 제1 구동소자(N31)의 전류량이 동일하도록 전압레벨이 설정되는 기준전압(VREF)을 생성한다.
출력전류생성부(32)는 출력전압(VOUT)이 생성되는 노드(nd33)와 접지전압(VSS) 사이에 위치하고, 기준전압(VREF)을 게이트로 입력 받는 제2 구동소자(N32)로 구성된다. 여기서, 제2 구동소자(N32)는 노드(n33)에 드레인이 연결되고, 접지전압(VSS)에 소스가 연결되는 NMOS 트랜지스터로 구현된다. 즉, 출력전류생성부(12)는 기준전압(VREF)의 전압레벨에 따라 전류량이 조절되는 출력전류(IOUT)를 생성한다.
여기서, 기준전압생성부(31)의 제1 구동소자(N31)와 출력전류생성부(32)의 제2 구동소자(N32)는 동일한 전류량을 갖는 소자로 구현되어 커런트 미러형 회로로 구현된다. 따라서, 제1 구동소자(N31)의 드레인과 소스간의 전압값(Vds)이 출력전압(VOUT)의 전압값과 동일한 경우 출력전류(IOUT)는 기준전류(IREF)와 동일하게 설정된다.
내부회로(40)는 전원전압(VDD)을 공급 받아 구동되고, 출력전류(IOUT)의 전류량이 조절되어 동작한다.
이와 같이 구성된 반도체장치의 동작을 도 2를 참고하여 설명하되, PVT 변화에 따라 기준전류(IREF)의 전류량이 증가하는 경우와 제1 및 제2 구동소자(N31,N32)의 문턱전압(Vth)이 낮아지는 경우를 나누어 설명하면 다음과 같다.
먼저, PVT 변화에 따라 기준전류(IREF)의 전류량이 증가하는 경우를 설명하면 다음과 같다.
기준전압생성부(31)의 정전류원(CS31)은 전원전압(VDD)으로부터 노드(nd31)에 기준전류(IREF)를 공급한다. 기준전압생성부(31)의 저항소자(R31) 및 제1 구동소자(N31)는 기준전류(IREF)의 전류량에 따라 기준전압(VREF)을 생성하는데, 기준전류(IREF)의 전류량이 증가하므로 저항소자(R31)에 의한 전압강하량만큼 제1 구동소자(N31)의 드레인과 소스간의 전압차(Vds)가 감소하게 된다.
출력전류생성부(32)의 제2 구동소자(N32)는 출력전류(IOUT)의 전류량이 증가하므로 노드(nd33)의 전압값이 감소하게 된다.
따라서, 제1 구동소자(N31)의 드레인과 소스간의 전압값(Vds)은 출력전압(VOUT)의 전압값과 동일하게 설정되어 기준전류(IREF)와 출력전류(IOUT)는 동일한 전류량으로 생성된다.
내부회로(40)는 전원전압(VDD)을 공급 받아 구동되고, 출력전류(IOUT)의 전류량이 조절되어 동작한다.
다음으로, PVT 변화에 따라 제1 및 제2 구동소자(N31,N32)의 문턱전압(Vth)이 낮아지는 경우를 설명하면 다음과 같다.
기준전압생성부(31)의 정전류원(CS31)은 전원전압(VDD)으로부터 노드(nd31)에 기준전류(IREF)를 공급한다. 기준전압생성부(31)의 제1 구동소자(N31)는 저항소자(R31) 보다 저항값이 높게 설정되고, 문턱전압(Vth)이 낮아지므로 저항값이 커져 드레인과 소스간의 전압값(Vds)이 증가하게 된다. 즉, 제1 구동소자(N31)의 드레인과 소스간의 전압값(Vds)은 저항소자(R31)의 저항값이 작아질 수록 증가하게 된다.
출력전류생성부(32)의 제2 구동소자(N32)는 문턱전압(Vth)이 낮아져 저항값이 증가하므로 출력전류(IOUT)의 전류량에 따라 노드(nd33)의 전압값이 증가하게 된다.
따라서, 제1 구동소자(N31)의 드레인과 소스간의 전압값(Vds)이 증가하여 출력전압(VOUT)의 전압값과 동일하게 설정되어 기준전류(IREF)와 출력전류(IOUT)는 동일한 전류량으로 생성된다.
내부회로(40)는 전원전압(VDD)을 공급 받아 구동되고, 출력전류(IOUT)의 전류량이 조절되어 동작한다.
이와 같이 구성된 반도체장치는 PVT 변화에도 기준전류(IREF)와 출력전류(IOUT)의 전류량을 동일하게 생성하여 반도체장치의 동작 오류를 방지할 수 있다.
제1 실시예
10. 전류생성회로 11. 기준전압생성부
12. 출력전류생성부 20. 내부회로
제2 실시예
30. 전류생성회로 31. 기준전압생성부
32. 출력전류생성부 40. 내부회로

Claims (20)

  1. 제1 및 제2 구동소자를 포함하고, 기준전류와 상기 제1 및 제2 구동소자의 전류량이 동일하도록 전압레벨이 설정되는 기준전압을 생성하는 기준전압생성부; 및
    상기 기준전압에 응답하여 전류량이 설정되는 출력전류를 생성하는 출력전류생성부를 포함하되, 상기 제1 및 제2 구동소자는 문턱전압이 서로 다르게 설정되는 전류생성회로.
  2. 제 1 항에 있어서, 상기 제2 구동소자는 상기 제1 구동소자보다 문턱전압이 높은 소자인 전류생성회로.
  3. 제 1 항에 있어서, 상기 기준전압생성부는
    상기 기준전압이 생성되는 제1 노드와 제2 노드 사이에 위치하고, 상기 제1 노드에 게이트가 연결되는 상기 제1 구동소자; 및
    상기 제2 노드와 접지전압 사이에 위치하고, 상기 제1 노드에 게이트가 연결되는 상기 제2 구동소자를 포함하는 전류생성회로.
  4. 제 3 항에 있어서, 상기 기준전압생성부는
    전원전압과 상기 제1 노드 사이에 위치하고, 상기 제1 노드에 상기 기준전류를 공급하는 정전류원을 더 포함하는 전류생성회로.
  5. 제 4 항에 있어서, 상기 기준전압은 상기 제1 구동소자 및 제2 구동소자의 전류량이 상기 기준전류와 동일하도록 설정되는 전압인 전류생성회로.
  6. 제 1 항에 있어서, 상기 출력전류생성부는
    출력전압이 생성되는 제3 노드와 접지전압 사이에 위치하고, 상기 기준전압의 레벨에 따라 상기 출력전류를 생성하는 제3 구동소자를 포함하는 전류생성회로.
  7. 제1 및 제2 구동소자를 포함하고, 기준전류와 상기 제1 및 제2 구동소자의 전류량이 동일하도록 전압레벨이 설정되는 기준전압을 생성하는 전류생성회로; 및
    상기 기준전류의 전류량에 따라 출력전류가 조절되는 내부회로를 포함하되, 상기 제1 및 제2 구동소자는 문턱전압이 서로 다르게 설정되는 반도체장치.
  8. 제 7 항에 있어서, 상기 제2 구동소자는 상기 제1 구동소자보다 문턱전압이 높은 소자인 반도체장치.
  9. 제 7 항에 있어서, 상기 전류생성회로는
    상기 기준전류와 상기 제1 및 제2 구동소자에 의해 설정되는 상기 기준전압를 생성하는 기준전압생성부; 및
    상기 기준전압에 응답하여 전류량이 설정되는 상기 출력전류를 생성하는 출력전류생성부를 포함하는 반도체장치.
  10. 제 9 항에 있어서, 상기 기준전압생성부는
    상기 기준전압이 생성되는 제1 노드와 제2 노드 사이에 위치하고, 상기 제1 노드에 게이트가 연결되는 상기 제1 구동소자; 및
    상기 제2 노드와 접지전압 사이에 위치하고, 상기 제1 노드에 게이트가 연결되는 상기 제2 구동소자를 포함하는 반도체장치.
  11. 제 10 항에 있어서, 상기 기준전압생성부는
    전원전압과 상기 제1 노드 사이에 위치하고, 상기 제1 노드에 상기 기준전류를 공급하는 정전류원을 더 포함하는 반도체장치.
  12. 제 11 항에 있어서, 상기 기준전압은 상기 제1 구동소자 및 제2 구동소자의 전류량이 상기 기준전류와 동일하도록 설정되는 전압인 반도체장치.
  13. 제 9 항에 있어서, 상기 출력전류생성부는
    출력전압이 생성되는 제3 노드와 접지전압 사이에 위치하고, 상기 기준전압의 레벨에 따라 상기 출력전류를 생성하는 제3 구동소자를 포함하는 반도체장치.
  14. 저항소자 및 제1 구동소자를 포함하고, 기준전류와 상기 제1 구동소자의 전류량이 동일하도록 전압레벨이 설정되는 기준전압을 생성하는 전류생성회로; 및
    상기 기준전류의 전류량에 따라 출력전류가 조절되는 내부회로를 포함하되, 상기 저항소자 및 상기 제1 구동소자는 저항값이 서로 다르게 설정되는 반도체장치.
  15. 제 14 항에 있어서, 상기 저항소자는 저항값이 조절되는 가변저항인 반도체장치.
  16. 제 14 항에 있어서, 상기 전류생성회로는
    상기 기준전류와 상기 저항소자 및 상기 제1 구동소자에 의해 설정되는 상기 기준전압을 생성하는 기준전압생성부; 및
    상기 기준전압에 응답하여 전류량이 설정되는 상기 출력전류를 생성하는 출력전류생성부를 포함하는 반도체장치.
  17. 제 16 항에 있어서, 상기 기준전압생성부는
    상기 기준전압이 생성되는 제1 노드와 제2 노드 사이에 위치하는 상기 저항소자; 및
    상기 제2 노드와 접지전압 사이에 위치하고, 상기 제1 노드에 게이트가 연결되는 상기 제1 구동소자를 포함하는 반도체장치.
  18. 제 17 항에 있어서, 상기 기준전압생성부는
    전원전압과 상기 제1 노드 사이에 위치하고, 상기 제1 노드에 상기 기준전류를 공급하는 정전류원을 더 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 기준전압은 상기 제1 구동소자의 전류량이 상기 기준전류와 동일하도록 설정되는 전압인 반도체장치.
  20. 제 16 항에 있어서, 상기 출력전류생성부는
    출력전압이 생성되는 제3 노드와 접지전압 사이에 위치하고, 상기 기준전압의 레벨에 따라 상기 출력전류를 생성하는 제2 구동소자를 포함하는 반도체장치.
KR1020140019709A 2014-02-20 2014-02-20 전류생성회로 및 반도체장치 KR20150098434A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140019709A KR20150098434A (ko) 2014-02-20 2014-02-20 전류생성회로 및 반도체장치
US14/446,039 US9836074B2 (en) 2014-02-20 2014-07-29 Current generation circuits and semiconductor devices including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140019709A KR20150098434A (ko) 2014-02-20 2014-02-20 전류생성회로 및 반도체장치

Publications (1)

Publication Number Publication Date
KR20150098434A true KR20150098434A (ko) 2015-08-28

Family

ID=53798991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140019709A KR20150098434A (ko) 2014-02-20 2014-02-20 전류생성회로 및 반도체장치

Country Status (2)

Country Link
US (1) US9836074B2 (ko)
KR (1) KR20150098434A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107817868B (zh) * 2017-11-14 2019-06-21 南京中感微电子有限公司 设置有校准电路的电流镜电路
CN108207057B (zh) * 2017-12-25 2019-07-19 无锡中感微电子股份有限公司 改进的led电路
CN108259010B (zh) * 2017-12-25 2019-07-19 无锡中感微电子股份有限公司 改进的运算放大器
CN108233900B (zh) * 2017-12-25 2019-07-19 无锡中感微电子股份有限公司 改进的电压比较器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465598B1 (ko) * 2008-06-05 2014-12-15 삼성전자주식회사 기준 전압 발생 장치 및 방법
JP5695392B2 (ja) 2010-03-23 2015-04-01 セイコーインスツル株式会社 基準電圧回路
US8653877B2 (en) * 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter

Also Published As

Publication number Publication date
US9836074B2 (en) 2017-12-05
US20150236579A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
JP6822727B2 (ja) 浮動電圧基準を用いる低ドロップアウト電圧レギュレータ
US10133287B2 (en) Semiconductor device having output compensation
JP6541250B2 (ja) 低ドロップアウト電圧レギュレータおよび方法
US9292026B2 (en) Circuits and method for controlling transient fault conditions in a low dropout voltage regulator
US9817415B2 (en) Wide voltage range low drop-out regulators
CN110716602B (zh) 用于电压调节器的极点-零点跟踪补偿网络
US20130293986A1 (en) Current Limit Circuit Architecture For Low Drop-Out Voltage Regulators
US9354648B2 (en) Constant-voltage circuit
US9372489B2 (en) Voltage regulator having a temperature sensitive leakage current sink circuit
KR102579232B1 (ko) 레지스터들에 걸쳐 제어된 전압을 가하는 온도-보상된 기준 전압 생성기
KR20140029818A (ko) 반도체 장치의 전압 트리밍 회로 및 트리밍 방법
JP5631918B2 (ja) 過電流保護回路、および、電力供給装置
KR20150123712A (ko) 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터
KR20150098434A (ko) 전류생성회로 및 반도체장치
KR20160124672A (ko) 전류 검출 회로
US10274981B2 (en) Voltage dropping apparatus, voltage switching apparatus, and internal voltage supply apparatus using the same
JP6436728B2 (ja) 温度検出回路及び半導体装置
US10133289B1 (en) Voltage regulator circuits with pass transistors and sink transistors
US10186969B2 (en) Semiconductor device
JP5806972B2 (ja) 出力ドライバ回路
KR20130024556A (ko) 전력 증폭 시스템
KR101257459B1 (ko) 온도 보상 회로 및 이를 구비한 장치
US20160239038A1 (en) Supply-side voltage regulator
KR20130064991A (ko) 기준전압생성회로 및 이를 이용한 내부전압생성회로
KR20080003048A (ko) 기준 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application