KR102579232B1 - 레지스터들에 걸쳐 제어된 전압을 가하는 온도-보상된 기준 전압 생성기 - Google Patents

레지스터들에 걸쳐 제어된 전압을 가하는 온도-보상된 기준 전압 생성기 Download PDF

Info

Publication number
KR102579232B1
KR102579232B1 KR1020187016551A KR20187016551A KR102579232B1 KR 102579232 B1 KR102579232 B1 KR 102579232B1 KR 1020187016551 A KR1020187016551 A KR 1020187016551A KR 20187016551 A KR20187016551 A KR 20187016551A KR 102579232 B1 KR102579232 B1 KR 102579232B1
Authority
KR
South Korea
Prior art keywords
voltage
resistors
current
ctat
generating
Prior art date
Application number
KR1020187016551A
Other languages
English (en)
Other versions
KR20180095523A (ko
Inventor
토드 모건 라스무스
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20180095523A publication Critical patent/KR20180095523A/ko
Application granted granted Critical
Publication of KR102579232B1 publication Critical patent/KR102579232B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)

Abstract

온도-보상된 기준 전압을 생성하는 장치 및 방법이 개시된다. 이 장치는 전류들이 흐르는 별개의 레지스터들에 걸친 전압들을 (음의 피드백을 통해) 각각 제어함으로써 실질적으로 동일한 온도-보상된 전류들을 생성한다. 온도-보상된 전류들 중 2개는 CTAT(complementary to absolute temperature) 전류(ICTAT) 및 PTAT(proportional to absolute temperature) 전류(IPTAT)를 결합(예를 들어, 합산)함으로써 형성된다. 기준 전압(VREF)은 다른 온도-보상된 전류를 출력 레지스터를 통해 흐르게 구성함으로써 생성된다.

Description

레지스터들에 걸쳐 제어된 전압을 가하는 온도-보상된 기준 전압 생성기
[0001] 본 출원은, 2015년 12월 15일로 미국 특허상표청에 출원된 정식 특허 출원 번호 제14/970,265호의 이득 및 이에 대한 우선권을 주장하며, 상기 정식 특허 출원의 전체 내용은 인용에 의해 본원에 포함된다.
[0002] 본 개시의 양상들은 일반적으로 온도-보상된 기준 전압들을 생성하는 것에 관한 것으로, 보다 상세하게는, 레지스터들에 걸쳐 제어된 전압을 가함(impressing)으로써 온도-보상된 전류들을 생성하는 온도-보상된 기준 전압 생성기에 관한 것이다.
[0003] 밴드갭 기준 전압 소스는 정의된(매우 넓은) 온도 범위에 걸쳐 실질적으로 일정한 기준 전압(VREF)을 생성한다. 이산 회로 또는 집적 회로(IC) 애플리케이션들에서, 기준 전압(VREF)은 예컨대, 공급 전압이 기준 전압에 기초하여 레귤레이팅되는 전압 레귤레이션(voltage regulation)을 위해 다수의 애플리케이션들에 사용된다.
[0004] 생성된 밴드갭 기준 전압은 통상적으로, 전압의 소스가 제로(0) 켈빈 온도(degree Kelvin)에서 1.22 eV의 실리콘 밴드갭에 기초하기 때문에 약 1.2 볼트이다. 밴드갭 기준 전압(VREF)이 약 1.2 볼트이기 때문에, 밴드갭 기준 전압 소스는 예를 들어, 밴드갭 기준 전압을 바이어싱하기 위해 사용되는 FET(field effect transistor)의 200 mV(millivolt) 드레인--소스간 전압(Vds)을 수용하기 위해 1.2 볼트보다 큰 공급 전압, 예컨대, 1.4볼트의 공급 전압을 요구한다.
[0005] 현재, IC들에 사용되는 FET들의 크기의 계속된 감소 및 전력 소비를 감소시킬 추가의 필요성으로 인해, 다수의 회로들은 1.2 볼트의 밴드갭 전압 미만의 공급 전압들로 동작한다. 이러한 필요성에 대한 응답으로, 밴드갭 기준 전압 소스들은 1.2 볼트 미만의 공급 전압으로 동작하도록 설계되었다.
[0006] 다음은 하나 또는 그 초과의 실시예들의 기본적인 이해를 제공하기 위해 그러한 실시예들의 간략화된 개요를 제시한다. 이러한 개요는, 고려되는 모든 실시예들의 포괄적인 개관이 아니며, 모든 실시예들의 핵심 또는 중요 엘리먼트들을 식별하도록 의도되지 않고 임의의 실시예들 또는 모든 실시예들의 범위를 기술하도록 의도되지도 않는다. 그의 유일한 목적은, 이후에 제시되는 더 상세한 설명에 대한 서론으로서 간략화된 형태로 하나 또는 그 초과의 실시예들의 일부 개념들을 제시하는 것이다.
[0007] 본 개시의 양상은 온도-보상된 기준 전압을 생성하도록 구성된 장치에 관한 것이다. 장치는, 레지스터들의 제 1 및 제 2 세트; 하나 또는 그 초과의 레지스터들의 제 1 세트를 통하는 제 1 온도-보상된 전류(temperature-compensated current)를 생성하도록 구성된 전류 생성기 ― 제 1 온도-보상된 전류에 기초하여 하나 또는 그 초과의 레지스터들의 제 1 세트에 걸쳐 제 1 전압이 생성됨 ― ; 하나 또는 그 초과의 레지스터들의 제 2 세트에 걸쳐 제 2 전압을 생성하도록 구성된 제어 회로 ― 제 2 전압은 제 1 전압에 기초하고, 제 2 전압에 기초하여 레지스터들의 제 2 세트를 통하는 제 2 온도-보상된 전류가 생성됨 ― ; 및 제 2 온도-보상된 전류가 흐르는 하나 또는 그 초과의 레지스터들의 제 3 세트를 포함하고, 제 2 온도-보상된 전류에 기초하여 하나 또는 그 초과의 레지스터들의 제 3 세트에 걸쳐 온도-보상된 기준 전압이 생성된다.
[0008] 본 개시의 다른 양상은 온도-보상된 기준 전압을 생성하기 위한 방법에 관한 것이다. 방법은, 하나 또는 그 초과의 레지스터들의 제 1 세트를 통하는 제 1 온도-보상된 전류를 생성하는 단계 ― 제 1 온도-보상 전류에 기초하여 하나 또는 그 초과의 레지스터들의 제 1 세트에 걸쳐 제 1 전압이 생성됨 ― ; 하나 또는 그 초과의 레지스터들의 제 2 세트에 걸쳐 제 2 전압을 생성하는 단계 ― 제 2 전압은 제 1 전압에 기초하고, 제 2 전압에 기초하여 레지스터들의 제 2 세트를 통하는 제 2 온도-보상된 전류가 생성됨 ― ; 및 하나 또는 그 초과의 레지스터들의 제 3 세트를 통해 제 2 온도-보상된 전류를 인가하는 단계를 포함하고, 하나 또는 그 초과의 레지스터들의 제 3 세트에 걸쳐 온도-보상된 기준 전압이 생성된다.
[0009] 본 개시의 다른 양상은 온도-보상된 기준 전압을 생성하도록 구성된 장치에 관한 것이다. 장치는, 하나 또는 그 초과의 레지스터들의 제 1 세트를 통하는 제 1 온도-보상된 전류를 생성하기 위한 수단 ― 제 1 온도-보상된 전류에 기초하여 하나 또는 그 초과의 레지스터들의 제 1 세트에 걸쳐 제 1 전압이 생성됨 ― ; 하나 또는 그 초과의 레지스터들의 제 2 세트에 걸쳐 제 2 전압을 생성하기 위한 수단 ― 제 2 전압은 제 1 전압에 기초하고, 제 2 전압에 기초하여 레지스터들의 제 2 세트를 통하는 제 2 온도-보상된 전류가 생성됨 ― ; 및 하나 또는 그 초과의 레지스터들의 제 3 세트를 통해 제 2 온도-보상된 전류를 인가하기 위한 수단을 포함하고, 하나 또는 그 초과의 레지스터들의 제 3 세트에 걸쳐 온도-보상된 기준 전압이 생성된다.
[0010] 전술한 목적 및 관련된 목적의 달성을 위해, 하나 또는 그 초과의 실시예들은, 아래에서 완전히 설명되고 특히 청구항들에서 지목되는 특징들을 포함한다. 다음의 설명 및 첨부된 도면들은, 하나 또는 그 초과의 실시예들의 특정한 예시적인 양상들을 상세히 기술한다. 그러나, 이들 양상들은, 다양한 실시예들의 원리들이 이용될 수 있는 다양한 방식들 중 단지 몇몇만을 표시하며, 설명 실시예들은 모든 그러한 양상들 및 그들의 등가물들을 포함하도록 의도된다.
[0011] 도 1은 본 개시의 양상에 따라 온도-보상된 기준 전압을 생성하기 위한 예시적인 장치의 개략도를 예시한다.
[0012] 도 2는 본 개시의 다른 양상에 따라 온도-보상된 기준 전압을 생성하기 위한 다른 예시적인 장치의 개략도를 예시한다.
[0013] 도 3은 본 개시의 다른 양상에 따라 온도-보상된 기준 전압을 생성하기 위한 또 다른 예시적인 장치의 개략도를 예시한다.
[0014] 도 4는 본 개시의 또 다른 양상에 따라 온도-보상된 기준 전압을 생성하기 위한 또 다른 예시적인 장치의 개략도를 예시한다.
[0015] 도 5는 본 개시의 다른 양상에 따라 온도-보상된 기준 전압을 생성하는 예시적인 방법의 흐름도를 예시한다.
[0016] 첨부된 도면들과 관련하여 아래에 기술된 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본원에서 설명된 개념들이 실시될 수 있는 유일한 구성들을 표현하도록 의도되진 않는다. 상세한 설명은 다양한 개념들의 완전한 이해를 제공하려는 목적을 위한 특정한 세부사항들을 포함한다. 그러나, 이들 개념들이 이들 특정한 세부사항들 없이도 실시될 수도 있다는 것이 당업자들에게는 명백할 것이다. 일부 경우들에서, 잘 알려진 구조들 및 컴포넌트들은 그러한 개념들을 불명료하게 하는 것을 방지하기 위해 블록도 형태로 도시된다.
[0017] 도 1은 본 개시의 양상에 따라 온도-보상된 기준 전압(VREF)을 생성하기 위한 예시적인 장치(100)의 개략도를 예시한다.
[0018] 장치(100)는 CTAT(complementary to absolute temperature) 전류(ICTAT)(예를 들어, 음의 온도 계수 전류)를 생성하기 위한 서브-회로(110)를 포함한다. 서브-회로(110)는 FET(field effect transistor )(M1), 레지스터(R4) 및 다이오드(D1)를 포함한다. PMOS(p-channel metal oxide semiconductor) FET로 구현될 수 있는 FET(M1)는 제 1 전압 레일(예를 들어, Vdd)과 제 2 전압 레일(예를 들어, 접지) 사이의 레지스터(R4) 및 다이오드(D1)의 병렬-커플링과 직렬로 커플링된다. 전류 소스로서 역할을 하는 FET(M1)는 레지스터(R4)와 다이오드(D1) 사이에서 분할되는 전류(I1)를 생성하도록 구성된다. 다이오드(D1)에 걸쳐 형성되는 전압(VA)은 음의 온도 계수, 예를 들어, CTAT 전압을 갖는다. 전압(VA)은 또한 레지스터(R4)에 걸친다. 따라서, ICTAT 전류가 레지스터(R4)를 통해 형성된다.
[0019] 장치(100)는 PTAT(proportional to absolute temperature) 전류를 생성하기 위한 서브-회로(120)를 포함한다. 서브-회로(120)는 레지스터들(R5 및 R6), N개의 병렬 다이오드들(D21 내지 D2N)의 다이오드 뱅크(125), 연산 증폭기(Op Amp)(130) 및 FET(M2)를 포함한다. FET(M2), 레지스터(R5) 및 다이오드 뱅크(125)는 Vdd와 접지 사이에 직렬로 커플링된다. PMOS FET로 구현될 수 있는 FET(M2)는 또한, Vdd와 접지 사이의 레지스터(R6)와 직렬로 커플링된다. Op Amp(130)는, 다이오드(D1)에 걸친 전압(VA)을 수신하도록 구성된 음의 입력 단자, 레지스터(R5) 및 다이오드 뱅크(125)의 직렬 연결에 걸친 전압(VB)을 수신하도록 구성된 양의 입력 단자, 및 FET들(M1 및 M2)의 게이트들에 커플링되는 출력 단자를 포함한다.
[0020] 음의 피드백 제어를 통해, Op Amp(130)는, 전압(VB)이 전압(VA)(예를 들어, 서로 실질적으로 동일함(VB = VA))에 기초하도록 그의 각자의 게이트 전압들을 통해서 FET들(M1 및 M2)을 통한 전류들(I1 및 I2)을 제어한다. FET들(M1 및 M2)은 전류 미러를 형성하도록 동일한 크기를 갖고 함께 커플링된 그들의 게이트들을 또한 갖도록 구성되기 때문에, 전류들(I1 및 I2)은 또한 실질적으로 동일하다. 전압들(VA 및 VB)이 동일하고 레지스터들(R4 및 R6)이 실질적으로 동일한 저항을 갖도록 구성되기 때문에, 레지스터(R6)를 통한 전류는 또한 ICTAT 전류인데, 예를 들어, 레지스터(R4)를 통한 전류(ICTAT)와 실질적으로 동일하다.
[0021] 따라서, 다이오드(D1)를 통한 전류는 다이오드 뱅크(125)의 N개의 병렬 다이오드들(D21 내지 D2N)을 통해 결합된 전류와 실질적으로 동일하다. 다이오드 뱅크(125)의 다이오드들(D21, D2N)은 각각 다이오드(D1)와 실질적으로 동일하게 되도록 구성된다. 따라서, 다이오드(D1)를 통한 동일한 전류가 다이오드 뱅크(125)의 N개의 다이오드들 사이에서 분할되기 때문에, 다이오드 뱅크(125)의 다이오드들 각각을 통한 전류 밀도는 다이오드(D1)를 통한 전류 밀도보다 1/N배 작다. 전류 밀도의 차이로 인해, 다이오드 뱅크(125)는 다이오드(D1)의 CTAT 전압과 상이한 CTAT 전압을 생성한다. 그 결과, 양의 온도 계수(예를 들어, PTAT 전압)를 갖는 레지스터(R5)에 걸쳐 전압이 생성된다. 이는 레지스터(R5)를 통한 전류(IPTAT)를 생성한다.
[0022] FET(M2)에 의해 생성된 전류(I2)는 전류들(IPTAT 및 ICTAT)의 결합(예를 들어, 합)이다. 따라서, R4, R5 및 R6의 저항들의 적절한 선택에 의해, 전류(I2)는 정의된 온도 범위에 걸쳐 실질적으로 일정하게 되도록 구성될 수 있다.
[0023] 장치(100)는 추가로, M2를 통한 온도-보상된 전류(I2)에 기초하여 온도-보상된 기준 전압(VREF)을 생성하도록 구성된 서브-회로(140)를 포함한다. 서브-회로(140)는 FET(M3) 및 레지스터(R1)를 포함한다. 온도-보상된 전류(I2)는 온도-보상된 전류(I3)를 형성하기 위해 FET들(M2 및 M3)의 전류 미러 구성을 통해 미러링된다(예를 들어, FET들은 실질적으로 동일한 크기 및 동일한 게이트-소스간 전압(Vgs)을 갖도록 구성됨). PMOS FET로 또한 구현될 수 있는 FET(M3)는 Vdd와 접지 사이의 레지스터(R7)와 직렬로 커플링되며, 이는 온도-보상된 기준 전압(VREF)을 형성하기 위해 레지스터(R7)를 통해 흐르는 온도-보상된 전류(I3)를 발생시킨다.
[0024] 따라서, 장치(100)가 적절히 동작하기 위해, 전류 소스들(M1, M2, M3)에 의해 생성된 전류들(I1, I2, I2)은 실질적으로 동일해야 한다. 그러나, 비교적 낮은 공급 전압(Vdd)(예를 들어, 1V 미만)으로 인해, FET들(M1 및 M2)의 드레인-소스간 전압(Vds)은 온도 감소에 따라 증가하는 전압들(VA 및 VB)로 인해 비교적 작아질 수 있다. 그러한 경우, FET들(M1 및 M2)의 Vds는 FET(M3)의 Vds보다 상당히 작을 수 있고; 따라서 FET들(M1, M2)은 FET(M3)의 출력 임피던스와 상이한 출력 임피던스들을 가질 수 있다. 이는 전류(I3)와 전류들(I1, I2) 사이에 전류 미스매치를 생성하며, 이는 기준 전압(VREF)에서 에러를 생성한다.
[0025] 전류들(I1, I2, I3) 사이의 부가적인 미스매치는 프로세스 변동으로 인한 FET들(M1, M2 및 M3)의 미스매치에 의해 야기될 수 있다.
[0026] 도 2는 본 개시의 다른 양상에 따라 온도-보상된 기준 전압(VREF)을 생성하기 위한 다른 예시적인 장치(200)의 개략도를 예시한다. 장치(200)는 상이한 드레인-소스간 전압들(Vds); 및 이에 따라 전류들(I1, I2 및 I3) 사이의 전류 미스매치를 생성하는 상이한 출력 임피던스들을 갖는 FET들(M1, M2 및 M3)과 연관된 문제들을 해결하도록 구성된다. 장치(200)는 장치(100)의 것과 유사하지만, 전류 소스 FET들(M1, M2 및 M3)에 걸친 전압들이 실질적으로 동일하다는 것을 보장하도록 부가적인 제어 회로를 갖는 수정된 기준 전압(VREF) 생성 서브-회로(240)를 포함한다.
[0027] 특히, FET(M3) 및 레지스터(R7) 외에도, 서브-회로(240)는 Op Amp(245) 및 FET(M4)를 포함한다. Op Amp(245)는 전압(VB)을 수신하도록 구성된 양의 입력, FET(M3)의 드레인에 커플링된 음의 입력 및 FET(M4)의 게이트에 커플링된 출력을 포함한다. PMOS FET로 구현될 수 있는 FET(M4)는 FET(M3)와 레지스터(R7) 사이에 커플링된다. 기준 전압(VREF)은 FET(M4)의 드레인에서 생성된다.
[0028] 음의 피드백으로 인해, Op Amp(245)는 전압(VC)이 전압(VB)과 실질적으로 동일하도록 FET(M4)의 게이트를 제어한다. 따라서, 전류 소스 FET들(M1, M2 및 M3)에 걸친 전압들은 실질적으로 동일하다.
[0029] 이는 도 1에 도시된 장치(100) 보다는 개선된 것이지만, 전류 소스 FET들(M1, M2 및 M3) 사이의 미스매치로 인해 기준 전압(VREF)의 에러가 여전히 존재한다. 즉, FET들(M1, M2 및 M3)에 걸친 전압들이 Op Amp들(130, 245) 및 FET(M4)에 의해 제공되는 음의 피드백 제어를 통해 실질적으로 동일하게 될 수 있을지라도, 각각 FET들(M1, M2 및 M3)을 통한 전류들(I1, I2 및 I2)은 프로세스 변동들에 의해 야기되는 그의 트랜스컨덕턴스 이득들의 차이로 인해 상이할 수 있다. 이는 상이한 전류들(I1, I2 및 I3)을 초래하며, 이는 기준 전압(VREF)의 에러를 생성한다. 이 에러는 공급 전압(Vdd)이 감소됨에 따라 더 널리 퍼진다.
[0030] 도 3은 본 개시의 다른 양상에 따라 온도-보상된 기준 전압(VREF)을 생성하기 위한 또 다른 예시적인 장치(300)의 개략도를 예시한다. 장치(300) 뒤의 개념은 레지스터들이 FET들보다 더 일관성 있게 될 수 있다는 사실에 기인하고; 따라서, FET들에 비해 레지스터들 간의 더 양호한 매칭이 달성될 수 있다. 따라서, 장치(300) 뒤의 개념은 전류 소스들(M1, M2 및 M3)을 각각의 레지스터들(R1, R2 및 R3)(실질적으로 동일한 저항을 가짐)로 대체하고, 레지스터들(R1, R2 및 R3)에 걸쳐 실질적으로 동일한 전압들을 가하도록 Op Amp들(130 및 245)을 사용하여 음의 피드백 제어를 적용하는 것이다. 이는 레지스터들(R1, R2 및 R3)을 통해 각각 생성된 전류들(I1, I2 및 I3)이 실질적으로 동일하다는 것을 보장하며, 이는 기준 전압(VREF)의 에러의 상당한 감소로 이어진다.
[0031] 특히, 장치(300)는 ICTAT 전류를 생성하도록 구성된 서브-회로(310), IPTAT 전류를 생성하도록 구성된 서브-회로(320) 및 온도-보상된 기준 전압(VREF)을 생성하도록 구성된 서브-회로(340)를 포함한다. 서브-회로들(310, 320 및 340)은 각각 장치(200)의 서브-회로들(110, 120 및 240)과 유사하지만, 레지스터들(R1, R2 및 R3)이 각각 전류 소스 FET들(M1, M2 및 M3)을 대신한다는 점에서 상이하다. 또한, 장치(300)는 추가로, 공급 전압 레일(Vdd)과 레지스터들(R1, R2 및 R3) 사이에 커플링되는, PMOS FET로 구현될 수 있는 FET(M10)를 포함한다. Op Amp(130)의 출력은 레지스터들(R1, R2 및 R2)에 대해 공통인 노드에서의 전압(VSB)을 제어하도록 FET(M10)의 게이트에 커플링된다. 이는, 단일-포인트 바이어싱(single-point biasing)이라 불리며, 여기서 음의 피드백은 단일 노드의 바이어스 전압(예를 들어, VSB) 상에서 동작한다.
[0032] 따라서, Op Amp(130)에 의해 제공된 음의 피드백 제어는 전압(VA 및 VB)이 실질적으로 동일하게 되도록 강제한다. 따라서, 레지스터들(R1 및 R2)에 걸친 전압 강하들은 서로 동일하다(VA = VB이므로 VSB-VA = VSB-VB임). 유사하게, Op Amp(245)에 의해 생성된 음의 피드백 제어는 전압들(VB 및 VC)이 실질적으로 동일하게 되도록 강제한다. 따라서, 레지스터들(R2 및 R3)에 걸친 전압 강하들은 서로 동일하다(VB = VC이므로 VSB-VB = VSB-VC임).
[0033] 레지스터들(R1, R2 및 R3)에 걸친 전압들이 실질적으로 동일하고, 레지스터들(R1, R2 및 R3)이 실질적으로 동일한 저항을 갖도록 제조될 수 있기 때문에, 온도-보상된 전류들(I1, I2 및 I3)은 실질적으로 동일하다. 이는 기준 전압(VREF)을 생성하는데 있어 에러를 상당히 감소시킨다.
[0034] 도 4는 본 개시의 또 다른 양상에 따라 온도-보상된 기준 전압(VREF)을 생성하기 위한 또 다른 예시적인 장치(400)의 개략도를 예시한다. 장치(400)는 기준 전압 소스(300)의 보다 상세한 구현의 예일 수 있다. 장치(400)는 ICTAT 전류를 생성하도록 구성된 서브-회로(410), IPTAT 전류를 생성하도록 구성된 서브-회로(420) 및 온도-보상된 기준 전압(VREF)을 생성하도록 구성된 서브-회로(440)를 포함한다. 아래에서 언급되는 바와 같은 일부 차이들이 있더라도, 서브-회로들(410, 420 및 440)은 장치(300)의 서브-회로들(310, 320 및 340)과 각각 유사하다. 장치(400)의 잔여 회로, 즉 Op Amp들(130 및 245) 및 FET(M10)는 장치(300)의 것과 실질적으로 동일하다.
[0035] 장치들(400 및 300) 사이의 차이는 다음과 같은데 : (1) 레지스터(R1)는 직렬-커플링된 레지스터들(R11 및 R12)로 대체되고; (2) 레지스터(R2)는 직렬-커플링된 레지스터들(R21 및 R22)로 대체되고; (3) 레지스터(R3)는 직렬-커플링된 레지스터들(R31 및 R32)로 대체되고; (4) 레지스터(R4)는 직렬-커플링된 레지스터들(R41-R48)로 대체되고; (5) 레지스터(R5)는 서로 병렬로 커플링된 한 쌍의 직렬-커플링된 레지스터들(R51-R52 및 R53-R54)로 대체되고; (6) 레지스터(R6)는 직렬-커플링된 레지스터들(R61-R68)로 대체되고; (7) 레지스터(R7)는 직렬-커플링된 레지스터들(R71-R74)로 대체되고; (8) 다이오드(D1)는 다이오드-연결된 바이폴라 트랜지스터(Q1)로 대체되고; 그리고 (9) 병렬 다이오드들(D21-D2N)의 다이오드 뱅크(125)는 병렬 다이오드-연결된 바이폴라 트랜지스터(Q21-Q2N)의 다이오드 뱅크(425)로 대체된다.
[0036] 장치(400)의 동작의 원리는 본질적으로 장치(300)의 원리와 동일하다. 장치(300)의 단일 레지스터들을 대신하는 장치(400)의 다수의 레지스터들에 대한 이유는 두 가지인데, 즉 (1) 프로세스 요건들(예를 들어, 레지스터의 길이 대 폭 비에 관한 제한들)로 인해, 다수의 레지스터들(각각은 프로세스 요건에 따름)은 원하는 저항을 달성하도록 직렬로 또는 병렬로 연결될 필요가 있을 수 있고; 그리고 (2) 다수의 레지스터들은 레지스터들의 각각의 세트의 총 저항의 더 양호한 제어를 위해 프로세스 변동들이 통계적으로 평균화되도록 허용한다. 각각의 단일 레지스터를 대체하는 레지스터들의 수 및/또는 결합은 다른 구현들에서 변동될 수 있다는 것에 주의한다. 본원에서 개시된 개념은 도 4에 예시된 특정 구현으로 제한되지 않는다는 것이 당업자에게 명백할 것이다.
[0037] 도 5는 본 개시의 다른 양상에 따라 온도-보상된 기준 전압(VREF)을 생성하기 위한 예시적인 방법(500)의 흐름도를 예시한다. 방법(500)은 하나 또는 그 초과의 레지스터들의 제 1 세트를 통하는 제 1 온도-보상된 전류를 생성하는 것을 포함하며, 여기서 제 1 전압은 제 1 온도-보상된 전류에 기초하여 하나 또는 그 초과의 레지스터들의 제 1 세트에 걸쳐 생성된다(블록 502).
[0038] 도 3 내지 도 4를 참조하면, 제 1 온도-보상된 전류(I2)를 생성하기 위한 수단의 예들은, (1) 레지스터(들)R1(또는 R11-R12), R2(또는 R21-R22), R4(또는 R41-R48), R5(또는 R51-R54), 및 R6(또는 R61-R68); (2) 다이오드(D1) 또는 다이오드-연결된 트랜지스터(Q1); (3) 병렬로 커플링된 다이오드들(D21-D2N)의 다이오드 뱅크(125) 또는 다이오드-연결된 트랜지스터들(Q21-Q2N)의 다이오드 뱅크(425); 및 (4) Op Amp(130) 및 트랜지스터(예를 들어, FET)(M10)를 포함하는 제어 회로를 갖는 회로를 포함한다. 제 1 온도- 보상된 전류(I2)는 하나 또는 그 초과의 레지스터(들)(R2 또는 R21-R22)의 제 1 세트를 통해 흐르며, 여기서 제 1 전압(VSB-VB)은 제 1 온도-보상된 전류(I2)에 기초하여 하나 또는 그 초과의 레지스터(들)(R2 또는 R21-R22)의 제 1 세트에 걸쳐 생성된다.
[0039] 방법(500)은 하나 또는 그 초과의 레지스터들의 제 2 세트에 걸쳐 제 2 전압을 생성하는 것을 포함하며, 여기서 제 2 전압은 제 1 전압에 기초하고, 제 2 온도-보상된 전류는 제 2 전압에 기초하여 레지스터들의 제 2 세트를 통해 생성된다(블록 504).
[0040] 도 3 내지 도 4를 참조하면, 제 2 전압을 생성하기 위한 수단의 예들은 Op Amp(245) 및 트랜지스터(예를 들어, FET)(M4)를 포함한다. 따라서, 제 2 전압(VSB-VC)은, 하나 또는 그 초과의 레지스터(들)(R3 또는 R31-R32)의 제 2 세트에 걸쳐 생성되며, 여기서 제 2 전압(VSB-VC)은 제 1 전압(VSB-VB)에 기초하고(예를 들어, 실질적으로 동일함), 제 2 온도-보상된 전류(I3)는 제 2 전압(VSB-VC)에 기초하여 레지스터(들)(R3 또는 R31-R32)의 제 2 세트를 통해 생성된다.
[0041] 방법(500)은 하나 또는 그 초과의 레지스터들의 제 3 세트를 통해 제 2 전류를 인가하는 것을 포함하며, 여기서 온도-보상된 기준 전압은 하나 또는 그 초과의 레지스터들의 제 3 세트에 걸쳐 생성된다(블록 506).
[0042] 도 3 내지 도 4를 참조하면, 하나 또는 그 초과의 레지스터들의 제 3 세트를 통해 제 2 전류를 인가하기 위한 수단의 예들은 레지스터들(R3 또는 R31-R32), FET(M4) 및 레지스터(들)(R7 또는 R71-R74)의 직렬 연결을 포함한다. 따라서, 제 2 전류(I3)는 하나 또는 그 초과의 레지스터(들)(R7 또는 R71-R74)의 제 3 세트에 걸쳐 온도-보상된 기준 전압(VREF)을 생성하도록 하나 또는 그 초과의 레지스터(들)(R7 또는 R71- R74)의 제 3 세트를 통해 인가된다.
[0043] 본 개시의 이전 설명은 임의의 당업자가 본 개시를 사용하거나 또는 실시하는 것을 가능하게 하도록 제공된다. 본 개시에 대한 다양한 수정들은 당업자들에게 용이하게 명백할 것이며, 본원에 정의된 일반적인 원리들은 본 개시의 사상 또는 범위를 벗어나지 않으면서 다른 변동들에 적용될 수 있다. 따라서, 본 개시는, 본원에 설명된 예들로 제한되도록 의도되는 것이 아니라, 본원에 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims (30)

  1. 장치로서,
    하나 또는 그 초과의 레지스터들의 제 1 세트;
    하나 또는 그 초과의 레지스터들의 제 2 세트;
    상기 하나 또는 그 초과의 레지스터들의 제 1 세트 및 제 2 세트 각각과 제 1 전압 레일 사이에 커플링된 제 1 트랜지스터;
    상기 하나 또는 그 초과의 레지스터들의 제 1 세트 및 제 2 세트의 제 1 단부들 각각에 인가되는 단일-바이어스 전압을 만들기 위해 상기 제 1 트랜지스터의 제어 단자에서 제어 신호를 생성하고, 상기 하나 또는 그 초과의 레지스터들의 제 1 세트의 제 2 단부에서 제 1 전압을 생성하도록 구성되는 전류 생성기 ― 상기 단일-바이어스 전압과 상기 제 1 전압 사이의 제 1 전압 차이에 기초하여 상기 하나 또는 그 초과의 레지스터들의 제 1 세트를 통하는 제 1 온도-보상된 전류(temperature-compensated current)가 생성됨 ― ;
    상기 하나 또는 그 초과의 레지스터들의 제 2 세트의 제 2 단부에서 제 2 전압을 생성하도록 구성된 제 1 제어 회로 ― 상기 제 2 전압은 상기 제 1 전압에 기초하고, 상기 단일-바이어스 전압과 상기 제 2 전압 사이의 제 2 전압 차이에 기초하여 상기 하나 또는 그 초과의 레지스터들의 제 2 세트를 통하는 제 2 온도-보상된 전류가 생성됨 ― ; 및
    상기 제 2 온도-보상된 전류가 흐르는 하나 또는 그 초과의 레지스터들의 제 3 세트를 포함하고, 상기 제 2 온도-보상된 전류에 기초하여 상기 하나 또는 그 초과의 레지스터들의 제 3 세트에 걸쳐 온도-보상된 기준 전압이 생성되는,
    장치.
  2. 제1항에 있어서,
    상기 전류 생성기는,
    CTAT(complementary to absolute temperature) 전류를 생성하도록 구성된 CTAT 전류 생성기; 및
    PTAT(proportional to absolute temperature) 전류를 생성하도록 구성된 PTAT 전류 생성기를 포함하고,
    상기 제 1 온도-보상된 전류는 상기 CTAT 전류 및 상기 PTAT 전류의 결합을 포함하는,
    장치.
  3. 제2항에 있어서,
    상기 CTAT 전류 생성기는,
    제 1 CTAT 전압을 생성하도록 구성된 제 1 디바이스; 및
    하나 또는 그 초과의 레지스터들의 제 4 세트를 포함하고,
    상기 제 1 CTAT 전압은 상기 CTAT 전류를 생성하도록 상기 하나 또는 그 초과의 레지스터들의 제 4 세트에 걸쳐 인가되는,
    장치.
  4. 제3항에 있어서,
    상기 제 1 디바이스는 다이오드 또는 다이오드-연결된 트랜지스터를 포함하는,
    장치.
  5. 제3항에 있어서,
    상기 PTAT 전류 생성기는,
    제 2 CTAT 전압을 생성하도록 구성된 제 2 디바이스; 및
    하나 또는 그 초과의 레지스터들의 제 5 세트를 포함하며, 상기 하나 또는 그 초과의 레지스터들의 제 5 세트는 상기 제 1 전압과 상기 제 2 CTAT 전압 사이의 차이에 기초하여 PTAT 전압이 상기 하나 또는 그 초과의 레지스터들의 제 5 세트에 걸쳐 수신되도록 구성되며,
    상기 제 1 전압은 상기 제 1 CTAT 전압에 기초하는,
    장치.
  6. 제5항에 있어서,
    상기 제 2 디바이스는 병렬로 커플링된 복수의 다이오드들 또는 병렬로 커플링된 복수의 다이오드-연결된 트랜지스터들을 포함하는,
    장치.
  7. 제5항에 있어서,
    상기 전류 생성기는 상기 제 1 CTAT 전압에 기초하여 상기 제 1 전압을 생성하도록 구성된 제 2 제어 회로를 더 포함하는,
    장치.
  8. 제7항에 있어서,
    상기 제 2 제어 회로는,
    상기 제 1 CTAT 전압을 수신하도록 구성된 제 1 입력; 상기 제 1 전압을 수신하도록 구성된 제 2 입력; 및 상기 제 1 CTAT 전압 및 상기 제 1 전압에 기초하여 상기 제어 신호를 생성하도록 구성된 출력을 포함하는 제 1 연산 증폭기; 및
    상기 제 1 트랜지스터와 상기 제 1 연산 증폭기의 제 1 입력 사이에 커플링된 하나 또는 그 초과의 레지스터들의 제 6 세트를 포함하고,
    상기 단일-바이어스 전압과 상기 제 1 CTAT 전압 사이의 제 3 전압 차이에 기초하여 상기 하나 또는 그 초과의 레지스터들의 제 6 세트를 통하는 제 3 온도-보상된 전류가 생성되고,
    상기 하나 또는 그 초과의 레지스터들의 제 1 세트는 상기 제 1 트랜지스터와 상기 제 1 연산 증폭기의 제 2 입력 사이에 커플링되고,
    상기 제 1 연산 증폭기의 제 2 입력과 제 2 전압 레일 사이에 하나 또는 그 초과의 레지스터들의 제 7 세트가 커플링되는,
    장치.
  9. 제8항에 있어서,
    상기 제 1 제어 회로는,
    상기 하나 또는 그 초과의 레지스터들의 제 2 세트와 상기 하나 또는 그 초과의 레지스터들의 제 3 세트 사이에 커플링된 제 2 트랜지스터; 및
    상기 제 1 연산 증폭기의 제 2 입력에 커플링된 제 1 입력, 상기 하나 또는 그 초과의 레지스터들의 제 2 세트와 상기 제 2 트랜지스터 사이의 제 2 노드에 커플링되는 제 2 입력, 및 상기 제 2 트랜지스터의 제어 단자에 커플링된 출력을 포함하는 제 2 연산 증폭기를 포함하는,
    장치.
  10. 제1항에 있어서,
    상기 제 1 제어 회로는,
    상기 하나 또는 그 초과의 레지스터들의 제 2 세트와 상기 하나 또는 그 초과의 레지스터들의 제 3 세트 사이에 커플링된 제 2 트랜지스터; 및
    상기 하나 또는 그 초과의 레지스터들의 제 1 세트의 제 2 단부에 커플링된 제 1 입력, 상기 하나 또는 그 초과의 레지스터들의 제 2 세트와 상기 제 2 트랜지스터 사이의 노드에 커플링된 제 2 입력, 및 상기 제 2 트랜지스터의 제어 단자에 커플링된 출력을 포함하는 연산 증폭기를 포함하는,
    장치.
  11. 방법으로서,
    하나 또는 그 초과의 레지스터들의 제 1 세트 및 제 2 세트의 제 1 단부들 각각에서 단일-바이어스 전압을 만들기 위해 제 1 트랜지스터의 제어 단자에서 제어 신호를 생성하는 단계 ― 상기 단일-바이어스 전압과 상기 하나 또는 그 초과의 레지스터들의 제 1 세트의 제 2 단부에서의 제 1 전압 사이의 제 1 전압 차이에 기초하여 상기 하나 또는 그 초과의 레지스터들의 제 1 세트를 통하는 제 1 온도-보상된 전류가 생성됨 ― ;
    상기 하나 또는 그 초과의 레지스터들의 제 2 세트의 제 2 단부에서 제 2 전압을 생성하는 단계 ― 상기 제 2 전압은 상기 제 1 전압에 기초하고, 상기 단일-바이어스 전압과 상기 제 2 전압 사이의 제 2 전압 차이에 기초하여 상기 하나 또는 그 초과의 레지스터들의 제 2 세트를 통하는 제 2 온도-보상된 전류가 생성됨 ― ; 및
    하나 또는 그 초과의 레지스터들의 제 3 세트를 통해 상기 제 2 온도-보상된 전류를 인가하는 단계를 포함하고,
    상기 제 2 온도-보상된 전류에 기초하여 상기 하나 또는 그 초과의 레지스터들의 제 3 세트에 걸쳐 온도-보상된 기준 전압이 생성되는,
    방법.
  12. 제11항에 있어서,
    상기 제 1 온도-보상된 전류를 생성하는 단계는,
    CTAT(complementary to absolute temperature) 전류를 생성하는 단계;
    PTAT(proportional to absolute temperature) 전류를 생성하는 단계; 및
    상기 제 1 온도-보상된 전류를 생성하기 위해 상기 CTAT 전류를 상기 PTAT 전류와 결합하는 단계를 포함하는,
    방법.
  13. 제12항에 있어서,
    상기 CTAT 전류를 생성하는 단계는,
    제 1 CTAT 전압을 생성하는 단계; 및
    상기 CTAT 전류를 생성하도록 하나 또는 그 초과의 레지스터들의 제 4 세트에 걸쳐 상기 제 1 CTAT 전압을 인가하는 단계를 포함하는,
    방법.
  14. 제13항에 있어서,
    상기 제 1 CTAT 전압을 생성하는 단계는 다이오드 또는 다이오드-연결된 트랜지스터를 바이어싱하는 단계를 포함하는,
    방법.
  15. 제13항에 있어서,
    상기 PTAT 전류를 생성하는 단계는,
    제 2 CTAT 전압을 생성하는 단계;
    상기 제 1 CTAT 전압에 기초하여 상기 제 1 전압을 생성하는 단계; 및
    상기 PTAT 전류를 생성하도록 하나 또는 그 초과의 레지스터들의 제 5 세트에 걸쳐 제 4 전압을 인가하는 단계를 포함하고,
    상기 제 4 전압은 상기 제 1 전압과 상기 제 2 CTAT 전압 사이의 차이에 기초하는,
    방법.
  16. 제15항에 있어서,
    상기 제 2 CTAT 전압을 생성하는 단계는 병렬로 커플링된 복수의 다이오드들 또는 병렬로 커플링된 복수의 다이오드-연결된 트랜지스터들을 바이어싱하는 단계를 포함하는,
    방법.
  17. 제15항에 있어서,
    상기 제 1 CTAT 전압에 기초하게 되도록 상기 제 1 전압을 구성하기 위한 상기 제어 신호를 생성하는 단계를 더 포함하는,
    방법.
  18. 제17항에 있어서,
    하나 또는 그 초과의 레지스터들의 제 6 세트에 걸쳐 제 5 전압을 인가하는 단계 ― 상기 제 5 전압은 상기 단일-바이어스 전압과 상기 제 1 CTAT 전압 사이의 차이에 기초함 ―; 및
    하나 또는 그 초과의 레지스터들의 제 7 세트에 걸쳐 제 6 전압을 인가하는 단계를 더 포함하고,
    상기 제 6 전압은 상기 제 1 전압과 공급 레일 전압 사이의 차이에 기초하는,
    방법.
  19. 제18항에 있어서,
    상기 제 1 전압과 실질적으로 동일한 상기 제 2 전압을 생성하는 단계를 더 포함하는,
    방법.
  20. 제11항에 있어서,
    상기 제 1 전압과 실질적으로 동일한 상기 제 2 전압을 생성하는 단계를 더 포함하는,
    방법.
  21. 장치로서,
    하나 또는 그 초과의 레지스터들의 제 1 세트 및 제 2 세트의 제 1 단부들 각각에서 단일-바이어스 전압을 만들기 위해 제 1 트랜지스터의 제어 단자에서 제어 신호를 생성하기 위한 수단 ― 상기 단일-바이어스 전압과 상기 하나 또는 그 초과의 레지스터들의 제 1 세트의 제 2 단부에서의 제 1 전압 사이의 제 1 전압 차이에 기초하여 상기 하나 또는 그 초과의 레지스터들의 제 1 세트를 통하는 제 1 온도-보상된 전류가 생성됨 ― ;
    상기 하나 또는 그 초과의 레지스터들의 제 2 세트의 제 2 단부에서 제 2 전압을 생성하기 위한 수단 ― 상기 제 2 전압은 상기 제 1 전압에 기초하고, 상기 단일-바이어스 전압과 상기 제 2 전압 사이의 제 2 전압 차이에 기초하여 상기 하나 또는 그 초과의 레지스터들의 제 2 세트를 통하는 제 2 온도-보상된 전류가 생성됨 ― ; 및
    하나 또는 그 초과의 레지스터들의 제 3 세트를 통해 상기 제 2 온도-보상된 전류를 인가하기 위한 수단을 포함하고,
    상기 제 2 온도-보상된 전류에 기초하여 상기 하나 또는 그 초과의 레지스터들의 제 3 세트에 걸쳐 온도-보상된 기준 전압이 생성되는,
    장치.
  22. 제21항에 있어서,
    상기 제 1 온도-보상된 전류를 생성하는 것은,
    CTAT(complementary to absolute temperature) 전류를 생성하기 위한 수단;
    PTAT(proportional to absolute temperature) 전류를 생성하기 위한 수단; 및
    상기 제 1 온도-보상된 전류를 생성하기 위해 상기 CTAT 전류를 상기 PTAT 전류와 결합하기 위한 수단을 포함하는,
    장치.
  23. 제22항에 있어서,
    상기 CTAT 전류를 생성하기 위한 수단은,
    제 1 CTAT 전압을 생성하기 위한 수단; 및
    상기 CTAT 전류를 생성하도록 하나 또는 그 초과의 레지스터들의 제 4 세트에 걸쳐 상기 제 1 CTAT 전압을 인가하기 위한 수단을 포함하는,
    장치.
  24. 제23항에 있어서,
    상기 제 1 CTAT 전압을 생성하기 위한 수단은 다이오드 또는 다이오드-연결된 트랜지스터를 바이어싱하기 위한 수단을 포함하는,
    장치.
  25. 제23항에 있어서,
    상기 PTAT 전류를 생성하기 위한 수단은,
    제 2 CTAT 전압을 생성하기 위한 수단;
    상기 제 1 CTAT 전압에 기초하여 상기 제 1 전압을 생성하기 위한 수단; 및
    상기 PTAT 전류를 생성하도록 하나 또는 그 초과의 레지스터들의 제 5 세트에 걸쳐 제 4 전압을 인가하기 위한 수단을 포함하고,
    상기 제 4 전압은 상기 제 1 전압과 상기 제 2 CTAT 전압 사이의 차이에 기초하는,
    장치.
  26. 제25항에 있어서,
    상기 제 2 CTAT 전압을 생성하기 위한 수단은, 병렬로 커플링된 복수의 다이오드들 또는 병렬로 커플링된 복수의 다이오드-연결된 트랜지스터들을 바이어싱하기 위한 수단을 포함하는,
    장치.
  27. 제25항에 있어서,
    상기 제 1 CTAT 전압에 기초하게 되도록 상기 제 1 전압을 구성하기 위한 상기 제어 신호를 생성하기 위한 수단을 더 포함하는,
    장치.
  28. 제27항에 있어서,
    레지스터들의 제 6 세트에 걸쳐 제 5 전압을 인가하기 위한 수단 ― 상기 제 5 전압은 상기 단일-바이어스 전압과 상기 제 1 CTAT 전압 사이의 차이에 기초함 ―; 및
    하나 또는 그 초과의 레지스터들의 제 7 세트에 걸쳐 제 6 전압을 인가하기 위한 수단을 더 포함하고,
    상기 제 6 전압은 상기 제 1 전압과 공급 레일 전압 사이의 차이에 기초하는,
    장치.
  29. 제28항에 있어서,
    상기 제 1 전압과 실질적으로 동일한 상기 제 2 전압을 생성하기 위한 수단을 더 포함하는,
    장치.
  30. 제21항에 있어서,
    상기 제 1 전압과 실질적으로 동일한 상기 제 2 전압을 생성하기 위한 수단을 더 포함하는,
    장치.
KR1020187016551A 2015-12-15 2016-11-21 레지스터들에 걸쳐 제어된 전압을 가하는 온도-보상된 기준 전압 생성기 KR102579232B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/970,265 2015-12-15
US14/970,265 US9898029B2 (en) 2015-12-15 2015-12-15 Temperature-compensated reference voltage generator that impresses controlled voltages across resistors
PCT/US2016/063139 WO2017105796A1 (en) 2015-12-15 2016-11-21 Temperature-compensated reference voltage generator that impresses controlled voltages across resistors

Publications (2)

Publication Number Publication Date
KR20180095523A KR20180095523A (ko) 2018-08-27
KR102579232B1 true KR102579232B1 (ko) 2023-09-14

Family

ID=57544532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187016551A KR102579232B1 (ko) 2015-12-15 2016-11-21 레지스터들에 걸쳐 제어된 전압을 가하는 온도-보상된 기준 전압 생성기

Country Status (9)

Country Link
US (1) US9898029B2 (ko)
EP (1) EP3391171B1 (ko)
JP (1) JP6800979B2 (ko)
KR (1) KR102579232B1 (ko)
CN (1) CN108369428B (ko)
BR (1) BR112018011919A2 (ko)
CA (1) CA3003912A1 (ko)
TW (1) TWI643049B (ko)
WO (1) WO2017105796A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10222817B1 (en) * 2017-09-29 2019-03-05 Cavium, Llc Method and circuit for low voltage current-mode bandgap
TWI651609B (zh) * 2017-02-09 2019-02-21 新唐科技股份有限公司 低電壓鎖定電路及其整合參考電壓產生電路之裝置
CN109617410B (zh) * 2018-12-28 2024-01-19 中国电子科技集团公司第五十八研究所 一种新型浮动电压检测电路
CN112034920B (zh) * 2019-06-04 2022-06-17 极创电子股份有限公司 电压产生器
US11127437B2 (en) 2019-10-01 2021-09-21 Macronix International Co., Ltd. Managing startups of bandgap reference circuits in memory systems
EP3812873A1 (en) * 2019-10-24 2021-04-28 NXP USA, Inc. Voltage reference generation with compensation for temperature variation
US11233513B2 (en) * 2019-11-05 2022-01-25 Mediatek Inc. Reference voltage buffer with settling enhancement
TWI792977B (zh) * 2022-04-11 2023-02-11 立錡科技股份有限公司 具有高次溫度補償功能的參考訊號產生電路
US11815927B1 (en) * 2022-05-19 2023-11-14 Changxin Memory Technologies, Inc. Bandgap reference circuit and chip

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060238184A1 (en) * 2005-04-26 2006-10-26 International Business Machines Corporation True low voltage bandgap reference with improved power supply rejection

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017316A (ja) * 1983-07-08 1985-01-29 Canon Inc 温度補償回路
JP3586073B2 (ja) * 1997-07-29 2004-11-10 株式会社東芝 基準電圧発生回路
US6891358B2 (en) 2002-12-27 2005-05-10 Analog Devices, Inc. Bandgap voltage reference circuit with high power supply rejection ratio (PSRR) and curvature correction
US7636010B2 (en) * 2007-09-03 2009-12-22 Elite Semiconductor Memory Technology Inc. Process independent curvature compensation scheme for bandgap reference
US7612606B2 (en) 2007-12-21 2009-11-03 Analog Devices, Inc. Low voltage current and voltage generator
US7750728B2 (en) 2008-03-25 2010-07-06 Analog Devices, Inc. Reference voltage circuit
TWI377461B (en) * 2008-05-15 2012-11-21 Pixart Imaging Inc Reference voltage adjustment circuits for temperature compensation and related transmitter devices
CN101923366B (zh) 2009-06-17 2012-10-03 中国科学院微电子研究所 带熔丝校准的cmos带隙基准电压源
CN101630176B (zh) * 2009-07-28 2011-11-16 中国科学院微电子研究所 低电压cmos带隙基准电压源
CN102236359B (zh) * 2010-02-22 2015-07-29 塞瑞斯逻辑公司 不随电源变化的带隙参考系统
US8536854B2 (en) 2010-09-30 2013-09-17 Cirrus Logic, Inc. Supply invariant bandgap reference system
TWI400884B (zh) * 2010-05-28 2013-07-01 Macronix Int Co Ltd 時鐘積體電路
TWI473433B (zh) * 2011-10-21 2015-02-11 Macronix Int Co Ltd 時鐘積體電路
US8941369B2 (en) 2012-03-19 2015-01-27 Sandisk Technologies Inc. Curvature compensated band-gap design trimmable at a single temperature
US8937468B2 (en) * 2012-08-13 2015-01-20 Northrop Grumman Systems Corporation Power supply systems and methods
TWI521326B (zh) * 2013-12-27 2016-02-11 慧榮科技股份有限公司 帶隙參考電壓產生電路
EP2897021B1 (en) * 2014-01-21 2020-04-29 Dialog Semiconductor (UK) Limited An apparatus and method for a low voltage reference and oscillator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060238184A1 (en) * 2005-04-26 2006-10-26 International Business Machines Corporation True low voltage bandgap reference with improved power supply rejection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H. Banba et al., "A CMOS bandgap reference circuit with sub-1-V operation", IEEE Journal of Solid-State Circuits, Vol. 34, No. 5, May 1999.*

Also Published As

Publication number Publication date
BR112018011919A2 (pt) 2018-11-27
WO2017105796A1 (en) 2017-06-22
TW201725468A (zh) 2017-07-16
KR20180095523A (ko) 2018-08-27
US20170168518A1 (en) 2017-06-15
EP3391171A1 (en) 2018-10-24
CN108369428B (zh) 2020-01-14
US9898029B2 (en) 2018-02-20
CA3003912A1 (en) 2017-06-22
EP3391171B1 (en) 2024-02-14
CN108369428A (zh) 2018-08-03
JP2018537789A (ja) 2018-12-20
JP6800979B2 (ja) 2020-12-16
TWI643049B (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
KR102579232B1 (ko) 레지스터들에 걸쳐 제어된 전압을 가하는 온도-보상된 기준 전압 생성기
US6563371B2 (en) Current bandgap voltage reference circuits and related methods
US7944271B2 (en) Temperature and supply independent CMOS current source
US8836413B2 (en) Low-power resistor-less voltage reference circuit
KR20160038665A (ko) 밴드갭 회로 및 관련 방법
KR20100080958A (ko) 기준 바이어스 발생 회로
US11137788B2 (en) Sub-bandgap compensated reference voltage generation circuit
JP2009098802A (ja) 基準電圧発生回路
US9600013B1 (en) Bandgap reference circuit
US10042377B2 (en) Reference current circuit architecture
US10503197B2 (en) Current generation circuit
KR102498571B1 (ko) 기준 전압 생성회로 및 그의 구동 방법
JP4259941B2 (ja) 基準電圧発生回路
JP2013054535A (ja) 定電圧発生回路
US9690316B2 (en) Integrated circuit and method for driving the same
US20110285363A1 (en) Adjustable Shunt Regulator Circuit
KR101257459B1 (ko) 온도 보상 회로 및 이를 구비한 장치
KR100803514B1 (ko) 반도체 소자의 전압 레귤레이터
JP7305934B2 (ja) 差動増幅回路を備える装置
US10338616B2 (en) Reference generation circuit
US7554387B1 (en) Precision on chip bias current generation
KR101603707B1 (ko) 밴드갭 기준 전압 발생 회로
Hasan et al. Design Simulation & Study of a Current Mirror act as a Current Regulator by enhancement type MOSFET
KR20100053032A (ko) 차동신호 생성회로
Pal et al. Performance Analysis of Constant Current Source for Different Aspect Ratio

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant