KR20100053032A - 차동신호 생성회로 - Google Patents

차동신호 생성회로 Download PDF

Info

Publication number
KR20100053032A
KR20100053032A KR1020080111981A KR20080111981A KR20100053032A KR 20100053032 A KR20100053032 A KR 20100053032A KR 1020080111981 A KR1020080111981 A KR 1020080111981A KR 20080111981 A KR20080111981 A KR 20080111981A KR 20100053032 A KR20100053032 A KR 20100053032A
Authority
KR
South Korea
Prior art keywords
transistor
differential signal
common mode
mode voltage
voltage
Prior art date
Application number
KR1020080111981A
Other languages
English (en)
Other versions
KR100997391B1 (ko
Inventor
철 허
안종현
홍동희
권선미
이현석
김준석
Original Assignee
(주)에이디테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에이디테크놀로지 filed Critical (주)에이디테크놀로지
Priority to KR1020080111981A priority Critical patent/KR100997391B1/ko
Publication of KR20100053032A publication Critical patent/KR20100053032A/ko
Application granted granted Critical
Publication of KR100997391B1 publication Critical patent/KR100997391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

차동신호 생성회로가 개시된다. 본 발명의 차동신호 생성회로는 입력신호에 대응하여 2 개의 출력단자로 소정의 공통모드 전압을 가지는 차동 신호를 생성하여 출력한다. 일정하고 안정적인 차동신호를 유지하기 위해, 공통모드전압 생성부가 차동 출력신호의 생성을 위한 스위칭회로의 저항 분배구조와 동일한 저항분배구조를 가지고 스위칭 회로에 병렬로 부가되어 출력단자의 공통모드 전압과 동일한 전압을 생성한다. 본 발명의 차동신호 생성회로는 공통모드전압 생성부의 공통모드 전압을 이용하여 출력단자의 차동신호의 레벨 및 공통모드 전압을 조정한다.
차동 증폭회로, 셀프 바이어스, 바이어스 전압, 인버터

Description

차동신호 생성회로{Differential Signal Generator}
본 발명은, 차동신호를 생성하는 차동신호 생성회로에 관한 것으로, 더욱 상세하게는 차동 출력신호의 공통모드 전압을 안정화하기 위한 차동신호 생성회로에 관한 것이다.
차동신호(Differential Signal)는 평판 디스플레이 장치의 구동을 위한 신호 등으로 다양하게 사용된다. 차동신호를 생성하기 위해, 일반적으로 스위칭 동작을 수행하는 MOS 트랜지스터가 사용되며, 트랜지스터들의 고속 스위칭에 불구하고 차동신호의 크기를 일정하게 하고, 안정적인 공통모드 전압(VCM: Common Mode Voltage)을 생성하는 것이 중요하다.
도 1은 종래의 차동신호 생성회로의 회로도로서, 종래의 차동신호 생성회로(100)는 차동신호출력부(110)와, 차동신호출력부(110)를 복제하여 차동신호출력부(110)의 출력신호의 공통모드 전압(VCM)을 안정시키는 복제부(130)와, 차동 증폭기 U1와 차동 증폭기 U2를 포함한다.
차동신호출력부(110)는 차동 신호 V1 및 V2를 입력받아 스위칭동작을 수행하는 NMOS 트랜지스터 Q11, Q12, Q13 및 Q14와, 전원전압 Vcc와 트랜지스터 Q11, Q13의 연결점인 노드 d 사이에 마련된 NMOS 트랜지스터 Q16과, 전원전압 Vss와 트랜지스터 Q12, Q14의 연결점인 노드 c 사이에 마련된 NMOS 트랜지스터 Q15를 포함한다. 트랜지스터 Q13과 Q14 사이의 노드 a과 트랜지스터 Q11과 Q12 사이의 노드 b가 차동 신호를 출력하는 출력단자가 된다. 출력노드 a, b에는 부하저항 RT가 연결된다.
복제부(130)는 전원전압 Vcc와 Vss 사이에 직렬로 연결된 트랜지스터 Q17, Q18, Q19, QN20과, 트랜지스터 Q18과 Q19 사이에 직렬로 연결된 저항 R1, R2가 연결된다. 트랜지수터 QN20과 Q15는 전류 미러(Current Mirror)를 형성하여, 트랜지스터 QN20에는 트랜지스터 Q15의 드레인 전류 ID의 1/n 배의 전류를 흐르게 한다.
차동 증폭기 U1은 기준전압 Vref1을 비반전 입력에 연결되고, 저항 R1과 R2의 연결노드 e의 전압을 반전 입력으로 공급받아, 노드 e의 전압이 기준전압 Vref1에 접근하도록 제어한다.
복제부(130)의 저항 R1, R2를 통해 흐르는 전류는 부하저항 RT에 흐르는 전류의 1/n 배가 되고, 차동 증폭기 U1의 출력전압은 Q17 및 Q16의 게이트로 입력되어 차동신호출력부(110)의 공급전류 ID를 제어한다. 이와 같이, 복제부(130)의 저항 R1과 R2의 연결노드 e의 전압을 기초로 출력회로의 전류를 제어함으로써, 트랜지스터 Q11, Q12, Q13 및 Q14가 차동 신호 V1 및 V2에 의해 빈번하게 스위칭함에 따른 출력신호의 공통모드 전압 VCM의 불안정을 제거한다.
그러나, 차동신호출력부(110)의 트랜지스터 Q16, Q15과 복제부(130)의 트랜지스터 Q17, Q20의 크기 비율이 n:1 이어야 함에도, 실제 비율이 제조공정상의 오차로 인하여 달라질 수 있다. 이러한 비율의 변경은 저항 R1, R2의 연결노드 e의 전압을 기초로 하는 출력회로의 전류제어에 문제를 야기한다.
또한, 트랜지스터 Q15와 Q16의 크기도 공정상 오차로 서로 달라짐에 따라 트랜지스터 Q15와 Q16의 저항비가 달라질 수도 있다. 이러한 저항비의 오류는 부하저항 RT 양단간 전압인 VCM이 기준전압 Vref1과 달라지는 문제를 야기한다.
본 발명의 목적은, 최종 출력되는 차동 신호의 공통모드 전압이 일정하게 유지되는 차동신호 생성회로를 제공함에 있다.
나아가, 본 발명의 목적은 공정상의 오차에 의한 트랜지스터 상호 간의 크기비율의 오차에 불구하고 안정적인 차동 신호의 공통모드 전압을 유지할 수 있는 차동신호 생성회로를 제공함에 있다.
상기 목적을 달성하기 위해 본 발명에 따른 차동신호 생성회로는, 차동신호생성부는 입력신호 INN 및 INP에 따라 스위칭 동작하여 차동신호를 생성하여 출력단자 A, B를 통해 출력하는 차동신호생성부; 고전원전위와 상기 차동신호생성부 사이에 마련되고, 기준 바이어스 전압에 의해 정전류를 제공하는 제1 트랜지스터; 저전원전위와 상기 차동신호생성부 사이에 마련되어, 상기 차동신호의 공통모드전압의 레벨을 조정하는 제2 트랜지스터; 상기 차동신호생성부와 병렬로 연결되어 상기 출력단자 A, B에서의 차동신호의 공통모드 전압과 동일한 전압을 생성하는 공통모드전압생성부; 및 상기 공통모드전압생성부에서 복제한 공통모드 전압이 소정 기준전압과 일치하도록 상기 제2트랜지스터를 제어하는 공통모드전압조정부를 포함한다.
여기서, 상기 차동신호생성부는, 상기 제1 트랜지스터와 상기 출력단자 A 사 이에 마련되고 게이트로 상기 입력신호 INP를 입력받는 제3 트랜지스터; 상기 제2 트랜지스터와 상기 출력단자 A 사이에 마련되고 게이트가 상기 제3 트랜지스터의 게이트에 연결된 제4 트랜지스터; 상기 제1 트랜지스터와 상기 출력단자 B 사이에 마련되고 게이트로 상기 입력신호 INN을 입력받는 제5 트랜지스터; 및 상기 제2 트랜지스터와 상기 출력단자 B 사이에 마련되고 게이트가 상기 제5 트랜지스터의 게이트에 연결된 제6 트랜지스터를 포함한다.
상기 공통모드전압생성부는, 상호 직렬 연결되고 그 연결노드의 전압이 상기 복제한 공통모드 전압이 되는 제1저항 및 제2저항; 상기 제1 트랜지스터와 상기 제1저항 사이에 마련되고 항상 턴 온된 제7트랜지스터; 및 상기 제2 트랜지스터와 상기 제2저항 사이에 마련되고 항상 턴 온된 제8트랜지스터를 포함한다.
실시 예에 따라, 상기 제3트랜지스터 및 제5트랜지스터는 상기 제7트랜지스터의 n배의 크기를 가지고, 상기 제4트랜지스터 및 제6트랜지스터는 상기 제8트랜지스터의 n배의 크기를 가지며, 상기 제1저항 및 제2저항은 각각 상기 출력단자 A, B에 연결된 외부 저항 RT의 n/2배의 저항값을 가지는 것이 바람직하다.
본 발명의 다른 실시 예에 따른 상기 공통모드전압조정부는, 비반전입력으로서 상기 공통모드전압생성부에서 복제한 공통모드 전압을 입력받고 반전입력으로서 소정 기준전압을 입력받아 비교한 결과를 상기 제2 트랜지스터의 게이트로 출력하여 상기 차동신호의 레벨을 조정하는 차동 증폭기인 것이 바람직하다.
본 발명에 따른 차동신호 생성회로는 입력 차동신호를 기초로 소정의 공통모드 전압을 가지는 차동신호를 생성하여 출력할 수 있다. 이러한 과정에서, 출력 차동신호의 공통모드 전압 VCM이 기준전압을 유지하도록 한다.
나아가, 본 발명의 차동신호 생성회로는, 공정상의 오차로 인하여 종래 차동신호 생성회로의 트랜지스터 Q15, Q16과 트랜지스터 Q17, Q20의 크기 비율이 달라지거나, 트랜지스터 Q15와 Q16의 크기 비율이 달라지는 문제가 근본적으로 해소된다.
나아가, 본 발명의 차동신호 생성회로는, 입력신호의 크기에 의해, 스위칭 동작으로 차동신호를 생성하는 4개의 트랜지스터 모두가 턴 온되는 경우에도, 최종 출력되는 차동 신호의 공통모드 전압이 기준전압을 유지하도록 할 수 있다.
이하 도면을 참조하여 본 발명을 더욱 상세히 설명한다.
도 2는 본 발명의 일 실시 예에 따른 차동신호 생성회로의 회로도이고, 도 3은 본 발명의 차동신호 생성회로의 입력신호 대 출력신호의 파형도의 예이다.
본 발명의 차동신호 생성회로(200)는 고전원전압 Vcc에 소오스가 연결되고 드레인이 노드 C에 연결된 PMOS 트랜지스터 QP1과, 저전원전압 Vss에 소오스가 연결되고 드레인이 노드 D에 연결된 NMOS 트랜지스터 QN1과, 차동신호생성부(210), 공통모드전압생성부(230) 및 공통모드전압조정부(250)를 포함한다.
트랜지스터 QP1은 고정된 게이트 전압 PBIAS에 의해 정전류원으로서 동작하 여, 트랜지스터 QP1를 통해 드레인 전류 ID가 흐른다. 따라서, 트랜지스터 QN1의 드레인 전류도 ID가 된다. 다만, 트랜지스터 QN1의 드레인 단자 전압이 공통모드전압조정부(250)에 의해 조정된다.
차동신호생성부(210)는 소오스가 노드 C에 연결되고 드레인이 출력노드 A에 연결된 PMOS 트랜지스터 QP2과, 소오스가 노드 C에 연결되고 드레인이 출력노드 B에 연결된 PMOS 트랜지스터 QP3와, 소오스가 노드 D에 연결되고 드레인이 출력노드 A에 연결된 NMOS 트랜지스터 QN2과, 소오스가 노드 D에 연결되고 드레인이 출력노드 B에 연결된 NMOS 트랜지스터 QN3를 포함한다.
PMOS 트랜지스터 QP2, QP3와 NMOS 트랜지스터 QN2, QN3은 도 1에서 차동 신호 V1 및 V2를 입력받아 스위칭동작을 수행하는 차동신호출력부(110)의 NMOS 트랜지스터 Q11, Q12, Q13 및 Q14의 스위칭 회로구조로 대치될 수 있다.
차동신호생성부(210)는 입력신호 INP 및 INN을 입력받아 출력노드 A 및 B로 차동신호 VA 및 VB를 출력한다. 입력신호 INP 및 INN은 차동신호로서, 트랜지스터 QN2, QN3를 턴 온시키기 위한 전압(고전원전압 Vcc 등) 또는 PMOS 트랜지스터 QP2, QP3를 턴 온시키기 위한 전압(저전원전압 Vss 등) 중 하나의 값을 가지되, 도 3과 같이 서로 다른 값을 가진다.
공통모드전압생성부(230)는 차동신호생성부(210)와 동일한 저항분배 구조를 가지며, 차동신호생성부(210)에 병렬로 부가되어 출력단자 A, B를 통해 출력되는 차동 신호 VA, VB의 공통모드 전압 VCM을 생성한다.
공통모드전압생성부(230)는 직렬 연결된 저항 R21, R22와, 소오스가 노드 C에 연결되고 드레인이 저항 R21에 연결된 PMOS 트랜지스터 QP4와, 소오스가 노드 D에 연결되고 드레인이 저항 R22에 연결된 NMOS 트랜지스터 QN4를 포함한다. 트랜지스터 QP4는 저전원전압 Vss를 게이트 단자로 입력받고, 트랜지스터 QN4는 고전원전압 Vcc를 게이트 단자로 입력받음으로써, 트랜지스터 QP4, QN4는 항상 턴 온된 상태이다. 공통모드전압생성부(230)는 차동신호생성부(210)와 병렬로 연결됨으로써 트랜지스터 QP1의 드레인 전류 ID를 일정비율로 분배하게 된다.
예컨대, 트랜지스터 QP4는 트랜지스터 QP2 또는 QP3의 1/n배의 크기를 가지고, 트랜지스터 QN4는 트랜지스터 QN2 또는 QN3의 1/n배의 크기를 가지는 것이 바람직하다. 저항 R21, R22는 각각 외부 저항 RT의 각각 n/2배가 된다. 이에 따라, 저항 R21, R22를 통해 흐르는 전류는
Figure 112008078109603-PAT00001
가 된다. 반대로, 트랜지스터 QP2, QP3는 트랜지스터 QP4의 n배 크기를 가지고, 트랜지스터 QN2, QN3는 트랜지스터 QN4의 n배 크기를 가짐으로써, 출력노드 A, B에 연결된 외부 저항 RT를 통해 흐르는 전류는
Figure 112008078109603-PAT00002
가 된다.
저항 R21와 R22의 연결노드 E의 전압 VE는 출력단자 A의 차동 출력신호 VA와, 출력단자 B에서의 차동 출력신호 VB의 공통모드 전압과 동일하게 되고, 노드 E의 전압 VE가 '복제된 공통모드 전압'으로서 공통모드전압조정부(250)로 귀환될 수 있다.
공통모드전압조정부(250)는 차동 증폭기 U2를 포함하여, 공통모드전압생성부(230)에서 생성한 공통모드 전압을 소정 기준전압과 비교한 결과에 따라 차동신호생성부(210)의 차동 출력신호 VA, VB의 공통모드 전압을 일정하게 조정한다.
차동 증폭기 U2는 반전단자(-)로 기준전압 VREF를 입력받고 비반전단자(+)로 노드 E의 전압 VE를 입력받으며, 그 출력단이 트랜지스터 QN1의 게이트에 연결된다. 차동 증폭기 U2는 전압 VE가 기준전압 VREF에 근접하도록 트랜지스터 QN1의 게이트 전압을 제어한다.
이에 따라, 트랜지스터 QN1의 게이트 단자(노드 D)의 전압이 제어되고, 차동 출력신호 VA, VB의 레벨이 조정된다. 차동 출력신호 VA, VB의 레벨이 조정됨에 따라 공통모드 전압 VCM이 일정하게 조정된다. 따라서, 차동 출력신호 VA, VB의 공통모드 전압은 기준전압 VREF를 유지하게 된다.
이하에서는 본 발명의 차동신호 생성회로의 동작을 설명한다.
도 3의 구간 t1처럼, 입력신호 INP가 Vcc이고, 입력신호 INN이 Vss인 경우, 트랜지스터 QP3, QN2는 턴 온되고, 트랜지스터 QP2, QN3은 턴 오프된다. 따라서, 출력노드 B의 전압 VB가 출력노드 A의 전압 VA보다 높은 값을 가지게 되며, 출력노드 B로부터 외부 저항 RT를 거쳐 출력노드 A로 드레인 전류
Figure 112008078109603-PAT00003
가 흐른다. 그리고 출력노드 A, B를 통해 출력되는 차동신호 VA, VB의 공통모드 전압은 VCM = (VA+VB)/2가 된다.
반대로, 도 3의 구간 t2처럼, 입력신호 INP가 Vss이고, 입력신호 INN이 Vcc 인 경우, 트랜지스터 QP3, QN2는 턴 오프되고, 트랜지스터 QP2, QN3은 턴 온된다. 따라서, 출력노드 A의 전압 VA가 출력노드 B의 전압 VB보다 높은 값을 가지게 되며, 출력노드 A로부터 외부 저항 RT를 거쳐 출력노드 B로 드레인 전류
Figure 112008078109603-PAT00004
가 흐른다. 앞서 입력신호 INP가 Vcc인 경우와 대비하여, 외부저항 RT 양단간의 전압이 서로 반전된다. 다만, 차동신호 VA, VB의 공통모드 전압은 여전히 VCM = (VA+VB)/2가 된다.
일련의 입력신호 INP, INN가 Vcc 및 Vss를 교번적으로 바꾸면서 입력되는 중에, 차동신호 VA, VB의 공통모드 전압 VCM은 차동 증폭기 U2에 의해 세밀하게 조정된다. 항상 턴 온되어 있는 트랜지스터 QP4, QN4와 저항 R21, R22에는 전류
Figure 112008078109603-PAT00005
가 흐르게 되고, 노드 E의 전압 VE는 외부 저항 RT를 2로 나눔에 따라 형성된 전압값, 다시 말해 (VA+VB)/2이 된다.
차동 증폭기 U2는 트랜지스터 QN1의 게이트 단자 전압을 제어함으로써, 드레인 단자(노드 D)의 전압을 조정하여 차동 출력신호 VA, VB의 레벨을 조정하고 공통모드 전압 VCM을 제어한다.
도 3의 구간 t3처럼 입력신호 INN과 INP가 서로 교차하는 지점에서는, 트랜지스터 QP2, QP3, QN2, QN3이 모두 턴 온될 수 있으며, 이때 트랜지스터 QP2 → QN2 경로와 트랜지스터 QP3 → QN3의 이중 경로가 발생한다. 결국, 차동 출력신호 VA, VB는 동일한 값이되고, 그 공통모드 전압 VCM은 트랜지스터 QP2 대 QN2의 턴 온시 저항 비, 또는 트랜지스터 QP3 대 QN3의 턴 온시 저항 비에 따라 결정된다. 그 저항 비에 따라서, 공통모드 전압이 기준전압 VREF와 다른 값이 될 수 있다.
따라서, 트랜지스터 QP2, QP3, QN2, QN3이 모두 턴 온될 때의 출력단자 A, B의 전압 VA, VB가 공통모드 전압이 되도록, 트랜지스터 QP2 대 QN2의 크기의 비율과 QP3 대 QN3의 크기 비율을 조정할 수 있다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
도 1은 종래의 차동신호 생성회로의 회로도,
도 2는 본 발명의 일 실시 예에 따른 차동신호 생성회로의 회로도, 그리고
도 3은 본 발명의 차동신호 생성회로의 입력신호 대 출력신호의 파형도의 예이다.

Claims (4)

  1. 입력신호 INN 및 INP에 따라 스위칭 동작하여 차동신호를 생성하여 출력단자 A, B를 통해 출력하는 차동신호생성부;
    고전원전위와 상기 차동신호생성부 사이에 마련되고, 기준 바이어스 전압에 의해 정전류를 제공하는 제1 트랜지스터;
    저전원전위와 상기 차동신호생성부 사이에 마련되어, 상기 차동신호의 공통모드전압의 레벨을 조정하는 제2 트랜지스터;
    상기 차동신호생성부와 병렬로 연결되어 상기 출력단자 A, B에서의 차동신호의 공통모드 전압과 동일한 전압을 복제하는 공통모드전압생성부; 및
    상기 공통모드전압생성부에서 복제한 공통모드 전압이 소정 기준전압과 일치하도록 상기 제2트랜지스터를 제어하는 공통모드전압조정부를 포함하는 것을 특징으로 하는 차동신호 생성회로.
  2. 제1항에 있어서,
    상기 차동신호생성부는,
    상기 제1 트랜지스터와 상기 출력단자 A 사이에 마련되고 게이트로 상기 입력신호 INP를 입력받는 제3 트랜지스터;
    상기 제2 트랜지스터와 상기 출력단자 A 사이에 마련되고 게이트가 상기 제3 트랜지스터의 게이트에 연결된 제4 트랜지스터;
    상기 제1 트랜지스터와 상기 출력단자 B 사이에 마련되고 게이트로 상기 입력신호 INN을 입력받는 제5 트랜지스터; 및
    상기 제2 트랜지스터와 상기 출력단자 B 사이에 마련되고 게이트가 상기 제5 트랜지스터의 게이트에 연결된 제6 트랜지스터;를 포함하고,
    상기 공통모드전압생성부는,
    상호 직렬 연결되고 그 연결노드의 전압이 상기 복제한 공통모드 전압이 되는 제1저항 및 제2저항;
    상기 제1 트랜지스터와 상기 제1저항 사이에 마련되고 항상 턴 온된 제7트랜지스터; 및
    상기 제2 트랜지스터와 상기 제2저항 사이에 마련되고 항상 턴 온된 제8트랜지스터;를 포함하는 것을 특징으로 하는 차동신호 생성회로.
  3. 제2항에 있어서,
    상기 제3트랜지스터 및 제5트랜지스터는 상기 제7트랜지스터의 n배의 크기를 가지며,
    상기 제4트랜지스터 및 제6트랜지스터는 상기 제8트랜지스터의 n배의 크기를 가지며,
    상기 제1저항 및 제2저항은 각각 상기 출력단자 A, B에 연결된 외부 저항 RT 의 n/2배의 저항값을 가지는 것을 특징으로 하는 차동신호 생성회로.
  4. 제1항에 있어서,
    상기 공통모드전압조정부는,
    비반전입력으로서 상기 공통모드전압생성부에서 복제한 공통모드 전압을 입력받고, 반전입력으로서 소정 기준전압을 입력받아 비교한 결과를 상기 제2 트랜지스터의 게이트로 출력하여 상기 차동신호의 레벨을 조정하는 차동 증폭기인 것을 특징으로 하는 차동신호 생성회로.
KR1020080111981A 2008-11-12 2008-11-12 차동신호 생성회로 KR100997391B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080111981A KR100997391B1 (ko) 2008-11-12 2008-11-12 차동신호 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111981A KR100997391B1 (ko) 2008-11-12 2008-11-12 차동신호 생성회로

Publications (2)

Publication Number Publication Date
KR20100053032A true KR20100053032A (ko) 2010-05-20
KR100997391B1 KR100997391B1 (ko) 2010-11-30

Family

ID=42278200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111981A KR100997391B1 (ko) 2008-11-12 2008-11-12 차동신호 생성회로

Country Status (1)

Country Link
KR (1) KR100997391B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020518151A (ja) * 2017-04-27 2020-06-18 マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 適応型コモンモード調光器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5838650B2 (ja) 2011-08-16 2016-01-06 株式会社ソシオネクスト 出力回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334548B2 (ja) 1997-03-21 2002-10-15 ヤマハ株式会社 定電流駆動回路
JP3948446B2 (ja) * 2003-09-03 2007-07-25 セイコーエプソン株式会社 半導体装置
KR100711525B1 (ko) * 2004-12-10 2007-04-27 한국전자통신연구원 저전압 차동신호 구동회로 및 제어방법
JP2009038546A (ja) 2007-08-01 2009-02-19 Panasonic Corp 電流ドライバ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020518151A (ja) * 2017-04-27 2020-06-18 マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 適応型コモンモード調光器

Also Published As

Publication number Publication date
KR100997391B1 (ko) 2010-11-30

Similar Documents

Publication Publication Date Title
US9836070B2 (en) Regulator with low dropout voltage and improved stability
US7619402B1 (en) Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
CN108369428B (zh) 跨电阻器施加受控电压的温度补偿参考电压生成器
US7449873B2 (en) Voltage controlled current source device
JP2015203945A (ja) 電流生成回路、それを備えたバンドギャップリファレンス回路及び半導体装置
JP2009037372A (ja) 定電流・定電圧回路
JP2008182418A (ja) 半導体集積回路
US20050136862A1 (en) Circuit and method for setting the operation point of a BGR circuit
WO2011016153A1 (ja) 基準電圧生成回路
JP7316116B2 (ja) 半導体装置
JP5262718B2 (ja) バイアス回路
US20190187739A1 (en) Current generation circuit
KR100997391B1 (ko) 차동신호 생성회로
US11237585B2 (en) Self-biased current trimmer with digital scaling input
CN105827235A (zh) 差分输出缓冲器
CN108345336B (zh) 能隙参考电路
US20090096509A1 (en) Bandgap Reference Circuits for Providing Accurate Sub-1V Voltages
KR100803514B1 (ko) 반도체 소자의 전압 레귤레이터
CN114420044A (zh) 一种恒流源驱动电路、驱动芯片、电子设备
US7961037B2 (en) Intermediate potential generation circuit
KR20080003048A (ko) 기준 전압 발생 회로
JP3558569B2 (ja) オフセット付きコンパレータ装置、およびコンパレータ回路
JP7292339B2 (ja) 温度補償回路およびこれを用いた半導体集積回路
JP2005347785A (ja) 信号生成回路
CN116235127A (zh) 电流镜像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171123

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 10