KR102603571B1 - 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법 - Google Patents

임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법 Download PDF

Info

Publication number
KR102603571B1
KR102603571B1 KR1020160088348A KR20160088348A KR102603571B1 KR 102603571 B1 KR102603571 B1 KR 102603571B1 KR 1020160088348 A KR1020160088348 A KR 1020160088348A KR 20160088348 A KR20160088348 A KR 20160088348A KR 102603571 B1 KR102603571 B1 KR 102603571B1
Authority
KR
South Korea
Prior art keywords
impedance adjustment
impedance
pull
delete delete
generate
Prior art date
Application number
KR1020160088348A
Other languages
English (en)
Other versions
KR20180007407A (ko
Inventor
정요한
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160088348A priority Critical patent/KR102603571B1/ko
Priority to US15/377,225 priority patent/US9948298B2/en
Publication of KR20180007407A publication Critical patent/KR20180007407A/ko
Priority to US15/920,149 priority patent/US10164634B2/en
Application granted granted Critical
Publication of KR102603571B1 publication Critical patent/KR102603571B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 기술은 임피던스 조정 인에이블 신호에 따라 내부 임피던스 조정 인에이블 신호를 생성하도록 구성된 스위칭 제어부; 내부 기준 저항의 저항 값에 따라 제 1 풀업 임피던스 검출 신호를 생성하도록 구성된 제 1 검출부; 외부 기준 저항 패드와 연결된 외부 기준 저항의 저항 값에 따라 제 2 풀업 임피던스 검출 신호를 생성하도록 구성된 제 2 검출부; 상기 내부 임피던스 조정 인에이블 신호에 따라 상기 제 1 풀업 임피던스 검출 신호 또는 상기 제 2 풀업 임피던스 검출 신호를 선택하여 출력하도록 구성된 스위칭부; 및 상기 스위칭부의 출력에 따라 복수의 임피던스 조정신호를 생성하도록 구성된 임피던스 조정신호 생성부를 포함할 수 있다.

Description

임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법{IMPEDANCE CALIBRATION CIRCUIT, SEMICONDURTOR APPRATUS AND IMPEDANCE CALIBRATION METHOD OF THE SEMICONDURTOR APPRATUS}
본 발명은 반도체 회로에 관한 것으로서, 특히 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법에 관한 것이다.
반도체 회로는 온 다이 터미네이션(on die termination) 회로 및 드라이버의 정확한 동작을 위해 해당 구성의 임피던스를 목표값으로 조정하는 임피던스 조정 동작을 수행하기 위한 임피던스 조정 회로가 구성될 수 있다.
임피던스 조정 회로는 기준 저항의 저항 값을 기준으로 임피던스 조정 동작을 수행할 수 있다.
이때 반도체 회로가 적용되는 시스템이 임피던스 조정 동작을 지원하는 경우 해당 시스템에 기준 저항이 포함될 수 있다.
따라서 반도체 회로 측면에서는 시스템의 기주 저항 즉, 외부 기준 저항을 이용하여 임피던스 조정 동작을 수행할 수 있다.
한편, 시스템이 임피던스 조정 동작을 지원하지 않는 경우에는 해당 시스템에 기준 저항이 포함되지 않을 수 있으며, 이 경우 반도체 회로는 외부 기준 저항의 부재로 인하여 임피던스 조정 동작을 수행하기 어렵다.
본 발명의 실시예는 외부 기준 저항과 무관하게 임피던스 조정 동작을 수행할 수 있는 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법을 제공한다.
본 발명의 실시예는 임피던스 조정 인에이블 신호에 따라 내부 임피던스 조정 인에이블 신호를 생성하도록 구성된 스위칭 제어부; 내부 기준 저항의 저항 값에 따라 제 1 풀업 임피던스 검출 신호를 생성하도록 구성된 제 1 검출부; 외부 기준 저항 패드와 연결된 외부 기준 저항의 저항 값에 따라 제 2 풀업 임피던스 검출 신호를 생성하도록 구성된 제 2 검출부; 상기 내부 임피던스 조정 인에이블 신호에 따라 상기 제 1 풀업 임피던스 검출 신호 또는 상기 제 2 풀업 임피던스 검출 신호를 선택하여 출력하도록 구성된 스위칭부; 및 상기 스위칭부의 출력에 따라 복수의 임피던스 조정신호를 생성하도록 구성된 임피던스 조정신호 생성부를 포함할 수 있다.
본 발명의 실시예는 데이터를 드라이빙하여 외부로 출력하기 위한 드라이빙 회로; 전원단의 전압 레벨에 따라 더미 임피던스 조정 명령을 내부적으로 생성하도록 구성된 제어 회로; 및 상기 더미 임피던스 조정 명령에 따라 내부 기준 저항을 이용하여 임피던스 조정 동작을 수행하여 복수의 임피던스 조정신호를 생성하고, 외부 임피던스 조정 명령이 입력되면 외부 기준 저항을 이용하여 임피던스 조정 동작을 수행함으로써 상기 복수의 임피던스 조정신호의 값을 조정하도록 구성된 임피던스 조정 회로를 포함할 수 있다.
본 발명의 실시예는 입력된 더미 임피던스 조정 명령이 파워 업 이후에 수신된 최초의 임피던스 조정 명령인지 판단하는 단계; 상기 더미 임피던스 조정 명령이 상기 파워 업 이후의 최초의 임피던스 조정 명령이면 내부 기준 저항을 이용하여 반도체 메모리에 대한 임피던스 조정을 수행하는 단계; 및 상기 더미 임피던스 조정 명령이 상기 파워 업 이후의 최초의 임피던스 조정 명령이 아니면 외부 기준 저항을 이용하여 상기 반도체 메모리에 대한 임피던스 조정을 수행하는 단계를 포함할 수 있다.
본 기술은 외부 기준 저항과 무관하게 임피던스 조정 동작을 수행할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치(100)의 구성을 나타낸 도면,
도 2는 도 1의 임피던스 조정 회로(400)의 구성을 나타낸 도면,
도 3은 도 2의 제어부(800)의 구성을 나타낸 도면이고,
도 4는 본 발명의 실시예에 따른 임피던스 조정 동작을 나타낸 순서도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치(100)는 드라이빙 회로(200), 제어 회로(300) 및 임피던스 조정회로(400)를 포함할 수 있다.
드라이빙 회로(200)는 데이터(DATA)를 드라이빙하여 데이터 입/출력 패드(DQ)(101)를 통해 반도체 장치(100) 외부 예를 들어, 컨트롤러(10)로 출력할 수 있다.
드라이빙 회로(200)의 터미네이션 저항 값은 임피던스 조정신호 예를 들어, 제 1 임피던스 조정신호(PCODE<N:0>) 및 제 2 임피던스 조정신호(NCODE<N:0>)에 따라 목표 값으로 설정될 수 있다.
제어 회로(300)는 전원단(VCCQ)(103)과 연결될 수 있다.
제어 회로(300)는 전원단(103)의 전압 레벨에 따라 파워 업 시퀀스를 진행하고, 파워 업 이후 내부적으로 생성한 더미(Dummy) 임피던스 조정 명령 즉, 내부 임피던스 조정 명령(iZQCAL)을 출력할 수 있다.
제어 회로(300)는 전원단(103)의 전압 레벨에 따라 파워 업 신호(VCCQ_POR)를 생성할 수 있다.
제어 회로(300)는 전원단(103)의 전압 레벨이 목표 레벨 이상이 되면 펄스 형태의 파워 업 신호(VCCQ_POR)를 생성할 수 있다.
제어 회로(300)는 내부 임피던스 조정 명령(iZQCAL) 및 반도체 장치(100) 외부 예를 들어, 컨트롤러(10)에서 제공된 외부 임피던스 조정 명령(ZQCAL)에 따라 임피던스 조정 인에이블 신호(ZQCAL_EN)를 생성할 수 있다.
제어 회로(300)는 파워 업 제어 로직(310) 및 인에이블 신호 생성 로직(320)을 포함할 수 있다.
파워 업 제어 로직(310)은 전원단(103)의 전압 레벨에 따라 파워 업 신호(VCCQ_POR)를 생성할 수 있고, 파워 업에 따라 더미(Dummy) 임피던스 조정 명령 즉, 내부 임피던스 조정 명령(iZQCAL)을 생성할 수 있다.
인에이블 신호 생성 로직(320)은 내부 임피던스 조정 명령(iZQCAL) 및 반도체 장치(100) 외부 예를 들어, 컨트롤러(10)에서 제공된 외부 임피던스 조정 명령(ZQCAL)에 따라 임피던스 조정 인에이블 신호(ZQCAL_EN)를 생성할 수 있다.
임피던스 조정회로(400)는 외부 기준 저항 패드(ZQ)(102)와 연결될 수 있다.
임피던스 조정회로(400)는 파워 업 이후 최초의 임피던스 조정 명령 즉, 내부 임피던스 조정 명령(iZQCAL)에 따라 내부 기준 저항(도 2를 참조하여 설명)의 저항 값을 기준으로 임피던스 조정 동작을 수행하여 제 1 임피던스 조정신호(PCODE<N:0>) 및 제 2 임피던스 조정신호(NCODE<N:0>)를 생성하고, 내부 임피던스 조정 명령(iZQCAL) 이후의 임피던스 조정 명령 즉, 외부 임피던스 조정 명령(ZQCAL)에 따라 외부 기준 저항의 저항 값을 기준으로 임피던스 조정 동작을 수행하여 제 1 임피던스 조정신호(PCODE<N:0>) 및 제 2 임피던스 조정신호(NCODE<N:0>)의 값을 조정할 수 있다.
이때 반도체 장치(100)와 연결되는 컨트롤러(10)가 임피던스 조정 동작을 지원하는 경우, 컨트롤러(10)는 외부 임피던스 조정 명령(ZQCAL)을 반도체 장치(100)에 제공할 수 있으며, 외부 기준 저항 패드(102)에 외부 기준 저항이 연결될 수 있다.
한편, 반도체 장치(100)와 연결되는 컨트롤러(10)가 임피던스 조정 동작을 지원하지 않는 경우, 컨트롤러(10)는 별도의 임피던스 조정 명령 즉, 외부 임피던스 조정 명령(ZQCAL)을 반도체 장치(100)에 제공하지 않으며, 외부 기준 저항 패드(102)에 외부 기준 저항이 연결되지 않는다.
도 2에 도시된 바와 같이, 임피던스 조정회로(400)는 제 1 검출부(410), 제 2 검출부(420), 임피던스 조정신호 생성부(430), 기준전압 발생기(500), 스위칭부(700) 및 스위칭 제어부(800)를 포함할 수 있다.
기준전압 발생기(500)는 제 1 내지 제 3 기준 전압(VREF1 - VREF3)을 생성할 수 있다.
기준전압 발생기(500)는 제 1 내지 제 3 기준 전압(VREF1 - VREF3)을 동일한 레벨 예를 들어, 전원단(VCCQ) 레벨의 절반에 해당하는 레벨로 생성할 수 있다.
기준전압 발생기(500)는 필요에 따라 제 1 내지 제 3 기준 전압(VREF1 - VREF3)을 서로 다른 레벨로 생성할 수도 있으며, 조정 코드(TRIMCODE<N:0>)에 따라 제 1 내지 제 3 기준 전압(VREF1 - VREF3)의 레벨을 독립적으로 조정할 수도 있다.
스위칭 제어부(800)는 파워 업 신호(VCCQ_POR) 및 임피던스 조정 인에이블 신호(ZQCAL_EN)에 따라 내부 임피던스 조정 인에이블 신호(INTCAL_EN)를 생성할 수 있다.
제 1 검출부(410)는 내부 기준 저항(411)의 저항 값에 따라 제 1 풀업 임피던스 검출 신호(INTRZQ up/dn)를 생성할 수 있다.
제 1 검출부(410)는 내부 기준 저항(411), 레플리카 풀업 드라이버(DRV_PU)(412) 및 비교기(413)를 포함할 수 있다.
전원단과 접지단 사이에 레플리카 풀업 드라이버(412)와 내부 기준 저항(411)이 연결될 수 있다.
내부 기준 저항(411)은 반도체 장치(100) 내부에 구성된 것으로서, 특정 저항 값 예를 들어, 300Ω(ohm)의 값을 가지도록 설계될 수 있다.
레플리카 풀업 드라이버(412)는 도 1의 드라이빙 회로(200)에 포함된 풀업 드라이버를 복제하여 구성될 수 있다.
레플리카 풀업 드라이버(412)의 터미네이션 저항 값은 제 1 임피던스 조정신호(PCODE<N:0>)에 따라 목표 값 예를 들어, 300Ω으로 설정될 수 있다.
비교기(413)는 레플리카 풀업 드라이버(412)와 내부 기준 저항(411)이 연결된 노드의 레벨과 제 1 기준 전압(VREF1)의 레벨을 비교하여 제 1 풀업 임피던스 검출 신호(INTRZQ up/dn)를 생성할 수 있다.
제 2 검출부(420)는 외부 기준 저항 패드(102)과 연결된 외부 기준 저항의 저항 값에 따라 제 2 풀업 임피던스 검출 신호(EXTRZQ up/dn)를 생성할 수 있다.
제 2 검출부(420)는 레플리카 풀업 드라이버(422) 및 비교기(423)를 포함할 수 있다.
전원단과 외부 기준 저항 패드(102) 사이에 레플리카 풀업 드라이버(422)가 연결될 수 있다.
외부 기준 저항 패드(102)에는 외부 기준 저항이 연결될 수 있다.
외부 기준 저항은 반도체 장치(100) 외부에 구성된 것으로서, 특정 저항 값 예를 들어, 300Ω(ohm)의 값을 가지도록 설계될 수 있다.
레플리카 풀업 드라이버(422)는 레플리카 풀업 드라이버(412)와 동일하게 구성될 수 있다.
비교기(423)는 레플리카 풀업 드라이버(412)와 외부 기준 저항 패드(102)가 연결된 노드의 레벨을 제 2 기준 전압(VREF2)의 레벨과 비교하여 제 2 풀업 임피던스 검출 신호(EXTRZQ up/dn)를 생성할 수 있다.
스위칭부(700)는 내부 임피던스 조정 인에이블 신호(INTCAL_EN)에 따라 제 1 풀업 임피던스 검출 신호(INTRZQ up/dn) 또는 제 2 풀업 임피던스 검출 신호(EXTRZQ up/dn)를 선택하여 출력할 수 있다.
임피던스 조정신호 생성부(430)는 스위칭부(700)의 출력에 따라 제 1 임피던스 조정신호(PCODE<N:0>) 및 제 2 임피던스 조정신호(NCODE<N:0>)를 생성할 수 있다.
임피던스 조정신호 생성부(430)는 제 1 카운터(431), 레플리카 풀업 드라이버(432), 레플리카 풀다운 드라이버(433), 비교기(434), 제 2 카운터(435) 및 타이머(436)를 포함할 수 있다.
타이머(436)는 설정 시간 동안 제 1 카운터(431) 및 제 2 카운터(435)를 활성화시킬 수 있다.
제 1 카운터(431)는 타이머(436)에 의해 활성화된 구간 동안 스위칭부(700)의 출력에 따라 제 1 임피던스 조정신호(PCODE<N:0>)의 값을 증가 또는 감소시킬 수 있다.
제 1 카운터(431)는 비 활성화되면 활성화 구간에서의 최종 제 1 임피던스 조정신호(PCODE<N:0>)의 값을 유지시킬 수 있다.
레플리카 풀업 드라이버(432)는 레플리카 풀업 드라이버(412)와 동일하게 구성될 수 있다.
레플리카 풀다운 드라이버(433)는 도 1의 드라이빙 회로(200)에 포함된 풀다운 드라이버를 복제하여 구성될 수 있다.
레플리카 풀다운 드라이버(433)의 터미네이션 저항 값은 제 2 임피던스 조정신호(NCODE<N:0>)에 따라 목표 값 예를 들어, 300Ω으로 설정될 수 있다.
비교기(434)는 레플리카 풀업 드라이버(432)와 레플리카 풀다운 드라이버(433)가 연결된 노드의 레벨을 제 3 기준 전압(VREF3)의 레벨과 비교하여 풀다운 임피던스 검출 신호(up/dn)를 생성할 수 있다.
제 2 카운터(435)는 타이머(436)에 의해 활성화된 구간 동안 풀다운 임피던스 검출 신호(up/dn)에 따라 제 2 임피던스 조정신호(NCODE<N:0>)의 값을 증가 또는 감소시킬 수 있다.
제 2 카운터(435)는 비 활성화되면 활성화 구간에서의 최종 제 2 임피던스 조정신호(NCODE<N:0>)의 값을 유지시킬 수 있다.
도 3에 도시된 바와 같이, 스위칭 제어부(800)는 제 1 트랜스미션 게이트(810), 제 1 래치(820), 제 2 트랜스미션 게이트(830), 제 2 래치(840), 제 1 인버터(850), 트랜지스터(860) 및 제 2 인버터(870)를 포함할 수 있다.
제 2 인버터(870)는 임피던스 조정 인에이블 신호(ZQCAL_EN)를 반전시켜 부(Negative) 임피던스 조정 인에이블 신호(ZQCAL_ENB)를 생성할 수 있다.
제 1 트랜스미션 게이트(810)는 임피던스 조정 인에이블 신호(ZQCAL_EN)가 하이 레벨로 천이함에 따라 임피던스 조정 인에이블 신호(ZQCAL_EN)를 통과시킬 수 있다.
제 1 래치(820)는 제 1 트랜스미션 게이트(810)의 출력 신호의 레벨을 래치할 수 있다.
트랜지스터(860)는 제 1 래치(820)의 입력단과 연결되며, 파워 업 신호(POR_VCCQ)에 따라 내부 임피던스 조정 인에이블 신호(INTCAL_EN)를 하이 레벨로 초기화시킬 수 있다.
제 2 트랜스미션 게이트(830)는 임피던스 조정 인에이블 신호(ZQCAL_EN)가 로우 레벨로 천이함에 따라 제 1 래치(820)에 저장된 레벨을 통과시킬 수 있다.
제 2 래치(840)는 제 2 트랜스미션 게이트(830)의 출력 신호의 레벨을 래치할 수 있다.
제 1 인버터(850)는 제 2 래치(840)의 출력을 반전시켜 내부 임피던스 조정 인에이블 신호(INTCAL_EN)로서 출력할 수 있다.
스위칭 제어부(800)의 동작을 설명하면 다음과 같다.
파워 업 신호(POR_VCCQ)가 펄스 형태로 생성됨에 따라 접지단(VSS) 레벨이 제 1 래치(820), 제 2 트랜스미션 게이트(830), 제 2 래치(840) 및 제 1 인버터(850)를 경유하여 하이 레벨의 내부 임피던스 조정 인에이블 신호(INTCAL_EN)로서 출력될 수 있다.
파워 업 이후의 최초의 임피던스 조정 명령 즉, 파워 업 신호(POR_VCCQ)가 생성되고 설정된 시간 이후의 임피던스 조정 인에이블 신호(ZQCAL_EN)가 기 설정 구간 동안 하이 레벨을 유지한 후 로우 레벨로 천이할 수 있다.
임피던스 조정 인에이블 신호(ZQCAL_EN)가 하이 레벨을 유지하는 동안 부 임피던스 조정 인에이블 신호(ZQCAL_ENB)는 로우 레벨이므로 제 1 래치(820)에 저장된 신호 레벨(로우 레벨)이 제 2 래치(840)로 전달되지 못하여 내부 임피던스 조정 인에이블 신호(INTCAL_EN)는 하이 레벨을 유지할 수 있다.
한편, 임피던스 조정 인에이블 신호(ZQCAL_EN)가 로우 레벨로 천이하면 부 임피던스 조정 인에이블 신호(ZQCAL_ENB)가 하이 레벨이되어 제 1 래치(820)에 저장된 신호 레벨(로우 레벨)이 제 2 래치(840)로 전달되고 그에 따라 내부 임피던스 조정 인에이블 신호(INTCAL_EN)는 로우 레벨로 천이될 수 있다.
이하, 도 1 내지 도 4를 참조하여 본 발명의 실시예에 따른 임피던스 조정 동작을 설명하면 다음과 같다.
반도체 장치(100)에 전원단(VCCQ)을 통해 공급되는 전원의 레벨이 목표 레벨 이상으로 상승함에 따라 파워 업이 이루어지고 파워 업 신호(POR_VCCQ)가 생성된다(S11).
반도체 장치(100)는 파워 업 이후 더미 임피던스 조정 명령(iZQCAL)을 생성한다(S12).
임피던스 조정 명령의 입력 여부를 판단한다(S13).
상기 판단결과(S13), 임피던스 조정 명령이 입력되었으면 입력된 명령이 파워 업 이후의 최초의 임피던스 조정 명령인지 여부를 판단한다(S14).
이때 더미 임피던스 조정 명령(iZQCAL)에 따라 임피던스 조정 인에이블 신호(ZQCAL_EN)가 생성될 수 있다.
따라서 임피던스 조정 인에이블 신호(ZQCAL_EN)에 따라 임피던스 조정 명령의 입력 여부를 판단할 수 있다.
상기 판단결과(S14), 입력된 임피던스 조정 명령이 파워 업 이후의 최초의 임피던스 조정 명령이면 도 2의 내부 기준 저항(411)을 이용한 임피던스 조정 동작을 수행한다(S15).
이때 도 3을 참조하여 설명한 바와 같이, 파워 업 이후의 최초의 임피던스 조정 인에이블 신호(ZQCAL_EN)가 하이 레벨을 유지하는 동안 내부 임피던스 조정 인에이블 신호(INTCAL_EN)는 하이 레벨이다.
내부 임피던스 조정 인에이블 신호(INTCAL_EN)가 하이 레벨이므로 도 2의 스위칭부(700)는 제 1 풀업 임피던스 검출 신호(INTRZQ up/dn)를 선택하여 제 1 카운터(431)에 제공하고 그에 따라 내부 기준 저항(411)을 이용한 임피던스 조정 동작이 수행될 수 있다.
한편, 상기 판단결과(S14), 입력된 임피던스 조정 명령이 파워 업 이후의 최초의 임피던스 조정 명령이 아니면 즉, 더미 임피던스 조정 명령(iZQCAL) 이후에 입력된 외부 임피던스 조정 명령(ZQCAL)이면 도 2의 외부 기준 저항 패드(102)와 연결된 외부 기준 저항을 이용한 임피던스 조정 동작을 수행한다(S16).
이때 도 3을 참조하여 설명한 바와 같이, 파워 업 이후의 최초의 임피던스 조정 인에이블 신호(ZQCAL_EN)가 로우 레벨로 천이된 이후에는 내부 임피던스 조정 인에이블 신호(INTCAL_EN)는 로우 레벨이다.
내부 임피던스 조정 인에이블 신호(INTCAL_EN)가 로우 레벨이므로 도 2의 스위칭부(700)는 제 2 풀업 임피던스 검출 신호(EXTRZQ up/dn)를 선택하여 제 1 카운터(431)에 제공하고 그에 따라 외부 기준 저항 패드(102)와 연결된 외부 기준 저항을 이용한 임피던스 조정 동작이 수행될 수 있다.
이때 도 1의 컨트롤러(10)가 임피던스 조정 동작을 지원하는 경우 외부 임피던스 조정 명령(ZQCAL)을 반도체 장치(100)에 제공할 수 있으며, 임피던스 조정 동작을 지원하지 않는 경우 외부 임피던스 조정 명령(ZQCAL)을 반도체 장치(100)에 제공하지 않는다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (21)

  1. 임피던스 조정 인에이블 신호에 따라 내부 임피던스 조정 인에이블 신호를 생성하도록 구성된 스위칭 제어부;
    내부 기준 저항의 저항 값에 따라 제 1 풀업 임피던스 검출 신호를 생성하도록 구성된 제 1 검출부;
    외부 기준 저항 패드와 연결된 외부 기준 저항의 저항 값에 따라 제 2 풀업 임피던스 검출 신호를 생성하도록 구성된 제 2 검출부;
    상기 내부 임피던스 조정 인에이블 신호에 따라 상기 제 1 풀업 임피던스 검출 신호 또는 상기 제 2 풀업 임피던스 검출 신호를 선택하여 출력하도록 구성된 스위칭부; 및
    상기 스위칭부의 출력에 따라 복수의 임피던스 조정신호를 생성하도록 구성된 임피던스 조정신호 생성부를 포함하고,
    상기 제 1 검출부는
    전원단과 상기 내부 기준 저항 사이에 연결된 레플리카 풀업 드라이버, 및
    상기 레플리카 풀업 드라이버와 상기 내부 기준 저항이 연결된 노드의 레벨과 기준 전압의 레벨을 비교하여 상기 제 1 풀업 임피던스 검출 신호로서 생성하도록 구성된 비교기를 포함하는 임피던스 조정 회로.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제 2 검출부는
    전원단과 상기 외부 기준 저항 패드 사이에 연결된 레플리카 풀업 드라이버, 및
    상기 레플리카 풀업 드라이버와 상기 외부 기준 저항 패드가 연결된 노드의 레벨을 기준 전압의 레벨과 비교하여 상기 제 2 풀업 임피던스 검출 신호로서 생성하도록 구성된 비교기를 포함하는 임피던스 조정 회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 임피던스 조정신호 생성부는
    상기 스위칭부의 출력에 따라 상기 복수의 임피던스 조정신호 중에서 제 1 임피던스 조정신호의 값을 증가 또는 감소시키도록 구성된 제 1 카운터를 포함하는 임피던스 조정 회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 임피던스 조정신호 생성부는
    레플리카 풀업 드라이버,
    상기 레플리카 풀업 드라이버와 레플리카 풀다운 드라이버가 연결된 노드의 레벨을 기준 전압의 레벨과 비교하여 풀다운 임피던스 검출 신호를 생성하도록 구성된 비교기, 및
    상기 풀다운 임피던스 검출 신호에 따라 상기 복수의 임피던스 조정신호 중에서 제 2 임피던스 조정신호의 값을 증가 또는 감소시키도록 구성된 제 2 카운터를 더 포함하는 임피던스 조정 회로.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020160088348A 2016-07-13 2016-07-13 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법 KR102603571B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160088348A KR102603571B1 (ko) 2016-07-13 2016-07-13 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법
US15/377,225 US9948298B2 (en) 2016-07-13 2016-12-13 Impedance calibration circuit and semiconductor apparatus including the same
US15/920,149 US10164634B2 (en) 2016-07-13 2018-03-13 Impedance calibration circuit and semiconductor apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160088348A KR102603571B1 (ko) 2016-07-13 2016-07-13 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법

Publications (2)

Publication Number Publication Date
KR20180007407A KR20180007407A (ko) 2018-01-23
KR102603571B1 true KR102603571B1 (ko) 2023-11-20

Family

ID=60941378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160088348A KR102603571B1 (ko) 2016-07-13 2016-07-13 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법

Country Status (2)

Country Link
US (2) US9948298B2 (ko)
KR (1) KR102603571B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110070905B (zh) * 2018-01-22 2022-11-01 长鑫存储技术有限公司 半导体存储器件的检测电路及检测方法
US11979147B2 (en) * 2022-08-18 2024-05-07 Micron Technology, Inc. Apparatuses, systems, and methods for memory initiated calibration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228585A (ja) 2006-02-22 2007-09-06 Hynix Semiconductor Inc 半導体記憶装置のデータ出力ドライブ回路
JP2012244577A (ja) * 2011-05-24 2012-12-10 Elpida Memory Inc 半導体装置
US20160118984A1 (en) 2014-10-27 2016-04-28 Sk Hynix Memory Solutions Inc. Calibration device and memory system having the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888962B1 (en) * 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US7479800B1 (en) * 2005-09-29 2009-01-20 Cypress Semiconductor Corporation Variable impedance sense architecture and method
US8036846B1 (en) * 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
KR101204672B1 (ko) * 2010-12-10 2012-11-26 에스케이하이닉스 주식회사 임피던스조절회로 및 임피던스조절방법
KR20130093231A (ko) 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 저항 측정 회로, 저항 측정 방법 그리고 임피던스 조절회로
KR20160138627A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 임피던스 조절 회로 및 방법
US20170123446A1 (en) * 2015-10-30 2017-05-04 Sandisk Technologies Inc. On-chip self calibration of io driver impedance for pvt variation using dynamically adjusted internal reference

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228585A (ja) 2006-02-22 2007-09-06 Hynix Semiconductor Inc 半導体記憶装置のデータ出力ドライブ回路
JP2012244577A (ja) * 2011-05-24 2012-12-10 Elpida Memory Inc 半導体装置
US20160118984A1 (en) 2014-10-27 2016-04-28 Sk Hynix Memory Solutions Inc. Calibration device and memory system having the same

Also Published As

Publication number Publication date
KR20180007407A (ko) 2018-01-23
US20180019751A1 (en) 2018-01-18
US9948298B2 (en) 2018-04-17
US20180205377A1 (en) 2018-07-19
US10164634B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
US7170313B2 (en) Apparatus for calibrating termination voltage of on-die termination
US9722582B2 (en) Semiconductor device with output driver pre-emphasis scheme
US7315478B2 (en) Internal voltage generator for a semiconductor memory device
US9294072B2 (en) Semiconductor device and method for adjusting impedance of output circuit
US20110249520A1 (en) Data strobe signal output driver for a semiconductor memory apparatus
US8519738B2 (en) Impedance calibration circuit and semiconductor apparatus using the same
US9467145B2 (en) Data output circuit
US9197209B2 (en) Semiconductor device
KR102603571B1 (ko) 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법
US20120256675A1 (en) Input reference voltage generating method and integrated circuit using the same
US20150341019A1 (en) Semiconductor device
US8692604B2 (en) Impedance calibration circuit
KR102021336B1 (ko) 반도체 장치 및 그 동작방법
US20100073059A1 (en) Duty control circuit and semiconductor device having the same
KR102125470B1 (ko) 반도체 장치의 데이터 출력 회로
KR102601454B1 (ko) 데이터 출력 회로
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US9362912B2 (en) Data output circuit of semiconductor apparatus
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
KR20160132290A (ko) Otp 메모리 읽기 회로
US9690317B2 (en) Semiconductor device and method of driving the same
KR100656461B1 (ko) 반도체 메모리의 온 다이 터미네이션 장치 및 방법
KR20150113301A (ko) 반도체 장치의 데이터 출력 회로
KR102310508B1 (ko) 임피던스 조절 회로 및 이를 포함하는 집적 회로
JP5757888B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant