KR101204672B1 - 임피던스조절회로 및 임피던스조절방법 - Google Patents

임피던스조절회로 및 임피던스조절방법 Download PDF

Info

Publication number
KR101204672B1
KR101204672B1 KR1020100126444A KR20100126444A KR101204672B1 KR 101204672 B1 KR101204672 B1 KR 101204672B1 KR 1020100126444 A KR1020100126444 A KR 1020100126444A KR 20100126444 A KR20100126444 A KR 20100126444A KR 101204672 B1 KR101204672 B1 KR 101204672B1
Authority
KR
South Korea
Prior art keywords
pull
voltage
signal
code
reference voltage
Prior art date
Application number
KR1020100126444A
Other languages
English (en)
Other versions
KR20120065105A (ko
Inventor
김미혜
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100126444A priority Critical patent/KR101204672B1/ko
Priority to US13/187,603 priority patent/US8441282B2/en
Publication of KR20120065105A publication Critical patent/KR20120065105A/ko
Application granted granted Critical
Publication of KR101204672B1 publication Critical patent/KR101204672B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

집적회로는 데이터가 전송되는 제1 라인의 임피던스 매칭을 위해 적어도 하나의 풀-업코드 및 풀-다운코드를 입력받아 저항값을 조절하는 제1 ODT부와, 기준전압 레벨에 응답하여 상기 데이터를 버퍼링하여 입력데이터를 구동하되, 상기 입력데이터의 구동은 상기 풀-업코드 및 상기 풀-다운코드에 응답하여 조절되는 입력버퍼를 포함한다.

Description

임피던스조절회로 및 임피던스조절방법{IMPEDANCE CALIBRATION CIRCUIT AND IMPEDANCE CALIBRATION METHOD}
본 발명은 외부저항을 이용하여 수신부와 송신부의 임피던스를 조절할 수 있는 임피던스조절회로 및 임피던스조절방법에 관한 것이다.
반도체 메모리 장치에서 동작 속도 향상을 위해 클럭과 동기되어 동작할 수 있는 동기식(Synchronous) 메모리 장치가 등장하였다. 처음 등장한 동기식 메모리 장치는 클럭의 상승 에지(rising edge)에 동기되어 하나의 데이터 핀에서 클럭의 한 주기에 걸쳐 하나의 데이터를 입출력하는 이른바 SDR(single data rate) 동기식 메모리 장치였다. 그러나, SDR 동기식 메모리 장치 역시 고속 동작을 요구하는 시스템의 속도를 만족하기에는 불충분하므로, 클럭 주기에 두 개의 데이터를 처리하는 방식인 디디알(DDR,double data rate) 동기식 메모리 장치가 제안되었다.
디디알 동기식 메모리 장치의 각 데이터 입출핀에서는 외부에서 입력되는 클럭의 상승 에지(rising edge)와 하강 에지(falling edge)에 동기되어 연속적으로 두 개의 데이터가 입출력되는 바, 클럭의 주파수를 증가시키지 않더라도 종래의 SDR 동기식 메모리 장치에 비하여 최소한 두 배 이상의 대역폭(band width)을 구현할 수 있어 그만큼 고속동작이 구현 가능하다.
반도체 메모리 장치가 고속동작 함에 따라 상기 반도체 메모리 장치들간 혹은 반도체 메모리 장치와 메모리 컨트롤러 간에 인터페이스되는 신호의 스윙폭은 점차로 줄어들고 있다. 인터페이스 신호의 스윙폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching)에 따른 신호의 반사도 심각해 진다. 임피던스 미스매칭이 발생되면 신호의 고속전송이 어렵게 되고 반도체 메모리 장치의 출력단으로부터 출력되는 데이터가 왜곡될 수 있다.
따라서, 고속동작하는 반도체 메모리 장치의 내부에는 ODT(On Die Termination)이라 불리우는 임피던스 매칭회로가 구비된다. 일반적으로, ODT는 전송단에서는 출력회로에 의한 소오스 터미네이션(Source Termination)이 행해지고, 수신단에서는 입력 패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.
ODT의 저항값은 PVT(Process, Voltage,Temperature: 프로세스, 전압 , 온도)조건에 따라 변화한다. 따라서, 반도체 메모리 장치에는 변화된 ODT의 저항값을 조절하기 위해 외부저항을 이용하여 ZQ 캘리브래이션(ZQ calibration)동작을 수행하는 임피던스 조절회로가 구비된다.
도 1은 종래 기술에 따른 임피던스 조절회로의 구성을 도시한 도면이다.
도 1에 도시된 바와 같이, 종래의 임피던스 조절회로는 외부저항(R)이 연결된 패드(11)와, 비교기들(12, 16), 카운터들(13, 17), 풀-업부들(14, 15) 및 풀-다운부(18)를 포함한다.
이와 같이 구성된 임피던스 조절회로의 동작을 살펴보면 다음과 같다.
우선, 비교기(12)는 패드전압(ZQ)과 기준전압(VREF)을 비교하여 풀-업부들(14, 15)의 저항값을 외부저항(R)의 저항값과 동일하게 조절하기 위해 풀-업코드(PCODE<1:N>)를 카운팅하는 카운터(13)를 구동시킨다. 카운터(13)에서 카운팅된 풀-업코드(PCODE<1:N>)에 의해 풀-업부들(14, 15)의 저항값이 외부저항(R)의 저항값과 동일하게 조절되면 카운터(13)는 구동을 중단한다.
다음으로, 비교기(16)는 노드(nd10)의 전압과 기준전압(VREF)을 비교하여 풀-다운부(18)의 저항값을 풀-업부(15)의 저항값과 동일하게 조절하기 위해 풀-다운코드(NCODE<1:N>)를 카운팅하는 카운터(17)를 구동시킨다. 카운터(17)에서 카운팅된 풀-다운코드(NCODE<1:N>)에 의해 풀-다운부(18)의 저항값이 풀-업부(15)의 저항값과 동일하게 조절되면 카운터(17)는 구동을 중단한다.
이상 살펴본 바와 같이 임피던스 조절회로는 풀-업부들(14, 15)의 저항값을 외부저항(R)의 저항값과 동일하게 조절한 후 풀-다운부(18)의 저항값을 풀-업부(15)의 저항값과 동일하게 조절한다. 즉, 임피던스 조절회로는 풀-업부들(14, 15) 및 풀-다운부(18)의 저항값을 PVT조건 변화에 따라 일정한 저항값을 갖는 외부저항(R)의 저항값과 동일하게 조절한다.
그런데, 풀-업부들(14, 15) 및 풀-다운부(18)의 저항값을 외부저항(R)의 저항값과 동일하게 조절할 수 없는 조절범위이탈현상(calibration range over)이 발생할 수 있다. 조절범위이탈현상에는 풀-업코드(PCODE<1:N>)를 카운팅하여도 풀-업부들(14, 15)의 저항값을 외부저항(R)의 저항값과 동일하게 조절할 수 없는 경우와 풀-다운코드(NCODE<1:N>)를 카운팅하여도 풀-다운부(18)의 저항값을 풀-업부(15)의 저항값과 동일하게 조절할 수 없는 경우가 있을 수 있다.
풀-업부들(14, 15)의 저항값을 외부저항(R)의 저항값과 동일하게 조절할 수 없는 경우에는 카운팅이 종료된 풀-업코드(PCODE<1:N>)에 의해 저항값이 조절된 풀-업부(15)에 의해 풀-다운코드(NCODE<1:N>)가 카운팅되므로, 풀-다운부(18)의 저항값은 풀-업부(15)의 저항값과 동일하게 유지된다.
그러나, 풀-다운코드(NCODE<1:N>)의 카운팅하여도 풀-다운부(18)의 저항값을 풀-업부(15)의 저항값과 동일하게 조절할 수 없는 경우에는 풀-업코드(PCODE<1:N>)를 다시 카운팅할 수 없으므로, 풀-다운부(18)의 저항값이 풀-업부(15)의 저항값과 동일하게 조절하지 않은 상태에서 임피던스 조절회로의 동작이 종료된다.
본 발명은 풀-업부의 저항값과 풀-다운부의 저항값을 동일하게 유지할 수 있도록 한 임피던스 조절회로 및 임피던스조절방법를 개시한다.
이를 위해 본 발명은 제1 구간동안 외부저항이 연결된 패드의 패드전압과 기준전압을 비교하여 상기 패드전압을 풀-업구동하는 제1 풀-업부의 저항값을 조절하기 위한 풀-업코드를 생성하고, 상기 제1 구간이 종료된 시점부터 제2 구간동안 하위전압과 상기 기준전압을 비교하여 상기 풀-업코드를 생성하는 풀-업코드조절부; 및 상기 풀-업코드에 응답하여 저항이 조절되어 상기 하위전압을 풀-업 구동하는 제2 풀-업부와 상기 하위전압을 풀-다운 구동하는 풀-다운부를 포함하고, 상기 제1 구간동안 상기 하위전압과 상기 기준전압을 비교하여 상기 풀-다운부의 저항값을 조절하기 위한 풀-다운코드를 생성하는 풀-다운코드조절부를 포함하는 임피던스 조절회로를 제공한다.
또한, 본 발명은 임피던스조절을 위해 설정되는 조절구간을 제1 및 제2 구간으로 분류하는 제1 단계; 상기 제1 구간동안 외부저항이 연결된 패드의 패드전압과 기준전압을 비교하여 상기 패드전압을 풀-업구동하는 제1 풀-업부의 저항값과 하위전압을 풀-다운구동하는 제2 풀-업부의 저항값을 조절하기 위한 풀-업코드를 생성하는 제2 단계; 상기 제1 구간동안 하위전압과 상기 기준전압을 비교하여 상기 하위전압을 풀-다운 구동하는 풀-다운부의 저항값을 조절하기 위한 풀-다운코드를 생성하는 제3 단계; 및 상기 제2 구간동안 상기 하위전압과 상기 기준전압을 비교하여 상기 풀-업코드를 생성하는 제4 단계를 포함하는 임피던스 조절방법을 제공한다.
도 1은 종래 기술에 따른 임피던스 조절회로의 구성을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 임피던스 조절회로의 구성을 도시한 도면이다.
도 3은 도 2에 도시된 임피던스 조절회로에 포함된 구간신호생성부의 회로도이다.
도 4는 도 2에 도시된 임피던스 조절회로에 포함된 멀티플렉서의 회로도이다.
도 5는 도 2에 도시된 임피던스 조절회로의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 임피던스 조절회로의 구성을 도시한 도면이다.
도 2에 도시된 바와 같이, 본 실시예에 따른 임피던스 조절회로는 임피던스조절제어부(2), 풀-업코드조절부(3), 풀-다운코드조절부(4) 및 외부저항(R)이 연결된 패드(5)를 포함한다. 임피던스조절제어부(2)는 카운팅신호생성부(22), 구간신호생성부(23) 및 제어클럭생성부(24)를 포함한다. 풀-업코드조절부(3)는 멀티플렉서(30), 제1 비교기(31), 제2 비교기(32), 제1 인에이블신호생성부(33), 제1 카운터(34) 및 제1 풀-업부(35)를 포함한다. 풀-다운코드조절부(4)는 제3 비교기(41), 제4 비교기(42), 제2 인에이블신호생성부(43), 제2 카운터(44), 제2 풀-업부(45) 및 풀-다운부(46)를 포함한다.
카운팅신호생성부(22)는 클럭신호(CLK)를 분주하여 제1 내지 제9 카운팅신호(CNT<1:9>)를 생성한다. 좀 더 구체적으로, 제2 카운팅신호(CNT<2>)는 제1 카운팅신호(CNA<1>)의 2분주 신호이고, 제3 카운팅신호(CNT<3>)는 제2 카운팅신호(CNA<2>)의 2분주 신호이며, 제9 카운팅신호(CNT<9>)는 제8 카운팅신호(CNA<8>)의 2분주 신호이다. 따라서, 제1 내지 제9 카운팅신호(CNT<1:9>)는 'H, L, L, L, L, L, L, L, L'의 레벨조합부터 'H, H, H, H, H, H, H, H, H'의 레벨조합까지 1 비트씩 업카운팅된다. 여기서, 제1 내지 제9 카운팅신호(CNT<1:9>)는 'H, L, L, L, L, L, L, L, L'의 레벨조합을 갖는다고 함은 제1 카운팅신호(CNT<1>)가 로직하이레벨이고, 제2 내지 제9 카운팅신호(CNT<9>)가 모두 로직로우레벨임을 의미한다.
구간신호생성부(23)는 임피던스 조절 동작을 위한 임피던스조절커맨드(ZQ_CMD)가 입력되는 시점부터 기설정된 구간동안 인에이블되는 조절구간신호(CALP)를 생성한다. 또한, 구간신호생성부(23)는 임피던스조절커맨드(ZQ_CMD)가 입력되는 시점부터 제1 구간동안 인에이블되는 제1 구간신호(PREP)와, 제1 구간이 종료되는 시점부터 제2 구간동안 인에이블되는 제2 구간신호(POSTP)를 생성한다. 조절구간신호(CALP)의 인에이블구간은 제1 구간과 제2 구간을 합한 구간과 동일하다. 구간신호생성부(23)의 보다 구체적인 구성은 도 3을 참고하여 후술한다.
제어클럭생성부(24)는 클럭신호(CLK)의 주파수를 조절하여 제1 카운터(34) 및 제2 카운터(44)의 카운팅 동작을 제어하기 위한 제어클럭(CLK_cntr)을 생성한다. 제1 카운터(34) 및 제2 카운터(44)의 카운팅 동작은 제어클럭(CLK_cntr)의 한주기 구간동안 1회 발생하는 것이 바람직하고, 제어클럭(CLK_cntr)의 주파수는 클럭신호(CLK)의 정수배 주파수로 설정되는 것이 바람직하다. 예를 들어, 제어클럭(CLK_cntr)의 주파수가 클럭신호(CLK)의 2배 주파수로 설정되는 경우 제1 카운터(34) 및 제2 카운터(44)의 카운팅 동작은 클럭신호(CLK)에 동기하여 카운팅 동작이 수행되는 경우보다 2배 빠르게 수행된다.
멀티플렉서(30)는 제1 구간신호(PREP)가 인에이블되는 제1 구간동안 패드(5)의 패드전압(ZQ)을 상위전압(PCAL_ZQ)로 출력하고, 제2 구간신호(POSTP)가 인에이블되는 제2 구간동안 하위전압(NCAL_ZQ)을 상위전압(PCAL_ZQ)로 출력한다. 멀티플렉서(30)의 보다 구체적인 구성은 도 4를 참고하여 후술한다.
제1 비교기(31)는 조절구간신호(CALP)가 인에이블되는 구간에서 구동되어, 상위전압(PCAL_ZQ)이 제1 기준전압(VREFA)보다 높은 레벨인 경우 로직하이레벨의 제1 비교신호(COMP1)를 출력하고, 제1 기준전압(VREFA)보다 낮은 레벨인 경우 로직로우레벨의 제1 비교신호(COMP1)를 출력한다.
제2 비교기(32)는 조절구간신호(CALP)가 인에이블되는 구간에서 구동되어, 상위전압(PCAL_ZQ)이 제2 기준전압(VREFB)보다 높은 레벨인 경우 로직로우레벨의 제2 비교신호(COMP2)를 출력하고, 제2 기준전압(VREFB)보다 낮은 레벨인 경우 로직하이레벨의 제2 비교신호(COMP2)를 출력한다.
제1 인에이블신호생성부(33)는 제1 비교신호(COMP1) 및 제2 비교신호(COMP2) 중 하나의 신호가 로직하이레벨인 경우 로직하이레벨로 인에이블된 제1 인에이블신호(EN1)를 생성하여 제1 카운터(34)를 구동시킨다. 또한, 제1 인에이블신호생성부(33)는 제1 비교신호(COMP1) 및 제2 비교신호(COMP2)가 모두 로직로우레벨인 경우 로직로우레벨로 디스에이블된 제1 인에이블신호(EN1)를 생성하여 제1 카운터(34)의 구동을 중단시킨다.
제1 카운터(34)는 상위전압(PCAL_ZQ)이 제1 기준전압(VREFA)보다 높은 레벨인 경우 로직하이레벨의 제1 비교신호(COMP1)와 로직로우레벨의 제2 비교신호(COMP2)를 입력받아 제1 풀-업부(35)의 저항값을 증가시키기 위해 제1 내지 제N 풀업코드(PCODE<1:N>)를 카운팅한다. 또한, 제1 카운터(34)는 상위전압(PCAL_ZQ)이 제2 기준전압(VREFB)보다 낮은 레벨인 경우 로직로우레벨의 제1 비교신호(COMP1)와 로직하이레벨의 제2 비교신호(COMP2)를 입력받아 제1 풀-업부(35)의 저항값을 감소시키기 위해 제1 내지 제N 풀업코드(PCODE<1:N>)를 카운팅한다. 한편, 제1 카운터(34)는 상위전압(PCAL_ZQ)이 제1 기준전압(VREFA)과 제2 기준전압(VREFB) 사이의 레벨인 경우 로직로우레벨로 디스에이블된 제1 인에이블신호(EN1)에 의해 구동을 중단한다.
이상 살펴본 멀티플렉서(30), 제1 비교기(31), 제2 비교기(32), 제1 인에이블신호생성부(33), 제1 카운터(34) 및 제1 풀-업부(35)로 구성된 풀-업코드조절부(3)는 상위전압(PCAL_ZQ)이 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨로 설정되도록 제1 내지 제N 풀업코드(PCODE<1:N>)를 카운팅한다. 일반적으로 제1 기준전압(VREFA)은 전원전압의 절반레벨보다 기설정된 레벨만큼 높은 레벨이고, 제2 기준전압(VREFB)은 전원전압의 절반레벨보다 기설정된 레벨만큼 낮은 레벨로 설정된다. 따라서, 상위전압(PCAL_ZQ)이 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨로 설정되는 경우 제1 풀-업부(35)의 저항값이 외부저항(R)의 저항값과 동일하게 설정된 것으로 본다.
제3 비교기(41)는 제1 구간신호(PREP)가 인에이블되는 제1 구간동안 구동되어, 하위전압(NCAL_ZQ)이 제1 기준전압(VREFA)보다 높은 레벨인 경우 로직하이레벨의 제3 비교신호(COMP3)를 출력하고, 제1 기준전압(VREFA)보다 낮은 레벨인 경우 로직로우레벨의 제3 비교신호(COMP3)를 출력한다. 하위전압(NCAL_ZQ)은 제2 풀-업부(45) 및 풀-다운부(46)에 의해 구동된다.
제4 비교기(42)는 제1 구간신호(PREP)가 인에이블되는 제1 구간동안 구동되어, 하위전압(NCAL_ZQ)이 제2 기준전압(VREFB)보다 높은 레벨인 경우 로직로우레벨의 제4 비교신호(COMP4)를 출력하고, 제2 기준전압(VREFB)보다 낮은 레벨인 경우 로직하이레벨의 제4 비교신호(COMP4)를 출력한다.
제2 인에이블신호생성부(43)는 제3 비교신호(COMP3) 및 제4 비교신호(COMP4) 중 하나의 신호가 로직하이레벨인 경우 로직하이레벨로 인에이블된 제2 인에이블신호(EN2)를 생성하여 제2 카운터(44)를 구동시킨다. 또한, 제2 인에이블신호생성부(43)는 제3 비교신호(COMP3) 및 제4 비교신호(COMP4)가 모두 로직로우레벨인 경우 로직로우레벨로 디스에이블된 제2 인에이블신호(EN2)를 생성하여 제2 카운터(44)의 구동을 중단시킨다.
제2 카운터(44)는 하위전압(NCAL_ZQ)이 제1 기준전압(VREFA)보다 높은 레벨인 경우 로직하이레벨의 제3 비교신호(COMP3)와 로직로우레벨의 제4 비교신호(COMP4)를 입력받아 풀-다운부(46)의 저항값을 감소시키기 위해 제1 내지 제N 풀다운코드(NCODE<1:N>)를 카운팅한다. 또한, 하위전압(NCAL_ZQ)이 제2 기준전압(VREFB)보다 낮은 레벨인 경우 로직로우레벨의 제3 비교신호(COMP3)와 로직하이레벨의 제4 비교신호(COMP4)를 입력받아 풀-다운부(46)의 저항값을 증가시키기 위해 제1 내지 제N 풀다운코드(NCODE<1:N>)를 카운팅한다. 제2 풀-업부(45)는 제1 내지 제N 풀업코드(PCODE<1:N>)를 입력받아 저항값을 제1 풀-업부(35)와 동일하게 조절한다. 한편, 제2 카운터(44)는 하위전압(NCAL_ZQ)이 제1 기준전압(VREFA)과 제2 기준전압(VREFB) 사이의 레벨인 경우 로직로우레벨로 디스에이블된 제2 인에이블신호(EN2)에 의해 구동을 중단한다.
이상 살펴본 제3 비교기(41), 제4 비교기(42), 제2 인에이블신호생성부(43), 제2 카운터(44), 제2 풀-업부(45) 및 풀-다운부(46)로 구성된 풀-다운코드조절부(4)는 하위전압(NCAL_ZQ)이 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨로 설정되도록 제1 내지 제N 풀다운코드(NCODE<1:N>)를 카운팅한다. 하위전압(NCAL_ZQ)이 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨로 설정되는 경우 풀-다운부(46)의 저항값이 제2 풀업부(45)의 저항값과 동일하게 설정된 것으로 본다.
도 3을 참고하여 조절구간신호생성부(231), 제1 구간신호생성부(232) 및 제2 구간신호생성부(233)를 포함하는 구간신호생성부(23)의 구성을 구체적으로 살펴보면 다음과 같다.
조절구간신호생성부(231)는 제1 내지 제9 카운팅신호(CNT<1:9>)가 'H, H, H, H, H, H, H, H, H'의 레벨조합을 갖는 경우 로직로우레벨로 생성되는 제1 종료신호(ENDB1)를 생성하는 제1 종료신호생성부(2310)와, 로직하이레벨의 임피던스조절커맨드(ZQ_CMD)가 입력되는 시점부터 로직로우레벨의 제1 종료신호(ENDB1)가 입력되는 시점까지 로직하이레벨로 인에이블되는 조절구간신호(CALP)를 생성하는 제1 래치부(2311)로 구성된다.
제1 구간신호생성부(232)는 제7 내지 제9 카운팅신호(CNT<7:9>)가 'H, H, L'의 레벨조합을 갖는 경우 로직로우레벨로 생성되는 제2 종료신호(ENDB2)를 생성하는 제2 종료신호생성부(2320)와, 로직하이레벨의 임피던스조절커맨드(ZQ_CMD)가 입력되는 시점부터 로직로우레벨의 제2 종료신호(ENDB2)가 입력되는 시점까지 로직하이레벨로 인에이블되는 제1 구간신호(PREP)를 생성하는 제2 래치부(2321)로 구성된다.
제2 구간신호생성부(233)는 조절구간신호(CALP)가 로직로우레벨인 제1 구간신호(PREP)를 제2 구간신호(POSTP)로 전달하는 전달소자(T21)와, 조절구간신호(CALP)가 로직하이레벨인 제1 구간신호(PREP)의 반전신호를 제2 구간신호(POSTP)로 전달하는 전달소자(T22)로 구성된다. 제2 구간신호생성부(233)에서 생성되는 제2 구간신호(POSTP)는 조절구간신호(CALP)가 로직하이레벨로 인에이블되는 구간에서 제1 구간신호(PREP)의 반전신호가 된다. 따라서, 제1 구간신호(PREP)는 임피던스조절커맨드(ZQ_CMD)가 입력되는 시점부터 제1 내지 제9 카운팅신호(CNT<1:9>)가 'L, L, L, L, L, L, H, H, L'의 레벨조합을 갖는 시점까지의 구간, 즉, 제1 구간동안 로직하이레벨로 인에이블된다. 또한, 제2 구간신호(POSTP)는 제1 내지 제9 카운팅신호(CNT<1:9>)가 'L, L, L, L, L, L, H, H, L'의 레벨조합을 갖는 시점부터 제1 내지 제9 카운팅신호(CNT<1:9>)가 'H, H, H, H, H, H, H, H, H'의 레벨조합을 갖는 시점까지의 구간, 즉, 제2 구간동안 로직하이레벨로 인에이블된다.
도 4를 참고하면 멀티플렉서(30)는 제1 구간신호(PREP)가 로직하이레벨로 인에이블되는 제1 구간동안 패드(5)의 패드전압(ZQ)을 상위전압(PCAL_ZQ)로 전달하는 전달소자(T31)와, 제2 구간신호(POSTP)가 인에이블되는 제2 구간동안 하위전압(NCAL_ZQ)을 상위전압(PCAL_ZQ)로 전달하는 전달소자(T32)로 구성된다.
이상 살펴본 바와 같이 구성된 임피던스 조절회로의 동작을 도 5를 참고하여 살펴보면 다음과 같다.
임피던스조절제어부(2)의 조절구간신호생성부(231)는 임피던스조절커맨드(ZQ_CMD)가 입력되는 시점부터 제1 내지 제9 카운팅신호(CNT<1:9>)가 'H, H, H, H, H, H, H, H, H'의 레벨조합을 갖는 시점까지의 구간동안 로직하이레벨로 인에이블되는 조절구간신호(CALP)를 생성한다. 또한, 임피던스조절제어부(2)의 제1 구간신호생성부(232)는 제1 구간(PD1) 동안 로직하이레벨로 인에이블되는 제1 구간신호(PREP)를 생성하고, 제2 구간신호생성부(233)는 제2 구간(PD2)동안 로직하이레벨로 인에이블되는 제2 구간신호(POSTP)를 생성한다.
제1 구간신호(PREP)가 로직하이레벨로 인에이블되는 제1 구간(PD1)에서 수행되는 풀-업코드조절부(3) 및 풀-다운코드조절부(4)의 임피던스 조절동작을 살펴보면 다음과 같다.
우선, 제1 구간(PD1)에서 조절구간신호(CALP) 및 제1 구간신호(PREP)가 로직하이레벨로 인에이블되므로, 제1 비교기(31), 제2 비교기(32), 제3 비교기(41) 및 제4 비교기(42)가 모두 구동된다. 제1 구간(PD1)에서 멀티플렉서(30)는 패드전압(ZQ)을 상위전압(PCAL_ZQ)으로 전달한다.
다음으로, 제1 구간(PD1)에서 풀-업코드조절부(3)는 상위전압(PCAL_ZQ)이 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨로 설정되도록 제1 내지 제N 풀업코드(PCODE<1:N>)를 카운팅한다. 좀 더 구체적으로, 상위전압(PCAL_ZQ)은 제1 기준전압(VREFA)보다 높은 레벨이므로, 제1 비교기(31)는 로직하이레벨의 제1 비교신호(COMP1)를 생성하고, 제2 비교기(32)는 로직로우레벨의 제2 비교신호(COMP2)를 생성한다. 따라서, 제1 카운터(34)에 의해 카운팅되는 제1 내지 제N 풀업코드(PCODE<1:N>)에 의해 제1 풀업부(35)의 저항값은 증가하여 상위전압(PCAL_ZQ)의 레벨은 순차적으로 감소한다. 상위전압(PCAL_ZQ)의 레벨이 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨까지 감소하여 제1 풀업부(35)의 저항값이 외부저항(R)의 저항값과 동일하게 설정된 후 제1 카운터(34)는 구동을 중단한다.
제1 구간(PD1)에서 풀-다운코드조절부(4)는 하위전압(NCAL_ZQ)이 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨로 설정되도록 제1 내지 제N 풀다운코드(NCODE<1:N>)를 카운팅한다. 좀 더 구체적으로, 하위전압(NCAL_ZQ)은 제1 기준전압(VREFA)보다 높은 레벨이므로, 제3 비교기(41)는 로직하이레벨의 제3 비교신호(COMP3)를 생성하고, 제4 비교기(42)는 로직로우레벨의 제4 비교신호(COMP4)를 생성한다. 따라서, 제2 카운터(44)에 의해 카운팅되는 제1 내지 제N 풀다운코드(NCODE<1:N>)에 의해 풀다운부(46)의 저항값은 감소하여 하위전압(NCAL_ZQ)의 레벨은 순차적으로 감소한다. 이와 함께, 풀-업코드조절부(3)에서 카운팅된 제1 내지 제N 풀업코드(PCODE<1:N>)에 의해 제2 풀업부(45)의 저항값 증가하여 하위전압(NCAL_ZQ)의 레벨을 감소시킨다.
도 5에 도시된 바와 같이 제1 구간(PD1)에서 풀-업코드조절부(3) 및 풀-다운코드조절부(4)의 임피던스 조절동작에 의해 하위전압(NCAL_ZQ)의 레벨을 감소시켰음에도 불구하고, 하위전압(NCAL_ZQ)의 레벨이 제1 기준전압(VREFA)보다 높은 레벨을 갖는다. 이 경우 본 실시예의 임피던스 조절회로는 제2 구간(PD2)에서 풀-업코드조절부(3) 및 풀-다운코드조절부(4)의 임피던스 조절동작에 의해 하위전압(NCAL_ZQ)의 레벨을 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨로 감소시키는데, 이를 자세히 살펴보면 다음과 같다.
우선, 제2 구간(PD2)에서 멀티플렉서(30)는 하위전압(NCAL_ZQ)을 상위전압(PCAL_ZQ)으로 전달한다. 따라서, 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨을 유지하던 상위전압(PCAL_ZQ)은 하위전압(NCAL_ZQ)과 같이 제1 기준전압(VREFA)보다 높은 레벨로 천이한다.
다음으로, 제2 구간(PD2)에서 풀-업코드조절부(3)는 상위전압(PCAL_ZQ)이 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨로 설정되도록 제1 내지 제N 풀업코드(PCODE<1:N>)를 카운팅한다. 좀 더 구체적으로, 상위전압(PCAL_ZQ)은 제1 기준전압(VREFA)보다 높은 레벨이므로, 제1 비교기(31)는 로직하이레벨의 제1 비교신호(COMP1)를 생성하고, 제2 비교기(32)는 로직로우레벨의 제2 비교신호(COMP2)를 생성한다. 따라서, 제1 카운터(34)에 의해 카운팅되는 제1 내지 제N 풀업코드(PCODE<1:N>)에 의해 제1 풀업부(35)의 저항값은 증가하여 상위전압(PCAL_ZQ)의 레벨은 순차적으로 감소한다. 상위전압(PCAL_ZQ)의 레벨이 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨까지 감소한 후 제1 카운터(34)는 구동을 중단한다.
제2 구간(PD2)에서 풀-업코드조절부(3)에서 생성된 제1 내지 제N 풀업코드(PCODE<1:N>)는 제2 풀업부(45)의 저항값을 증가시켜 하위전압(NCAL_ZQ)의 레벨을 감소시킨다. 따라서, 하위전압(NCAL_ZQ)의 레벨도 상위전압(PCAL_ZQ)의 레벨과 같이 제1 기준전압(VREFA) 및 제2 기준전압(VREFB) 사이의 레벨까지 감소한다. 따라서, 풀-다운부(46)의 저항값이 제2 풀업부(45)의 저항값과 동일하게 설정된다.
이상 살펴본 바와 같이 본 실시예의 임피던스 조절회로는 하위전압(NCAL_ZQ)의 레벨 조절을 위한 풀-다운코드(NCODE<1:N>)의 카운팅 동작이 종료된 후 하위전압(NCAL_ZQ)을 상위전압(PCAL_ZQ)에 반영하여 풀-업코드(PCODE<1:N>)의 카운팅 동작을 다시 한번 수행함으로써, 풀-다운부(46)의 저항값을 제2 풀업부(45)의 저항값과 동일하게 설정할 수 없는 조절범위이탈현상(calibration range over)이 발생하는 것을 방지할 수 있다.
2: 임피던스조절제어부 3: 풀-업코드조절부
4: 풀-다운코드조절부 22: 카운팅신호생성부
23: 구간신호생성부 24: 제어클럭생성부
231: 조절구간신호생성부 232: 제1 구간신호생성부
233: 제2 구간신호생성부 2310:제1 종료신호생성부
2311: 제1 래치부 2320: 제2 종료신호생성부
2311: 제2 래치부 30: 멀티플렉서
31: 제1 비교기 32: 제2 비교기
33: 제1 인에이블신호생성부 34: 제1 카운터
35: 제1 풀-업부 41: 제3 비교기
42: 제4 비교기 43: 제2 인에이블신호생성부
44: 제2 카운터 45: 제2 풀-업부
46: 풀-다운부 5: 패드

Claims (20)

  1. 제1 구간동안 외부저항이 연결된 패드의 패드전압과 기준전압을 비교하여 상기 패드전압을 풀-업구동하는 제1 풀-업부의 저항값을 조절하기 위한 풀-업코드를 생성하고, 상기 제1 구간이 종료된 시점부터 제2 구간동안 하위전압과 상기 기준전압을 비교하여 상기 풀-업코드를 생성하는 풀-업코드조절부; 및
    상기 풀-업코드에 응답하여 저항이 조절되어 상기 하위전압을 풀-업 구동하는 제2 풀-업부와 상기 하위전압을 풀-다운 구동하는 풀-다운부를 포함하고, 상기 제1 구간동안 상기 하위전압과 상기 기준전압을 비교하여 상기 풀-다운부의 저항값을 조절하기 위한 풀-다운코드를 생성하는 풀-다운코드조절부를 포함하는 임피던스 조절회로.
  2. 제 1 항에 있어서, 상기 풀-업코드조절부는 상기 제1 구간동안 상기 패드전압이 제1 기준전압보다 큰 레벨인 경우 상기 제1 풀-업부의 저항값을 증가시키기 위한 상기 풀-업코드의 카운팅을 수행하고, 상기 제1 구간동안 상기 패드전압이 제2 기준전압보다 낮은 레벨인 경우 상기 제1 풀-업부의 저항값을 감소시키기 위한 상기 풀-업코드의 카운팅을 수행하는 임피던스 조절회로.
  3. 제 2 항에 있어서, 상기 풀-업코드조절부는 상기 제2 구간동안 상기 하위전압이 제1 기준전압보다 큰 레벨인 경우 상기 제1 풀-업부의 저항값을 증가시키기 위한 상기 풀-업코드의 카운팅을 수행하고, 상기 제2 구간동안 상기 하위전압이 제2 기준전압보다 낮은 레벨인 경우 상기 제1 풀-업부의 저항값을 감소시키기 위한 상기 풀-업코드의 카운팅을 수행하는 임피던스 조절회로.
  4. 제 3 항에 있어서, 상기 풀-다운코드조절부는 상기 제1 구간동안 상기 하위전압이 제1 기준전압보다 큰 레벨인 경우 상기 풀-다운부의 저항값을 감소시키기 위한 상기 풀-다운코드의 카운팅을 수행하고, 상기 제1 구간동안 상기 하위전압이 제2 기준전압보다 낮은 레벨인 경우 상기 풀-다운부의 저항값을 증가시키기 위한 상기 풀-다운코드의 카운팅을 수행하는 임피던스 조절회로.
  5. 제 1 항에 있어서,
    임피던스조절커맨드에 응답하여 상기 제1 구간동안 인에이블되는 제1 구간신호와, 상기 제1 구간이 종료된 시점부터 제2 구간동안 인에이블되는 제2 구간신호와, 상기 제1 및 제2 구간동안 인에이블되는 조절구간신호를 생성하는 임피던스조절제어부를 더 포함하는 임피던스 조절회로.
  6. 제 5 항에 있어서, 상기 임피던스조절제어부는
    클럭신호를 분주하여 카운팅신호들을 생성하는 카운팅신호생성부;
    상기 카운팅신호들, 상기 임피던스조절커맨드 및 리셋신호에 응답하여 상기 제1 및 제2 구간신호와 상기 조절구간신호를 생성하는 구간신호생성부; 및
    상기 클럭신호의 주파수를 조절하여 카운팅 동작 제어를 위한 제어클럭을 생성하는 제어클럭생성부를 포함하는 임피던스 조절회로.
  7. 제 6 항에 있어서, 상기 구간신호생성부는
    상기 임피던스조절커맨드에 응답하여 인에이블되고, 상기 카운팅신호들의 레벨조합 또는 상기 리셋신호에 따라 디스에이블되는 상기 조절구간신호를 생성하는 조절구간신호생성부;
    상기 임피던스조절커맨드에 응답하여 인에이블되고, 상기 카운팅신호들의 레벨조합 또는 상기 리셋신호에 따라 디스에이블되는 상기 제1 구간신호를 생성하는 제1 구간신호생성부; 및
    상기 조절구간신호가 인에이블된 구간에서 상기 제1 구간신호를 반전시켜 상기 제2 구간신호를 생성하는 제2 구간신호생성부를 포함하는 임피던스 조절회로.
  8. 제 5 항에 있어서, 상기 풀-업코드조절부는 상기 제1 및 제2 구간신호에 응답하여 상기 패드전압 또는 상기 하위전압을 선택적으로 상위전압으로 출력하는 멀티플렉서를 포함하는 임피던스 조절회로.
  9. 제 8 항에 있어서, 상기 멀티플렉서는
    상기 제1 구간신호에 응답하여 상기 패드전압을 상기 상위전압으로 전달하는 제1 전달소자; 및
    상기 제2 구간신호에 응답하여 상기 하위전압을 상기 상위전압으로 전달하는 제2 전달소자를 포함하는 임피던스 조절회로.
  10. 제 8 항에 있어서, 상기 풀-업코드조절부는
    상기 상위전압과 제1 기준전압을 비교하여 제1 비교신호를 생성하는 제1 비교기;
    상기 상위전압과 제2 기준전압을 비교하여 제2 비교신호를 생성하는 제2 비교기;
    상기 제1 및 제2 비교신호에 응답하여 상기 풀-업코드를 카운팅하는 제1 카운터를 더 포함하는 임피던스 조절회로.
  11. 제 10 항에 있어서, 상기 제1 및 제2 비교기는 상기 조절구간신호가 인에이블되는 구간에서 구동하는 임피던스 조절회로.
  12. 제 10 항에 있어서, 상기 풀-업코드조절부는 상기 제1 및 제2 비교신호에 응답하여 상기 제1 카운터의 구동을 조절하는 제1 인에이블신호를 생성하는 제1 인에이블신호생성부를 더 포함하는 임피던스 조절회로.
  13. 제 5 항에 있어서, 상기 풀-다운코드조절부는
    상기 하위전압과 제1 기준전압을 비교하여 제3 비교신호를 생성하는 제3 비교기;
    상기 하위전압과 제2 기준전압을 비교하여 제4 비교신호를 생성하는 제4 비교기;
    상기 제3 및 제4 비교신호에 응답하여 상기 풀-다운코드를 카운팅하는 제2 카운터를 더 포함하는 임피던스 조절회로.
  14. 제 13 항에 있어서, 상기 제3 및 제4 비교기는 상기 제1 구간신호가 인에이블되는 구간에서 구동하는 임피던스 조절회로.
  15. 제 13 항에 있어서, 상기 풀-다운코드조절부는 상기 제3 및 제4 비교신호에 응답하여 상기 제2 카운터의 구동을 조절하는 제2 인에이블신호를 생성하는 제2 인에이블신호생성부를 더 포함하는 임피던스 조절회로.
  16. 임피던스조절을 위해 설정되는 조절구간을 제1 및 제2 구간으로 분류하는 제1 단계;
    상기 제1 구간동안 외부저항이 연결된 패드의 패드전압과 기준전압을 비교하여 상기 패드전압을 풀-업구동하는 제1 풀-업부의 저항값과 하위전압을 풀-다운구동하는 제2 풀-업부의 저항값을 조절하기 위한 풀-업코드를 생성하는 제2 단계;
    상기 제1 구간동안 하위전압과 상기 기준전압을 비교하여 상기 하위전압을 풀-다운 구동하는 풀-다운부의 저항값을 조절하기 위한 풀-다운코드를 생성하는 제3 단계; 및
    상기 제2 구간동안 상기 하위전압과 상기 기준전압을 비교하여 상기 풀-업코드를 생성하는 제4 단계를 포함하는 임피던스 조절방법.
  17. 제 16 항에 있어서, 상기 제2 구간은 상기 제1 구간이 종료되는 시점부터 개시되는 임피던스 조절방법.
  18. 제 16 항에 있어서, 상기 제2단계는 상기 패드전압이 제1 기준전압보다 큰 레벨인 경우 상기 제1 풀-업부의 저항값을 증가시키기 위한 상기 풀-업코드의 카운팅을 수행하고, 상기 패드전압이 제2 기준전압보다 낮은 레벨인 경우 상기 제1 풀-업부의 저항값을 감소시키기 위한 상기 풀-업코드의 카운팅을 수행하는 임피던스 조절방법.
  19. 제 16 항에 있어서, 상기 제3 단계는 상기 하위전압이 제1 기준전압보다 큰 레벨인 경우 상기 풀-다운부의 저항값을 감소시키기 위한 상기 풀-다운코드의 카운팅을 수행하고, 상기 하위전압이 제2 기준전압보다 낮은 레벨인 경우 상기 풀-다운부의 저항값을 증가시키기 위한 상기 풀-다운코드의 카운팅을 수행하는 임피던스 조절방법.
  20. 제 16 항에 있어서, 상기 제4 단계는 상기 하위전압이 제1 기준전압보다 큰 레벨인 경우 상기 제1 풀-업부의 저항값을 증가시키기 위한 상기 풀-업코드의 카운팅을 수행하고, 상기 하위전압이 제2 기준전압보다 낮은 레벨인 경우 상기 제1 풀-업부의 저항값을 감소시키기 위한 상기 풀-업코드의 카운팅을 수행하는 임피던스 조절방법.
KR1020100126444A 2010-12-10 2010-12-10 임피던스조절회로 및 임피던스조절방법 KR101204672B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100126444A KR101204672B1 (ko) 2010-12-10 2010-12-10 임피던스조절회로 및 임피던스조절방법
US13/187,603 US8441282B2 (en) 2010-12-10 2011-07-21 Impedance calibration circuit and impedance calibration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100126444A KR101204672B1 (ko) 2010-12-10 2010-12-10 임피던스조절회로 및 임피던스조절방법

Publications (2)

Publication Number Publication Date
KR20120065105A KR20120065105A (ko) 2012-06-20
KR101204672B1 true KR101204672B1 (ko) 2012-11-26

Family

ID=46198732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100126444A KR101204672B1 (ko) 2010-12-10 2010-12-10 임피던스조절회로 및 임피던스조절방법

Country Status (2)

Country Link
US (1) US8441282B2 (ko)
KR (1) KR101204672B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6084764B2 (ja) * 2011-02-22 2017-02-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR102008019B1 (ko) * 2012-06-29 2019-08-06 에스케이하이닉스 주식회사 임피던스 교정회로
USRE49506E1 (en) * 2012-12-03 2023-04-25 Samsung Electronics Co., Ltd. High/low speed mode selection for output driver circuits of a memory interface
KR102083005B1 (ko) 2013-10-31 2020-02-28 삼성전자주식회사 종단 저항을 보정하는 반도체 메모리 장치 및 그것의 종단 저항 보정 방법
CN104935321B (zh) * 2014-03-18 2017-11-28 扬智科技股份有限公司 输入输出阻抗校正电路与方法
JP2015216513A (ja) 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
KR102363346B1 (ko) * 2015-08-20 2022-02-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
JP6509711B2 (ja) * 2015-10-29 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びメモリシステム
KR102603571B1 (ko) * 2016-07-13 2023-11-20 에스케이하이닉스 주식회사 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법
KR102635549B1 (ko) * 2016-10-25 2024-02-13 에스케이하이닉스 주식회사 임피던스 교정 회로 및 이를 포함하는 반도체 메모리 장치
KR102396741B1 (ko) * 2017-09-11 2022-05-12 에스케이하이닉스 주식회사 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
KR20210077976A (ko) * 2019-12-18 2021-06-28 에스케이하이닉스 주식회사 임피던스 조정회로 및 이를 포함하는 반도체 장치
US11031070B1 (en) * 2020-01-27 2021-06-08 Micron Technology, Inc. Apparatus and method for performing continuous time linear equalization on a command/address signal
CN112650344B (zh) * 2020-12-22 2022-07-29 成都华微电子科技股份有限公司 可配置终端匹配电阻校准电路
US20230080033A1 (en) * 2021-09-13 2023-03-16 Rambus Inc. Methods and circuits for slew-rate calibration

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849065B1 (ko) * 2005-12-15 2008-07-30 주식회사 하이닉스반도체 동기식 메모리 장치의 드라이버 및 오디티 임피던스 조절방법
US7692446B2 (en) * 2006-08-24 2010-04-06 Hynix Semiconductor, Inc. On-die termination device
KR100932548B1 (ko) * 2007-12-11 2009-12-17 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로

Also Published As

Publication number Publication date
KR20120065105A (ko) 2012-06-20
US20120146687A1 (en) 2012-06-14
US8441282B2 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
KR101204672B1 (ko) 임피던스조절회로 및 임피던스조절방법
KR100744039B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR101204674B1 (ko) 반도체집적회로
KR100640158B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR102008019B1 (ko) 임피던스 교정회로
JP4618600B2 (ja) キャリブレーション回路及びこれを備えた半導体装置
KR100937951B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
JP4205741B2 (ja) キャリブレーション回路を有する半導体装置及びキャリブレーション方法
KR20120040775A (ko) 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치
US8441283B2 (en) Integrated circuit
US9792969B1 (en) Semiconductor device and semiconductor system
US7135896B2 (en) Output buffer circuit and semiconductor integrated circuit
KR102674036B1 (ko) 멀티비트 데이터를 송신하는 송신기
KR20150037033A (ko) 임피던스 교정회로
US8604830B2 (en) Semiconductor device
KR20120005343A (ko) 집적회로
US9496870B2 (en) Semiconductor device
CN112562753A (zh) 参考电压训练电路以及包括其的半导体设备
KR101697358B1 (ko) 출력버퍼
KR101113332B1 (ko) 출력드라이버
KR20130072874A (ko) 신호 출력 회로 및 이를 포함하는 반도체 장치
KR100976414B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
KR101204679B1 (ko) 코드 생성부 및 이를 포함한 코드 생성 회로
KR102409744B1 (ko) 데이터 수신 회로
KR101995027B1 (ko) 정전류 소모가 없는 저전력 송신기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 7