KR20200096847A

KR20200096847A - 초저전력 소비 전력 공급 구조

Info

Publication number: KR20200096847A
Application number: KR1020207021796A
Authority: KR
Inventors: 동얀 자오; 시아오커 탕; 시아오만 왕; 더지앤 리; 하이펑 장; 이 후; 리신 양; 이동 위앤; 랑 탄; 용왕 마; 지아리 허우
Original assignee: 베이징 스마트칩 마이크로일렉트로닉스 테크놀로지 컴퍼니 리미티드; 스테이트 그리드 코퍼레이션 오브 차이나; 스테이트 그리드 인포메이션 엔드 텔레커뮤니케이션 그룹 컴퍼니 리미티드
Priority date: 2017-12-29
Filing date: 2018-05-22
Publication date: 2020-08-13
Also published as: WO2019128055A1; KR102206261B1; AU2018394695A1; US20200326739A1; CN108762359B; US10866605B2; AU2018394695B2; CN108762359A

Abstract

본 발명에 따른 초저전력 소비 전력 공급 구조는 제1 LDO 회로, 제2 LDO 회로, 제1 Bandgap 모듈, 제2 Bandgap 모듈 및 스위칭 회로를 포함한다. 여기에서, 제1 LDO 회로는 SOC 칩이 정상 동작 모드에 있을 때 LDO 출력 전압을 제공하도록 구성되고, 제2 LDO 회로는 SOC 칩이 초저전력 소비 모드에 있을 때 LDO 출력 전압을 제공하도록 구성된다. 제1 Bandgap 모듈은 턴온 되어 작동(power-on startup) 시 메인 전원 전압에 기초하여 제1 LDO 회로에 제1 기준 전압을 제공하도록 구성되고, 제2 Bandgap 모듈은 파워온되어 시작된 후 제2 LDO 회로에 제2 기준 전압을 제공하도록 구성된다. 스위칭 회로는 파워온되어 시작 시, 제1 Bandgap 모듈에서 출력하는 제1 기준 전압의 모드를 파워온되어 시작된 후 제2 Bandgap 모듈에서 출력하는 제2 기준 전압의 모드로 스위칭하도록 구성된다.

Description

초저전력 소비 전력 공급 구조

본 출원은 출원번호가 CN201711483345.7이고 출원일이 2017년 12월 29일인 중국 특허 출원에 기반하여 제출하였고, 중국 특허 출원의 우선권을 주장하는 바, 그 모든 내용은 참조로서 본 출원에 인용된다.

본 발명은 칩 기술 분야에 속하며, 초저전력 소비 전력 공급 구조에 관한 것이다.

대부분의 시스템 온 칩(SOC, System on Chip) 시스템은 통상적으로 정상 동작 모드, 저전력 소비 모드 등과 같은 다양한 동작 모드를 포함한다. 칩의 전력 소비에 대한 요건은 동작 모드에 따라 상이하다. 그 중에서도 전력 공급 모듈은 메인 전원 전압을 내부 코어 전압으로 변환하고 내부 회로에 전원을 공급하도록 구성된다. 일반 전력 공급 모듈의 동작 전류는 마이크로 암페어(μA) 레벨이며, 칩이 정상 동작 모드에 있을 경우, 전력 공급 모듈은 비교적 큰 전류 구동을 제공할 수 있고, 이때 디지털 회로 자체의 전력 소비는 밀리 암페어(mA) 레벨이므로 전력 공급 모듈에서 소비되는 전류는 무시할 수 있다. 그러나 칩이 저전력 소비 동작 모드에 있을 경우, 디지털 클록이 꺼지거나 비교적 낮은 클록 주파수에서 작동되기 때문에 디지털 회로의 전력 소비도 비교적 적고, 턴 오프가 안되는 전력 공급 모듈로서 그 자체가 소비하는 전류는 저전력 소비 모드에서 비중이 크게 증가하며, 그 전류도 저전력 소비 모드에서의 SOC 칩의 전류 레벨을 결정짓는다. SOC 칩의 저전력 소비 모드 전류를 1μA 내지 2μA로 구현하기 위해서는 전력 공급 모듈의 전력 소비가 nA 레벨이어야 한다. 따라서 전력 공급 모듈은 SOC 칩의 정상 동작 모드와 초저전력 소비 동작 모드를 고려해야 하고, 전력 공급 모듈의 중요한 인덱스는 전력 공급 제거비(PSRR, Power Supply Rejection Ratio)이며, 초저전력 소비 모드에서 전원의 지터(jitter)는 회로 출력의 지터를 유발하기 쉽기 때문에 PSRR 성능이 매우 떨어진다.

일반 전력 공급 모듈은 적어도 로우 드롭아웃 리니어 레귤레이터(LDO, Low-dropout Linear Regulator) 및 LDO에 기준 전압을 제공하는 밴드갭 기준 전압(Bandgap)으로 구성된다. 이중 모드 스위칭을 구현하기 위하여, 종래 기술에서는 2개의 LDO 회로로 구성된 LDO 회로가 제안되었으며, 제어 신호에 의해 전류 바이어스의 크기가 2가지 모드의 스위칭에 도달하도록 제어된다. 그러나 이러한 방법에는 PSRR 성능을 어떻게 향상시킬지에 대한 언급이 없다. 전력 공급 모듈의 PSRR 성능 개선 측면에서 가장 일반적인 접근 방식은 LDO 및 Bandgap의 전력 공급 제거 기능을 최적화하는 것이다. 그 중에서도 LDO와 Bandgap의 전력 공급 제거비를 개선하는 방법에는 내부 노드 슬루율(slew rate) 개선, 내장된 하이패스 필터링 및 전력 공급 리플(power ripple) 전처리 등이 포함된다.

저전력 소비를 전제로, LDO에 기준 전압의 Bandgap의 PSRR를 제공하는 것은 전체 전력 공급 시스템 PSRR의 불량의 원인이므로, Bandgap의 PSRR 성능은 전력 공급 시스템의 PSRR 성능에 직접적인 영향을 미친다. 현재Bandgap의 PSRR을 개선하는 방법은 통상적으로 프리-레귤레이팅(pre-regulating) 기술, 보상 기술 등을 사용하는 것이나, 기존Bandgap 내에 새로운 전류 경로를 추가해야 하므로 저전력 소비 설계에 유익하지 않고 전력 공급 모듈 동작 전류가 nA 레벨로 제한될 때 Bandgap의 PSRR 개선 효과가 좋지 않다.

상기 배경기술 부분에 개시된 정보는 본 발명의 전체적인 배경에 대한 이해를 돕기 위한 것이며, 상기 정보가 본 발명이 속한 기술분야의 당업자에게 공지된 종래 기술을 구성하는 것으로 인정되거나 어떠한 방식으로도 암시되어서는 안 된다.

본 발명의 목적은 초저전력 소비 전력 공급 구조를 제공함으로써, 새로운 전력 공급 구조를 채택하여 초저전력 소비 모드에서 높은 PSRR 성능을 달성하고 큰 구동의 정상 동작 모드와 저전력 소비 모드 간의 호환성을 구현하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예는 초저전력 소비 전력 공급 구조를 제공하며, 제1 LDO 회로, 제2 LDO 회로, 제1 Bandgap 모듈, 제2 Bandgap 모듈 및 스위칭 회로가 포함된다. 여기서, 상기 제1 LDO 회로는 SOC 칩이 정상 동작 모드에 있을 때 LDO 출력 전압을 제공하고, 상기 SOC 칩에 출력 전류를 제공하도록 구성되며; 상기 제2 LDO 회로는 상기 SOC 칩이 초저전력 소비 모드에 있을 때 LDO 출력 전압을 제공하고, SOC 칩에 출력 전류를 제공하도록 구성되며, 상기 제2 LDO 회로의 출력 전류는 상기 제1 LDO 회로의 출력 전류보다 작으며; 상기 제1 Bandgap 모듈은 파워온되어 시작(power-on startup) 시 메인 전원 전압에 기반하여 제1 LDO 회로에 제1 기준 전압을 제공하도록 구성되고; 상기 제2 Bandgap 모듈은 파워온되어 시작된 후 제2 LDO 회로에 제2 기준 전압을 제공하도록 구성되며; 상기 스위칭 회로는 파워온되어 시작 시, 상기 제1 Bandgap 모듈에 의해 제1 기준 전압이 출력되는 모드를, 파워온되어 시작된 후 상기 제2 Bandgap 모듈에 의해 제2 기준 전압이 출력되는 모드로 스위칭하도록 구성된다.

일 실시예에 있어서, 상기 스위칭 회로는 파워온 리셋 회로, 지연 회로 및 레벨 선택 회로를 포함하고; 상기 파워온 리셋 회로는 파워온 리셋(POR, Power on reset) 모듈을 포함하고, 상기 지연 회로는 상기 지연 모듈을 포함하며, 상기 POR 모듈은 상기 지연 모듈에 연결되고; 상기 지연 모듈은 상기 레벨 선택 회로에 연결되며; 상기 POR 모듈은 리셋 신호를 생성하여 상기 지연 모듈로 전송하고, 상기 지연 모듈은 상기 레벨 선택 회로를 제어하고, 상기 레벨 선택 회로는 상기 제1 LDO 회로와 상기 제2 LDO 회로에 제공된 상기 제1 기준 전압 또는 상기 제2 기준 전압을 선택하도록 구성된다.

일 실시예에 있어서, 상기 스위칭 회로는 오실레이터 회로와 제1 레벨 변환 회로를 더 포함하고, 상기 오실레이터 회로는 오실레이터(OSC)를 포함하고, 상기 OSC는 클록 신호를 출력하고; 상기 제1 레벨 변환 회로는 3 개의 신호 입력단, 즉 EN1 신호 입력단, EN2 신호 입력단 및 POR 신호 입력단 및, 2개의 신호 출력단, 즉 ENH1 신호 출력단 및 ENH2 신호 출력단을 포함한다.

일 실시예에 있어서, 상기 제1 LDO 회로는 제1 LDO 모듈을 포함하고, 상기 제2 LDO 회로는 제2 LDO 모듈을 포함하고; 상기 EN1 신호 입력단과 EN2 신호 입력단은 각각 상기 SOC 칩에 의해 발송되는 EN1 제어 신호와 EN2 제어 신호를 입력하도록 구성되고, 상기 POR 신호 입력단은 상기 POR 리셋 신호를 입력하도록 구성되고, 상기 ENH1 신호 출력단과 상기 ENH2 신호 출력단은 각각 ENH1 제어 신호와 ENH2 제어 신호를 출력하도록 구성되고, ENH1 제어 신호와 ENH2 제어 신호는 각각 제1 LDO 회로의 제1 LDO 모듈과 제2 LDO 회로의 제2 LDO 모듈의 온오프를 제어하도록 구성된다.

일 실시예에 있어서, 상기 OSC는 파워온되어 시작 시, 상기 POR 모듈에 의해 생성되는 상기 POR 리셋 신호의 제어를 통해 상기 지연 모듈에 상기 클록 신호를 제공하도록 구성되고; 상기 지연 모듈은 상기 클록 신호에 기반하여 상기 레벨 선택 회로를 제어하며; 상기 레벨 선택 회로는 상기 제1 Bandgap 모듈이 턴온되고 상기 제1 LDO 회로에 제공된 상기 제1 기준 전압을 선택하도록 구성되며; 상기 제1 레벨 변환 회로는 상기 POR 리셋 신호의 제어 하에서 상기 제1 LDO 모듈이 턴온되고 상기 제2 LDO 모듈이 턴오프되도록 구성된다.

일 실시예에 있어서, 상기 제2 Bandgap 모듈은 파워온 과정에서 시작되고, 상기 OSC는 LDO 출력 전압에 의해 전원을 공급받고, 상기 제2 Bandgap 모듈은 바이어스 전류를 공급받으며; 상기 OSC는 클록 신호를 상기 지연 모듈에 출력하도록 구성되고, 상기 POR 리셋 신호가 해제되며, 기설정된 지속 시간까지 OSC 클록 지연이 누적된 후에, 상기 레벨 선택 회로는, 상기 제1 Bandgap 모듈을 턴오프하고 상기 제1 LDO 회로와 상기 제2 LDO 회로에 제공된 상기 제2 기준 전압을 선택하도록 구성된다.

일 실시예에 있어서, 파워온되어 시작된 후, SOC 칩이 저전력 소비 모드에 있을 때, 상기 제1 레벨 변환 회로는 EN1 제어 신호를 턴오프하고 EN2 제어 신호를 턴온하여, 상기 제1 LDO 모듈의 턴오프와 상기 제2 LDO 모듈의 턴온을 제어함으로써, 상기 제2 Bandgap 모듈과 상기 제2 LDO 회로를 통해 상기 SOC 칩에 전원을 공급한다.

일 실시예에 있어서, 상기POR모듈은 파워온되어 시작 시, 상기 SOC 칩의 제어에 기반하여 턴오프된다.

상기 OSC는 파워온되어 시작 시, 상기 SOC 칩의 제어에 기반하여 턴오프되도록 구성된다.

본 발명의 실시예는 다음과 같은 유익한 효과를 갖는다.

(1) 구조 설계가 간단하고 PSRR 성능이 구조적으로 최적화되었으며, 본 발명의 실시예에 따른 전력 공급 구조의 각 서브 모듈은 모두 기존의 구조를 채택할 수 있으며, PSRR 성능을 향상시키기 위한 특별한 설계가 필요하지 않다.

(2) 서브 모듈은 PSRR 성능을 향상시키기 위해 회로를 추가할 필요가 없으며, 초저전력 소비 모드에서는 저전력 소비의 제2 LDO 모듈과 그 아래에 중첩된 저전력 소비 제2 Bandgap 모듈만 전류를 소비하므로, 시스템의 전력 소비가 현저하게 감소하여 저전력 소비 목표 값을 쉽게 달성한다.

(3) 전력 공급 구조의 견고성이 우수하고, 상기 전력 공급 구조는 작동 시 POR 리셋 신호를 채택해 리셋하므로 제1 LDO 모듈이 순조롭게 작동되도록 보장하며, 지연 스위칭에 사용되는 오실레이터는 LDO 출력 전압을 채택해 전원을 공급하므로 제1 LDO 회로에서의 제2 Bandgap 모듈은 전류를 공급한다. 따라서 발진 주파수의 크기는 제1 LDO 회로 파워온 및 제2 Bandgap 모듈의 설정 조건을 직접 반영하여, 제2 Bandgap 모듈 스위칭 시간과 제1 LDO 회로의 파워온 속도 및 제2 Bandgap 모듈의 구축 속도의 적응 결과를 생성함으로써, 전력 공급 구조 작동의 견고성을 더욱 향상시킨다. 동시에 작업 시 제2 Bandgap 모듈은 제2 LDO 회로 아래에 위치하기 때문에, 제2 Bandgap 모듈과 제2 LDO 회로는 하나의 루프를 형성하여 전력 공급 전원의 영향을 쉽게 받지 않는다. 따라서 상기 전력 공급 구조는 매우 견고하다.

(4) 본 발명의 전력 공급 구조는 LDO 출력 전압과 제2 Bandgap 모듈 출력 전류에 의해 제어되는 오실레이터에 의해 스위칭되는 스위칭 회로를 포함한다.

도 1은 본 발명의 일 실시예에 따른 초저전력 소비 전력 공급 구조의 개략도이다.

이하에서는 첨부 도면과 함께 본 발명의 구체적인 실시예를 더욱 상세하게 설명하나, 본 발명의 보호 범위는 구체적인 실시예에 의해 한정되지 않는다는 점을 이해해야 한다.

명세서 및 청구범위 전체에서 달리 명시되지 않는 한, 용어 "포함한" 또는 "포함하는", "포함되는" 등과 같은 이의 변형된 용어는 언급된 요소 또는 구성 요소를 포함하며, 다른 요소 또는 다른 구성 요소를 배제하지 않는 것으로 이해된다.

도 1에서 도시하는 바와 같이, 본 발명의 구체적인 실시예에 따른 초저전력 소비 전력 공급 구조는 제1 LDO 회로, 제2 LDO 회로, 제1 Bandgap 모듈(도 1에서 제1 BG 모듈로 약칭됨), 제2 Bandgap 모듈(도 1에서 제2 BG 모듈로 약칭됨) 및 스위칭 회로를 포함한다. 스위칭 회로는 파워온 리셋 회로, 오실레이터 회로, 지연 회로 및 레벨 변환 회로를 포함하고, 스위칭 회로는 파워온되어 시작 시, 제1 Bandgap 모듈에 의해 제1 기준 전압(도 1에의 VREF1)이 출력되는 모드를, 파워온되어 시작된 후 제2 Bandgap 모듈에 의해 제2 기준 전압(도 1의 VREF2)이 출력되는 모드로 스위칭하도록 구성된다. 여기서, 제1 LDO 회로는 SOC 칩이 정상 동작 모드에 있을 때 LDO 출력 전압을 제공하고 SOC 칩에 출력 전류를 제공하도록 구성되고, 제2 LDO 회로는 상기 SOC 칩이 초저전력 소비 모드에 있을 때 LDO 출력 전압을 제공하고 SOC 칩에 출력 전류를 제공하도록 구성된다. 제2 LDO 회로의 전류 출력은 제1 LDO 회로의 전류 출력보다 작고, 제2 LDO 회로는 초저전력 소비 LDO이고 그 자체의 동작 전류가 매우 작기 때문에 최대 구동 전류 값도 작지만 저전력 소비 모드 하에서 SOC 칩의 구동 전류 요구를 충족시킬 수 있다. 제1 Bandgap 모듈은 메인 전원 전압 하에서 동작하며, 파워온되어 시작 시, 제1 LDO 회로에 제1 기준 전압을 제공하여 지연 모듈의 제어를 받을 수 있도록 구성된다. 제2 Bandgap 모듈은 LDO 출력 전압(VDD) 하에서 동작하는 밴드갭 기준 전압이며, 파워온되어 시작된 후 제2 LDO 회로에 제2 기준 전압을 제공하도록 구성된다.

스위칭 회로는 레벨 선택 회로를 더 포함하고, 파워온 리셋 회로는 POR 모듈을 포함하고, 지연 회로는 지연 모듈을 포함하고, 상기 POR 모듈은 상기 지연 모듈에 연결되고, 상기 지연 모듈은 상기 레벨 선택 회로에 연결된다. POR 모듈은 POR 리셋 신호를 생성하여 지연 모듈로 발송하고, 지연 모듈은 레벨 선택 회로를 제어하며, 레벨 선택 회로는 제1 LDO 회로와 제2 LDO 회로에 제공되는 제1 기준 전압 또는 제2 기준 전압을 선택하도록 구성된다.

POR 모듈은 파워온되어 시작 시, 지연 모듈 및 제1 LDO 모듈과 제2 LDO 모듈을 제어하며, 레벨 변환 회로는 고정 상태이다. 지연 모듈이 메인 전원 전압 하에서 동작하고, POR 모듈 리셋 단계에서 제1 Bandgap 모듈이 턴온되도록 제어하며, 레벨 선택 회로는 제1 Bandgap 모듈을 선택하고, POR 리셋 후 기설정된 지속 시간 동안 OSC를 통한 출력 클록 타이밍 출력 후, 제1 Bandgap 모듈을 턴오프하고, 레벨 선택 회로는 제2 Bandgap 모듈을 선택하고, 동시에 전원 스위칭 플래그(FLAG) 신호를 출력한다. 레벨 선택 회로는 지연 모듈의 제어 하에서 파워온되어 시작 시, 제 1 Bandgap 모듈로부터 제1 LDO 회로와 제2 LDO 회로의 기준 전압을 선택하고, 파워온되어 시작된 후 제2 Bandgap 모듈로부터 제1 LDO 회로와 제2 LDO 회로의 기준 전압을 선택한다. OSC는 클록 신호를 출력할 수 있고, OSC 회로와 지연 회로 사이에 제2 레벨 변환 회로가 더 설치된다. 제1 레벨 변환 회로는 3 개의 신호 입력단, 즉 EN1 신호 입력단, EN2 신호 입력단 및 POR 신호 입력단 및, 2개의 신호 출력단, 즉 ENH1 신호 출력단 및 ENH2 신호 출력단을 포함한다. EN1 신호 입력단과 EN2 신호 입력단은 각각 SOC 칩에 의해 발송되는 EN1 제어 신호와 EN2 제어 신호를 입력하도록 구성되고, POR 신호 입력단은 POR 리셋 신호를 입력하도록 구성되고, ENH1 신호 출력단과 ENH2 신호 출력단은 각각 ENH1 제어 신호와 ENH2 제어 신호를 출력하도록 구성되고, ENH1 제어 신호와 ENH2 제어 신호는 각각 제1 LDO 회로의 제1 LDO 모듈과 제2 LDO 회로의 제2 LDO 모듈의 온오프를 제어하도록 구성된다.

본 발명의 실시예에 따른 전력 공급 구조의 파워온 과정은 하기와 같다.

전력 공급 구조가 파워온 되어 시작될 때, POR 모듈은 POR 리셋 신호를 생성하고, POR 리셋 신호의 제어를 통해 OSC는 지연 모듈에 클록 신호를 제공하며, 지연 모듈은 레벨 선택 회로를 제어하여 제1 Bandgap 모듈을 턴온하고, 제1 LDO 회로와 제2 LDO 회로에 제1 기준 전압을 제공하도록 선택하고, 제1 레벨 변환 회로는 POR 리셋 신호의 제어 하에서 제1 LDO 모듈을 턴온하고 제2 LDO 모듈을 턴오프하여, 파워온되어 시작 시, 제1 LDO 회로가 비교적 큰 전류 출력을 제공할 수 있도록 보장한다.

전력 공급 구조가 파워온 과정에 있을 때, 즉 LDO 출력 전압 VDD가 일정한 레벨까지 상승한 후, 제2 Bandgap 모듈이 작동되어 제2 기준 전압 및 바이어스 전류를 출력하기 시작하고, OSC는 LDO 출력 전압 VDD에 의해 전원을 공급받고 제2 Bandgap 모듈에 의해 바이어스 전류를 공급받으며; LDO 출력 전압 VDD가 OSC 작동 전압보다 높고, OSC가 제2 Bandgap 모듈로부터의 바이어스 전류를 수신하면, OSC는 클록 신호를 출력하고, 클록 신호를 메인 전원 전압 하의 클록 신호로 변환해 지연 모듈에 제공하며, 메인 전원이 충분히 높아지면 POR 리셋 신호가 해제되고, 지연 모듈은 POR 리셋 신호가 해제된 후OSC 클록 지연이 기설정된 지속 시간까지 누적되면, 제2 Bandgap 모듈이 안정적으로 구축된 것으로 간주할 수 있으므로, 제1 Bandgap 모듈을 턴오프하고, 제2 기준 전압을 제1 LDO 회로와 제2 LDO 회로의 기준 전압으로 선택하며, Bandgap 모듈 스위칭 완료의 플래그 신호를 제공하고, 레벨 변환 회로가 VDD 도메인 하의 플래그 신호로 변환되어 디지털 회로에 사용되도록 제공된다. 파워온 시 POR 모듈과 OSC의 참여가 필요하지만, 이 두 모듈은 절대 다수의 SOC 칩에 없어서는 안될 모듈이므로 추가적인 회로 오버헤드가 없다.

전력 공급 구조가 파워온 되어 시작된 후, SOC 칩을 통해 상응하는 EN1 제어 신호와 EN2 제어 신호를 제공하여 LDO 모듈을 제어할 수 있고, POR 모듈 리셋이 완료되면, 제1 LDO 모듈과 제2 LDO 모듈의 온오프는 EN1 제어 신호와 EN2 제어 신호에 의해 제어되며, SOC 칩이 저전력 소비 모드로 들어가면 EN1 제어 신호를 턴오프하고 EN2 제어 신호를 턴온함으로써, 초저전력 소비의 제2 Bandgap 모듈과 제2 LDO 회로를 통해 SOC 칩에 전원을 공급한다. 전력 공급 구조가 파워온되어 시작되면, SOC 칩의 제어를 통해 필요에 따라 POR 모듈과 OSC를 턴오프 상태로 설정할 수 있으며, POR 모듈과 OSC가 턴오프 상태로 설정되면 전체 전력 소비는 매우 낮아진다. 제2 Bandgap 모듈이 제2 LDO 회로 아래에 중첩되기 때문에, 해당 시스템의 전력 공급 제거비 성능이 비교적 우수하고, 이 2개의 서브 모듈 회로를 설계할 때 높은 전력 공급 제거비를 위해 추가 전류 오버헤드가 필요하지 않으며, 상기 제2 LDO 회로는 큰 구동 전류를 제공할 필요가 없으므로 회로 설계 측면에서 매우 낮은 전력 소비를 달성하기 쉽다.

본 발명의 실시예에 따른 초저전력 소비 전력 공급 구조는 상이한 전력 공급으로 파워온될 때, POR 모듈이 파워온 과정에서 내부 제어 회로가 고정된 고전압의 제1 Bandgap 모듈과 큰 전력 소비의 제1 LDO가 작동 상태에 있도록 보장할 수 있으며, LDO의 출력 전압이 충분히 높은 레벨에 도달하고 제2 Bandgap 모듈이 동작하기 시작할 때만, 상응하는 전원 전압과 동작 전류를 OSC에 제공할 수 있으므로, OSC의 발진 주파수는 LDO 출력 전압의 레벨을 구현하여, 제1 기준 전압과 제2 기준 전압 스위칭의 지연 시간은 또한 LDO 회로에 의해 구축된 전압 레벨과 관련이 있다. 메인 전원이 비교적 느리게 턴온되고, LDO 출력 전압도 전원 전압을 따라 비교적 느리게 상승할 때, OSC는 이 구축 과정에서 전원 전압이 비교적 낮아 주파수가 비교적 느려지며 지연 시간도 이에 따라 증가하여 제1 기준 전압과 제2 기준 전압의 스위칭 시간이 지연됨으로써, 기준 전압으로 하여금 LDO 출력 전압이 비교적 높은 경우에만 내부 제2 Bandgap 모듈로 스위칭될 수 있도록 하여, Bandgap 모듈 스위칭 시간과 전원 파워온 속도의 적응 결과를 생성하여, 해당 전력 공급 시스템이 상이한 전원 공급 파워온 상황에 대응할 수 있도록 안정성을 향상시킨다.

본 발명의 특정 예시적인 실시예들에 대한 전술한 설명은 설명과 예시를 위한 것이다. 이러한 설명은 본 발명을 개시된 정확한 형태로 한정하려는 것이 아니며, 상기 교시에 따라 많은 변경 및 수정이 이루어질 수 있음은 명백하다. 예시적인 실시예를 선택하여 설명하는 목적은 본 발명의 특정 원리 및 그 실제 응용에 대해 설명하는 데에 있으므로, 본 발명이 속한 기술분야의 당업자는 본 발명의 당야한 상이한 예시적 실시예 및 다양한 상이한 선택과 변형을 구현하고 이용할 수 있다. 본 발명의 범위는 청구범위 및 그 등가 형태에 의해 정의되도록 의도된다.

Claims

초저전력 소비 전력 공급 구조로서,
제1 로우 드롭아웃 리니어 레귤레이터(LDO) 회로, 제2 LDO 회로, 제1밴드갭 기준 전압(Bandgap) 모듈, 제2 Bandgap 모듈 및 스위칭 회로를 포함하되,
상기 제1 LDO 회로는 시스템 온 칩(SOC)이 정상 동작 모드에 있을 때 LDO 출력 전압을 제공하고, 상기 SOC 칩에 출력 전류를 제공하도록 구성되며; 상기 제2 LDO 회로는 상기 SOC 칩이 초저전력 소비 모드에 있을 때 LDO 출력 전압을 제공하고, 상기 SOC 칩에 출력 전류를 제공하도록 구성되고, 상기 제2 LDO 회로의 출력 전류는 상기 제1 LDO 회로의 출력 전류보다 작으며;
상기 제1 Bandgap 모듈은 파워온되어 시작 시, 상기 제1 LDO 회로에 제1 기준 전압을 제공하도록 구성되고; 상기 제2 Bandgap 모듈은 파워온되어 시작된 후 상기 제2 LDO 회로에 제2 기준 전압을 제공하도록 구성되며;
상기 스위칭 회로는, 파워온되어 시작 시, 상기 제1 Bandgap 모듈에 의해 상기 제1 기준 전압이 출력되는 모드를, 파워온되어 시작된 후 상기 제2 Bandgap 모듈에 의해 상기 제2 기준 전압이 출력되는 모드로 스위칭하도록 구성되는
초저전력 소비 전력 공급 구조.
제1항에 있어서,
상기 스위칭 회로는 파워온 리셋 회로, 지연 회로 및 레벨 선택 회로를 포함하고;
상기 파워온 리셋 회로는 파워온 리셋(POR) 모듈을 포함하고, 상기 지연 회로는 지연 모듈을 포함하며, 상기 POR 모듈은 상기 지연 모듈에 연결되고; 상기 지연 모듈은 상기 레벨 선택 회로에 연결되며;
상기 POR 모듈은 POR 리셋 신호를 생성하여 상기 지연 모듈로 전송하고, 상기 지연 모듈은 상기 레벨 선택 회로를 제어하고, 상기 레벨 선택 회로는 상기 제1 LDO 회로와 상기 제2 LDO 회로에 제공된 상기 제1 기준 전압 또는 상기 제2 기준 전압을 선택하도록 제공되는
초저전력 소비 전력 공급 구조.
제2항에 있어서,
상기 스위칭 회로는 오실레이터 회로와 제1 레벨 변환 회로를 더 포함하고; 상기 오실레이터 회로는 오실레이터(OSC)를 포함하고,
상기 OSC는 클록 신호를 출력하고; 상기 제1 레벨 변환 회로는, 3 개의 신호 입력단, 즉 EN1 신호 입력단, EN2 신호 입력단 및 POR 신호 입력단, 및 2개의 신호 출력단, 즉 ENH1 신호 출력단 및 ENH2 신호 출력단을 포함하는
초저전력 소비 전력 공급 구조.
제3항에 있어서,
상기 제1 LDO 회로는 제1 LDO 모듈을 포함하고; 상기 제2 LDO 회로는 제2 LDO 모듈을 포함하며,
상기 EN1 신호 입력단과 EN2 신호 입력단은 각각 상기 SOC 칩에 의해 발송되는 EN1 제어 신호와 EN2 제어 신호를 입력하도록 구성되고, 상기 POR 신호 입력단은 상기 POR 리셋 신호를 입력하도록 구성되고, ENH1 신호 출력단과 ENH2 신호 출력단은 각각 ENH1 제어 신호와 ENH2 제어 신호를 출력하도록 구성되고, 상기 ENH1 제어 신호와 상기 ENH2 제어 신호는 각각 상기 제1 LDO 모듈과 상기 제2 LDO 모듈의 온오프를 제어하도록 구성되는
초저전력 소비 전력 공급 구조.
제3항에 있어서,
상기 OSC는, 파워온되어 시작 시, 상기 POR 모듈에 의해 생성되는 상기 POR 리셋 신호의 제어를 통해 상기 지연 모듈에 상기 클록 신호를 제공하도록 구성되고; 상기 지연 모듈은 상기 클록 신호에 기반하여 상기 레벨 선택 회로를 제어하며; 상기 레벨 선택 회로는 상기 제1 Bandgap 모듈이 턴온되고 상기 제1 LDO 회로에 제공된 상기 제1 기준 전압을 선택하도록 구성되며;
상기 제1 레벨 변환 회로는, 상기 POR 리셋 신호의 제어 하에서 상기 제1 LDO 모듈이 턴온되고 상기 제2 LDO 모듈이 턴오프되도록 구성되는
초저전력 소비 전력 공급 구조.
제3항에 있어서,
상기 제2 Bandgap 모듈은 파워온 과정에서 시작되고, 상기 OSC는 상기 LDO 출력 전압에 의해 전원을 공급받고, 상기 제2 Bandgap 모듈에 의해 바이어스 전류를 공급받으며,
상기 OSC는 클록 신호를 상기 지연 모듈에 출력하도록 구성되고, 상기 POR 리셋 신호는 해제되며, 기설정된 지속 시간까지 OSC 클록 지연이 누적된 후에, 상기 레벨 선택 회로는, 상기 제1 Bandgap 모듈을 턴오프하고 상기 제1 LDO 회로와 상기 제2 LDO 회로에 제공된 상기 제2 기준 전압을 선택하도록 구성되는
초저전력 소비 전력 공급 구조.
제4항에 있어서,
파워온되어 시작된 후, 상기 SOC 칩이 저전력 소비 모드에 있을 때, 상기 제1 레벨 변환 회로는 상기 EN1 제어 신호를 턴오프하고 상기 EN2 제어 신호를 턴온하여, 상기 제1 LDO 모듈의 턴오프와 상기 제2 LDO 모듈의 턴온을 제어함으로써, 상기 제2 Bandgap 모듈과 상기 제2 LDO 회로를 통해 상기 SOC 칩에 전원을 공급하는
초저전력 소비 전력 공급 구조.
제6항에 있어서,
상기 POR 모듈은 파워온되어 시작 시, 상기 SOC 칩의 제어에 기반하여 턴오프되도록 구성되고;
상기 OSC는 파워온되어 시작 시, 상기 SOC 칩의 제어에 기반하여 턴오프되도록 구성되는
초저전력 소비 전력 공급 구조.