CN112987842B - 一种带隙基准电压源电路 - Google Patents

Abstract

本发明提供一种带隙基准电压源电路，包括：第一带隙电路，第一缓冲电路，第二带隙电路，第二缓冲电路，第一缓冲电路连接在第一带隙电路与基准电压输出接口之间，第二缓冲电路连接在第二带隙电路与基准电压输出接口之间，第二带隙电路用于在带隙基准电压源电路工作在正常工作模式下时保持工作，在带隙基准电压源电路工作在低功耗模式时，停止工作；第二缓冲电路的在带隙基准电压源电路的基准电压建立过程中，工作在第一功耗模式，在带隙基准电压源电路的基准电压稳定后，工作在第二功耗模式，第一功耗模式的功耗大于第二功耗模式的功耗，其具有较低的功耗。

Description

一种带隙基准电压源电路

技术领域

本发明涉及集成电路技术领域，具体涉及一种应用于片外大电容快速启动的带隙基准电压源电路。

背景技术

在手机NFC电源系统中，带隙基准电压源电路(bandgap)负责为系统提供高精度基准电压以及提供给系统其他模块随温度变化的偏置电流(PTAT)，可以说，带隙基准电压源电路是整个电源系统乃至芯片系统的核心基础。在NFC系统中，带隙基准电压源电路的输出电压是需要连接100nF量级的去耦电容的，传统的带隙基准电压源电路在输出电压建立过程中，电路功耗较高。

发明内容

有鉴于此，本发明实施例提供一种带隙基准电压源电路，以实现降低带隙基准电压源电路的功耗。

为实现上述目的，本发明实施例提供如下技术方案：

一种带隙基准电压源电路，包括：

第一带隙电路，用于当所述带隙基准电压源电路工作在正常工作模式和低功耗工作模式下，保持工作状态；

第一缓冲电路，所述第一缓冲电路的同相输入端与所述第一带隙电路的输出端相连，所述第一缓冲电路的反相输入端与所述第一缓冲电路的输出端相连；

第二带隙电路，用于在所述带隙基准电压源电路工作在正常工作模式下时保持工作，在所述带隙基准电压源电路工作在低功耗模式时，停止工作；

第二缓冲电路，所述第二缓冲电路的同相输入端与所述第二带隙电路的输出端相连，所述第二缓冲电路的反相输入端与所述第二缓冲电路的输出端相连，所述第二缓冲电路的在所述带隙基准电压源电路的基准电压建立过程中，工作在第一功耗模式，在所述带隙基准电压源电路的基准电压稳定后，工作在第二功耗模式，所述第一功耗模式的功耗大于所述第二功耗模式的功耗；

所述第一缓冲电路的输出端和所述第二缓冲电路的输出端与基准电压输出接口相连。

可选的，上述带隙基准电压源电路中，所述第一带隙电路和所述第二带隙电路均包括：

启动电路和核心带隙基准电路；

所述启动电路用于启动所述核心带隙基准电路；

所述第一带隙电路还包括上拉电路；

所述上拉电路与所述第一带隙电路的核心带隙基准电路的输出端相连。

可选的，上述带隙基准电压源电路中，所述启动电路包括：

反相器，所述反相器的输入端与所述核心带隙基准电路的输出端相连，所述反相器的输出端与所述核心带隙基准电路的目标节点相连。

可选的，上述带隙基准电压源电路中，所述反相器为三级联反相器；

三级联反相器中的第一级反相器的翻转阈值小于另外两个反相器的翻转阈值。

可选的，上述带隙基准电压源电路中，所述启动电路还包括：

第一使能开关控制电路；

所述第一使能开关控制电路串联的第一开关管和第二开关管；

所述第一开关管的控制端与所述三级联反相器中的第三级反相器的输出端相连，所述第一开关管的第一端作为所述启动电路的输出端，所述第一开关管的第二端通过所述第二开关管接地，所述第二开关管的控制端用于接收使能信号。

可选的，上述带隙基准电压源电路中，所述核心带隙基准电路包括：

由第一镜像电流管和第二镜像电流管构成的镜像电路，所述镜像电路的输入端与目标电源相连，所述第一镜像电流管和第二镜像电流管的控制端与所述启动电路的输出端相连；

第一P型晶体管，所述第一P型晶体管的第一端通过第一电阻与所述第一镜像电流管的输出端相连，所述第一P型晶体管的第二端和控制端接地；

第二P型晶体管，所述第二P型晶体管通过串联的第二电阻和第三电阻与所述第二镜像电流管的输出端相连，所述第二P型晶体管的第二端和控制端接地；

第一放大器，所述第一放大器的同相输入端与所述第一镜像电流管的输出端相连，所述第一放大器的反相输入端与所述第二镜像电流管的输出端相连。

可选的，上述带隙基准电压源电路中，所述核心带隙基准电路还包括：

第二使能开关电路；

所述第二使能开关电路包括：

第三开关管、第四开关管和第五开关管；

所述第三开关管的第一端与所述目标电源相连，所述第一开关管的控制端与所述第一镜像电流管和第二镜像电流管的控制端相连；

所述第四开关管的第一端和控制端与所述第三开关管的第二端相连，所述第四开关管的第二端接地；

所述第五开关管的控制端用于获取使能信号，所述第五开关管的第一端与所述第四开关管的控制端相连，所述第五开关管的第二端接地；

第六开关管，所述第六开关管控制端用于获取使能信号，所述第五开关管的第一端与所述第二镜像电流管的输出端相连，所述第六开关管的第二端接地。

可选的，上述带隙基准电压源电路中，所述第一带隙电路对应的核心带隙基准电路所匹配的目标电源的输出电流小于所述第二带隙电路对应的核心带隙基准电路所匹配的目标电源的输出电流。

可选的，上述带隙基准电压源电路中，所述上拉电路，包括：

比较器，所述比较器的同相输入端与所述第一缓冲器的反相输入端相连，所述比较器的反相输入端与所述第二电阻和第三电阻的公共端相连，所述第一缓冲器的反相输入端与所述第一缓冲器的输出端相连；

上拉开关管，所述上拉开关管的控制端与所述比较器的输出端相连，所述上拉开关管的输入端与外部电源相连，所述上拉开开关管的输出端与所述第一缓冲器的同相输入端相连。

可选的，上述带隙基准电压源电路中，所述第一缓冲电路和所述第二缓冲电路采用对称放大器结构。

基于上述技术方案，本发明实施例提供的上述带隙基准电压源电路中，基准电压输出接口的基准电压VREF建立时，所述第一带隙电路BGRLP和第二带隙电路MAIN BGR启动，在所述VREF建立过程中，所述第二缓冲电路工作在第一功耗模式，快速将VREF的提升至稳定值，带隙基准电压源电路的输出稳定以后，所述第二缓冲电路工作在第二功耗模式，进一步的，VREF节点电压完全建立以后，所述带隙基准电压源电路可以进入低功耗模式，此时所述第二带隙电路MAIN BGR和所述第二缓冲电路BUF2关断，此时VREF电压仍然由所述第一带隙电路BGRLP部分保证输出为稳定值，实现了能够在较短时间内快速建立VREF节点电压，并且，保证了VREF电压的稳定性，且系统功耗较低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例公开的带隙基准电压源电路的结构示意图；

图2为本申请实施例公开的带隙基准电压源电路在低功耗工作模式和正常工作模式切换时，VREF节点输出电压的变化示意图；

图3为本申请另一实施例公开的带隙基准电压源电路的结构示意图；

图4为本申请实施例公开的核心带隙基准电路中的第一放大器的结构示意图；

图5为本申请实施例公开的带隙基准电压源电路中缓冲器的结构示意图；

图6为本申请实施例公开的带隙基准电压源电路的效果示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请公开了一种双BGR的带隙基准电压源电路，以满足在片外具有目标级(例如100nF)别大电容的条件下，能够在较短时间内快速启动并稳定输出，且在不同的工艺角条件下过冲电压小于目标值。具体的，参见图1，本申请实施例公开的带隙基准电压源电路，可以包括：

第一带隙电路BGRLP，用于当所述带隙基准电压源电路工作在正常工作模式和低功耗工作模式下，保持工作状态；

第一缓冲电路BUF1，所述第一缓冲电路BUF1的同相输入端与所述第一带隙电路BGRLP的输出端相连，所述第一缓冲电路BUF1的反相输入端与所述第一缓冲电路BUF1的输出端相连；

第二带隙电路MAIN BGR，用于在所述带隙基准电压源电路工作在正常工作模式下时保持工作，在所述带隙基准电压源电路工作在低功耗模式时，停止工作；

第二缓冲电路BUF2，所述第二缓冲电路BUF2的同相输入端与所述第二带隙电路MAIN BGR的输出端相连，所述第二缓冲电路BUF2的反相输入端与所述第二缓冲电路BUF2的输出端相连，所述第二缓冲电路BUF2的在所述带隙基准电压源电路的基准电压建立过程中，工作在第一功耗模式，在所述带隙基准电压源电路的基准电压稳定后，工作在第二功耗模式，所述第一功耗模式的功耗大于所述第二功耗模式的功耗；

所述第一缓冲电路BUF1的输出端和所述第二缓冲电路BUF2的输出端与基准电压输出接口VREF节点、以及电容CLOAD相连，在这里该电容为容量不小于100nF的大电容。

本发明提供的带隙基准电压源电路可以存在两种工作模式，即低功耗工作模式以及正常工作模式，在基准电压输出接口的基准电压VREF建立时，所述第一带隙电路BGRLP和第二带隙电路MAIN BGR启动，在所述VREF建立过程中，所述第二缓冲电路BUF2工作在第一功耗模式，快速将VREF的提升至稳定值，带隙基准电压源电路的输出稳定以后，所述第二缓冲电路BUF2工作在第二功耗模式，进一步的，VREF节点电压完全建立以后，所述带隙基准电压源电路可以进入低功耗模式，此时所述第二带隙电路MAIN BGR和所述第二缓冲电路BUF2关断，此时VREF电压仍然由所述第一带隙电路BGRLP部分保证输出为稳定值，实现了能够在较短时间内快速建立VREF节点电压，并且，保证了VREF电压的稳定性，且系统功耗较低。当所述带隙基准电压源电路由低功耗模式切换回正常工作模式时，第二带隙电路MAIN BGRMAIN BGR电路和所述第二缓冲电路BUF2再次启动，最终VREF电压达到稳定值。模式切换过程中带隙基准电路输出电压VREF如图2所示。

在本申请实施例公开的技术方案中，所述第一带隙电路BGRLP和所述第二带隙电路MAIN BGR的电路结构可以基于用户需求自行设定，进一步的，为了保证带隙基准电压源电路的快速响应能力和稳定输出能力，参见图3，本申请中的所述第一带隙电路BGRLP和所述第二带隙电路MAIN BGR均包括：

启动电路STARTUP和核心带隙基准电路；

所述启动电路用于启动所述核心带隙基准电路，所述核心带隙基准电路用于提供电压源；

为了提高所述第一带隙电路BGRLP对所述VREF的快速创建能力，所述第一带隙电路BGRLP还包括上拉电路；所述上拉电路与所述第一带隙电路BGRLP的核心带隙基准电路的输出端相连。

进一步的，在本申请实施例公开的具体实施例中，所述启动电路包括：

反相器，所述反相器的输入端与所述核心带隙基准电路的输出端相连，所述反相器的输出端与所述核心带隙基准电路的目标节点相连。

具体的，所述反相器可以为三级联反相器；其中，所述三级联反相器中的第一级反相器的输入端与所述核心带隙基准电路的输出端相连，三个反相器中的第一级反相器的翻转阈值小于第二级反相器和第三级反相器的反转阈值，所述三级联反相器的输出与核心带隙基准电路的目标节点相连接。

在本方案中，所述三级联反相器中的第一级反相器、第二级反相器和第三级反相器的结构可以依据用户需求自行设置，例如，参见图3，每级反相器均由多个串联的开关管构成，所述开关管可以MOS管或其他管，每级反相器的输入端接外部电源，第一输出端与接地，所述第一级反相器的第二输出端与第二级反相器的输入端相连，所述第二级反相器的第二输出端与第三级反相器的输入端相连，所述第三级反相器的第二输出端作为所述反相器的三级联反相器输出端与所述核心带隙基准电路的内部节点VSTARTUP相连接。

此外，所述启动电路还可以包括：

第一使能开关控制电路，所述第一使能开关控制电路设置于所述反相器与所述核心带隙基准电路之间，其用于接收并响应使能信号；

参见图3，所述第一使能开关控制电路包括串联的第一开关管Q1和第二开关管Q2；所述第一开关管Q1的控制端与所述三级联反相器中的第三级反相器的输出端相连，所述第一开关管Q1的第一端作为所述启动电路的输出端，所述第一开关管Q1的第二端通过所述第二开关管Q2接地，所述第二开关管Q2的控制端用于接收使能信号。

在本申请另一实施例公开的技术方案中，所述核心带隙基准电路包括：

由第一镜像电流管P1和第二镜像电流管P2构成的镜像电路，所述镜像电路的输入端与目标电源相连，所述第一镜像电流管P1和第二镜像电流管P2的控制端与所述启动电路的输出端相连，所述目标电源可以为输出电流大小为150nA的恒流源，所述第二镜像电流管P2的输出端作为所述核心带隙基准电路的目标节点VSTARTUP1；

第一P型晶体管PNP1，所述第一P型晶体管PNP1的第一端通过第一电阻R1与所述第一镜像电流管P1的输出端相连，所述第一P型晶体管PNP1的第二端和控制端接地；

第二P型晶体管PNP2，所述第二P型晶体管PNP2通过串联的第二电阻R2和第三电阻R3与所述第二镜像电流管P2的输出端相连，所述第二P型晶体管PNP2的第二端和控制端接地；

第一放大器A1，所述第一放大器A1的同相输入端与所述第一镜像电流管P1的输出端相连，所述第一放大器A1的反相输入端与所述第二镜像电流管P2的输出端相连。

参见图3，所述核心带隙基准电路还包括：

第二使能开关电路；

所述第二使能开关电路包括：

第三开关管Q3、第四开关管Q4、第五开关管Q5、第六开关管Q6；

所述第三开关管Q3的第一端与所述目标电源相连，所述第一开关管Q1的控制端与所述第一镜像电流管P1和第二镜像电流管P2的控制端相连；

所述第四开关管Q4的第一端和控制端与所述第三开关管Q3的第二端相连，所述第四开关管Q4的第二端接地，所述第四开关管Q4可以由两个相互串联的开关管组成；

所述第五开关管Q5的控制端用于获取使能信号，所述第五开关管Q5的第一端与所述第四开关管Q4的控制端相连，所述第五开关管Q5的第二端接地；

第六开关管Q6，所述第六开关管Q6控制端用于获取使能信号，所述第五开关管Q5的第一端与所述第二镜像电流管P2的输出端相连，所述第六开关管Q6的第二端接地。

其中，上述实施例中，所述第一带隙电路BGRLP对应的使能信号为EN1，所述第二带隙电路MAIN BGR对应的使能信号为EN2。

参见图3，所述上拉电路，包括：

比较器A2，所述比较器A2的同相输入端与所述第一缓冲器的反相输入端相连，所述比较器A2的反相输入端与所述第二电阻和第三电阻的公共端相连，所述第一缓冲器的反相输入端与所述第一缓冲器的输出端相连；

上拉开关管P3，所述上拉开关管P3的控制端与所述比较器A2的输出端相连，所述上拉开关管P3的输入端与外部电源相连，所述上拉开开关管的输出端与所述第一缓冲器的同相输入端相连。

在本申请实施例公开的技术方案中，所述第一带隙电路BGRLP对应的核心带隙基准电路所匹配的目标电源的输出电流小于所述第二带隙电路MAIN BGR对应的核心带隙基准电路所匹配的目标电源的输出电流，例如，所述第一带隙电路BGRLP对应的核心带隙基准电路所匹配的目标电源的输出电流可以为150nA，所述第二带隙电路MAIN BGR对应的核心带隙基准电路所匹配的目标电源的输出电流可以为2uA。

综合上述各个实施例所公开的技术方案，所述上拉电路由快速上拉P3管与比较器A2构成，比较器A2正相输入端与VREF输出节点相连，负相输入端与所述第三电阻R3和第二电阻R2的分压节点(第三电阻R3和第二电阻R2的公共端)相连接，获取分压节点的电压V1。所述第一缓冲器BUF1，所述第一缓冲器BUF1由放大器A3构成，所述放大器A3的正向输入端与所述目标节点VSTARTUP1相连，所述放大器A3的输出端作为VREF输出节点用于提供VREF信号。

在本方案中，所述核心带隙基准电路中的第一放大器A1的功耗可以依据用户需求设定，例如第一带隙电路BGRLP对应的第一放大器A1的功耗可以为1.5uA，所述第二带隙电路MAIN BGR对应的第一放大器A1的功耗可以为300n A；所述第一放大器A1的具体结构可以如图4所示，其包括P型MOS管P3、P型MOS管P4、N型MOS管N1、N型MOS管N2以及N型开关管N3，其中，P型MOS管P3、P型MOS管P4构成镜像电流源，所述N型MOS管N1与所述P型MOS管P3的输出端相连，所述P型MOS管P4与所述P型MOS管P4的输出端相连，所述N型MOS管N1以及N型MOS管N2的控制端分别作为所述第一放大器A1的同相输入端和反相输入端使用，所述N型开关管N3的控制端用于输入偏置电压，所述N型开关管N3的输出端接地，图4中PMOS管的漏极端作为所述第一放大器A1的输出端。

在本方案中，所述第一缓冲器BUF1和第二缓冲器BUF2可以均采用对称放大器结构，二者结构虽然相同，但可以功耗不同，例如，所述第一缓冲器BUF1功耗为300n A所述第二缓冲器BUF2功耗为可调的百uA量级，具体的，所述第二缓冲器BUF2的功耗会跟随所述带隙基准电压源电路的工作状态发生变化。具体的，所述对称放大器结构入图5所示，其可以包括：

两组对称的放大支路和一个偏置开关管VB；

其中，所述放大支路包括依次串联的P型MOS管P5、P型MOS管P6、N型MOS管N4、N型MOS管N5以及依次串联的P型MOS管P6、N型MOS管N6、N型MOS管N7，其中，所述放大器的反相输入端为图5中的VIN节点，放大器的同相输入端为图5中的VIP节点，放大器的输出端为图5中的V0节点；

其中，P型MOS管P5和另一放大支路的P型MOS管P5的控制端相连，P型MOS管P6和另一放大支路的P型MOS管P6的控制端相连，所述P型MOS管P5的输入端接外部电源，所述N型MOS管N4的控制端与所述N型MOS管N6的控制端互联，所述N型MOS管N5的控制端与所述N型MOS管N7的控制端互联，所述N型MOS管N6以及N型MOS管N7的输出端接地，所述偏置开关管VB的控制端用于获取偏置电压，输入端与外部电源相连，其输出端与所述两个放大支路的P型MOS管P7的输入端相连。

结合上述实施例公开的技术方案，本申请实施例公开的带隙基准电压源电路存在两种工作模式，低功耗工作模式以及正常工作模式，在VREF电压建立时，主BGR和低功耗BGR同时建立，低功耗BGR建立时，第一带隙电路BGRLP对应的目标节点VSTARTUP1得电压为0，第一带隙电路BGRLP电路正常启动，由于VREF节点接有100nF大电容，所以上电初期所述第一带隙电路BGRLP对应的上拉电路中的比较器A2的正向输入端的电压小于负相输入端的电压，比较器A2的输出为0，此时上拉开关管P3导通，使得VREF迅速建立，与此同时，主BGR建立时，第二带隙电路MAIN BGRMIAN BGR启动，第二带隙电路MAIN BGRMIAN BGR对应的目标节点VSTARTUP2的电压值为0，当VREF节点在快速上拉开关管P3快速上升至稳定值的90％时候，在第二带隙电路MAIN BGRMIAN BGR对应的第二缓冲器BUF2的作用下，快速将VREF节点的输出电压提升至稳定值。并且所述第二缓冲器BUF2的功耗可以选择控制，在VREF节点电压建立过程中所述第二缓冲器BUF2选择大功耗模式，在VREF节点电压稳定输出以后可以将第二缓冲器BUF2功耗切换回小功耗模式，所述带隙基准电压源电路在VREF节点电压稳定建立之后可以选择进入低功耗模式，即所述第二带隙电路MAIN BGRMIAN BGR的目标节点VSTARTUP2在使能信号的控制下，迅速拉为0,第二带隙电路MAIN BGRMIAN BGR以及第二缓冲器BUF2关断。此时，VREF节点的输出电压仍然由第一带隙电路BGRLP部分保证输出为稳定值。在低功耗模式下，可以通过所述使能信号使得所述第二带隙电路MAIN BGR切换回正常工作模式。

基于图6，可见，本申请公开的技术方案相较于现有方案而言，VREF节点电压建立的响应速度更快和稳定性更强。

综合上述各个实施例公开的技术方案，本申请具有以下优点：

本发明在带隙基准快速建立的过程采用了快速建立与稳定精确建立过程相结合的方式,能够保证输出在片外接有100nF大电容的情形下，能够在100us量级的时间内稳定建立，且保证输出过冲小于稳定值的10％，利用本发明的电路结构，采用分段建立的方案是技术关键点所在。

本发明基于第一带隙电路BGRLP的启动电路与第二带隙电路MAIN BGR的启动电路相互配合的方式，根据启动电路反馈点的特殊选择，保证了输出带隙基准电压在低功耗模式与正常工作模式之间任意切换的情形下，输出带隙基准电压保持稳定。

第二缓冲电路BUF2功耗模式可以选择的特点，可以实现第二缓冲电路BUF2在带隙基准电压建立过程中开启大功耗模式，辅助输出电压稳定建立，在带隙基准电压稳定输出的过程，第二缓冲电路BUF2采用小功耗模式的，这样保证了输出带隙基准电压稳定的前提下，降低电源系统功耗。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种带隙基准电压源电路，其特征在于，包括：

第一带隙电路，用于当所述带隙基准电压源电路工作在正常工作模式和低功耗工作模式下，保持工作状态；

第一缓冲电路，所述第一缓冲电路的同相输入端与所述第一带隙电路的输出端相连，所述第一缓冲电路的反相输入端与所述第一缓冲电路的输出端相连；

第二带隙电路，用于在所述带隙基准电压源电路工作在正常工作模式下时保持工作，在所述带隙基准电压源电路工作在低功耗模式时，停止工作；

第二缓冲电路，所述第二缓冲电路的同相输入端与所述第二带隙电路的输出端相连，所述第二缓冲电路的反相输入端与所述第二缓冲电路的输出端相连，所述第二缓冲电路的在所述带隙基准电压源电路的基准电压建立过程中，工作在第一功耗模式，在所述带隙基准电压源电路的基准电压稳定后，工作在第二功耗模式，所述第一功耗模式的功耗大于所述第二功耗模式的功耗；

所述第一缓冲电路的输出端和所述第二缓冲电路的输出端与基准电压输出接口相连。

2.根据权利要求1所述的带隙基准电压源电路，其特征在于，包括：

所述第一带隙电路和所述第二带隙电路均包括：

启动电路和核心带隙基准电路；

所述启动电路用于启动所述核心带隙基准电路；

所述第一带隙电路还包括上拉电路；

所述上拉电路与所述第一带隙电路的核心带隙基准电路的输出端相连。

3.根据权利要求2所述的带隙基准电压源电路，其特征在于，所述启动电路包括：

反相器，所述反相器的输入端与所述核心带隙基准电路的输出端相连，所述反相器的输出端与所述核心带隙基准电路的目标节点相连。

4.根据权利要求3所述的带隙基准电压源电路，其特征在于，所述反相器为三级联反相器；

三级联反相器中的第一级反相器的翻转阈值小于另外两个反相器的翻转阈值。

5.根据权利要求4所述的带隙基准电压源电路，其特征在于，所述启动电路还包括：

第一使能开关控制电路；

所述第一使能开关控制电路包括串联的第一开关管和第二开关管；

所述第一开关管的控制端与所述三级联反相器中的第三级反相器的输出端相连，所述第一开关管的第一端作为所述启动电路的输出端，所述第一开关管的第二端通过所述第二开关管接地，所述第二开关管的控制端用于接收使能信号。

6.根据权利要求5所述的带隙基准电压源电路，其特征在于，所述核心带隙基准电路包括：

由第一镜像电流管和第二镜像电流管构成的镜像电路，所述镜像电路的输入端与目标电源相连，所述第一镜像电流管和第二镜像电流管的控制端与所述启动电路的输出端相连；

第一P型晶体管，所述第一P型晶体管的第一端通过第一电阻与所述第一镜像电流管的输出端相连，所述第一P型晶体管的第二端和控制端接地；

第二P型晶体管，所述第二P型晶体管的第一端通过串联的第二电阻和第三电阻与所述第二镜像电流管的输出端相连，所述第二P型晶体管的第二端和控制端接地；

第一放大器，所述第一放大器的同相输入端与所述第一镜像电流管的输出端相连，所述第一放大器的反相输入端与所述第二镜像电流管的输出端相连。

7.根据权利要求6所述的带隙基准电压源电路，其特征在于，所述第一带隙电路对应的核心带隙基准电路所匹配的目标电源的输出电流，小于所述第二带隙电路对应的核心带隙基准电路所匹配的目标电源的输出电流。

8.根据权利要求6所述的带隙基准电压源电路，其特征在于，所述上拉电路，包括：

比较器，所述比较器的同相输入端与所述第一缓冲电路的反相输入端相连，所述比较器的反相输入端与所述第二电阻和第三电阻的公共端相连；

上拉开关管，所述上拉开关管的控制端与所述比较器的输出端相连，所述上拉开关管的输入端与外部电源相连，所述上拉开关管的输出端与所述第一缓冲电路的同相输入端相连。

9.根据权利要求1所述的带隙基准电压源电路，其特征在于，所述第一缓冲电路和所述第二缓冲电路采用对称放大器结构。

Images