KR100831253B1 - 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치 - Google Patents

플래시 메모리 소자의 기준전압 트리밍 방법 및 장치 Download PDF

Info

Publication number
KR100831253B1
KR100831253B1 KR1020060117376A KR20060117376A KR100831253B1 KR 100831253 B1 KR100831253 B1 KR 100831253B1 KR 1020060117376 A KR1020060117376 A KR 1020060117376A KR 20060117376 A KR20060117376 A KR 20060117376A KR 100831253 B1 KR100831253 B1 KR 100831253B1
Authority
KR
South Korea
Prior art keywords
flash memory
voltage
flash
resistor
drain
Prior art date
Application number
KR1020060117376A
Other languages
English (en)
Inventor
이용섭
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060117376A priority Critical patent/KR100831253B1/ko
Priority to US11/933,659 priority patent/US7751247B2/en
Priority to CNA2007101673831A priority patent/CN101192449A/zh
Application granted granted Critical
Publication of KR100831253B1 publication Critical patent/KR100831253B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치에 관한 것으로서, (a) 플래시 메모리 저항을 소거 동작하도록 하는 단계; (b) 상기 플래시 메모리 저항을 프로그램 동작하도록 하는 단계; (c) 상기 플래시 메모리 저항의 전류 읽기 동작을 수행하는 단계; (d) 상기 플래시 메모리 저항의 드레인에 흐르는 전류를 측정하여 상기 플래시 메모리 저항의 문턱 전압을 확인하는 단계; (e) 상기 플래시 메모리 저항의 상기 문턱 전압이 기준전압을 만족하는지 여부를 판단하는 단계; 및 (f) 상기 단계 (e)에서 상기 플래시 메모리 저항의 상기 문턱 전압이 기준전압을 만족하는 경우 트리밍 동작을 완료하는 단계를 포함한다.
본 발명에 의하면, 플래시 메모리를 저항으로 이용한 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치를 제공함으로써, 반도체 공정에서 공정 조건 및 드레인 전압의 변화에 둔감한 저항을 제공하여 저항의 정밀도를 향상시킬 수 있고, 칩별 특성에 맞추어 최적의 저항값을 제공하는 효과가 있다.
플래시, 메모리, 저항, 기준전압, 트리밍

Description

플래시 메모리 소자의 기준전압 트리밍 방법 및 장치{Method and Apparatus for Trimming Reference Voltage of Flash Memory Device}
도 1은 종래 기술에 따른 플래시 메모리 소자의 기준전압 검출 회로를 나타낸 회로도,
도 2는 종래 기술에 따른 다수의 저항 및 메탈 옵션을 이용한 플래시 메모리 소자의 기준전압 검출 회로를 나타낸 회로도,
도 3은 본 발명의 일 실시예에 따른 플래시 메모리 소자의 기준전압 트리밍 회로의 구조를 나타낸 도면,
도 4는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 기준전압 트리밍 회로의 주변 장치 구조를 나타낸 도면,
도 5는 프로그램 상태일 때 플래시 메모리 소자의 동작 원리를 설명하기 위한 도면,
도 6은 플래시 메모리 소자에서 게이트 전압 및 드레인 전압에 따른 문턱 전압의 변화를 나타낸 그래프,
도 7은 소거 상태일 때 플래시 메모리 소자의 동작 원리를 설명하기 위한 도면,
도 8은 본 발명의 일 실시예에 따른 플래시 메모리 소자의 기준전압 트리밍 방법을 나타낸 흐름도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
200: 메탈 옵션 510: 게이트
520: 소스 530: 드레인
본 발명은 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치에 관한 것으로, 더욱 상세하게는 플래시 메모리를 저항으로 이용한 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치에 관한 것이다.
일반적인 플래시 메모리의 소거나 프로그래밍시에 사용되는 내부전압은 기준전압을 사용하여 그 값을 조정하게 된다. 기준전압은 온도, 외부 전원변화 및 공정 변동에 따라 변화되기 때문에 이를 조정하기 위하여 퓨즈(Fuse)를 이용한 트리밍 방법을 사용하여 기준전압을 트리밍한다.
도 1은 종래 기술에 따른 플래시 메모리 소자의 기준전압 검출 회로를 나타낸 회로도이다.
도 1에 도시된 바와 같이, 기준전압(VREF)과 시스템전압(VDD)을 분배하는 제1 저항(R1), 제2 저항(R2) 및 기준전압(VREF)과 노드전압(VNODE)을 비교하는 앰프(AMP)를 포함한다. 여기서, 앰프(AMP)는 시스템전압(VDD)에 따라 제1 저항(R1)과 제2 저항(R2)에 의해 분배된 노드전압(VNODE)이 기준전압(VREF)보다 낮은 경우 'Low' 상태의 출력전압(POWER_ON)을 출력하고, 시스템전압(VDD)의 상승에 따라 노드전압(VNODE)이 상승하는 경우 'High' 상태의 출력전압(POWER_ON)을 출력한다.
하지만, 종래의 기준전압 검출 회로에서는 제1 저항(R1)과 제2 저항(R2)의 저항값에 따라 노드전압(VNODE)이 달라진다. 즉, 반도체 공정에서의 공정 조건 및 시스템전압(VDD)에 따라 제1 저항(R1)과 제2 저항(R2)의 저항값이 변하게 되고, 이에 따라 노드전압(VNODE)의 변화로 인해 전압 검출의 정밀도가 떨어지게 된다.
따라서, 상기와 같은 문제점을 해결하기 위해 도 2와 같은 다수의 저항 및 메탈 옵션(Metal Option)을 이용한 기준전압 검출 회로가 제안되었다.
도 2에 도시된 바와 같이, 다수의 저항 및 메탈 옵션(200)을 이용하여 생산된 플래시 메모리 소자의 특성을 테스트하고, 금속층(Metal Layer)을 교정하여 사용하게 된다. 그러나 공정 조건 및 시스템전압(VDD)뿐만 아니라, 로트(Lot)별, 칩(Chip)별 특성 변화로 인하여 정밀도가 떨어지게 되는 문제점이 발생한다.
따라서, 폴리 퓨즈(Poly Fuse) 및 메탈 퓨즈(Metal Fuse) 등을 포함하는 메탈 옵션(200)을 사용하여 칩별로 특성에 맞추어 트리밍하기도 하지만, 테스트 완료 후 별도의 레이저 커팅(Laser Cutting) 장비를 필요로 하고, 전기적인 퓨즈를 사용할 때 퓨즈 블로윙(Fuse Blowing) 작업으로 인한 파편으로 인하여 불량칩이 발생할 수 있으며, 트리밍 완료 후에는 더 이상 트리밍 작업을 할 수 없으므로, 생산의 유연성을 떨어트리는 문제점이 발생한다.
또한, 종래 기술에서 파워 소모를 최소화하기 위하여 저항값이 큰 저항을 사용해야 하지만, 반도체 공정에서 일반적으로 저항값이 작은 저항을 사용하고, 큰 값을 갖는 저항을 만들기 위해 칩 사이즈의 상당 부분을 저항이 차지하게 되며, 특히 다수의 저항을 필요로 하는 회로가 추가될 경우 단위 면적당 생산할 수 있는 칩의 수가 적어지는 문제점이 발생하게 된다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 플래시 메모리를 저항으로 이용한 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치를 제공하는 데 그 목적이 있다.
본 발명의 또 다른 목적은 반도체 공정에서 공정 조건 및 드레인 전압의 변화에 둔감한 플래시 메모리 소자의 기준전압 트리밍 장치를 제공한다.
이와 같은 목적을 달성하기 위한 본 발명은, 플래시 메모리 소자의 기준전압 트리밍 장치에 있어서, 상기 플래시 메모리 소자의 드레인 전압을 분배하는 저항, 플래시 메모리로 이루어진 플래시 메모리 저항, 상기 플래시 메모리의 드레인을 온오프하는 NMOS 및 기준전압과 노드전압을 비교하는 앰프를 포함하는 플래시 메모리 소자의 기준전압 트리밍 회로; 상기 NMOS를 온오프하는 NMOS 게이트 스위치; 상기 플래시 메모리가 프로그램, 소거 및 저항 상태일 때, 상기 플래시 메모리의 게이트 전압을 스위치하는 플래시 셀 게이트 스위치; 상기 플래시 메모리의 소거 동작을 위해 상기 플래시 메모리의 소스 전압을 스위치하는 플래시 셀 소스 스위치; 및 상기 플래시 메모리의 프로그램 동작을 위해 상기 플래시 메모리의 드레인 전압을 스위치하는 플래시 셀 드레인 스위치를 포함한다.
또한, 본 발명은, 플래시 메모리로 이루어진 저항을 이용한 플래시 메모리 소자의 기준전압 트리밍 방법에 있어서, (a) 플래시 메모리 저항을 소거 동작하도록 하는 단계; (b) 상기 플래시 메모리 저항을 프로그램 동작하도록 하는 단계; (c) 상기 플래시 메모리 저항의 전류 읽기 동작을 수행하는 단계; (d) 상기 플래시 메모리 저항의 드레인에 흐르는 전류를 측정하여 상기 플래시 메모리 저항의 문턱 전압을 확인하는 단계; (e) 상기 플래시 메모리 저항의 상기 문턱 전압이 기준전압을 만족하는지 여부를 판단하는 단계; 및 (f) 상기 단계 (e)에서 상기 플래시 메모리 저항의 상기 문턱 전압이 기준전압을 만족하는 경우 트리밍 동작을 완료하는 단계를 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 3은 본 발명의 일 실시예에 따른 플래시 메모리 소자의 기준전압 트리밍 회로의 구조를 나타낸 도면이다.
도 3을 참조하면, 본 발명에 따른 기준전압 트리밍 회로는 기준전압(VREF), 드레인 전압(VDD)을 분배하는 저항(R1), 플래시 메모리로 이루어진 플래시 메모리 저항(F1), 플래시 메모리(Flash Memory)의 드레인을 온오프하는 NMOS(N1) 및 기준전압(VREF)과 노드전압(VNODE)을 비교하는 앰프(AMP)를 포함한다. 여기서, 노드전압(VNODE)은 저항(R1), 플래시 메모리 저항(F1) 및 앰프(AMP)가 연결되는 지점의 전압값을 나타낸다.
도 4는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 기준전압 트리밍 회로의 주변 장치 구조를 나타낸 도면이다.
도 4를 참조하면, NMOS 게이트 스위치(NMOS Gate Switch)(410)를 제어하기 위한 Flash_EN 입력 신호에 따라 NMOS(N1)를 온오프하는 NMOS 게이트 스위치(410), 플래시 셀 게이트 스위치(Flash Cell Gate Switch)(420)를 제어하기 위한 PGM_EN 입력 신호 및 ERASE_EN 입력 신호와 플래시 메모리의 프로그램 동작시 필요한 고전압(VPPI_PGM)에 따라 플래시 메모리가 프로그램, 소거(Erase) 및 저항 상태일 때 플래시 메모리의 게이트 전압을 스위치하는 플래시 셀 게이트 스위치(420), 플래시 셀 소스 스위치(Flash Cell Source Switch)(430)를 제어하기 위한 ERASE_EN 입력 신호와 플래시 메모리의 소거 동작시 필요한 고전압(VPPI_ERASE)에 따라 플래시 메모리의 소거 동작을 위해 플래시 메모리의 소스 전압을 스위치하는 플래시 셀 소스 스위치(Flash Cell Source Switch)(430) 및 플래시 메모리의 프로그램 상태에서 플래시 셀 드레인 스위치(Flash Cell Drain Switch)(440)를 제어하기 위한 PGM_EN 입력 신호와 플래시 메모리의 읽기(Read) 상태에서 플래시 셀 드레인 스위치(440)를 제어하기 위한 READ_EN 입력 신호에 따라 플래시 메모리의 프로그램(Program) 동작을 위해 플래시 메모리의 드레인 전압을 스위치하는 플래시 셀 드레인 스위치(440)를 포함한다.
도 5는 프로그램 상태일 때 플래시 메모리 소자의 동작 원리를 설명하기 위한 도면이다.
도 5를 참조하면, 게이트(510)에 고전압(VPPI_PGM)을 인가하고, 소스(520)에는 소스 전압(VSS)을 인가하며, 드레인(530)에는 드레인 전압(VDD)을 인가함으로써, 채널 핫 전자 주입(Channel Hot Electron Injection)이 발생하여 플래시 메모리의 문턱 전압(Threshold Voltage)을 높일 수 있게 된다.
도 6은 플래시 메모리 소자에서 게이트 전압 및 드레인 전압에 따른 문턱 전압의 변화를 나타낸 그래프이다.
도 6을 참조하면, 게이트(510)에 9V의 고전압(VCG)을 인가하고, 드레인(530)에 6V, 5V 및 4V의 드레인 전압(VD)을 인가했을 때, 문턱 전압의 상승을 시간에 따라 도시하였다.
따라서, 플래시 메모리의 프로그램 동작시 게이트 전압(VCG) 및 드레인 전압(VD)을 플래시 메모리의 특성에 맞게 입력하여 플래시 메모리의 문턱 전압을 변화시킴으로써, 플래시 메모리에서 원하는 문턱 전압값을 갖도록 트리밍할 수 있다.
도 7은 소거 상태일 때 플래시 메모리 소자의 동작 원리를 설명하기 위한 도면이다.
도 7을 참조하면, 드레인(530)을 플로팅(Floating)하고, 게이트(510)에 소스 전압(VSS)을 인가하며, 소스(520)에 고전압(VPPI_ERASE)을 인가함으로써, FN 터널링(Tunneling)이 발생하여 플래시 메모리의 문턱 전압을 낮출 수 있다.
도 8은 본 발명의 일 실시예에 따른 플래시 메모리 소자의 기준전압 트리밍 방법을 나타낸 흐름도이다.
도 4를 참조하여 상세히 설명하면, 생산된 웨이퍼에서 테스트하고자 하는 칩 을 선택한 후, 플래시 메모리 소자의 기준전압 트리밍 장치에서 플래시 메모리 저항(F1)을 소거 동작하도록 한다(S810). 자세하게는, 플래시 메모리 저항(F1)이 소거 상태일 때, Flash_EN 입력 신호가 NMOS 게이트 스위치(410)에서 입력되어 제2 노드(ND2)로 소스 전압(VSS)이 출력됨으로써, NMOS(N1)를 턴오프(Turn Off)한다. 또한, ERASE_EN 입력 신호가 플래시 셀 게이트 스위치(420)에 입력되어 제3 노드(ND3)로 소스 전압(VSS)이 출력됨으로써, 플래시 메모리의 게이트에 소스 전압(VSS)을 인가한다. 그리고 ERASE_EN 입력 신호가 플래시 셀 소스 스위치(430)에 입력되어 플래시 메모리의 소스에 고전압(VPPI_ERASE)을 인가함으로써, 플래시 메모리 저항(F1)을 소거 동작하도록 한다.
단계 S810에서 플래시 메모리 저항(F1)의 소거 동작이 완료되면, 플래시 메모리 저항(F1)을 프로그램 동작하도록 한다(S820). 자세하게는, 플래시 메모리 저항(F1)이 프로그램 상태일 때, Flash_EN 입력 신호가 NMOS 게이트 스위치(410)에 입력되어 제2 노드(ND2)로 소스 전압(VSS)이 출력됨으로써, NMOS(N1)를 턴오프한다. 또한, PGM_EN 입력 신호가 플래시 셀 게이트 스위치(420)에 입력되어 제3 노드(ND3)로 고전압(VPPI_PGM)이 출력됨으로써, 플래시 메모리의 게이트에 고전압(VPP_PGM)을 인가한다. 그리고, 플래시 셀 소스 스위치(430)에 입력된 ERASE_EN 입력 신호가 디스에이블(Disable)되어 플래시 메모리의 소스에 소스 전압(VSS)이 인가되고, PGM_EN 입력 신호가 플래시 셀 드레인 스위치(440)에 입력되어 제1 노드(ND1)로 드레인 전압(VDD)을 출력함으로써, 플래시 메모리의 드레인에 드레인 전압(VDD)을 인가하여 플래시 메모리 저항(F1)이 프로그램 동작하도록 한다.
이어서, 단계 S820에서 플래시 메모리 저항(F1)의 프로그램 동작이 완료되면, 플래시 메모리 저항(F1)의 전류 읽기(Current Read) 동작을 수행한다(S830). 자세하게는, 플래시 메모리가 전류 읽기 상태일 때, Flash_EN 입력 신호가 NMOS 게이트 스위치(410)에 입력되어 제2 노드(ND2)로 소스 전압(VSS)이 출력됨으로써, NMOS(N1)를 턴오프한다. 또한, 플래시 셀 게이트 스위치(420)에 입력되는 PGM_EN 입력 신호가 디스에이블되어 제3 노드(ND3)로 드레인 전압(VDD)이 출력됨으로써, 플래시 메모리의 게이트에 드레인 전압(VDD)을 인가한다. 그리고 플래시 셀 소스 스위치(430)에 입력된 ERASE_EN 입력 신호가 디스에이블되어 플래시 메모리의 소스에 소스 전압(VSS)이 인가되고, READ_EN 입력 신호가 플래시 셀 드레인 스위치(440)에 입력되어 제1 노드(ND1)로 드레인 전압(VDD)을 출력함으로써, 플래시 메모리의 드레인에 드레인 전압(VDD)을 인가하여 플래시 메모리 저항(F1)의 전류 읽기(Current Read) 동작을 수행한다. 이때, 플래시 메모리 저항(F1)의 드레인에 흐르는 전류를 측정함으로써, 플래시 메모리 저항(F1)의 문턱 전압을 확인한다(S840). 여기서, 플래시 메모리 저항(F1)의 문턱 전압이 기준전압을 만족하는지 여부를 판단하고(S850), 플래시 메모리 저항(F1)의 문턱 전압이 기준전압을 만족하는 경우 트리밍 동작을 완료하고(S860), 플래시 메모리를 저항으로 사용하게 된다. 만약, 플래시 메모리의 전류 읽기 상태에서 확인된 문턱 전압이 기준전압을 만족하지 않는 경우 플래시 메모리의 프로그램 동작(S820)과 플래시 메모리의 전류 읽기 동작(S830)을 반복적으로 수행함으로써, 문턱 전압을 기준전압에 맞추게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으 로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 플래시 메모리를 저항으로 이용한 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치를 제공함으로써, 반도체 공정에서 공정 조건 및 드레인 전압의 변화에 둔감한 저항을 제공하여 저항의 정밀도를 향상시킬 수 있고, 칩별 특성에 맞추어 최적의 저항값을 제공하는 효과가 있다.
또한, 메탈 옵션을 사용하지 않음으로써, 별도의 마스크 제작 비용이 들지 않으므로 개발 비용을 줄일 수 있다.
또한, 퓨즈를 사용함으로써, 생기는 별도의 테스트나 레이저 커팅 장비의 의존성을 탈피하고, 트리밍 작업 완료 후 트리밍 재작업의 필요성이 요구될 때 효과적으로 대응할 수 있어서 생산의 유연성을 제공한다.
또한, 기존의 플래시 메모리 소자의 기준전압 트리밍 장치에서 큰 값을 갖는 저항을 만들기 위해서 칩 사이즈의 상당 부분을 차지하던 저항의 면적을 획기적으 로 감소시킴으로써, 단위 면적당 생산할 수 있는 칩의 수를 획기적으로 증가시키는 효과가 있다.

Claims (11)

  1. 플래시 메모리 소자의 기준전압 트리밍 장치에 있어서,
    상기 플래시 메모리 소자의 드레인 전압을 분배하는 저항, 플래시 메모리로 이루어진 플래시 메모리 저항, 상기 플래시 메모리의 드레인을 온오프하는 NMOS 및 기준전압과 노드전압을 비교하는 앰프를 포함하는 플래시 메모리 소자의 기준전압 트리밍 회로;
    상기 NMOS를 온오프하는 NMOS 게이트 스위치;
    상기 플래시 메모리가 프로그램, 소거 및 저항 상태일 때, 상기 플래시 메모리의 게이트 전압을 스위치하는 플래시 셀 게이트 스위치;
    상기 플래시 메모리의 소거 동작을 위해 상기 플래시 메모리의 소스 전압을 스위치하는 플래시 셀 소스 스위치; 및
    상기 플래시 메모리의 프로그램 동작을 위해 상기 플래시 메모리의 드레인 전압을 스위치하는 플래시 셀 드레인 스위치
    를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 장치.
  2. 제1항에서,
    상기 노드전압은 상기 저항, 상기 플래시 메모리 저항 및 상기 앰프가 연결되는 지점의 전압값인 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 장치.
  3. 제1항에서,
    상기 NMOS 게이트 스위치는 상기 NMOS 게이트 스위치를 제어하기 위한 Flash_EN 입력 신호에 따라 상기 NMOS를 온오프하는 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 장치.
  4. 제1항에서,
    상기 플래시 셀 게이트 스위치는 상기 플래시 셀 게이트 스위치를 제어하기 위한 PGM_EN 입력 신호 및 ERASE_EN 입력 신호와 상기 플래시 메모리의 프로그램 동작시 필요한 고전압에 따라 상기 플래시 메모리가 프로그램, 소거 및 저항 상태일 때 상기 플래시 메모리의 게이트 전압을 스위치하는 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 장치.
  5. 제1항에서,
    상기 플래시 셀 소스 스위치는 상기 플래시 셀 소스 스위치를 제어하기 위한 ERASE_EN 입력 신호와 상기 플래시 메모리의 소거 동작시 필요한 고전압에 따라 상기 플래시 메모리의 소거 동작을 위해 상기 플래시 메모리의 소스 전압을 스위치하는 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 장치.
  6. 제1항에서,
    상기 플래시 셀 드레인 스위치는 상기 플래시 메모리의 프로그램 상태에서 상기 플래시 셀 드레인 스위치를 제어하기 위한 PGM_EN 입력 신호와 상기 플래시 메모리의 읽기 상태에서 상기 플래시 셀 드레인 스위치를 제어하기 위한 READ_EN 입력 신호에 따라 상기 플래시 메모리의 프로그램 동작을 위해 상기 플래시 메모리의 드레인 전압을 스위치하는 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 장치.
  7. 플래시 메모리로 이루어진 저항을 이용한 플래시 메모리 소자의 기준전압 트리밍 방법에 있어서,
    (a) 플래시 메모리 저항을 소거 동작하도록 하는 단계;
    (b) 상기 플래시 메모리 저항을 프로그램 동작하도록 하는 단계;
    (c) 상기 플래시 메모리 저항의 전류 읽기 동작을 수행하는 단계;
    (d) 상기 플래시 메모리 저항의 드레인에 흐르는 전류를 측정하여 상기 플래시 메모리 저항의 문턱 전압을 확인하는 단계;
    (e) 상기 플래시 메모리 저항의 상기 문턱 전압이 기준전압을 만족하는지 여부를 판단하는 단계; 및
    (f) 상기 단계 (e)에서 상기 플래시 메모리 저항의 상기 문턱 전압이 기준전압을 만족하는 경우 트리밍 동작을 완료하는 단계
    를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 방법.
  8. 제7항에서, 상기 단계 (f) 이후에,
    (g) 상기 단계 (e)에서 상기 플래시 메모리 저항의 상기 문턱 전압이 기준전압을 만족하지 않는 경우 상기 단계 (b), 상기 단계 (c) 및 상기 단계 (d)를 반복해서 수행하는 단계
    를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 방법.
  9. 제7항에서, 상기 단계 (a)는,
    상기 플래시 메모리 저항이 소거 상태일 때, Flash_EN 입력 신호가 NMOS 게이트 스위치에서 입력되어 제2 노드로 소스 전압이 출력됨으로써, NMOS를 턴오프하고, ERASE_EN 입력 신호가 플래시 셀 게이트 스위치에 입력되어 제3 노드로 상기 소스 전압이 출력됨으로써, 상기 플래시 메모리의 게이트에 상기 소스 전압을 인가하며, ERASE_EN 입력 신호가 플래시 셀 소스 스위치에 입력되어 상기 플래시 메모리의 소스에 고전압을 인가함으로써, 상기 플래시 메모리 저항을 소거 동작하도록 하는 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 방법.
  10. 제7항에서, 상기 단계 (b)는,
    상기 플래시 메모리 저항이 프로그램 상태일 때, Flash_EN 입력 신호가 NMOS 게이트 스위치에 입력되어 제2 노드로 소스 전압이 출력됨으로써, NMOS를 턴오프하 고, PGM_EN 입력 신호가 플래시 셀 게이트 스위치에 입력되어 제3 노드로 고전압이 출력됨으로써, 상기 플래시 메모리의 게이트에 상기 고전압을 인가하며, 플래시 셀 소스 스위치에 입력된 ERASE_EN 입력 신호가 디스에이블되어 상기 플래시 메모리의 소스에 상기 소스 전압이 인가되고, PGM_EN 입력 신호가 플래시 셀 드레인 스위치에 입력되어 제1 노드로 드레인 전압을 출력함으로써, 상기 플래시 메모리의 드레인에 상기 드레인 전압을 인가하여 상기 플래시 메모리 저항이 프로그램 동작하도록 하는 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 방법.
  11. 제7항에서, 상기 단계 (c)는,
    상기 플래시 메모리가 전류 읽기 상태일 때, Flash_EN 입력 신호가 NMOS 게이트 스위치에 입력되어 제2 노드로 소스 전압이 출력됨으로써, NMOS를 턴오프하고, 플래시 셀 게이트 스위치에 입력되는 PGM_EN 입력 신호가 디스에이블되어 제3 노드로 드레인 전압이 출력됨으로써, 상기 플래시 메모리의 게이트에 상기 드레인 전압을 인가하며, 플래시 셀 소스 스위치에 입력된 ERASE_EN 입력 신호가 디스에이블되어 상기 플래시 메모리의 소스에 상기 소스 전압이 인가되고, READ_EN 입력 신호가 플래시 셀 드레인 스위치에 입력되어 제1 노드로 상기 드레인 전압을 출력함으로써, 상기 플래시 메모리의 드레인에 상기 드레인 전압을 인가하여 상기 플래시 메모리 저항의 전류 읽기 동작을 수행하는 것을 특징으로 하는 플래시 메모리 소자의 기준전압 트리밍 방법.
KR1020060117376A 2006-11-27 2006-11-27 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치 KR100831253B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060117376A KR100831253B1 (ko) 2006-11-27 2006-11-27 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치
US11/933,659 US7751247B2 (en) 2006-11-27 2007-11-01 Method and apparatus for trimming reference voltage of flash memory device
CNA2007101673831A CN101192449A (zh) 2006-11-27 2007-11-26 用于调整闪存器件基准电压的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060117376A KR100831253B1 (ko) 2006-11-27 2006-11-27 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치

Publications (1)

Publication Number Publication Date
KR100831253B1 true KR100831253B1 (ko) 2008-05-22

Family

ID=39463506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060117376A KR100831253B1 (ko) 2006-11-27 2006-11-27 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치

Country Status (3)

Country Link
US (1) US7751247B2 (ko)
KR (1) KR100831253B1 (ko)
CN (1) CN101192449A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543216B (zh) * 2010-12-29 2015-07-29 中芯国际集成电路制造(北京)有限公司 一种闪存的测试方法
CN102568576B (zh) * 2012-01-10 2014-12-24 清华大学 一种快闪存储器的操作方法
US8742805B2 (en) * 2012-07-26 2014-06-03 Samsung Electro-Mechanics Co., Ltd. Power on reset device and power on reset method
CN104103313B (zh) * 2013-04-03 2017-10-24 旺宏电子股份有限公司 非易失性存储器及其编程方法
CN108761170B (zh) * 2018-05-18 2020-08-11 广东工业大学 一种nand参考电压测量方法、系统、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002951A (ko) * 2000-06-30 2002-01-10 박종섭 기준전압 발생기
KR20040006416A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치
KR20050013771A (ko) * 2003-07-29 2005-02-05 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06243678A (ja) * 1993-02-19 1994-09-02 Hitachi Ltd ダイナミック型ｒａｍとそのプレート電圧設定方法及び情報処理システム
US5721702A (en) 1995-08-01 1998-02-24 Micron Quantum Devices, Inc. Reference voltage generator using flash memory cells
US5642310A (en) * 1996-02-02 1997-06-24 Integrated Silicon Solution Inc. System and method for controlling source current and voltage during flash memory erase operations
US6373256B1 (en) * 1999-01-08 2002-04-16 Fairchild Semiconductor Corporation Programmable low battery detector
IT1316002B1 (it) * 2000-11-08 2003-03-26 St Microelectronics Srl Regolatore di tensione per circuiti a basso consumo.
TWI249744B (en) * 2002-03-25 2006-02-21 Macronix Int Co Ltd Trim circuit and method for tuning a current level of a reference cell in a flash memory
KR100560822B1 (ko) * 2004-09-02 2006-03-13 삼성전자주식회사 리플-프리 내부 전압을 발생하는 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002951A (ko) * 2000-06-30 2002-01-10 박종섭 기준전압 발생기
KR20040006416A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치
KR20050013771A (ko) * 2003-07-29 2005-02-05 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로

Also Published As

Publication number Publication date
CN101192449A (zh) 2008-06-04
US20080123403A1 (en) 2008-05-29
US7751247B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
KR100862766B1 (ko) 전압을 자동적으로 조정하는 오토트리밍 기능을 갖는반도체 장치
US20040004861A1 (en) Differential EEPROM using pFET floating gate transistors
JPH02254700A (ja) 集積回路メモリ
KR100320889B1 (ko) 여분의 패드 또는 단자없이도 불휘발성 반도체 기억 장치를 트리밍할 수 있는 방법 및 장치
US8077521B2 (en) Bitline current generator for a non-volatile memory array and a non-volatile memory array
JP6434344B2 (ja) 半導体装置
KR100831253B1 (ko) 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치
US7586788B2 (en) Nonvolatile semiconductor memory having voltage adjusting circuit
KR100215762B1 (ko) 불휘발성 반도체기억장치 및 검증방법
US8004902B2 (en) Nonvolatile semiconductor memory device
JP5406920B2 (ja) 不揮発性メモリ基準セルの電気的なトリミングの方法
JP2967183B2 (ja) メモリデバイス
KR20040086827A (ko) 불휘발성 반도체 기억 장치 및 반도체 집적 회로 장치
US20180082749A1 (en) Eprom device for storing multi-bit data and read circuit of eprom device
JP2003110029A (ja) 半導体装置、そのトリミング方法およびデータ記憶回路
US7948803B2 (en) Non-volatile memory device and a programmable voltage reference for a non-volatile memory device
JP2007005776A (ja) 半導体装置
KR101197555B1 (ko) 마진 읽기를 제공하는 전기적인 퓨즈 회로
JP5675464B2 (ja) 半導体集積回路
JP3827066B2 (ja) 不揮発性半導体記憶装置およびその制御方法
US7161407B2 (en) Fuse circuit with controlled fuse burn out and method thereof
JP3866612B2 (ja) 半導体集積回路装置
KR100328452B1 (ko) 밴드-갭 레퍼런스 회로 및 그의 레퍼런스 전압 최적화 방법
KR101035580B1 (ko) 플래시 메모리 장치의 기준 셀 트리밍 방법
CN112562765B (zh) 电压调节装置及采用其的存储器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee