CN102543216B - 一种闪存的测试方法 - Google Patents

一种闪存的测试方法 Download PDF

Info

Publication number
CN102543216B
CN102543216B CN201010619789.0A CN201010619789A CN102543216B CN 102543216 B CN102543216 B CN 102543216B CN 201010619789 A CN201010619789 A CN 201010619789A CN 102543216 B CN102543216 B CN 102543216B
Authority
CN
China
Prior art keywords
block
weak
weak block
storage unit
labeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010619789.0A
Other languages
English (en)
Other versions
CN102543216A (zh
Inventor
何永
陈宏领
林岱庆
周第廷
谢振
黄雪青
张宇飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010619789.0A priority Critical patent/CN102543216B/zh
Publication of CN102543216A publication Critical patent/CN102543216A/zh
Application granted granted Critical
Publication of CN102543216B publication Critical patent/CN102543216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种闪存的测试方法,所述闪存分为若干区块,所述区块中包括若干存储单元,所述测试方法包括以下步骤:设定存储单元栅电压的工作优化范围;读取所述区块中存储单元的栅电压,判断所述区块中存储单元栅电压是否均位于所述工作优化范围内,是则标记为正常区块,否则标记为薄弱区块。对所述薄弱区块进一步测试,以进一步区分正常区块和失效区块;生成测试结果。本发明所述闪存的测试方法是利用存储单元栅电压的工作优化范围初步读取闪存中存储单元的数据找出薄弱存储区块,仅对薄弱存储区块进行进一步测试,生成测试结果。相比现有技术对闪存中所有区块的存储单元进行测试,本发明大大缩短了测试时间和测试成本。

Description

一种闪存的测试方法
技术领域
本发明涉及一种集成电路测试领域,尤其涉及一种闪存器件的测试方法。
背景技术
对闪存(Flash Memory)器件标准的测试步骤包括晶圆级别的测试以及切分为独立的芯片(Die)、封装级别的测试。晶圆级别的测试通常在常温下进行,称之为晶圆分类(Wafer Sort),封装级别的测试在晶圆切割成数个独立的晶圆且封装后进行的。封装级别的测试通常叫做终极测试或分类测试,通常在高温,70~130℃条件下进行,一旦封装测试或分类测试完成后,通过分类测试的闪存器件被打商标后送至客户商。
晶圆级别的测试用于去除或筛选出在晶圆制造过程中出现缺陷的芯片。晶圆级别的测试用于确定质量良好的,能够顺利封装、运输至客户上的芯片。这一步骤可以减少质量不合格的芯片被封装,降低封装成本。分类测试同样重要,因为晶圆级别的测试在常温下进行,有些芯片对高温环境反应敏感。
在晶圆级别的测试需要测试编程操作、读取操作和擦除操作。编程操作(Programming Operation)改变存储单元(Cell)的逻辑状态从一个“1”(“1”为空白状态,blank)变为“0”(“0”为编程状态),编程操作和读取操作(ReadOperation)在闪存器件中以字节级别(byte Level)上完成,一次8或16比特(bit)。擦除操作(Erase Operation)改变逻辑状态从“0”变为“1”。擦除操作在某一列上所有存储单元同时完成。为防止过擦除现象,所有存储单元需要在擦除过程前编为“0”。一个存储单元的过擦除会在一系列编程过程中如读入操作等产生错误,甚至导致存储单元无法完成编程操作。
专利号为5724365的美国专利公开了一种闪存器件的测试方法,该专利公开了在晶圆级别的测试的步骤,其测试过程包括是对每个存储单元读取操作、编程操作、再读取操作、擦除操作和再读取操作,以测试在晶圆级别闪存的编程能力、擦除能力和读取能力。然而在现有技术闪存的时间制作过程中,大量的时间被用在擦除、编程操作,同时测试的时间和成本的耗费就非常高。
发明内容
本发明要解决的技术问题是,提供一种测试闪存过程中通过巧妙的算法找出薄弱区块,并对该些薄弱区块进行编程操作、擦除操作以及读取操作,以获得测试结果,从而大大减少了测试量,缩短了测试时间和测试成本。
为解决上述问题,一种闪存的测试方法,所述闪存分为若干区块,所述区块中包括若干存储单元,所述测试方法包括以下步骤:
设定存储单元栅电压的工作优化范围;
读取所述区块中存储单元的栅电压,判断所述区块中存储单元栅电压是否均位于所述工作优化范围内,是则标记为正常区块,否则标记为薄弱区块。
对所述薄弱区块进一步测试,以进一步区分正常区块和失效区块;
生成测试结果。
进一步的,对所述薄弱区块进一步测试,包括对所述薄弱区块进行读取能力、擦除能力和编程能力的测试。
进一步的,对所述薄弱区块进行读取能力、擦除能力和编程能力的测试,包括以下步骤:
对所述薄弱区块进行擦除操作;
对所述薄弱区块进行第一次读取操作,以重新区分为薄弱区块、失效区块和正常区块;
对重新区分后的薄弱区块进行编程操作;
对重新区分后的薄弱区块进行第二次读取操作,以重新区分为薄弱区块、失效区块和正常区块;
对重新区分后的薄弱区块进行擦除操作;
对重新区分后的薄弱区块进行第三次读取操作,以区分失效区块和正常区块。
进一步的,在所述擦除操作和编程操作过程中,若薄弱区块中的任一存储单元操作失败,则标记该薄弱区块为失效区块,并停止该薄弱区块的后续测试。
进一步的,所述第一读取操作过程包括以下步骤:判断所述薄弱区块是否擦除成功,将未擦除成功的薄弱区块标记为失效区块;判断所述擦除成功的薄弱区块中的存储单元的栅电压是否位于工作优化范围内,是则标记为正常区块并停止后续操作,否则标记为薄弱区块继续进行后续操作。
进一步的,所述第二次读取操作过程包括以下步骤:判断所述薄弱区块是否编程成功,将未编程成功的薄弱区块标记为失效区块;判断所述编程成功的薄弱区块中的存储单元的栅电压是否位于工作优化范围内,是则标记为正常区块并停止后续操作,否则标记为薄弱区块继续进行后续操作。
进一步的,所述第三次读取操作过程包括以下步骤:判断所述薄弱区块是否擦除成功,将未擦除成功的薄弱区块标记为失效区块,将擦除成功的薄弱区块标记为正常区块。
综上所述,本发明所述闪存的测试方法通过设定栅电压的工作优化范围,初步读取闪存中区块的存储单元,找出含有栅电压位于工作优化范围外的存储单元对应的区块,,并对该些薄弱区块进行进一步测试,生成测试结果。相比现有技术对所有存储单元进行测试,本发明大大缩短了测试时间和测试成本。
附图说明
图1为本发明一实施例中闪存的测试方法的步骤流程示意图。
图2为本发明一实施例中闪存的测试方法的具体步骤流程示意图。
图3为一实施例中闪存器件栅极开启电压的分布图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应以此作为对本发明的限定。
本发明的核心思想是:通过设定存储单元栅电压的工作优化范围,并对闪存区块中的存储单元进行初步读取,判断所述区块中存储单元栅电压是否均位于所述工作优化范围内,找出薄弱区块,并对薄弱区块进行进一步测试,生成测试结果。从而通过缩小测试范围,大大缩短了测试时间和成本。
图1为本发明一实施例中闪存的测试方法的步骤流程示意图。图2为本发明一实施例中闪存的测试方法的具体步骤流程示意图。结合图1和图2,本发明提供一种闪存的测试方法,所述闪存分为若干区块,所述区块中包括若干存储单元,所述测试方法包括以下步骤:
S01:设定存储单元栅电压的工作优化范围。进一步的,所述存储单元栅电压的工作优化范围包括开启时栅电压的工作优化范围和关闭时栅电压的工作优化范围。图3为一种闪存器件栅极开启电压的分布图,在实际生产过程中,对于同一种类的闪存器件,存储单元的栅电压经过一系列测量可以获得类似图3所示的分布图,设定高点和低点,高点和低点之间即为工作的优化范围。判断区块中存储单元的栅电压是否均位于所述工作优化范围外,如图3为例,有两个存储单元的栅电压分别落在高点右侧和低点左侧,则判断此区块为薄弱区块。
S02:读取所述区块中存储单元的栅电压,判断所述区块中存储单元栅电压是否均位于所述工作优化范围内,是则标记为正常区块,否则标记为薄弱区块。在本实施例中,所述对闪存器件施加工作电压,测量每一区块中的存储单元的栅电压在开启、关闭时是否在工作优化范围内,如果有存储单元的栅电压不在工作优化范围内,则对应区块标记为薄弱区块;本发明另一种测试方法,可以对区块的存储单元施加工作优化范围的边界,如图3中的高点和低点,测量区块中存储单元的栅极是否全部正常开启或关闭,否,则标记为薄弱区块。
S03:对所述薄弱区块进一步测试,以进一步区分正常区块和失效区块,对所述薄弱区块进一步测试,包括对所述薄弱区块进行读取能力、擦除能力和编程能力的测试。
图2为本发明一实施例中闪存的测试方法的具体步骤流程示意图。如图2所示,在本实施例中测试所述薄弱区块的擦除能力、读取能力和编程能力,包括以下步骤:
S031:对所述薄弱区块中进行擦除操作,在所述擦除操作过程中,若薄弱区块中的任一存储单元操作失败,则标记该薄弱区块为失效区块,并停止该薄弱区块的后续测试。
S032:对所述薄弱区块进行第一次读取操作,以重新区分为薄弱区块、失效区块和正常区块;所述第一次读取操作过程包括以下步骤:判断所述薄弱区块是否擦除成功,将未擦除成功的薄弱区块标记为失效区块;判断所述擦除成功的薄弱区块中的存储单元的栅电压是否位于工作优化范围内,是则标记为正常区块并停止后续操作,否则标记为薄弱区块继续进行后续操作。
S033:对S032步骤中重新区分后的薄弱区块编程操作,在所述编程操作过程中,若薄弱区块中的任一存储单元操作失败,则标记该薄弱区块为失效区块,并停止该薄弱区块的后续测试。
S034:对S032步骤中重新区分后的薄弱区块进行第二次读取操作,以重新区分为薄弱区块、失效区块和正常区块;所述第二次读取操作过程包括以下步骤:所述第二次读取操作过程包括以下步骤:判断所述薄弱区块是否编程成功,将未编程成功的薄弱区块标记为失效区块;判断所述编程成功的薄弱区块中的存储单元的栅电压是否位于工作优化范围内,是则标记为正常区块并停止后续操作,否则标记为薄弱区块继续进行后续操作。
S035:对S034步骤中重新区分后的薄弱区块进行擦除操作;在所述擦除操作过程中,若薄弱区块中的任一存储单元操作失败,则标记该薄弱区块为失效区块,并停止该薄弱区块的后续测试。
S036:对S034步骤中重新区分后的薄弱区块进行第三次读取操作,以区分失效区块和正常区块;所述第三次读取操作与第一次、第二次读取操作不同,不需要区分出薄弱区块,而是直接判定为正常和失效区块。所述第一次读取操作过程包括以下步骤:所述第三次读取操作过程包括以下步骤:判断所述薄弱区块是否擦除成功,将未擦除成功的薄弱区块标记为失效区块,将擦除成功的薄弱区块标记为正常区块。
S04:生成测试结果,根据测试结果,将闪存中每一区块标记正常区块或失效区块。
其中,在本实施例中所述擦除操作包括以下步骤:对所述薄弱区块中进行轻度编程操作。其中,对所述薄弱区块进行擦除操作;对过擦除的所述薄弱区块进行轻度编程操作,消除过擦出现象。从而防止过擦出现象,影响后续过程。
但,测试所述薄弱区块的擦除能力、读取能力和编程能力的步骤不限于上述步骤,其他类似测试步骤依然在本发明的思想范围内。
S04:生成测试结果,所述测试结果包括正常区块和工作失效区块。
综上所述,本发明所述闪存的测试方法通过设定栅电压的工作优化范围,初步读取闪存中存储单元的数据,找出薄弱区块,并对薄弱区块进行进一步测试,生成测试结果。相比现有技术对所有存储单元进行测试,本发明大大缩短了测试时间和测试成本。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。

Claims (5)

1.一种闪存的测试方法,所述闪存分为若干区块,所述区块中包括若干存储单元,其特征在于,所述测试方法包括以下步骤:
设定存储单元栅电压的工作优化范围;
读取所述区块中存储单元的栅电压,判断所述区块中存储单元栅电压是否均位于所述工作优化范围内,是则标记为正常区块,否则标记为薄弱区块;
对所述薄弱区块进一步测试,以进一步区分正常区块和失效区块;以及
生成测试结果;
其中,对所述薄弱区块进一步测试包括对所述薄弱区块进行读取能力、擦除能力和编程能力的测试;对所述薄弱区块进行读取能力、擦除能力和编程能力的测试,包括以下步骤:对所述薄弱区块进行擦除操作;对所述薄弱区块进行第一次读取操作,以重新区分为薄弱区块、失效区块和正常区块;对重新区分后的薄弱区块进行编程操作;对重新区分后的薄弱区块进行第二次读取操作,以重新区分为薄弱区块、失效区块和正常区块;对重新区分后的薄弱区块进行擦除操作;对重新区分后的薄弱区块进行第三次读取操作,以区分失效区块和正常区块。
2.如权利要求1所述的闪存的测试方法,其特征在于,在所述擦除操作和编程操作过程中,若薄弱区块中的任一存储单元操作失败,则标记该薄弱区块为失效区块,并停止该薄弱区块的后续测试。
3.如权利要求1所述的闪存的测试方法,其特征在于,所述第一次读取操作过程包括以下步骤:
判断所述薄弱区块是否擦除成功,将未擦除成功的薄弱区块标记为失效区块;
判断所述擦除成功的薄弱区块中的存储单元的栅电压是否位于工作优化范围内,是则标记为正常区块并停止后续操作,否则标记为薄弱区块继续进行后续操作。
4.如权利要求1所述的闪存的测试方法,其特征在于,所述第二次读取操作过程包括以下步骤:
判断所述薄弱区块是否编程成功,将未编程成功的薄弱区块标记为失效区块;
判断所述编程成功的薄弱区块中的存储单元的栅电压是否位于工作优化范围内,是则标记为正常区块并停止后续操作,否则标记为薄弱区块继续进行后续操作。
5.如权利要求1所述的闪存的测试方法,其特征在于,所述第三次读取操作过程包括以下步骤:
判断所述薄弱区块是否擦除成功,将未擦除成功的薄弱区块标记为失效区块,将擦除成功的薄弱区块标记为正常区块。
CN201010619789.0A 2010-12-29 2010-12-29 一种闪存的测试方法 Active CN102543216B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010619789.0A CN102543216B (zh) 2010-12-29 2010-12-29 一种闪存的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010619789.0A CN102543216B (zh) 2010-12-29 2010-12-29 一种闪存的测试方法

Publications (2)

Publication Number Publication Date
CN102543216A CN102543216A (zh) 2012-07-04
CN102543216B true CN102543216B (zh) 2015-07-29

Family

ID=46349901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010619789.0A Active CN102543216B (zh) 2010-12-29 2010-12-29 一种闪存的测试方法

Country Status (1)

Country Link
CN (1) CN102543216B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890971B (zh) * 2012-10-22 2016-08-03 上海华虹宏力半导体制造有限公司 存储器的可靠性测试方法
CN103093834B (zh) * 2013-01-28 2016-11-16 上海华虹宏力半导体制造有限公司 闪存的可靠性测试方法
CN104568529B (zh) * 2013-10-18 2017-05-03 中芯国际集成电路制造(上海)有限公司 Sem样品的制备方法
CN109308162B (zh) * 2017-07-26 2022-04-01 北京兆易创新科技股份有限公司 闪存的优化装置、优化方法及设备
CN108133732B (zh) * 2017-12-20 2021-05-25 北京兆易创新科技股份有限公司 闪存芯片的性能测试方法、装置、设备及存储介质
CN112540882A (zh) * 2019-09-23 2021-03-23 深圳宏芯宇电子股份有限公司 闪存设备检测系统及闪存设备检测方法
CN111489784B (zh) * 2020-04-29 2024-02-02 上海华虹宏力半导体制造有限公司 嵌入式闪存失效的筛选方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724365A (en) * 1996-05-24 1998-03-03 Advanced Micro Devices, Inc. Method of utilizing redundancy testing to substitute for main array programming and AC speed reads

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508958A (en) * 1994-09-29 1996-04-16 Intel Corporation Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage
JP2003178597A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7457178B2 (en) * 2006-01-12 2008-11-25 Sandisk Corporation Trimming of analog voltages in flash memory devices
KR100831253B1 (ko) * 2006-11-27 2008-05-22 동부일렉트로닉스 주식회사 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치
JP4921953B2 (ja) * 2006-12-25 2012-04-25 株式会社東芝 半導体集積回路装置及び半導体記憶装置のテスト方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724365A (en) * 1996-05-24 1998-03-03 Advanced Micro Devices, Inc. Method of utilizing redundancy testing to substitute for main array programming and AC speed reads

Also Published As

Publication number Publication date
CN102543216A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102543216B (zh) 一种闪存的测试方法
US7689876B2 (en) Real-time optimized testing of semiconductor device
CN109918022B (zh) 一种ssd开卡坏块表继承方法
CN100442395C (zh) 具有自测试器件的集成电路及相关测试方法
US20070025167A1 (en) Method for testing a memory device, test unit for testing a memory device and memory device
JPH07147303A (ja) ウエハ上のダイ試験方法及びウエハのソート方法
CN101510520A (zh) 一种抗干扰异步修调晶圆测试方法
CN105006253B (zh) 一种闪存芯片数据保留性检查方法及系统
CN104751875B (zh) 应用于nvm芯片的失效位图分析方法
CN108345752B (zh) 晶圆级非易失性存储器的寿命特性评估方法
CN107632778B (zh) 一种Nand Flash扫描检测方法和系统
TWI392884B (zh) 多晶片封裝體之測試方法及測試電路
US6460111B1 (en) Semiconductor disk drive and method of creating an address conversion table based on address information about defective sectors stored in at least one sector indicated by a management code
CN106205726B (zh) Eeprom存储器的快速测试技术
CN114486580B (zh) 一种石墨烯微胶囊沥青自愈性测试评价方法
CN110444247A (zh) 存储设备写错误纠错能力的测试装置
US5724365A (en) Method of utilizing redundancy testing to substitute for main array programming and AC speed reads
CN109390028B (zh) 自动修复nor型存储阵列位线故障的方法及装置
CN107481764B (zh) 一种3D Nand Flash扫描检测方法和系统
CN104269408B (zh) Nor闪存结构
KR100250756B1 (ko) 플래쉬 이이피롬 셀의 특성 분석을 위한 테스트 셀 및 이를 이용한 플래쉬 이이피롬 셀의 특성 분석 방법
CN104575613B (zh) 一种电性失效分析方法
CN204834060U (zh) 一种用于多页存储阵列的损坏单元片内统计系统
CN104183511A (zh) 一种确定晶圆测试数据规范的界限的方法及晶粒标记方法
CN111948507A (zh) 一种不同写操作下相变存储芯片热稳定性预测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130619

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130619

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130619

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant