CN103093834B - 闪存的可靠性测试方法 - Google Patents

闪存的可靠性测试方法 Download PDF

Info

Publication number
CN103093834B
CN103093834B CN201310032785.6A CN201310032785A CN103093834B CN 103093834 B CN103093834 B CN 103093834B CN 201310032785 A CN201310032785 A CN 201310032785A CN 103093834 B CN103093834 B CN 103093834B
Authority
CN
China
Prior art keywords
flash memory
data
mark
voltage
test result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310032785.6A
Other languages
English (en)
Other versions
CN103093834A (zh
Inventor
钱亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310032785.6A priority Critical patent/CN103093834B/zh
Publication of CN103093834A publication Critical patent/CN103093834A/zh
Application granted granted Critical
Publication of CN103093834B publication Critical patent/CN103093834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种闪存的可靠性测试方法,该方法通过两次测试步骤来对闪存进行筛选,第一次测试步骤直接筛选出不良品,将不能判定为不良品的闪存作为待确认良品,以便在第二次测试步骤中对该待确认良品进行进一步的测试,经过两次测试之后才筛选出真正的良品,提高了可靠性测试方法的准确度。另外,两次测试步骤中均对闪存施加电压应力,正确模拟了闪存在25℃(室温)条件下使用10年时所承受的正常应力条件,因而能够利用电压应力来激发闪存在短时间内产生跟正常应力水平下相同的失效,进而能够利用该可靠性测试方法来对失效反应活化能较低的闪存进行筛选。

Description

闪存的可靠性测试方法
技术领域
本发明属于存储器的测试领域,特别是涉及一种闪存的可靠性测试方法。
背景技术
存储器为计算机系统的记忆设备,用来存放程序和数据。存储器大致可分为两大类:易失存储器和非易失存储器。易失存储器在系统关闭时立即失去存储在内的数据,它需要持续的电源供应以保持数据;非易失存储器在系统关闭或无电源供应时仍能保持数据,目前应用最为广泛的非易失存储器为闪存(Flash Memory)。
可靠性(Reliability)的定义是:产品在规定条件下和规定时间内完成规定能力的能力。对于闪存而言,数据保持能力(Data Retention)、耐久力(Endurance)、干扰(Disturb)等是评价闪存可靠性的参数,其中,数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失还可以有效读出的能力。在闪存制作完成之后准备出厂之前,通常会通过可靠性测试以对闪存的性能进行评价。目前应用较为广泛的可靠性测试方法为加速寿命测试,其利用加大试验应力(诸如热应力、电应力、机械应力等)的方法,激发产品在短时间内产生跟正常应力水平下相同的失效,缩短了测试周期。其中,应用较为广泛的试验应力为热应力。
以判断闪存的数据保持力为例,通常对已经写入数据的闪存进行读出以判断闪存的数据保持力。具体地,在250℃的温度条件下将闪存烘烤72小时之后,读出闪存中存储的数据“1”,获取读出电流,若数据“1”的读出电流大于或等于读出电流判断标准,则表示闪存符合可靠性要求;相反,若数据“1”的读出电流小于读出电流判断标准,则表示闪存不符合可靠性要求。
所述在250℃的温度条件下将闪存烘烤72小时的步骤用于模拟闪存在25℃(室温)条件下使用10年的情况,在高温烘烤的条件下,由于载流子活性的增强,电荷容易丢失,数据保持力严重退化,以此来测量闪存的可靠性。
但是,由于导致闪存数据保持力不佳的失效模式会有多种,而不同的失效模式对应不同的失效反应活化能Ea:当闪存的失效反应活化能Ea较高时,可以利用上述热应力的方法来激发闪存的失效,以此来评估闪存的数据保持力,但是当闪存的失效反应活化能Ea较低时,利用上述热应力的方法并不能激发闪存的失效,因而不能评估闪存的数据保持力。
更多的关于存储器的可靠性测试方法可参考于2012年4月18日公开、公开号为CN102420017A的中国专利申请。
发明内容
本发明的目的是提供一种闪存的可靠性测试方法,以评估失效反应活化能较低的闪存的数据保持力。
为了实现上述目的,本发明提供了一种闪存的可靠性测试方法,其包括:
对闪存进行第一处理之后,从闪存中读取数据,获取第一测试结果,所述第一测试结果为读出电流或读出电压,将第一测试结果与第一判断标准进行比较,以在闪存上设置第一标识或第二标识,设置有第一标识的闪存为不良品,设置有第二标识的闪存为待确认良品;
对设置有第二标识的闪存进行第二处理之后,从闪存中读取数据,获取第二测试结果,所述第二测试结果为读出电流或读出电压,将第二测试结果与第二判断标准进行比较,以在闪存上设置第三标识或第四标识,设置有第三标识的闪存为不良品,设置有第四标识的闪存为良品;
所述第一处理、第二处理步骤中其中一个包括:
向闪存中写入数据;
写入数据之后,向闪存施加第一电压应力,包括:向闪存的源极线施加第一源极线电压、字线施加第一字线电压、位线施加第一位线电压;
另一个包括:
擦除闪存中的数据;
擦除数据之后,向闪存施加第二电压应力,包括:向闪存的源极线施加第二源极线电压、字线施加第二字线电压、位线施加第二位线电压。
可选地,所述第一源极线电压为7V至9V,所述第一字线电压为0V,所述第一位线电压为2V至3V。
可选地,所述第一电压应力的持续时间为1s至3s。
可选地,所述第二源极线电压为0V,所述第二字线电压为5~7V,所述第二位线电压为0V。
可选地,所述第二电压应力的持续时间为1s至3s。
可选地,所述第一处理包括:向闪存中写入数据;写入数据之后,向闪存施加第一电压应力,所述第一测试结果为读出电流,若所述第一测试结果小于或等于所述第一判断标准则在闪存上设置所述第二标识,否则在闪存上设置第一标识;所述第二处理包括:擦除闪存中的数据;擦除数据之后,向闪存施加第二电压应力,所述第二测试结果为读出电流,若所述第二测试结果大于或等于所述第二判断标准则在闪存上设置第四标识,否则在闪存上设置第三标识。
可选地,所述第一判断标准为5uA。
可选地,所述第二判断标准为15uA。
可选地,所述第一处理步骤中写入数据及读取数据均为数据“0”,所述第二处理步骤中读取数据为数据“1”。
可选地,所述第一处理包括:擦除闪存中的数据;擦除数据之后,向闪存施加第二电压应力,所述第一测试结果为读出电流,若所述第一测试结果大于或等于所述第一判断标准则在闪存上设置第二标识,否则在闪存上设置第一标识;所述第二处理包括:向闪存中写入数据;写入数据之后,向闪存施加第一电压应力,所述第二测试结果为读出电流,若所述第二测试结果小于或等于所述第二判断标准则在闪存上设置所述第四标识,否则在闪存上设置第三标识。
可选地,所述第一判断标准为15uA。
可选地,所述第二判断标准为5uA。
可选地,所述第一处理步骤中读取数据为数据“1”,所述第二处理步骤中写入数据及读取数据均为数据“0”。
可选地,所述第一标识、第二标识、第三标识、第四标识中至少有一个为写在闪存内的标示性数据。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案是通过两次测试步骤来对闪存进行筛选,第一次测试步骤直接筛选出不良品,将不能判定为不良品的闪存作为待确认良品,以便在第二次测试步骤中对该待确认良品进行进一步的测试,经过两次测试之后才筛选出真正的良品,提高了可靠性测试方法的准确度。另外,两次测试步骤中均对闪存施加电压应力,正确模拟了闪存在25℃(室温)条件下使用10年时所承受的正常应力条件,因而能够利用电压应力来激发闪存在短时间内产生跟正常应力水平下相同的失效,进而能够利用该可靠性测试方法来对失效反应活化能较低的闪存进行筛选。
附图说明
图1是现有一种分裂栅极式闪存的结构示意图;
图2是本发明实施方式一的测试流程图;
图3是本发明实施方式二的测试流程图。
具体实施方式
下面结合附图,通过具体实施例,对本发明的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明的可实施方式的一部分,而不是其全部。根据这些实施例,本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式,都属于本发明的保护范围。
图1是现有一种分裂栅极式闪存的结构示意图,如图1所示,闪存包括两个存储单元M1和M2,形成于P型半导体衬底100上;半导体衬底100中形成有N型的第一扩散区120和第二扩散区130,第一扩散区120是由两个存储单元M1和M2共享的公共源极区,第二扩散区130是漏极区;存储单元M1和M2相对于第一扩散区120(即公共源极区)具有镜像结构。
具体地,每个存储单元M1、M2分别包括:位于第一扩散区120和第二扩散区130之间的沟道区140、浮栅150、控制栅160、栅极绝缘层170、形成于浮栅150上的多氧化物层180以及绝缘氧化层190。
其中,浮栅150为电隔离的栅电极,其位于第一扩散区120和第二扩散区130之间的半导体衬底100上,并且浮栅150的第一侧与第一扩散区120部分重叠;控制栅160,位于浮栅150的第二侧与第二扩散区130之间的半导体衬底100上;绝缘氧化层190,位于控制栅160与浮栅150的第二侧之间并覆盖浮栅150的一个侧壁和沟道区140的一部分;栅极绝缘层170,位于浮栅150与半导体衬底100之间以使得浮栅150、控制栅160与半导体衬底100绝缘;多氧化物层180通过硅的局部氧化(LOCOS)工艺形成于浮栅150上。
在一种常规设计中,位于同一行的存储单元的控制栅160连接到同一条字线(WL,图1中未示出)。层间介质层110形成于存储单元M1和M2的上方。公共源极线220通过接触栓塞210连接至第一扩散区120(公共源极区),公共源极线220沿着与字线相同的方向延伸。位于同一列的存储单元的第二扩散区130(漏极区)连接到同一条位线(BL,图1中未示出)连接,位线沿着与字线垂直的方向延伸。
在上述分裂栅极式闪存基础上结合以下两个实施方式对本发明的技术方案进行详细说明。
实施方式一
首先执行图2中的步骤S11:向闪存中写入数据。
在本实施例中,向闪存中写入数据“0”。
接着执行图2中的步骤S12:向闪存施加第一电压应力,包括向闪存的源极线施加第一源极线电压、字线施加第一字线电压、位线施加第一位线电压。
数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失还可以有效读出的能力,换句话来讲,数据保持力指的是浮栅中的电荷(电子或空穴)经过一段时间之后没有丢失的能力。故在向闪存中写入数据之后可以从闪存中读取数据,以此来判断闪存的数据保持力。
如前所述,在250℃的温度条件下将闪存烘烤72小时的热应力的方法可以评估失效反应活化能较高的闪存的数据保持力,但不能评估失效反应活化能较低的闪存的数据保持力。为此,在本发明的技术方案中对闪存施加的是电压应力,以此来评估失效反应活化能较低的闪存的数据保持力。
为了检测闪存能否满足在25℃(室温)条件下使用10年的要求,在本实施例的步骤S12中向闪存施加第一电压应力,以激发闪存在短时间内产生跟正常应力水平下相同的失效,从而缩短测试周期。向闪存施加所述第一电压应力包括:向源极线220施加第一源极线电压VSL_1,向字线即控制栅160施加第一字线电压V WL_1,向位线BL施加第一位线电压VBL_1
在所述第一电压应力作用下,闪存中浮栅150的实际电压VFG_1=VFG_program+VSL_1*C1+VWL_1*C2,其中,VFG_program为在向闪存中写入数据之后浮栅150的固有电压,C1为浮栅150与第一扩散区120(公共源极区)之间的电容耦合系数,C2为控制栅160与浮栅150之间的电容耦合系数。故源极线220与浮栅150之间的电压差VSL_1-VFG_1=(1-C1)*VSL_1-VFG_program-VWL_1*C2
由于位于浮栅150与第一扩散区120(即源极区)之间的栅极绝缘层170用于保护浮栅150中的电荷不会泄露,故可利用在源极线220与浮栅150之间的电压差作用下激发浮栅150中的电荷(电子)穿过栅极绝缘层170进入第一扩散区120,以此来检测闪存的数据保持力:当在该电压差作用下浮栅150中的大量电荷(电子)穿过栅极绝缘层170进入第一扩散区120,则很有可能表示该闪存的数据保持力不符合要求;当在该电压差作用下浮栅150中的少量电荷(电子)或没有电荷(电子)穿过栅极绝缘层170进入第一扩散区120,则很有可能表示该闪存的数据保持力符合要求。
需说明的是,在向闪存施加所述第一电压应力的步骤中向位线BL施加第一位线电压VBL_1的作用是抑制因短沟道效应产生热电子,避免热电子窜过栅极绝缘层170进入浮栅150中,从而防止影响后续测试过程中数据读取的准确性。
为了确保经可靠性测试的闪存确实符合数据保持力的要求,即使得可靠性测试的准确度更高,需尽量增大源极线220与浮栅150之间的电压差即VSL_1-VFG_1(该电压差大于0,且电压差大于闪存在正常工作状态下浮栅150与源极线220之间的电压差),使得测试条件更为严格。在本实施例中,第一源极线电压VSL_1为7V至9V,第一字线电压VWL_1为0V,第一位线电压VBL_1为2V至3V。另外,在测试过程中对闪存施加第一电压应力的持续时间越长,代表可靠性测试的准确度更高,但对闪存施加第一电压应力的持续时间又不能过长,一方面会使测试时间延长,另一方面会使得测试条件过于苛刻,致使符合可靠性要求的闪存也被判定为不良品。在本实施例中,第一电压应力的持续时间为1s至3s。
在一个具体的实施例中,浮栅150与第一扩散区120(公共源极区)之间的电容耦合系数C1等于0.7,控制栅160与浮栅150之间的电容耦合系数C2等于0.3,第一源极线电压VSL_1等于8.5V,第一位线电压VBL_1等于2.5V,第一时间为2s,在这种情况下,源极线220与浮栅150之间的电压差VSL_1-VFG_1=(1-C1)*VSL_1-VFG_pprogram-VWL_1*C2=(1-0.7)*8.5-VFG_program-0*0.3=2.55-VFG_program。在向闪存中写入数据之后一般情况下VFG_program小于0,故源极线220与浮栅150之间的电压差VSL_1-VFG_1是较大的正电压,且该电压差大于闪存在正常工作状态下源极线220与浮栅150之间的电压差。
上述步骤S11及步骤S12统称为对闪存进行第一处理的步骤。
接着执行图2中的步骤S13:从闪存中读取数据,获取第一测试结果,所述第一测试结果为读出电流或读出电压,将第一测试结果与第一判断标准进行比较,以在闪存上设置第一标识或第二标识,设置有第一标识的闪存为不良品,设置有第二标识的闪存为待确认良品。
在本实施例中,从闪存中读取数据“0”,获取第一测试结果,所述第一测试结果为读出电流。将所述第一测试结果与第一判断标准进行比较,若所述第一测试结果大于第一判断标准,则在闪存上设置第一标识;若所述第一测试结果小于或者等于第一判断标准,则在闪存上设置第二标识。其中,设置有第一标识的闪存为不良品,设置有第二标识的闪存为待确认良品,需在后续测试过程中对其进行进一步的测试,以判断其是否为真正的良品。
在本实施例中,所述第一判断标准为5uA。在这种情况下,例如,当第一测试结果为8uA时,其大于第一判断标准,则判断该闪存为不良品;当第一测试结果为2uA时,其小于第一判断标准,则判断该闪存为待确认良品。
对设置有第二标识的闪存需进行进一步测试的理由如下:
由上述可知,源极线220与浮栅150之间的电压差VSL_1-VFG_1=(1-C1)*VSL_1-VFG_program-VWL_1*C2,在向闪存中写入数据之后一般情况下VFG_program小于0。但是,在向闪存中写入数据时实际注入到浮栅150中的电子数量是不确定的,导致VFG_program的大小是不确定的:当注入到浮栅150中的电子数量较多时,VFG_program小于0;当注入到浮栅150中的电子数量较少时,VFG_program大于0。因此,当VFG_program大于0时,会导致源极线220与浮栅150之间的电压差VSL_1-VFG_1较小,在这种情况下,所施加的第一电压应力可能小于闪存在25℃(室温)条件下使用10年时所承受的正常应力条件,故即使在上述步骤S13中所述第一测试结果小于第一判断标准,仍不能直接判定该闪存为良品。
本发明对第一标识及第二标识的形式不做限制,设置第一标识及第二标识的目的仅仅是为了将在步骤S13中判定为不良品的闪存与判定为待确认良品的闪存区分开来,只要在后续步骤中能识别出步骤S13中的这两种闪存即可。本实施例以在测试闪存内写入标示性的数据为例。例如,所述第一标识可以为写在闪存内的数据“55”,所述第二标识可以为写在闪存内的数据“AA”。或者,可以在闪存内写入数据“AA”,以作为第二标识,在闪存内不写入任何数据,则代表该闪存设置了第一标识。
接着执行图2中的步骤S14:擦除设置有第二标识的闪存中的数据。
接着执行图2中的步骤S15:向闪存施加第二电压应力,包括:向闪存的源极线施加第二源极线电压、字线施加第二字线电压、位线施加第二位线电压。
如前所述,数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失还可以有效读出的能力,换句话来讲,数据保持力指的是浮栅中的电荷(电子或空穴)经过一段时间之后没有丢失的能力。故在擦除闪存中的数据之后可以从闪存中读取数据,以此来判断闪存的数据保持力。
为了检测闪存能否满足在25℃(室温)条件下使用10年的要求,在本实施例的步骤S15中向闪存施加第二电压应力,以激发闪存在短时间内产生跟正常应力水平下相同的失效,从而缩短测试周期。向闪存施加所述第二电压应力包括:向源极线220施加第二源极线电压VSL_2,向字线即控制栅160施加第二字线电压VWL_2,向位线BL施加第二位线电压VBL_2
在所述第二电压应力作用下,闪存中浮栅150的实际电压VFG_2=VFG_erase+VSL_2*C1+VWL_2*C2,其中,VFG_erase为擦除闪存中的数据之后浮栅150的固有电压,C1为浮栅150与第一扩散区120(公共源极区)之间的电容耦合系数,C2为控制栅160与浮栅150之间的电容耦合系数。故浮栅150与源极线220之间的电压差VFG_2-VSL_2=(C1-1)*VSL_2+VFG_erase+VWL_2*C2
由于位于浮栅150与第一扩散区120(即源极区)之间的栅极绝缘层170用于保护浮栅150中的电荷不会泄露,故可利用在浮栅150与源极线220之间的电压差作用下激发第一扩散区120和半导体衬底100内中的电子穿过栅极绝缘层170进入浮栅150内,以此来检测闪存的数据保持力:当在该电压差作用下第一扩散区120和半导体衬底100中的大量电子穿过栅极绝缘层170进入浮栅150内,则很有可能表示该闪存的数据保持力不符合要求;当在该电压差作用下第一扩散区120和半导体衬底100内的少量电子或没有电子穿过栅极绝缘层170进入浮栅150内,则很有可能表示该闪存的数据保持力符合要求。
需说明的是,在向闪存施加所述第二电压应力的步骤中半导体衬底常常接零电位,向位线BL施加零电位的第二位线电压VBL_2的作用是保证漏极区与半导体衬底均保持在零电位,以避免漏极区和半导体衬底之间会形成反型层,这个反型层的电位不是绝对的零电位,会影响后续测试过程中数据读取的准确性。
为了确保经可靠性测试的闪存确实符合数据保持力的要求,即使得可靠性测试的准确度更高,需尽量增大浮栅150与源极线220之间的电压差即VFG_2-VSL_2(该电压差大于0,且电压差大于闪存在正常工作状态下浮栅150与源极线220之间的电压差),使得测试条件更为严格。在本实施例中,第二源极线电压VSL_2为0V,第二字线电压VWL_2为5V~7V,第二位线电压VBL_2为0V。另外,在测试过程中对闪存施加第二电压应力的持续时间越长,代表可靠性测试的准确度更高,但对闪存施加第二电压应力的持续时间又不能过长,一方面会使测试时间延长,另一方面会使得测试条件过于苛刻,致使符合可靠性要求的闪存也被判定为不良品。在本实施例中,第二电压应力的持续时间为1s至3s。
在一个具体的实施例中,浮栅150与第一扩散区120(公共源极区)之间的电容耦合系数C1等于0.7,控制栅160与浮栅150之间的电容耦合系数C2等于0.3,第二字线电压VWL_2为6V,第一时间为2s,在这种情况下,浮栅150与源极线220之间的电压差VFG_2-VSL_2=(C1-1)*VSL_2+VFG_erase+VWL_2*C2=(0.7-1)*0+VFG_erase+6*0.3=1.8+VFG_erase。在擦除闪存中的数据之后一般情况下VFG_erase大于某一个特定的正电压(该正电压大于0V但小于浮栅完全充满空穴时的电压值,例如该特定的正电压为3V),故浮栅150与源极线220之间的电压差VFG_2-VSL_2是较大的正电压,且该电压差大于闪存在正常工作状态下浮栅150与源极线220之间的电压差。
上述步骤S14及步骤S15统称为对闪存进行第二处理。
接着执行图2中的步骤S16:从设置有第二标识的闪存中读取数据,获取第二测试结果,所述第二测试结果为读出电流或读出电压,将第二测试结果与第二判断标准进行比较,以在闪存上设置第三标识或第四标识,设置有第三标识的闪存为不良品,设置有第四标识的闪存为良品。
在本实施例中,从闪存中读取数据“1”,获取第二测试结果,所述第二测试结果为读出电流。将所述第二测试结果与第二判断标准进行比较,若所述第二测试结果小于第二判断标准,则在闪存上设置第三标识;若所述第二测试结果大于或者等于第二判断标准,则在闪存上设置第四标识。其中,设置有第三标识的闪存为不良品,设置有第四标识的闪存为良品。
在本实施例中,所述第二判断标准为15uA,该判断标准大于数据“1”的一般读取判断电流标准10uA,因此本发明所提供测试方法的检测标准更为严格,使得检测合格的闪存的可靠性更高。例如,当第二测试结果为12uA时,其小于第二判断标准,则判断该闪存为不良品;当第二测试结果为18uA时,其大于第二判断标准,则判断该闪存为良品。
本发明对第三标识及第四标识的形式不做限制,设置第三标识及第四标识的目的仅仅是为了将在步骤S16中判定为不良品的闪存与判定为良品的闪存区分开来,只要能识别出步骤S16中的这两种闪存即可。本实施例以在测试闪存内写入标示性的数据为例。例如,所述第三标识可以为写在闪存内的数据“66”,所述第四标识可以为写在闪存内的数据“BB”。或者,可以在闪存内写入数据“BB”,以作为第四标识,在闪存内不写入任何数据,则代表该闪存设置了第三标识。
可以将上述步骤S11至步骤S13看作第一次测试的步骤,将步骤S14至步骤S16看作第二次测试的步骤,由上述内容可知,本实施例的技术方案是通过两次测试步骤来对闪存进行筛选,所述两次测试步骤包括:向闪存中写入数据之后,向闪存施加第一电压应力,然后再从闪存中读取数据,获取第一测试结果,将第一测试结果与第一判断标准进行比较,以判断闪存是否为不良品或待确认良品;对判定为待确认良品的闪存需进行进一步的测试,即擦除该闪存中的数据之后,向闪存施加第二电压应力,然后再从闪存中读取数据,获取第二测试结果,将第二测试结果与第二判断标准进行比较,以判断闪存是否为真正的良品。因此,第一次测试步骤直接筛选出不良品,将不能判定为不良品的闪存作为待确认良品,以便在第二次测试步骤中对该待确认良品进行进一步的测试,经过两次测试之后才筛选出真正的良品,提高了可靠性测试方法的准确度。另外,两次测试步骤中均对闪存施加电压应力,正确模拟了闪存在25℃(室温)条件下使用10年时所承受的正常应力条件,因而能够利用电压应力来激发闪存在短时间内产生跟正常应力水平下相同的失效,进而能够利用该可靠性测试方法来对失效反应活化能较低的闪存进行筛选。
实施方式二
实施方式二与实施方式一的区别在于:
实施方式一中的第一处理步骤包括:向闪存中写入数据;写入数据之后,向闪存施加第一电压应力;
实施方式一中的第二处理步骤包括:擦除闪存中的数据;擦除数据之后,向闪存施加第二电压应力;
而实施方式二中的第一处理步骤包括:擦除闪存中的数据;擦除数据之后,向闪存施加第二电压应力;
实施方式二中的第二处理步骤包括:向闪存中写入数据;写入数据之后,向闪存施加第一电压应力。
下面对本实施方式的技术方案进行详细说明。
首先执行图3中的步骤S21:擦除闪存中的数据。
接着执行图3中的步骤S22:向闪存施加第二电压应力,包括:向闪存的源极线施加第二源极线电压、字线施加第二字线电压、位线施加第二位线电压。
如前所述,数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失还可以有效读出的能力,换句话来讲,数据保持力指的是浮栅中的电荷(电子或空穴)经过一段时间之后没有丢失的能力。故在擦除闪存中的数据之后可以从闪存中读取数据,以此来判断闪存的数据保持力。
如前所述,在250℃的温度条件下将闪存烘烤72小时的热应力的方法可以评估失效反应活化能较高的闪存的数据保持力,但不能评估失效反应活化能较低的闪存的数据保持力。为此,在本发明的技术方案中对闪存施加的是电压应力,以此来评估失效反应活化能较低的闪存的数据保持力。
为了检测闪存能否满足在25℃(室温)条件下使用10年的要求,在本实施例的步骤S22中向闪存施加第二电压应力,以激发闪存在短时间内产生跟正常应力水平下相同的失效,从而缩短测试周期。向闪存施加所述第二电压应力包括:向源极线220施加第二源极线电压VSL_2,向字线即控制栅160施加第二字线电压VWL_2,向位线BL施加第二位线电压VBL_2
在所述第二电压应力作用下,闪存中浮栅150的实际电压VFG_2=VFG_erase+VSL_2*C1+VWL_2*C2,其中,VFG_erase为擦除闪存中的数据之后浮栅150的固有电压,C1为浮栅150与第一扩散区120(公共源极区)之间的电容耦合系数,C2为控制栅160与浮栅150之间的电容耦合系数。故浮栅150与源极线220之间的电压差VFG_2-VSL_2=(C1-1)*VSL_2+VFG_erase+VWL_2*C2
由于位于浮栅150与第一扩散区120(即源极区)之间的栅极绝缘层170用于保护浮栅150中的电荷不会泄露,故可利用在浮栅150与源极线220之间的电压差作用下激发第一扩散区120和半导体衬底100内中的电子穿过栅极绝缘层170进入浮栅150内,以此来检测闪存的数据保持力:当在该电压差作用下第一扩散区120和半导体衬底100中的大量电子穿过栅极绝缘层170进入浮栅150内,则很有可能表示该闪存的数据保持力不符合要求;当在该电压差作用下第一扩散区120和半导体衬底100中的少量电子或没有电子穿过栅极绝缘层170进入浮栅150内,则很有可能表示该闪存的数据保持力符合要求。
需说明的是,在向闪存施加所述第二电压应力的步骤中半导体衬底常常接零电位,向位线BL施加零电位的第二位线电压VBL_2的作用是保证漏极区与半导体衬底均保持在零电位,以避免漏极区和半导体衬底之间会形成反型层,这个反型层的电位不是绝对的零电位,会影响后续测试过程中数据读取的准确性。
为了确保经可靠性测试的闪存确实符合数据保持力的要求,即使得可靠性测试的准确度更高,需尽量增大浮栅150与源极线220之间的电压差即VFG_2-VSL_2(该电压差大于0,且电压差大于闪存在正常工作状态下浮栅150与源极线220之间的电压差),使得测试条件更为严格。在本实施例中,第二源极线电压VSL_2为0V,第二字线电压VWL_2为5~7V,第二位线电压VBL_2为0V。另外,在测试过程中对闪存施加第二电压应力的持续时间越长,代表可靠性测试的准确度更高,但对闪存施加第二电压应力的持续时间又不能过长,一方面会使测试时间延长,另一方面会使得测试条件过于苛刻,致使符合可靠性要求的闪存也被判定为不良品。在本实施例中,第二电压应力的持续时间为1s至3s。
在一个具体的实施例中,浮栅150与第一扩散区120(公共源极区)之间的电容耦合系数C1等于0.7,控制栅160与浮栅150之间的电容耦合系数C2等于0.3,第二字线电压VWL_2为6V,第一时间为2s,在这种情况下,浮栅150与源极线220之间的电压差VFG_2-VSL_2=(C1-1)*VSL_2+VFG_erase+VWL_2*C2=(0.7-1)*0+VFG_erase+6*0.3=1.8+VFG_erase。在擦除闪存中的数据之后一般情况下VFG_erase大于某一个特定的正电压(该正电压大于0V但小于浮栅完全充满空穴时的电压值,例如该特定的正电压为3V),故浮栅150与源极线220之间的电压差VFG_2-VSL_2是较大的正电压,且该电压差大于闪存在正常工作状态下浮栅150与源极线220之间的电压差。
上述步骤S21及步骤S22统称为对闪存进行第一处理。
接着执行图3中的步骤S23:从闪存中读取数据,获取第一测试结果,所述第一测试结果为读出电流或读出电压,将第一测试结果与第一判断标准进行比较,以在闪存上设置第一标识或第二标识,设置有第一标识的闪存为不良品,设置有第二标识的闪存为待确认良品。
在本实施例中,从闪存中读取数据“1”,获取第一测试结果,所述第一测试结果为读出电流。将所述第一测试结果与第一判断标准进行比较,若所述第一测试结果小于第一判断标准,则在闪存上设置第一标识;若所述第一测试结果大于或者等于第一判断标准,则在闪存上设置第二标识。其中,设置有第一标识的闪存为不良品,设置有第二标识的闪存为待确认良品,需在后续测试过程中对其进行进一步的测试,以判断其是否为真正的良品。
在本实施例中,所述第一判断标准为15uA,该判断标准大于数据“1”的一般读取判断电流标准10uA,因此本发明所提供测试方法的检测标准更为严格,使得检测合格的闪存的可靠性更高。例如,当第一测试结果为12uA时,其小于第一判断标准,则判断该闪存为不良品;当第一测试结果为18uA时,其大于第一判断标准,则判断该闪存为待确认良品。
对设置有第二标识的闪存需进行进一步测试的理由如下:
由上述可知,浮栅150与源极线220之间的电压差VFG_2-VSL_2=(C1-1)*VSL_2+VFG_erase+VWL_2*C2,在擦除闪存中的数据之后一般情况下VFG_erase大于某一个特定的正电压,该正电压大于0V但小于浮栅150完全充满空穴时的电压值,例如该特定的正电压为3V。但是,在擦除闪存中的数据时浮栅150中被释放的电子数量实际是不确定的,导致VFG_erase的大小是不确定的:当浮栅150中被释放的电子数量较多时,VFG_erase大于所述特定的正电压;当浮栅150中被释放的电子数量较少时,VFG_erase不再大于所述特定的正电压,例如,当该特定的正电压为3V时,VFG_erase有可能会小于3V。因此,当VFG_erase小于所述特定的正电压时,会导致浮栅150与源极线220之间的电压差VFG_2-VSL_2较小,在这种情况下,所施加的第二电压应力可能小于闪存在25℃(室温)条件下使用10年时所承受的正常应力条件,故即使在上述步骤S23中所述第一测试结果大于第一判断标准,仍不能直接判定该闪存为良品。
本发明对第一标识及第二标识的形式不做限制,设置第一标识及第二标识的目的仅仅是为了将在步骤S23中判定为不良品的闪存与判定为待确认良品的闪存区分开来,只要在后续步骤中能识别出步骤S23中的这两种闪存即可。本实施例以在测试闪存内写入标示性的数据为例。例如,所述第一标识可以为写在闪存内的数据“66”,所述第二标识可以为写在闪存内的数据“BB”。或者,可以在闪存内写入数据“BB”,以作为第二标识,在闪存内不写入任何数据,则代表该闪存设置了第一标识。
接着执行图3中的步骤S24:向设置有第二标识的闪存中写入数据。
在本实施例中,向闪存中写入数据“0”。
接着执行图3中的步骤S25:向闪存施加第一电压应力,包括向闪存的源极线施加第一源极线电压、字线施加第一字线电压、位线施加第一位线电压。
数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失还可以有效读出的能力,换句话来讲,数据保持力指的是浮栅中的电荷(电子或空穴)经过一段时间之后没有丢失的能力。故在向闪存中写入数据之后可以从闪存中读取数据,以此来判断闪存的数据保持力。
为了检测闪存能否满足在25℃(室温)条件下使用10年的要求,在本实施例的步骤S25中向闪存施加第一电压应力,以激发闪存在短时间内产生跟正常应力水平下相同的失效,从而缩短测试周期。向闪存施加所述第一电压应力包括:向源极线220施加第一源极线电压VSL_1,向字线即控制栅160施加第一字线电压VWL_1,向位线BL施加第一位线电压VBL_1
在所述第一电压应力作用下,闪存中浮栅150的实际电压VFG_1=VFG_program+VSL_1*C1+VWL_1*C2,其中,VFG_program为在向闪存中写入数据之后浮栅150的固有电压,C1为浮栅150与第一扩散区120(公共源极区)之间的电容耦合系数,C2为控制栅160与浮栅150之间的电容耦合系数。故源极线220与浮栅150之间的电压差VSL_1-VFG_1=(1-C1)*VSL_1-VFG_program-VWL_1*C2
由于位于浮栅150与第一扩散区120(即源极区)之间的栅极绝缘层170用于保护浮栅150中的电荷不会泄露,故可利用在源极线220与浮栅150之间的电压差作用下激发浮栅150中的电荷(电子)穿过栅极绝缘层170进入第一扩散区120,以此来检测闪存的数据保持力:当在该电压差作用下浮栅150中的大量电荷(电子)穿过栅极绝缘层170进入第一扩散区120,则很有可能表示该闪存的数据保持力不符合要求;当在该电压差作用下浮栅150中的少量电荷(电子)或没有电荷(电子)穿过栅极绝缘层170进入第一扩散区120,则很有可能表示该闪存的数据保持力符合要求。
需说明的是,在向闪存施加所述第一电压应力的步骤中向位线BL施加第一位线电压VBL_1的作用是抑制因短沟道效应产生热电子,避免热电子窜过栅极绝缘层170进入浮栅150中,从而防止影响后续测试过程中数据读取的准确性。为了确保经可靠性测试的闪存确实符合数据保持力的要求,即使得可靠性测试的准确度更高,需尽量增大源极线220与浮栅150之间的电压差即VSL_1-VFG_1(该电压差大于0,且电压差大于闪存在正常工作状态下源极线220与浮栅150之间的电压差),使得测试条件更为严格。在本实施例中,第一源极线电压VSL_1为7V至9V,第一字线电压VWL_1为0V,第一位线电压VBL_1为2V至3V。另外,在测试过程中对闪存施加第一电压应力的持续时间越长,代表可靠性测试的准确度更高,但对闪存施加第一电压应力的持续时间又不能过长,一方面会使测试时间延长,另一方面会使得测试条件过于苛刻,致使符合可靠性要求的闪存被判定为不良品。在本实施例中,第一电压应力的持续时间为1s至3s。
在一个具体的实施例中,浮栅150与第一扩散区120(公共源极区)之间的电容耦合系数C1等于0.7,控制栅160与浮栅150之间的电容耦合系数C2等于0.3,第一源极线电压VSL_1等于8.5V,第一位线电压VBL_1等于0V,第一时间为2s,在这种情况下,源极线220与浮栅150之间的电压差VSL_1-VFG_1=(1-C1)*VSL_1-VFG_program-VWL_1*C2=(1-0.7)*8.5-VFG_program-0*0.3=2.55-VFG_program。在向闪存中写入数据之后一般情况下VFG_program小于0,故源极线220与浮栅150之间的电压差VSL_1-VFG_1是较大的正电压,且该电压差大于闪存在正常工作状态下源极线220与浮栅150之间的电压差。
上述步骤S24及步骤S25统称为对闪存进行第二处理。
接着执行图3中的步骤S26:从闪存中读取数据,获取第二测试结果,所述第二测试结果为读出电流或读出电压,将第二测试结果与第二判断标准进行比较,以在闪存上设置第三标识或第四标识,设置有第三标识的闪存为不良品,设置有第四标识的闪存为良品。
在本实施例中,从闪存中读取数据“0”,获取第二测试结果,所述第二测试结果为读出电流。将所述第二测试结果与第二判断标准进行比较,若所述第二测试结果大于第二判断标准,则在闪存上设置第三标识;若所述第二测试结果小于第二判断标准,则在闪存上设置第四标识。其中,设置有第三标识的闪存为不良品,设置有第四标识的闪存为良品。
在本实施例中,所述第二判断标准为5uA。在这种情况下,例如,当第二测试结果为8uA时,其大于第二判断标准,则判断该闪存为不良品;当第二测试结果为2uA时,其小于第二判断标准,则判断该闪存为良品。
本发明对第三标识及第四标识的形式不做限制,设置第三标识及第四标识的目的仅仅是为了将在步骤S26中判定为不良品的闪存与判定为良品的闪存区分开来。本实施例以在测试闪存内写入标示性的数据为例。例如,所述第三标识可以为写在闪存内的数据“55”,所述第四标识可以为写在闪存内的数据“AA”。或者,可以在闪存内写入数据“AA”,以作为第四标识,在闪存内不写入任何数据,则代表该闪存设置了第三标识。
可以将上述步骤S21至步骤S23看作第一次测试的步骤,将步骤S24至步骤S26看作第二次测试的步骤,由上述内容可知,本实施例的技术方案是通过两次测试步骤来对闪存进行筛选,所述两次测试步骤包括:擦除闪存中的数据之后,向闪存施加第二电压应力,然后再从闪存中读取数据,获取第一测试结果,将第一测试结果与第一判断标准进行比较,以判断闪存是否为不良品或待确认良品;对判定为待确认良品的闪存需进行进一步的测试,即向闪存中写入数据之后,向闪存施加第一电压应力,然后再从闪存中读取数据,获取第一测试结果,将第一测试结果与第一判断标准进行比较,以判断闪存是否为不良品或良品。因此,第一次测试步骤直接筛选出不良品,将不能判定为不良品的闪存作为待确认良品,以便在第二次测试步骤中对该待确认良品进行进一步的测试,经过两次测试之后才筛选出真正的良品,提高了可靠性测试方法的准确度。另外,两次测试步骤中均对闪存施加电压应力,正确模拟了闪存在25℃(室温)条件下使用10年时所承受的正常应力条件,因而能够利用电压应力来激发闪存在短时间内产生跟正常应力水平下相同的失效,进而能够利用该可靠性测试方法来对失效反应活化能较低的闪存进行筛选。
需说明的是,在上述两个实施例中所述第一测试结果或第二测试结果并不局限于读出电流,也可以以读出电压作为所述第一测试结果或第二测试结果。当以读出电压作为所述第一测试结果或第二测试结果时,将第一测试结果与第一判断标准进行比较或将第二测试结果与第二判断标准进行比较以判断闪存是否为良品的判定准则可参照现有闪存可靠性测试方法中的判定准则,在此技术上本领域技术人员可以根据具体情况对上述实施例中的某些步骤作出相应调整,在此不赘述。
另外,本发明中的闪存并不局限于分裂栅极式,其它结构的闪存也在本发明的保护范围之内。
上述通过实施例的说明,应能使本领域专业技术人员更好地理解本发明,并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此,本发明不应被理解为限制于本文所示的上述实施例,其保护范围应由所附的权利要求书来界定。

Claims (14)

1.一种闪存的可靠性测试方法,其特征在于,包括:
对闪存进行第一处理之后,从闪存中读取数据,获取第一测试结果,所述第一测试结果为读出电流或读出电压,将第一测试结果与第一判断标准进行比较,以在闪存上设置第一标识或第二标识,设置有第一标识的闪存为不良品,设置有第二标识的闪存为待确认良品;
对设置有第二标识的闪存进行第二处理之后,从闪存中读取数据,获取第二测试结果,所述第二测试结果为读出电流或读出电压,将第二测试结果与第二判断标准进行比较,以在闪存上设置第三标识或第四标识,设置有第三标识的闪存为不良品,设置有第四标识的闪存为良品;
所述第一处理、第二处理步骤中其中一个包括:
向闪存中写入数据;
写入数据之后,向闪存施加第一电压应力,包括:向闪存的源极线施加第一源极线电压、字线施加第一字线电压、位线施加第一位线电压;
另一个包括:
擦除闪存中的数据;
擦除数据之后,向闪存施加第二电压应力,包括:向闪存的源极线施加第二源极线电压、字线施加第二字线电压、位线施加第二位线电压。
2.根据权利要求1所述的闪存的可靠性测试方法,其特征在于,所述第一源极线电压为7V至9V,所述第一字线电压为0V,所述第一位线电压为2V至3V。
3.根据权利要求2所述的闪存的可靠性测试方法,其特征在于,所述第一电压应力的持续时间为1s至3s。
4.根据权利要求1所述的闪存的可靠性测试方法,其特征在于,所述第二源极线电压为0V,所述第二字线电压为5~7V,所述第二位线电压为0V。
5.根据权利要求4所述的闪存的可靠性测试方法,其特征在于,所述第二电压应力的持续时间为1s至3s。
6.根据权利要求1所述的闪存的可靠性测试方法,其特征在于,
所述第一处理包括:向闪存中写入数据;写入数据之后,向闪存施加第一电压应力,所述第一测试结果为读出电流,若所述第一测试结果小于或等于所述第一判断标准则在闪存上设置所述第二标识,否则在闪存上设置第一标识;
所述第二处理包括:擦除闪存中的数据;擦除数据之后,向闪存施加第二电压应力,所述第二测试结果为读出电流,若所述第二测试结果大于或等于所述第二判断标准则在闪存上设置第四标识,否则在闪存上设置第三标识。
7.根据权利要求6所述的闪存的可靠性测试方法,其特征在于,所述第一判断标准为5uA。
8.根据权利要求6所述的闪存的可靠性测试方法,其特征在于,所述第二判断标准为15uA。
9.根据权利要求6所述的闪存的可靠性测试方法,其特征在于,所述第一处理步骤中写入数据及读取数据均为数据“0”,所述第二处理步骤中读取数据为数据“1”。
10.根据权利要求1所述的闪存的可靠性测试方法,其特征在于,
所述第一处理包括:擦除闪存中的数据;擦除数据之后,向闪存施加第二电压应力,所述第一测试结果为读出电流,若所述第一测试结果大于或等于所述第一判断标准则在闪存上设置第二标识,否则在闪存上设置第一标识;
所述第二处理包括:向闪存中写入数据;写入数据之后,向闪存施加第一电压应力,所述第二测试结果为读出电流,若所述第二测试结果小于或等于所述第二判断标准则在闪存上设置所述第四标识,否则在闪存上设置第三标识。
11.根据权利要求10所述的闪存的可靠性测试方法,其特征在于,所述第一判断标准为15uA。
12.根据权利要求10所述的闪存的可靠性测试方法,其特征在于,所述第二判断标准为5uA。
13.根据权利要求10所述的闪存的可靠性测试方法,其特征在于,所述第一处理步骤中读取数据为数据“1”,所述第二处理步骤中写入数据及读取数据均为数据“0”。
14.根据权利要求1所述的闪存的可靠性测试方法,其特征在于,所述第一标识、第二标识、第三标识、第四标识中至少有一个为写在闪存内的标示性数据。
CN201310032785.6A 2013-01-28 2013-01-28 闪存的可靠性测试方法 Active CN103093834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310032785.6A CN103093834B (zh) 2013-01-28 2013-01-28 闪存的可靠性测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310032785.6A CN103093834B (zh) 2013-01-28 2013-01-28 闪存的可靠性测试方法

Publications (2)

Publication Number Publication Date
CN103093834A CN103093834A (zh) 2013-05-08
CN103093834B true CN103093834B (zh) 2016-11-16

Family

ID=48206312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310032785.6A Active CN103093834B (zh) 2013-01-28 2013-01-28 闪存的可靠性测试方法

Country Status (1)

Country Link
CN (1) CN103093834B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104237766B (zh) * 2013-06-24 2017-06-20 上海东软载波微电子有限公司 芯片测试方法和装置
CN103366831B (zh) * 2013-07-25 2018-08-21 上海华虹宏力半导体制造有限公司 存储器的检测方法
CN104568529B (zh) * 2013-10-18 2017-05-03 中芯国际集成电路制造(上海)有限公司 Sem样品的制备方法
CN108831517B (zh) * 2018-05-23 2021-04-27 武汉忆数存储技术有限公司 一种基于操作时间或电流判断闪存芯片可靠性的方法及测试装置
CN110010163B (zh) * 2019-04-16 2021-03-16 苏州浪潮智能科技有限公司 一种磁盘数据保持能力测试方法及相关装置
CN113544785B (zh) * 2021-06-09 2022-09-06 长江存储科技有限责任公司 用于三维nand存储器的泄漏检测

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004520673A (ja) * 2001-04-25 2004-07-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 埋設不揮発性メモリの自己診断装置を備える集積回路及び関連する診断方法
JP2003085993A (ja) * 2001-09-07 2003-03-20 Toshiba Corp 不揮発性半導体記憶装置およびその不良救済方法
CN101872649B (zh) * 2009-04-27 2013-10-16 复旦大学 一次可编程电阻型存储器测试方法
CN102543216B (zh) * 2010-12-29 2015-07-29 中芯国际集成电路制造(北京)有限公司 一种闪存的测试方法

Also Published As

Publication number Publication date
CN103093834A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
CN103093834B (zh) 闪存的可靠性测试方法
KR950011295B1 (ko) 불휘발성 반도체기억장치와 리드온리 메모리 및 그 임계치전압 측정방법
US7050344B1 (en) Failure test method for split gate flash memory
JP3705601B2 (ja) Eepromにおける潜在欠陥の操作法(管理法)
US9384843B2 (en) Nonvolatile memory having memory array with differential cells
EP2701155B1 (en) One-bit memory cell for nonvolatile memory and associated controlling method
JPS62114200A (ja) 半導体メモリ装置
CN103514954B (zh) 闪存的擦除方法、读取方法及编程方法
CN104246895A (zh) 用于低功率闪存存储器的电压模式感测
JPH0467280B2 (zh)
CN105304669A (zh) 一种非挥发性阻变式储存电路及其控制方法
WO2003088257A1 (en) Embedded electrically programmable read only memory devices
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
CN104347121A (zh) 一种闪存可靠性的筛选测试方法
CN108074615B (zh) 一种提高nor型flash稳定性的方法及装置
US7872914B2 (en) Monitor structure for monitoring a change of a memory content
CN103778948A (zh) 存储器阵列的控制方法
JP2008004159A (ja) 半導体記憶装置及びそのテスト方法
CN108074614B (zh) 一种提高nor型flash稳定性的方法及装置
CN104715797A (zh) Eeprom存储器
US10790021B2 (en) EEPROM, and methods for erasing, programming and reading the EEPROM
US6445614B1 (en) Accelerated testing method and circuit for non-volatile memory
CN105428270B (zh) 一种测试闪存电荷聚集的版图结构
Mohammad et al. Optimizing program disturb fault tests using defect-based testing
Leisenberger et al. Efficient contact screening of compact NVMs for high reliabilty automotive applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140408

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140408

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant