CN104715797A - Eeprom存储器 - Google Patents

Abstract

本发明公开了一种EEPROM存储器，包括两个非挥发性晶体管和两个选通晶体管，非挥发性晶体管和选通晶体管的栅极分别连接第一和第二字线；第一非挥发性晶体管和第一选通晶体管的源漏极串接在源线和第一位线之间，第二非挥发性晶体管和第二选通晶体管的源漏极串接在源线和第二位线之间，单元结构的1或0由第一非挥发性晶体管和第二非挥发性晶体管的信息组合（1，0）或（0，1）定义，通过读取第一和二位线的电位差实现对单元结构的读取。本发明呈差分结构且通过电压检测方式读取信息，读取方式简单、能简化外围的读取电路，能提高存储器的EOL的读写窗口、提高可靠性，能降低存储器的面积、提高集成度，能提高存储器的读取速度。

Description

EEPROM存储器

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种电可擦可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM）。

背景技术

现有单端EEPROM存储器的单元结构基于采用电流检测的方式进行状态读取的结构设计的，如单元结构的编程状态或擦除状态的检测都是通过对电流进行检测实现。由于采用电流检测的方式进行状态读取，这会使得现有EEPROM存储器的单元结构的读取电路的设计变得复杂，对读取电路的精度的要求也较高，有时甚至需要采用带有智能写或擦除功能的软件来进行读取，这样能够补充由于单元结构的非挥发性晶体管的阈值电压VT的漂移给耐久性（endurance）带来的不利影响，耐久性为非挥发性晶体管所能耐受的读取次数，从而能够增加非挥发性晶体管耐久性的衰减率和工艺角的波动。采用软件进行读取时需要采用复杂的算法以及需要采用微控制器进行操作，这会使得串行EEPROM产品特别是低密度串行EEPROM产品的面积、待机电流（ISB）和动态电流（ICC）的负担都比较重，即不利于面积、待机电流（ISB）和动态电流（ICC）的减小。

为了克服上述现有单端EEPROM存储器的上述缺陷，现有技术中也采用了一种具有差分结构的EEPROM存储器，现有差分结构EEPROM的单元结构中采用了两个存储单元来存储一位即1bit信息。但是差分结构EEPROM的单元结构的读取也是通过电流检测的方式进行。这种差分结构能够提高存储器在寿命末期（EOL）的读写窗口，也能包容更多的单元结构的电流的变化。但是，现有差分结构EEPROM的单元结构的读取方式还是基于电流检测方式的读取，这种电流检测方式所采用的外围电路和现有单端EEPROM存储器的相同，而且现有差分结构EEPROM会造成面积增加约1倍，这降低了集成度并提高的成本。

发明内容

本发明所要解决的技术问题是提供一种EEPROM存储器,读取方式简单、能简化外围的读取电路，能提高存储器的EOL的读写窗口、提高可靠性，能降低存储器的面积、提高集成度，能提高存储器的读取速度。

为解决上述技术问题，本发明提供的EEPROM存储器的单元结构包括两个非挥发性晶体管和两个选通晶体管，令两个所述非挥发性晶体管分别为第一非挥发性晶体管和第二非挥发性晶体管，令两个所述选通晶体管分别为第一选通晶体管和第二选通晶体管。

两个所述非挥发性晶体管的栅极都连接相同的第一字线，两个所述选通晶体管的栅极都连接相同的第二字线。

所述第一非挥发性晶体管的漏极连接第一位线，所述第一选通晶体管的源漏极连接在所述第一非挥发性晶体管的源极和源线之间，所述第二非挥发性晶体管的漏极连接第二位线，所述第二选通晶体管的源漏极连接在所述第二非挥发性晶体管的源极和源线之间；或者，所述第一非挥发性晶体管和所述第二非挥发性晶体管的源极都连接所述源线，所述第一选通晶体管的源漏极连接在所述第一非挥发性晶体管的漏极和所述第一位线之间，所述第二选通晶体管的源漏极连接在所述第二非挥发性晶体管的漏极和所述第二位线之间。

所述单元结构通过两个所述非挥发性晶体管所存储的信息的组合实现信息存储，由所述第一非挥发性晶体管所存储的信息1和所述第二非挥发性晶体管所存储的信息0的组合形成所述单元结构所存储的信息1或0中的一个，由所述第一非挥发性晶体管所存储的信息0和所述第二非挥发性晶体管所存储的信息1的组合形成所述单元结构所存储的信息1或0中的另一个；即所述单元结构的两个所述非挥发性晶体管所存储的信息状态总是相反的，即所述单元结构所存储的1或0信息分别由（1，0）或（0，1）确定，括号中两位数据分别对应于两个所述非挥发性晶体管所存储的信息。

在读取状态下，两个所述选通晶体管导通，所述第一位线和所述源线之间的导通关系由所述第一非挥发性晶体管所存储的信息决定，所述第二位线和所述源线之间的导通关系由所述第二非挥发性晶体管所存储的信息决定，在所述单元结构所存储的信息为1或0时，所述第一位线和所述第二位线中有一根和所述源线连通并使相连的两根线的电位相等、所述第一位线和所述第二位线中另一根和所述源线不连通，通过读取所述第一位线和所述第二位线的电位差实现所述单元结构所存储的信息1或0的读取；由于本发明的两个所述非挥发性晶体管所存储的信息状态总是相反的，这样使得本发明的两根位线之间总存在电位差，故本发明是通过读取两根位线之间的电位差实现数据读取的，和现有技术中的采用电流测量读取的方式不同。

进一步的改进是，所述EEPROM存储器的阵列结构由多个所述单元结构按照行列结构排列形成，排列结构为：

所述第一位线和所述第二位线都为列线，位于同一列的各所述单元结构的所述第一位线都连接在一起，位于同一列的各所述单元结构的所述第二位线都连接在一起。

所述第一字线和所述第二字线都为行，位于同一行的各所述单元结构的所述第一字线之间不形成连接，位于同一行的各所述单元结构的所述第二字线都连接在一起。

所述源线为列线，位于同一列的各所述单元结构的所述源线都连接在一起；或者，所述源线为行线，位于同一行的各所述单元结构的所述源线都连接在一起。

进一步的改进是，两个所述选通晶体管都由NMOS晶体管组成，两个所述非挥发性晶体管都由非挥发性NMOS晶体管组成。

进一步的改进是，各所述非挥发性晶体管的编程条件为：通过所述第一字线在所述非挥发性晶体管的栅极加正电压，通过对应的所述第一位线或第二位线在所述非挥发性晶体管的漏极加负电压，所述源线浮置，所述非挥发性晶体管的源极浮置，利用所述非挥发性晶体管的栅极和漏极之间的正电压和负电压差实现将电子注入到所述非挥发性晶体管的浮栅中从而实现所述非挥发性晶体管的编程。

进一步的改进是，各所述非挥发性晶体管的擦除条件为：通过所述第一字线在所述非挥发性晶体管的栅极加负电压，通过对应的所述第一位线或第二位线在所述非挥发性晶体管的漏极加正电压，所述源线浮置，所述非挥发性晶体管的源极浮置，利用所述非挥发性晶体管的栅极和漏极之间的负电压和正电压差实现将所述非挥发性晶体管的浮栅中所存储的电子擦除。

进一步的改进是，两个所述选通晶体管都由PMOS晶体管组成，两个所述非挥发性晶体管都由非挥发性PMOS晶体管组成。

进一步的改进是，各所述非挥发性晶体管的编程条件为：通过所述第一字线在所述非挥发性晶体管的栅极加负电压，通过对应的所述第一位线或第二位线在所述非挥发性晶体管的漏极加正电压，所述源线浮置，所述非挥发性晶体管的源极浮置，利用所述非挥发性晶体管的栅极和漏极之间的负电压和正电压差实现将空穴注入到所述非挥发性晶体管的浮栅中从而实现所述非挥发性晶体管的编程。

进一步的改进是，各所述非挥发性晶体管的擦除条件为：通过所述第一字线在所述非挥发性晶体管的栅极加正电压，通过对应的所述第一位线或第二位线在所述非挥发性晶体管的漏极加负电压，所述源线浮置，所述非挥发性晶体管的源极浮置，利用所述非挥发性晶体管的栅极和漏极之间的正电压和负电压差实现将所述非挥发性晶体管的浮栅中所存储的空穴擦除。

本发明EEPROM存储器的单元结构包括两个分别由非挥发性晶体管和选通晶体管组成的对称结构，由两个对称结构的非挥发性晶体管存储相反的信息来实现单元结构的信息存储即两个对称结构的非挥发性晶体管的状态始终相反，使得整个单元结构呈差分结构；两个对称结构的非挥发性晶体管存储的漏极都分别和一根位线相连，并通过检测两根位线的电位差实现单元结构的信息的读取，由于本发明的两个非挥发性晶体管的状态总是相反的，这样使得本发明的两根位线之间总存在电位差，故本发明是通过读取两根位线之间的电位差实现数据读取的，和现有技术中的采用电流测量读取的方式不同。由于本发明存储器采用的是电压检测方式读取单元结构的信息，相对于电流检测方式，电压检测方式的读取电路简单，所以本发明能简化外围的读取电路；这也能降低存储器的面积、提高电路的集成度、降低工艺成本。

另外，相对于单端结构，本发明采用差分结构，能提高存储器的EOL的读写窗口，从而能提高存储器的可靠性。

另外，相对于电流检测方式，电压检测方式具有更高的灵敏度和速度，所以本发明还能提高存储器的读取的灵敏度和速度。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例一的单元结构示意图；

图2是本发明实施例一的阵列结构示意图；

图3是对图2的阵列结构中的一个单元结构进行编程的示意图；

图4是对图2的阵列结构中的一个单元结构进行擦除的示意图；

图5是对图2的阵列结构中的一个单元结构进行读取的示意图；

图6是本发明实施例二的单元结构示意图；

图7是本发明实施例三的单元结构示意图；

图8是本发明实施例四的单元结构示意图。

具体实施方式

如图1所示，是本发明实施例一的单元结构示意图；本发明实施例一EEPROM存储器的单元结构包括两个非挥发性晶体管1a和1b以及两个选通晶体管2a和2b，令两个所述非挥发性晶体管分别为第一非挥发性晶体管1a和第二非挥发性晶体管1b，令两个所述选通晶体管分别为第一选通晶体管2a和第二选通晶体管2b。

两个所述非挥发性晶体管1a和1b的栅极都连接相同的第一字线WL，两个所述选通晶体管2a和2b的栅极都连接相同的第二字线WLS。

所述第一非挥发性晶体管1a的漏极连接第一位线BL，所述第一选通晶体管2a的源漏极连接在所述第一非挥发性晶体管1a的源极和源线SL之间，所述第二非挥发性晶体管1b的漏极连接第二位线BL_B，所述第二选通晶体管2b的源漏极连接在所述第二非挥发性晶体管1b的源极和源线SL之间。

本发明实施例一中，所述第一字线WL和所述第二字线WLS都为行线，所述第一位线BL、所述第二位线BL_B和所述源线SL都为列线。

所述单元结构通过两个所述非挥发性晶体管1a和1b所存储的信息的组合实现信息存储，由所述第一非挥发性晶体管1a所存储的信息1和所述第二非挥发性晶体管1b所存储的信息0的组合形成所述单元结构所存储的信息1或0中的一个，由所述第一非挥发性晶体管1a所存储的信息0和所述第二非挥发性晶体管1b所存储的信息1的组合形成所述单元结构所存储的信息1或0中的另一个；也即采用（1,0）或（0,1）来表示整个单元结构的1或0，其中括号中的两个信息分别对应于两个所述非挥发性晶体管1a和1b所存储的信息。

在读取状态下，两个所述选通晶体管2a和2b导通，所述第一位线BL和所述源线SL之间的导通关系由所述第一非挥发性晶体管1a所存储的信息决定，所述第二位线BL_B和所述源线SL之间的导通关系由所述第二非挥发性晶体管1b所存储的信息决定，在所述单元结构所存储的信息为1或0时，所述第一位线BL和所述第二位线BL_B中有一根和所述源线SL连通并使相连的两根线的电位相等、所述第一位线BL和所述第二位线BL_B中另一根和所述源线SL不连通，通过就能够通过读取所述第一位线BL和所述第二位线BL_B的电位差实现所述单元结构所存储的信息1或0的读取。

本发明实施例一中，两个所述选通晶体管2a和2b都由NMOS晶体管组成，两个所述非挥发性晶体管1a和1b都由非挥发性NMOS晶体管组成。这样在读取过程中，所述第一字线WL接地，使两个所述非挥发性晶体管1a和1b的导通情况完全由两个所述非挥发性晶体管1a和1b所存储的信息决定；所述第二字线WLS所接电压大于两个所述选通晶体管2a和2b的阈值电压从而使两个所述选通晶体管2a和2b导通；所述源线SL接地，所述第一位线BL和所述第二位线BL_B都接相同小于等于1.1V的正电压；这样在读取过程中，所述第一位线BL和所述第二位线BL_B中的一根的电位会变为和所述源线SL相同即0电位，所述第一位线BL和所述第二位线BL_B中的一根的电位会保持在所加的正电压，这样所述第一位线BL和所述第二位线BL_B之间就会形成电压差，读取该电压差就能实现所述单元结构的所存储的信息的读取。

所述非挥发性晶体管1a或1b的编程条件为：通过所述第一字线WL在所述非挥发性晶体管1a或1b的栅极加正电压，通过对应的所述第一位线BL或第二位线BL_B在所述非挥发性晶体管1a或1b的漏极加负电压，所述源线SL浮置，所述非挥发性晶体管的源极浮置，利用所述非挥发性晶体管的栅极和漏极之间的正电压和负电压差实现将电子注入到所述非挥发性晶体管的浮栅中从而实现所述非挥发性晶体管的编程。

所述非挥发性晶体管1a或1b的擦除条件为：通过所述第一字线WL在所述非挥发性晶体管1a或1b的栅极加负电压，通过对应的所述第一位线BL或第二位线BL_B在所述非挥发性晶体管1a或1b的漏极加正电压，所述源线SL浮置，所述非挥发性晶体管1a或1b的源极浮置，利用所述非挥发性晶体管1a或1b的栅极和漏极之间的负电压和正电压差实现将所述非挥发性晶体管1a或1b的浮栅中所存储的电子擦除。

如图2所示，是本发明实施例一的阵列结构示意图；所述EEPROM存储器的阵列结构由多个所述单元结构按照行列结构排列形成，图2中各所述单元结构都用虚线框标出，共示意出了四个所述单元结构即2行和2列的排列结构，按照相同的规则排列能够得到更多的行或列的排列结构，3行和3列以上的单元结构都在图2中省略。所述EEPROM存储器的阵列结构的排列结构为：

位于同一列的各所述单元结构的所述第一位线BL都连接在一起，位于同一列的各所述单元结构的所述第二位线BL_B都连接在一起；位于同一列的各所述单元结构的所述源线SL都连接在一起。为了表示各列之间的区别，在所述第一位线BL、所述第二位线BL_B和所述源线SL的标记中都增加了带有列数的标记，如图2中的0表示第1列，1表示第2列，也即第1列的所述第一位线BL、所述第二位线BL_B和所述源线SL分别标记为所述第一位线BL0、所述第二位线BL0_B和所述源线SL0，第2列的所述第一位线BL、所述第二位线BL_B和所述源线SL分别标记为所述第一位线BL1、所述第二位线BL1_B和所述源线SL1。

位于同一行的各所述单元结构的所述第一字线WL之间不形成连接，位于同一行的各所述单元结构的所述第二字线WLS都连接在一起。为了表示各行之间的区别，在所述第一字线WL和所述第二字线WLS的标记中都增加了带有行数的标记，如图2中的0表示第1行，1表示第2行，也即第1行的所述第一字线WL和所述第二字线WLS分别标记为所述第一字线WL0和所述第二字线WLS0，第2行的所述第一字线WL和所述第二字线WLS分别标记为所述第一字线WL1和所述第二字线WLS1。

如图3所示，是对图2的阵列结构中的一个单元结构进行编程的示意图；由图3中可以看出，编程所对应的单元为位于第1行第1列的单元结构，在第1行第1列的单元结构中，第一字线WL0将正电压VPOS，第一位线BL0和第二位线BL0_B中的一个加负电压VENG、另一个加正电压VBL，源线SL0浮置，第二字线WLS0加负电压使两个所述选通晶体管2a和2b都关闭，这样两个所述非挥发性晶体管1a或1b中的一个的栅漏电压为正电压VPOS和负电压VENG的差从而实现该非挥发性晶体管的编程；两个所述非挥发性晶体管1a或1b中的另一个的栅漏电压为正电压VPOS和正电压VBL的差，该电压差太小从而无法实现将电子注入到对应非挥发性晶体管的浮栅中从而不能实现对应的非挥发性晶体管的编程。这样编程的结构会是（1,0）或（0,1），也即对应于单元结构的1或0。

而对于图3的编程过程中未选定的单元结构，其中位于编程的单元结构的同一列上的各单元结构：对应的第一字线WL和第二字线WLS都接负电压VNEG，第一字线WL接负电压VNEG能使对应的非挥发性晶体管的栅漏之间的电压差较小；对于和编程的单元结构的不同列的各单元结构：第一位线BL和第二位线BL_B、第一字线WL都接地，第二字线WLS都接负电压VNEG。

如图4所示，是对图2的阵列结构中的一个单元结构进行擦除的示意图；由图4中可以看出，擦除所对应的单元为位于第1行第1列的单元结构，在第1行第1列的单元结构中，第一字线WL0接负电压VENG，第一位线BL0和第二位线BL0_B都加正电压VPOS，源线SL0浮置，第二字线WLS0加正电压Vpwr使两个所述选通晶体管2a和2b都导通，正电压Vpwr大于两个所述选通晶体管2a和2b的阈值电压即可；这样两个所述非挥发性晶体管1a或1b的栅漏电压为负电压VENG和正电压VPOS的差从而实现该非挥发性晶体管的擦除；这样擦除后单元结构的两个所述非挥发性晶体管都为0，即（0,0）。

而对于图4的擦除过程中未选定的单元结构，其中位于擦除的单元结构的同一列上的各单元结构：对应的第一字线WL接正电压VPOS，这样会使能使对应的非挥发性晶体管的栅漏之间的电压差接近0，对应的第二字线WLS接地；对于和编程的单元结构的不同列的各单元结构：第一位线BL和第二位线BL_B、第一字线WL都接地，其中和擦除的单元结构同行的第二字线WLS接正电压Vpwr，其它行的第二字线WLS接地。

如图5所示，是对图2的阵列结构中的一个单元结构进行读取的示意图；由图5中可以看出，读取所对应的单元为位于第1行第1列的单元结构，在第1行第1列的单元结构中，第一字线WL0接地GND，第一位线BL0和第二位线BL0_B都接小于等于1.1V的正电压，源线SL0接地，第二字线WLS0加正电压Vpwr使两个所述选通晶体管2a和2b都导通，正电压Vpwr大于两个所述选通晶体管2a和2b的阈值电压即可；由于第一字线WL0接地GND，使得两个所述非挥发性晶体管1a或1b的导通状态完全由两个所述非挥发性晶体管1a或1b所存储的信息决定，由于两个所述非挥发性晶体管1a或1b所存储的信息为（1，0）或（0,1），故两个所述非挥发性晶体管1a或1b中的一个导通一个关闭，这样使得第一位线BL0和第二位线BL0_B中一个和源线SL0导通从而接地、另一个保持所加的小于等于1.1V的正电压，这样第一位线BL0和第二位线BL0_B之间会形成电位差，通过读取该电位差实现对应单元结构的信息的读取。

而对于图5的读取过程中未选定的单元结构，其中位于读取的单元结构的同一列上的各单元结构：对应的第一字线WL和第二字线WLS都接地；对于和编程的单元结构的不同列的各单元结构：第一位线BL和第二位线BL_B、第一字线WL都接地，其中和读取的单元结构同行的第二字线WLS接正电压Vpwr，其它行的第二字线WLS接地。

如图6所示，是本发明实施例二的单元结构示意图，本发明实施例二的单元结构和本发明是实例一的单元结构的区别之处在于：所述第一非挥发性晶体管1a和所述第二非挥发性晶体管1b的源极都连接所述源线SL，所述第一选通晶体管2a的源漏极连接在所述第一非挥发性晶体管1a的漏极和所述第一位线BL之间，所述第二选通晶体管2b的源漏极连接在所述第二非挥发性晶体管1b的漏极和所述第二位线BL_B之间。本发明实施例二能够采用很本发明实施例一相同的阵列结构进行排列，仅需将对应的单元结构进行对应的替换即可。

如图7所示，是本发明实施例三的单元结构示意图，本发明实施例三的单元结构和本发明是实例一的单元结构的区别之处在于：所述源线SL为行线。本发明实施例三的阵列结构和本发明实施例一的阵列结构的区别之处在于，位于同一行的各所述单元结构的所述源线SL都连接在一起。

如图8所示，是本发明实施例四的单元结构示意图，本发明实施例四的单元结构和本发明是实例二的单元结构的区别之处在于：所述源线SL为行线。本发明实施例四的阵列结构和本发明实施例二的阵列结构的区别之处在于，位于同一行的各所述单元结构的所述源线SL都连接在一起。

同样可以参考图1所示，本发明实施例五的单元结构和本发明实施例一的区别之处在于：两个所述选通晶体管2a和2b都由PMOS晶体管组成，两个所述非挥发性晶体管1a和1b都由非挥发性PMOS晶体管组成。

各所述非挥发性晶体管1a和1b的编程条件为：通过所述第一字线WL在所述非挥发性晶体管的栅极加负电压，通过对应的所述第一位线BL或第二位线BL_B在所述非挥发性晶体管1a或1b的漏极加正电压，所述源线SL浮置，所述非挥发性晶体管1a或1b的源极浮置，利用所述非挥发性晶体管1a或1b的栅极和漏极之间的负电压和正电压差实现将空穴注入到所述非挥发性晶体管1a或1b的浮栅中从而实现所述非挥发性晶体管1a或1b的编程。

各所述非挥发性晶体管1a或1b的擦除条件为：通过所述第一字线WL在所述非挥发性晶体管1a或1b的栅极加正电压，通过对应的所述第一位线BL或第二位线BL_B在所述非挥发性晶体管1a或1b的漏极加负电压，所述源线SL浮置，所述非挥发性晶体管1a或1b的源极浮置，利用所述非挥发性晶体管1a或1b的栅极和漏极之间的正电压和负电压差实现将所述非挥发性晶体管1a或1b的浮栅中所存储的空穴擦除。

同理，将本发明实施例二、三和四的两个所述选通晶体管2a和2b都变换为PMOS晶体管组成，两个所述非挥发性晶体管1a和1b都变换为非挥发性PMOS晶体管，则能得到其它实施例，这里就不一一例举。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种EEPROM存储器，其特征在于，EEPROM存储器的单元结构包括两个非挥发性晶体管和两个选通晶体管，令两个所述非挥发性晶体管分别为第一非挥发性晶体管和第二非挥发性晶体管，令两个所述选通晶体管分别为第一选通晶体管和第二选通晶体管；

两个所述非挥发性晶体管的栅极都连接相同的第一字线，两个所述选通晶体管的栅极都连接相同的第二字线；

所述第一非挥发性晶体管的漏极连接第一位线，所述第一选通晶体管的源漏极连接在所述第一非挥发性晶体管的源极和源线之间，所述第二非挥发性晶体管的漏极连接第二位线，所述第二选通晶体管的源漏极连接在所述第二非挥发性晶体管的源极和源线之间；或者，所述第一非挥发性晶体管和所述第二非挥发性晶体管的源极都连接所述源线，所述第一选通晶体管的源漏极连接在所述第一非挥发性晶体管的漏极和所述第一位线之间，所述第二选通晶体管的源漏极连接在所述第二非挥发性晶体管的漏极和所述第二位线之间；

所述单元结构通过两个所述非挥发性晶体管所存储的信息的组合实现信息存储，由所述第一非挥发性晶体管所存储的信息1和所述第二非挥发性晶体管所存储的信息0的组合形成所述单元结构所存储的信息1或0中的一个，由所述第一非挥发性晶体管所存储的信息0和所述第二非挥发性晶体管所存储的信息1的组合形成所述单元结构所存储的信息1或0中的另一个；

在读取状态下，两个所述选通晶体管导通，所述第一位线和所述源线之间的导通关系由所述第一非挥发性晶体管所存储的信息决定，所述第二位线和所述源线之间的导通关系由所述第二非挥发性晶体管所存储的信息决定，在所述单元结构所存储的信息为1或0时，所述第一位线和所述第二位线中有一根和所述源线连通并使相连的两根线的电位相等、所述第一位线和所述第二位线中另一根和所述源线不连通，通过读取所述第一位线和所述第二位线的电位差实现所述单元结构所存储的信息1或0的读取。

2.如权利要求1所述EEPROM存储器，其特征在于：所述EEPROM存储器的阵列结构由多个所述单元结构按照行列结构排列形成，排列结构为：

所述第一位线和所述第二位线都为列线，位于同一列的各所述单元结构的所述第一位线都连接在一起，位于同一列的各所述单元结构的所述第二位线都连接在一起；

所述第一字线和所述第二字线都为行，位于同一行的各所述单元结构的所述第一字线之间不形成连接，位于同一行的各所述单元结构的所述第二字线都连接在一起；

所述源线为列线，位于同一列的各所述单元结构的所述源线都连接在一起；或者，所述源线为行线，位于同一行的各所述单元结构的所述源线都连接在一起。

3.如权利要求1所述EEPROM存储器，其特征在于：两个所述选通晶体管都由NMOS晶体管组成，两个所述非挥发性晶体管都由非挥发性NMOS晶体管组成。

4.如权利要求3所述EEPROM存储器，其特征在于：各所述非挥发性晶体管的编程条件为：通过所述第一字线在所述非挥发性晶体管的栅极加正电压，通过对应的所述第一位线或第二位线在所述非挥发性晶体管的漏极加负电压，所述源线浮置，所述非挥发性晶体管的源极浮置，利用所述非挥发性晶体管的栅极和漏极之间的正电压和负电压差实现将电子注入到所述非挥发性晶体管的浮栅中从而实现所述非挥发性晶体管的编程。

5.如权利要求3所述EEPROM存储器，其特征在于：各所述非挥发性晶体管的擦除条件为：通过所述第一字线在所述非挥发性晶体管的栅极加负电压，通过对应的所述第一位线或第二位线在所述非挥发性晶体管的漏极加正电压，所述源线浮置，所述非挥发性晶体管的源极浮置，利用所述非挥发性晶体管的栅极和漏极之间的负电压和正电压差实现将所述非挥发性晶体管的浮栅中所存储的电子擦除。

6.如权利要求1所述EEPROM存储器，其特征在于：两个所述选通晶体管都由PMOS晶体管组成，两个所述非挥发性晶体管都由非挥发性PMOS晶体管组成。

7.如权利要求6所述EEPROM存储器，其特征在于：各所述非挥发性晶体管的编程条件为：通过所述第一字线在所述非挥发性晶体管的栅极加负电压，通过对应的所述第一位线或第二位线在所述非挥发性晶体管的漏极加正电压，所述源线浮置，所述非挥发性晶体管的源极浮置，利用所述非挥发性晶体管的栅极和漏极之间的负电压和正电压差实现将空穴注入到所述非挥发性晶体管的浮栅中从而实现所述非挥发性晶体管的编程。

8.如权利要求6所述EEPROM存储器，其特征在于：各所述非挥发性晶体管的擦除条件为：通过所述第一字线在所述非挥发性晶体管的栅极加正电压，通过对应的所述第一位线或第二位线在所述非挥发性晶体管的漏极加负电压，所述源线浮置，所述非挥发性晶体管的源极浮置，利用所述非挥发性晶体管的栅极和漏极之间的正电压和负电压差实现将所述非挥发性晶体管的浮栅中所存储的空穴擦除。