CN101872649B - 一次可编程电阻型存储器测试方法 - Google Patents
一次可编程电阻型存储器测试方法 Download PDFInfo
- Publication number
- CN101872649B CN101872649B CN 200910050100 CN200910050100A CN101872649B CN 101872649 B CN101872649 B CN 101872649B CN 200910050100 CN200910050100 CN 200910050100 CN 200910050100 A CN200910050100 A CN 200910050100A CN 101872649 B CN101872649 B CN 101872649B
- Authority
- CN
- China
- Prior art keywords
- memory
- storage unit
- memory resistor
- storer
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明属于存储器技术领域,涉及一种一次可编程电阻型存储器测试方法。本发明利用一次可编程电阻型存储器的存储介质具有多次擦写容限的能力,在测试过程中进行擦除操作验证、存储功能验证和可靠性作测试。利用该测试方法可以大大提高一次可编程电阻型存储器的产品出厂良率。
Description
技术领域
本发明属于存储器技术领域,具体涉及一次可编程存储器(OTP),尤其涉及一种一次可编程电阻型存储器的测试方法。
背景技术
一次编程存储器(OTP)是常见的非挥发存储器中的一种,它通过字线和位线交叉的存储单元来存储逻辑信息,其中,常见的存储单元有熔丝、反熔丝和电荷俘获型器件(例如浮栅雪崩注入场效应管)。一次编程存储器一般是不可重复编程的。
因为传统的一次可编程电阻型存储器产品使用的存储介质,只能编程一次,所以在交付用户使用(出厂前)前,不能或很难做产品测试,也很难保证交付用户的产品一定合格。而对于具有多次存储介质的存储器用于只需要客户编程一次的场合,本发明提出的一次可编程电阻型存储器由于使用了具有多次可编程能力的介质,所以使得针对一次性编程应用场合的存储器产品的测试成为可能。产品在交付用户前进行测试,一方面可以保证交付客户使用的产品的高合格率,另一方面可通过测试找出失效的存储单元,并使用冗余阵列对存储器中失效存储单元进行补偿修复,从而可以有效的提高产品良率。因此本发明提供一种一次可编程电阻型存储器的测试方法。
发明内容
本发明的要解决的技术问题是,提高一次可编程电阻型存储器的产品良率。
为解决以上技术问题,本发明提供的一次可编程电阻型存储器测试方法,用于具有多次编程能力的一次可编程电阻型存储器的测试,包括以下步骤:
(1)对所述存储器的逐个存储单元进行擦除操作验证;
(2)对所述存储器的逐个存储单元进行存储功能验证;
(3)对所述存储器进行可靠性作测试。
根据本发明提供的测试方法,其中,在所述步骤(1)之前,还包括步骤:
(a1)对所述存储器的存储单元进行激活操作,如果激活操作通过,则进入步骤(1),如果激活操作失败则进入步骤(b1);
(b1)记录激活操作失败的存储单元的地址;
(c1)修复激活操作失败的存储单元,如果修复成功则进入步骤(1),如果修复失败,则将该存储器归类为失效类。其中,所述修复通过存储器的冗余存储单元进行。
根据本发明提供的测试方法,其中,在所述步骤(1)和步骤(2)之间还包括步骤:
(1a)如果所有存储单元的擦除操作验证通过,则进入步骤(2),如果擦除验证操作没有通过,则进入步骤(1b);
(1b)记录激活操作失败的存储单元的地址;
(1c)修复擦除操作失败的存储单元,如果修复成功则进入步骤(1),如果修复失败,则将该存储器归类为失效类。其中,所述修复通过存储器的冗余存储单元进行。
根据本发明提供的测试方法,其中,在所述步骤(2)和步骤(3)之间还包括步骤:
(2a)如果所有存储单元的存储功能验证通过,则进入步骤(3),如果存储功能验证操作没有通过,则进入步骤(2b);
(2b)记录存储功能验证失败的存储单元的地址;
(2c)修复存储功能验证失败的存储单元,如果修复成功则进入步骤(1),如果修复失败,则将该存储器归类为失效类。其中,所述修复通过存储器的冗余存储单元进行。
根据本发明提供的测试方法,其中,在所述步骤(3)之后还包括:(4)对存储器的所有存储单元写成高阻态。在所述步骤(3)和步骤(4)之后还包括步骤:
(3a)如果所有存储单元的可靠性测试通过,则进入步骤(4),如果有存储单元的可靠性测试没有通过,则进入步骤(3b);
(3b)记录可靠性测试失败的存储单元的地址;
(3c)修复可靠性测试失败的存储单元,如果修复成功则进入步骤(1),如果修复失败,则将该存储器归类为失效类。其中,所述修复通过存储器的冗余存储单元进行。
根据本发明提供的测试方法,其中,所述步骤(3)包括以下步骤:
(31)存储器所有存储单元被擦除到高阻;
(32)按“0”、“1”间隔的棋盘格图形形式,将存储器编程进行写操作;
(33)将存储器置于高温中烘烤;
(34)读存储器中所写入的数据;
(35)判断与写入的数据是否与预先设定的“0”、“1”间隔的棋盘格图形形式相符合,如果判断为“是”,表示通过存储器可靠性测试,如果判断为“否”,表示没能通过存储器可靠性测试。
根据本发明提供的测试方法,其中,所述一次可编程电阻型存储器的存储单元包括:
第一选通管,
与所述第一选通管串联连接的第一存储电阻,
第二选通管,
以及,与所述第二选通管串联连接的第二存储电阻;
其中,所述一次编程电阻随机存储单元:(1)第一存储电阻处于低阻且第二存储电阻处于高阻时处于数据状态“1”,(2)第一存储电阻处于高阻且第二存储电阻处于低阻时处于数据状态“0”。该测试方法用于该类型一次可编程电阻存型存储器时,其步骤(2)具体包括以下步骤:
(201)所述储存器的地址信号被初始化为存储器最低有效位的地址;
(202)读取存储器的当前地址对应存储单元的第一存储电阻的状态;
(203)判断第一存储电阻是否为高阻,若该第一存储电阻为高阻,则转入步骤(204);若该第一存储电阻为低阻,则记录为失效信息;
(204)读取当前地址对应存储单元的第二存储电阻的状态;
(205)判断第二存储电阻是否为高阻,若该第二存储电阻为高阻,则转入步骤(206);若该第二存储电阻为低阻,则记录为失效信息;
(206)对当前地址的存储单元写数据“1”;
(207)读取当前地址对应存储单元的第一存储电阻的状态;
(208)判断第一存储电阻是否为低阻,若该第一存储电阻为低阻,则转入步骤(209)若该第一存储电阻为高阻,则记录为失效信息;
(209)读取当前地址对应存储单元的第二存储电阻的状态;
(210)判断第二存储电阻是否为高阻,若该第二存储电阻为高阻,则转入步骤(211),若该第二存储电阻为低阻,则记录为失效信息;
(211)判断地址是否指向存储器的最高有效位,如果判断为“是”,则进入(212),反之则进行存储器地址自加一,然后再进入(202),重复对下一地址所对应的存储单元进行验证操作;
(212)读所有存储单元数据;
(214)判断所有存储单元的存储数据是否为“1”,如果判断为“是”,则进入步骤(217),如果判断为“否”,则记录为失效信息。
(217)对存储器所有存储电阻做擦除操作至高阻;
(218)储存器地址信号被初始化为存储器最高有效位的地址;
(219)读取当前地址对应存储单元的第一存储电阻的状态;
(220)判断第一存储电阻是否为高阻,若该第一存储电阻为高阻,则转入步骤(221),若该第一存储电阻为低阻,则记录为失效信息;
(221)读取当前地址对应存储单元的第二存储电阻的状态;
(222)判断第二存储电阻是否为高阻,若该第二存储电阻为高阻,则转入步骤(223),若该第二存储电阻为低阻,则记录为失效信息;
(223)对当前地址的存储单元写数据“0”;
(224)读取当前地址对应存储单元的第一存储电阻的状态;
(225)判断第一存储电阻是否为高阻,若该第一存储电阻为高阻,则转入步骤(226),若该第一存储电阻为低阻,则记录为失效信息;
(226)读取当前地址对应存储单元的第二存储电阻的状态;
(227)判断第二存储电阻是否为低阻,若该第二存储电阻为低阻,则转入(228),若该第二存储电阻为高阻,则记录为失效信息;
(228)判断地址是否指向存储器的最低有效位。如果判断为“是”,则进入步骤(229),反之则将存储器地址信号自减一,再进入步骤(219),重复对下一地址所对应的存储单元进行验证操作;
(229)读所有存储单元数据;
(230)判断所有存储单元的存储数据是否为“0”,如果判断为“是”,则表示通过存储功能验证,如果判断为“否”,则记录为失效信息。
本发明的技术效果是,利用一次可编程电阻型存储器的存储介质具有多次擦写容限的能力,从而能够完成常规一次可编程存储器的所不能完成的擦除操作验证、存储功能验证以及可靠性作测试,虽然在测试过程中,一次可编程电阻型存储器的编程过程发生了多次,但仍然能够满足一次可编程电阻型存储器的用户端编程需求,提高了一次可编程电阻型存储器的可靠性及出厂良率。
附图说明
图1是本发明所提供的一次可编程电阻型存储器测试方法的方法流程示意图;
图2是本发明所提供的一次可编程电阻型存储器测试方法的又一方法流程示意图;
图3是本发明所提供的一次可编程电阻型存储器测试方法的再一方法流程示意图;
图4是存储器可靠性测试中常用的测试数据图形;
图5是本发明图3所示实施例的可靠性测试步骤S300的一个具体实施例;
图6是本发明图3所示实施例的可靠性测试步骤S200的一个具体实施例;
图7是一种2T2R结构的一次可编程电阻型存储器阵列结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明作进一步的详细描述。
图1所示为本发明所提供的一次可编程电阻型存储器测试方法的方法流程示意图。该实施例中,一次可编程电阻型存储器采用二元或者二元以上的多元金属氧化物作为存储介质,该金属氧化物存储介质具有疲劳特性(多次循环擦写能力)差的特点,但是,一般具有100次以上的循环擦写能力,因此,可用作一次可编程电阻型存储器,相比一般一次可编程存储器具有擦写容限高的特点。该实施例中的测试方法中,利用了擦写容限高的特点、以提高产品良率为目标进行产品出厂前测试,如图1所示,具体包括以下步骤。
S100,对所述存储器的逐个存储单元进行擦除操作验证。通过该步骤,可以对一次可编程电阻型存储器的每个存储单元的擦写操作进行测试验证,排除出厂产品中包括有擦写操作失败的单元。
S200,对所述存储器的逐个存储单元进行存储功能验证。通过该步骤,可以对一次可编程电阻型存储器的每个存储单元的存储功能进行测试验证,通过测试验证的存储单元具有“1”和“0”的数据存储能力,排除出厂产品中包括有存储功能失效的单元。
S300,对所述存储器进行可靠性作测试。在该实施例中,所述可靠性主要是指存储器的数据保持(Retention)能力,通过该步骤,可以对一次可编程电阻型存储器的每个存储单元的可靠性进行测试验证,通过测试验证的存储单元具有良好的数据保持能力,可靠性高,排除出厂产品中包括有易失效的存储单元。在该实施例中,可靠性测试一般是先对所有存储单元的同时进行高温加速退化实验,然后对逐个存储单元进行电学性能测试。
图2所示为本发明所提供的一次可编程电阻型存储器测试方法的又一方法流程示意图。如图1和图2所示,在图2所示实施例中增加了步骤S90和步骤S390,这是由于在该实施例中,采用的是CuxO(1<x<2)为存储介质,CuxO作为存储介质,具有需要激活操作以及Reset操作(由低阻态向高阻态转变)的功耗大于Set操作(由高阻态向低阻态转变)的功耗的特点。其中激活操作是指CuxO存储介质在制造结束以后,需要一次较高的电压信号或者电流信号(通常大于Set或者Reset的信号高度)来对CuxO存储介质进行激活操作,激活操作后的CuxO存储介质具有存储功能,激活操作后,CuxO存储介质一般为低阻态。需要指出的是,需要激活操作的存储介质并不限于CuxO,其他金属氧化物WOx、TiOx等都属于需要激活操作的存储介质。由于,激活操作的电信号一般大于编程的电信号,OTP在用户应用端,一般是已经经过激活操作的OTP,因此该实施例适合于需要激活操作的一次可编程电阻型存储器。如图2所示,该实施例测试方法包括以下步骤:
S90,对所述存储器的逐个存储单元进行激活操作。通过该步骤,可以对一次可编程电阻型存储器的每个存储单元施加一定的电信号进行激活操作并测试验证激活操作是否成功进行,排除出厂产品中包括有未通过激活操作而不具有存储功能的失效单元。在该实施例中,施加的电信号可以是电压脉冲信号,其电压脉冲的高度大于或等于存储介质的激活操作电压。
S100,对存储器的逐个存储单元进行擦除操作验证。
S200,对存储器的逐个存储单元进行存储功能验证。
S300,对存储器进行可靠性作测试。
S390,对存储器的所有存储单元写成高阻态。通过该步骤,留给用户的编程操作是Set操作(由高阻态向低阻态转变),这是因为对于CuxO存储介质,其Set操作相对Reset操作功耗低,用户端只需要一次编程使用,将编程功耗低的Set操作留给用户端,因此OTP的用户编程端功耗能相对较低。在本发明中,并不限于写成高阻态,如果对于CuxO之外的电阻型存储介质,其Set操作相对Reset操作功耗高,那么可以在此步骤中将所有存储单元写成低阻态,将低阻态向高阻态转换的编程过程留给用户端。
图3所示为本发明所提供的一次可编程电阻型存储器测试方法的再一方法流程示意图。该图3所示实施例是对图2所示实施例的具体方法过程描述。在该实施例中,一次可编程电阻型存储器的存储介质是CuxO。如图3所示,方法的具体流程过程包括步骤:
S91,对存储器的逐个存储元进行激活操作。
在该步骤中,激活操作的方法可是同过施加激活信号(Forming)于存储介质两端。对所有存储单元,可以是逐个的方式进行操作,也可是同时对多个存储单元甚至所有存储单元进行激活操作。
S92,判断激活操作是否成功。
在该步骤中,如果在步骤S91中发现有任何一个不能被成功激活的存储单元,则在步骤S102中判断为未通过激活操作,接下来进入步骤S120;反之则判定为通过激活操作,进入步骤S100。
进入步骤S120时,会记录激活操作失败的存储单元的地址;然后进入步骤S130,对激活操作失败的存储单元进行修复,在该实施例中通过存储器冗余阵列的存储单元进行修复;然后进入步骤S140,判断修复是否成功,如果修复成功,则进入步骤S100,继续对存储单元进行编程操作验证,如果修复失败则进入步骤S420,把该存储器归类为失效类产品。
S100,对存储器的逐个存储单元进行擦除操作验证。
S110,判断所有擦除操作验证是否通过。
若此步骤中,没有发现有擦除操作验证失败的单元,则进入步骤S200,反之,任意发现有一个存储单元的擦除操作验证失败,则进入步骤S120。在该实施例中,擦除操作是指将存储单元由低阻态向高阻态转换,即对每个存储单元施加电压信号实现Reset操作。
进入步骤S120时,会记录擦除操作失败的存储单元的地址;然后进入步骤S130,对擦除操作失败的存储单元进行修复,在该实施例中通过存储器冗余阵列的存储单元进行修复;然后进入步骤S140,判断修复是否成功,如果修复成功,则进入步骤S100,继续对存储单元进行编程操作验证,如果修复失败则进入步骤S420,把该存储器归类为失效类产品。
S200,对存储器的逐个存储单元进行存储功能验证。
在该实施例中,通过编程操作对电阻型存储介质进行一次Set和Reset操作,并在每次编程操作后进行一次读操作验证,如果Set和Reset操作均成功,则该存储单元的存储功能基本与设计预期相符合。
S250,判断所有存储功能验证是否通过。
若此步骤中,没有发现有存储功能验证失败的单元,则进入步骤S300,反之,任意发现有一个存储单元的存储功能验证失败,则进入步骤S120。在该实施例中,存储功能是指将存储单元进行Set和Reset操作,检验一次可编程电阻型存储器功能是否和设计预期相符。
进入步骤S120时,会记录存储功能验证失败的存储单元的地址;然后进入步骤S130,对存储功能验证失败的存储单元进行修复,在该实施例中通过存储器冗余阵列的存储单元进行修复;然后进入步骤S140,判断修复是否成功,如果修复成功,则进入步骤S100,继续对存储单元进行编程操作验证,如果修复失败则进入步骤S420,把该存储器归类为失效类产品。
S300,对存储器的逐个存储单元进行可靠性测试。
S210,判断可靠性测试验证是否通过。
若此步骤中,通过可靠性测试后,对逐个存储单元进行电学性能测试,没有发现有可靠性验证失败的单元,则进入步骤S390,反之,任意发现有一个存储单元的可靠性测试验证失败,则进入步骤S120。
进入步骤S120时,会记录可靠性测试验证失败的存储单元的地址;然后进入步骤S130,对可靠性测试验证失败的存储单元进行修复,在该实施例中通过存储器冗余阵列的存储单元进行修复;然后进入步骤S140,判断修复是否成功,如果修复成功,则进入步骤S100,继续对该存储单元进行编程操作验证,如果修复失败则进入步骤S420,把该存储器归类为失效类产品。
S390,对存储器的所有存储单元写成高阻态。
S410,将通过以上步骤的存储器的归为合格类。
至此,图3所示实施例测试方法的过程完成。通过以上步骤,利用了CuxO存储介质具有多次编程能力的特性,牺牲其中一次或几次用于出厂测试过程中,仍然能够满足一次编程的要求。合格类的一次可编程电阻型存储器的每个存储单元的擦除操作特性、存储功能、可靠性都能够得到有效保证,从而提高一次可编程电阻型存储器产品可靠性。进一步,通过冗余阵列对激活操作、擦除验证、存储功能验证、可靠性验证等四个步骤中任意一步骤过程失败的存储单元进行修复,可以提高产品的良率。
进一步,对本发明实施例方法中的可靠性测试的具体实施过程作详细描述。
图4是存储器可靠性测试中常用的测试数据图形,参考图4A表示存储器所有存储单元全被编程为“1”;参考图4B表示存储器所有存储单元全被编程为“0”;参考图4C表示存储器所有存储单元全被编程为“0”、“1”间隔的棋盘格图形(checkerboard pattern);参考图4D是棋盘格图形又一例子。在存储器可靠性测试中,先将存储器编程为特定的测试数据图形,然后让存储器在特定的环境中(如:高温、低温、冲击、加速度、高湿度等)经历一段时间,再检测所存数据是否丢失。
图5所示为本发明图3所示实施例的可靠性测试步骤S300的一个具体实施例,如图5所示:
步骤S301,存储器所有存储单元被擦除到高阻。
步骤S301,按“0”、“1”间隔的棋盘格图形形式,将存储器编程进行写操作。
步骤S303,将存储器置于150℃中烘烤50小时。
步骤S304,读存储器中所写入的数据。
步骤S305,判断与写入的数据是否与预先设定的“0”、“1”间隔的棋盘
格图形形式相符合。
在此步骤中,判断所读数据是否和写入的“棋盘格图形”数据相符,判断结构为“是”,则进入步骤S306,表示通过存储器可靠性测试;反之,则进入步骤S307记录失效信息,表示没能通过存储器可靠性测试。
至此,可靠性测试过程结束。
进一步,对本发明实施例方法中的存储功能验证过程的具体实施过程作详细描述。
图6所示为本发明图3所示实施例的可靠性测试步骤S200的一个具体实施例,在该存储功能验证步骤的具体实施例中,选择以图7所示的一次编程电阻型存储阵列作为测试对象,在该存储验证步骤中以检验图7所示存储器的基本存储功能是否和设计预期相符。如图7所示,存储阵列包括M行×N列一次编程电阻随机存储单元,一次编程电阻随机存储阵列的第一行包括存储单元551、552、至55N,每个存储单元为这个存储阵列的一个基本单元,存储单元551包括了第一存储电阻501、第二存储电阻502以及第一选通管511、第二选通管512。WL1到WLM为M条字线,用于行选中存储阵列中一次编程电阻随机存储单元。每条字线同时连接每行一次编程电阻随机存储单元的第一选通管和第二选通管的控制端。一次编程电阻随机存储阵列的第一列包括存储单元551、561等,每一列包括M个存储单元。BL1a到BLNa为N条用于列选中所述存储阵列中一次编程电阻随机存储单元的N条第一位线;BL1b到BLNb为N条用于列选中上述存储阵列中一次编程电阻随机存储单元的N条第二位线;sel1到selN为N条位线选通控制线,521a到52Na为N个第一位线选通管、521b到52Nb为N个第二位线选通管和源线,第一位线选通管串联于每条第一位线上用于实现该第一位线的选中,每个第二位线选通管串联于每条第二位线上用于实现该第二位线的选中;每条位线选通控制线用于同时控制每列存储单元的第一位线选通管和第二位线选通管,例如,sel1用于控制第一列的第一位线选通管521a和第二位线选通管521b,依此类推,selN用于控制第一列的第一位线选通管52N1a和第二位线选通管52Nb,通过位线选通控制线在位线选通管上加控制信号,实现位线的选中。
继续如图7所示,一次编程电阻随机存储阵列包括SL1到SLM/2条源线,每行一次编程电阻随机存储单元的第一选通管和第二选通管同时并联连接于一条源线。每相邻的两行一次编程电阻随机存储单元可以共用一条源线,存储单元551和存储单元561共享一个源端,第一行和第二行的源端通过导线SL1连接在一起,其它依此类推,因此,M行存储单元只需要M/2条源线。通过共享源端可以减少存储单元的尺寸,另一方面在保持面积不变的同时可以使得源线宽度变宽,这样可以减少源线的电阻,同时可以允许更多的电流流过源线,这意味着每一行可以连接更多的存储单元。
继续如图7所示,一次编程电阻随机存储阵列包括灵敏放大器540,灵敏放大器540用于读出被选中的一次编程电阻随机存储单元的第一数据状态或者第二数据状态;灵敏放大器540的两个输入端为531和532,灵敏放大器540的第一输入端531、第一位线BL1a、第一位线选通管521a、第一存储电阻501、第一选通管511和源线SL1依次串连连接在一起,可以依次形成电流回路,灵敏放大器540的第二端5 32、第二位线BL1b、第二位线选通管521b、第二存储电阻502、第二选通管512和源线SL1依次串连连接在一起,可以依次形成另一电流回路;
继续如图7所示,以读取出存储单元551的存储数据为例说明该存储阵列的基本操作方法。施加一导通电压至WL1导通存储单元551的第一个选通管511和第二个选通管512,施加一导通电压至sel1导通位线选通管521a和521b,由于存储单元551中第一存储电阻501和第二存储电阻502的阻值状态是处于互补状态,故在灵敏放大器540的两端531、532施加一相同的读取电压,通过导通相应的选通管511、512、521a、521b,由于第一存储电阻和第二存储电阻阻值的差别,导致流入灵敏放大器540输入端531、532的电流不同,灵敏放大器540放大这种差别,输出比较放大后的电平,来表示读出数据“0”或是“1”。具体来说,当存储单元551中第一存储电阻为低电阻、第二存储电阻为高电阻时,灵敏放大器540通过比较放大后输出高电平,表示存储单元551中存储的数据为“1”;当存储单元551中第一存储电阻为高电阻、第二存储电阻为低电阻时,灵敏放大器540通过比较放大后输出低电平,表示存储单元551中存储的数据为“0”。
如图6所示,图7所示的2T2R结构一次可编程型电阻型存储器的存储功能验证包括如下步骤(以存储单元551为例):
步骤S201,储存器地址信号被初始化为存储器最低有效位的地址。
步骤S202,读取当前地址对应存储单元的第一存储电阻的状态。
在该实施例中,以当前地址所指的存储单元为图7所示的存储单元551为例,第一存储电阻为501,第二存储电阻为502。
步骤S203,判断第一存储电阻是否为高阻。若该第一存储电阻为高阻,则转入步骤S204;若该第一存储电阻为低阻,则进入步骤S215,记录为失效信息。
步骤S204,读取当前地址对应存储单元的第二存储电阻的状态。
步骤S205,判断第二存储电阻是否为高阻。若该第二存储电阻为高阻,则转入步骤S206;若该第二存储电阻为低阻,则进入步骤S215,记录为失效信息。
步骤S206,对当前地址的存储单元写数据“1”。
在该实施例中,第一存储电阻为低阻、第二存储电阻为高阻代表数据“1”,因此只需要将第一存储电阻从高阻态写成低阻态。数据“1”的具体定义形式不受本发明限制。
步骤S207,读取当前地址对应存储单元的第一存储电阻的状态。
步骤S208,判断第一存储电阻是否为低阻。若该第一存储电阻为低阻,则转入步骤S209;若该第一存储电阻为高阻,则进入步骤S215,记录为失效信息(写“1”的存储功能操作失败)。
步骤S209,读取当前地址对应存储单元的第二存储电阻的状态。
步骤S210,判断第二存储电阻是否为高阻。若该第二存储电阻为高阻,则转入步骤S211;若该第二存储电阻为低阻,则进入步骤S215,记录为失效信息(写“1”的存储功能操作失败)。
步骤S211,判断地址是否指向存储器的最高有效位。如果判断为“是”,则进入步骤S212;反之则进入步骤S213,存储器地址信号自加一,然后再进入步骤202,重复对另一地址所对应的存储单元进行验证操作。
步骤S212,读所有存储单元数据。在该步骤中,使用芯片内部读放大器对存储器内部所有存储单元做逐一读取
步骤S214,判断所有存储单元的存储数据是否为“1”。如果判断为“是”,则进入步骤S217,如果判断为“否”,则进入步骤S216,记录为失效信息。在该步骤中,是对整个存储器进行验证判断,若判断为“是”,则表明整个存储器存储“1”的功能正常。
步骤S217,对存储器所有存储电阻做擦除操作至高阻。在该步骤中,是对所有存储单元的第一存储电阻和第二存储电阻擦除至高阻态。
步骤S218,储存器地址信号被初始化为存储器最高有效位的地址。
步骤S219,读取当前地址对应存储单元的第一存储电阻的状态。
步骤S220,判断第一存储电阻是否为高阻。若该第一存储电阻为高阻,则转入步骤S221;若该第一存储电阻为低阻,则进入步骤S232,记录为失效信息。
步骤S221,读取当前地址对应存储单元的第二存储电阻的状态。
步骤S222,判断第二存储电阻是否为高阻。若该第二存储电阻为高阻,则转入步骤S223;若该第二存储电阻为低阻,则进入步骤S232,记录为失效信息。
步骤S223,对当前地址的存储单元写数据“0”。
在该实施例中,第一存储电阻为高阻、第二存储电阻为低阻代表数据“0”,因此只需要将第二存储电阻从高阻态写成低阻态。数据“0”的具体定义形式不受本发明限制。
步骤S224,读取当前地址对应存储单元的第一存储电阻的状态。
步骤S225,判断第一存储电阻是否为高阻。若该第一存储电阻为高阻,则转入步骤S226;若该第一存储电阻为低阻,则进入步骤S232,记录为失效信息(写“0”的存储功能操作失败)。
步骤S226,读取当前地址对应存储单元的第二存储电阻的状态。
步骤S227,判断第二存储电阻是否为低阻。若该第二存储电阻为低阻,则转入步骤S228;若该第二存储电阻为高阻,则进入步骤S232,记录为失效信息(写“0”的存储功能操作失败)。
步骤S228,判断地址是否指向存储器的最低有效位。如果判断为“是”,则进入步骤S229;反之则进入步骤S231,存储器地址信号自减一,然后再进入步骤219,重复对下一地址所对应的存储单元进行验证操作。
步骤S229,读所有存储单元数据。在该步骤中,使用芯片内部读放大器对存储器内部所有存储单元做逐一读取。
步骤S230,判断所有存储单元的存储数据是否为“0”。如果判断为“是”,则进入步骤S234,存储功能验证通过,结束存储功能验证;如果判断为“否”,则进入步骤S233,记录为失效信息。在该步骤中,是对整个存储器进行验证判断,若判断为“是”,则表明整个存储器存储“0”的功能正常。
将图6所示实施例与图3所示实施例结合。其中步骤S215、S216、S232、S233的“记录为失效信息”表示为存储功能验证失败,因此,在图3的方法过程中,“记录为失效信息”后,进入步骤S120;其中步骤S234表示存储功能验证通过,因此在图3的方法过程中,步骤S234后进入步骤S300,进行可靠性测试。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本发明不限于在说明书中所述的具体实施例。
Claims (8)
1.一种一次可编程电阻型存储器测试方法,用于具有多次编程能力的一次可编程电阻型存储器的测试,其特征在于,包括以下步骤:
(1)对所述存储器的逐个存储单元进行擦除操作验证;
(2)对所述存储器的逐个存储单元进行存储功能验证;
(3)对所述存储器进行可靠性作测试;
所述存储单元包括:
第一选通管,
与所述第一选通管串联连接的第一存储电阻,
第二选通管,
以及,与所述第二选通管串联连接的第二存储电阻;
其中,所述存储单元:①第一存储电阻处于低阻且第二存储电阻处于高阻时处于数据状态“1”,②第一存储电阻处于高阻且第二存储电阻处于低阻时处于数据状态“0”,步骤(2)包括以下步骤:
(201)储存器的地址信号被初始化为存储器最低有效位的地址;
(202)读取存储器的当前地址对应存储单元的第一存储电阻的状态;
(203)判断第一存储电阻是否为高阻,若该第一存储电阻为高阻,则转入步骤(204);若该第一存储电阻为低阻,则记录为失效信息;
(204)读取当前地址对应存储单元的第二存储电阻的状态;
(205)判断第二存储电阻是否为高阻,若该第二存储电阻为高阻,则转入步骤(206);若该第二存储电阻为低阻,则记录为失效信息;
(206)对当前地址的存储单元写数据“1”;
(207)读取当前地址对应存储单元的第一存储电阻的状态;
(208)判断第一存储电阻是否为低阻,若该第一存储电阻为低阻,则转入步骤(209),若该第一存储电阻为高阻,则记录为失效信息;
(209)读取当前地址对应存储单元的第二存储电阻的状态;
(210)判断第二存储电阻是否为高阻,若该第二存储电阻为高阻,则转入步骤(211),若该第二存储电阻为低阻,则记录为失效信息;
(211)判断地址是否指向存储器的最高有效位,如果判断为“是”,则进入(212),反之则进行存储器地址自加一,然后再进入(202),重复对下一地址所对应的存储单元进行验证操作;
(212)读所有存储单元数据;
(214)判断所有存储单元的存储数据是否为“1”,如果判断为“是”,则进入步骤(217),如果判断为“否”,则记录为失效信息;
(217)对存储器所有存储电阻做擦除操作至高阻;
(218)储存器地址信号被初始化为存储器最高有效位的地址;
(219)读取当前地址对应存储单元的第一存储电阻的状态;
(220)判断第一存储电阻是否为高阻,若该第一存储电阻为高阻,则转入步骤(221),若该第一存储电阻为低阻,则记录为失效信息;
(221)读取当前地址对应存储单元的第二存储电阻的状态;
(222)判断第二存储电阻是否为高阻,若该第二存储电阻为高阻,则转入步骤(223),若该第二存储电阻为低阻,则记录为失效信息;
(223)对当前地址的存储单元写数据“0”;
(224)读取当前地址对应存储单元的第一存储电阻的状态;
(225)判断第一存储电阻是否为高阻,若该第一存储电阻为高阻,则转入步骤(226),若该第一存储电阻为低阻,则记录为失效信息;
(226)读取当前地址对应存储单元的第二存储电阻的状态;
(227)判断第二存储电阻是否为低阻,若该第二存储电阻为低阻,则转入(228),若该第二存储电阻为高阻,则记录为失效信息;
(228)判断地址是否指向存储器的最低有效位,如果判断为“是”,则进入步骤(229),反之则将存储器地址信号自减一,再进入步骤(219),重复对下一地址所对应的存储单元进行验证操作;
(229)读所有存储单元数据;
(230)判断所有存储单元的存储数据是否为“0”,如果判断为“是”,则表示通过存储功能验证,如果判断为“否”,则记录为失效信息。
2.根据权利要求1所述的测试方法,其特征在于,在所述步骤(1)之前,还包括步骤:
(a1)对所述存储器的存储单元进行激活操作,如果激活操作通过,则进入步骤(1),如果激活操作失败则进入步骤(b1);
(b1)记录激活操作失败的存储单元的地址;
(c1)修复激活操作失败的存储单元,如果修复成功则进入步骤(1),如果修复失败,则将该存储器归类为失效类。
3.根据权利要求1所述的测试方法,其特征在于,在所述步骤(1)和步骤(2)之间还包括步骤:
(1a)如果所有存储单元的擦除操作验证通过,则进入步骤(2),如果擦除验证操作没有通过,则进入步骤(1b);
(1b)记录擦除操作失败的存储单元的地址;
(1c)修复擦除操作失败的存储单元,如果修复成功则进入步骤(1),如果修复失败,则将该存储器归类为失效类。
4.根据权利要求1所述的测试方法,其特征在于,在所述步骤(2)和步骤(3)之间还包括步骤:
(2a)如果所有存储单元的存储功能验证通过,则进入步骤(3),如果存储功能验证操作没有通过,则进入步骤(2b);
(2b)记录存储功能验证失败的存储单元的地址;
(2c)修复存储功能验证失败的存储单元,如果修复成功则进入步骤(1),如果修复失败,则将该存储器归类为失效类。
5.根据权利要求1所述的测试方法,其特征在于,在所述步骤(3)之后还包括:
(4)对存储器的所有存储单元写成高阻态。
6.根据权利要求5所述的测试方法,其特征在于,在所述步骤(3)和步骤(4)之间还包括步骤:
(3a)如果所有存储单元的可靠性测试通过,则进入步骤(4),如果有存储单元的可靠性测试没有通过,则进入步骤(3b);
(3b)记录可靠性测试失败的存储单元的地址;
(3c)修复可靠性测试失败的存储单元,如果修复成功则进入步骤(1),如果修复失败,则将该存储器归类为失效类。
7.根据权利要求2或3或4或6所述的测试方法,其特征在于,所述修复通过存储器的冗余存储单元进行。
8.根据权利要求1所述的测试方法,其特征在于所述,所述步骤(3)包括以下步骤:
(31)存储器所有存储单元被擦除到高阻;
(32)按“0”、“1”间隔的棋盘格图形形式,将存储器编程进行写操作;
(33)将存储器置于高温中烘烤;
(34)读存储器中所写入的数据;
(35)判断所读数据是否与预先设定的“0”、“1”间隔的棋盘格图形形式相符合,如果判断为“是”,表示通过存储器可靠性测试,如果判断为“否”,表示没能通过存储器可靠性测试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910050100 CN101872649B (zh) | 2009-04-27 | 2009-04-27 | 一次可编程电阻型存储器测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910050100 CN101872649B (zh) | 2009-04-27 | 2009-04-27 | 一次可编程电阻型存储器测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101872649A CN101872649A (zh) | 2010-10-27 |
CN101872649B true CN101872649B (zh) | 2013-10-16 |
Family
ID=42997446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910050100 Expired - Fee Related CN101872649B (zh) | 2009-04-27 | 2009-04-27 | 一次可编程电阻型存储器测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101872649B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103325421B (zh) * | 2012-03-23 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 非挥发性存储器棋盘格测试电路及其检测方法 |
CN103093834B (zh) * | 2013-01-28 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 闪存的可靠性测试方法 |
CN103700408B (zh) * | 2014-01-07 | 2017-03-29 | 上海华虹宏力半导体制造有限公司 | 存储器的检测方法 |
KR102131324B1 (ko) * | 2014-07-08 | 2020-07-07 | 삼성전자 주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법 |
US9583219B2 (en) * | 2014-09-27 | 2017-02-28 | Qualcomm Incorporated | Method and apparatus for in-system repair of memory in burst refresh |
CN110010163B (zh) * | 2019-04-16 | 2021-03-16 | 苏州浪潮智能科技有限公司 | 一种磁盘数据保持能力测试方法及相关装置 |
CN111965462B (zh) * | 2020-08-24 | 2023-07-21 | 中国科学院微电子研究所 | 用于选通管疲劳特性测试的装置及方法 |
CN113838518B (zh) * | 2021-09-29 | 2024-03-22 | 上海华虹宏力半导体制造有限公司 | 闪存的可靠性测试方法及计算机可读存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1700356A (zh) * | 2004-05-18 | 2005-11-23 | 富士通株式会社 | 半导体存储器 |
CN101123120A (zh) * | 2007-09-06 | 2008-02-13 | 复旦大学 | 一种采用电阻存储介质的一次编程存储器及其操作方法 |
CN101174472A (zh) * | 2006-10-31 | 2008-05-07 | 旺宏电子股份有限公司 | 缺陷存储单元的筛选方法 |
-
2009
- 2009-04-27 CN CN 200910050100 patent/CN101872649B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1700356A (zh) * | 2004-05-18 | 2005-11-23 | 富士通株式会社 | 半导体存储器 |
CN101174472A (zh) * | 2006-10-31 | 2008-05-07 | 旺宏电子股份有限公司 | 缺陷存储单元的筛选方法 |
CN101123120A (zh) * | 2007-09-06 | 2008-02-13 | 复旦大学 | 一种采用电阻存储介质的一次编程存储器及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101872649A (zh) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101872649B (zh) | 一次可编程电阻型存储器测试方法 | |
US8111573B2 (en) | Nonvolatile semiconductor memory device and method of controlling the same | |
CN1700356B (zh) | 半导体存储器 | |
JP5811693B2 (ja) | 抵抗変化型メモリデバイスおよびその駆動方法 | |
US20130033921A1 (en) | Semiconductor device | |
CN103295648A (zh) | 修复存储器单元的设备和方法及包括该设备的存储器系统 | |
US20130326295A1 (en) | Semiconductor memory device including self-contained test unit and test method thereof | |
KR920017121A (ko) | 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램 가능한 독출전용 기억장치 | |
CN103971724B (zh) | 存储器、存储控制器、存储系统、及其操作方法 | |
JP2007280505A (ja) | 半導体記憶装置 | |
CN102054530A (zh) | 存储器件和读取存储器件的方法 | |
JP2011060388A (ja) | 不揮発性メモリ装置 | |
US7894250B2 (en) | Stuck-at defect condition repair for a non-volatile memory cell | |
US20080056041A1 (en) | Memory circuit | |
CN103247347A (zh) | 提供智能存储器架构的方法和系统 | |
CN100498975C (zh) | 半导体存储器件和半导体存储器件测试方法 | |
CN101405818B (zh) | 半导体存储器以及测试系统 | |
US8867272B2 (en) | Method of accessing a non-volatile memory | |
US10998071B2 (en) | Systems and methods to test a memory device | |
JP2012022752A (ja) | 半導体装置及びその試験方法 | |
US20140082438A1 (en) | One-time program cell array circuit and memory device including the same | |
US6741510B2 (en) | Semiconductor memory device capable of performing burn-in test at high speed | |
EP1288968A2 (en) | Solid state memory | |
JPH0785692A (ja) | 不揮発性半導体記憶装置 | |
JPH10106286A (ja) | 半導体記憶装置およびそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131016 Termination date: 20170427 |
|
CF01 | Termination of patent right due to non-payment of annual fee |