CN104269408B - Nor闪存结构 - Google Patents
Nor闪存结构 Download PDFInfo
- Publication number
- CN104269408B CN104269408B CN201410526043.3A CN201410526043A CN104269408B CN 104269408 B CN104269408 B CN 104269408B CN 201410526043 A CN201410526043 A CN 201410526043A CN 104269408 B CN104269408 B CN 104269408B
- Authority
- CN
- China
- Prior art keywords
- wordline
- flash memory
- metal connecting
- word line
- connecting line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 229910021332 silicide Inorganic materials 0.000 claims description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910018999 CoSi2 Inorganic materials 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提出了一种NOR闪存结构，在字线上设有多个断点形成字线段，字线段之间相互隔离开每个字线段均通过通孔连线与金属连线相连，在进行测试时，金属连线提供相应的电压，若金属连线出现断线缺陷，断点以后的字线将得不到供压，无论在高频还是低频下会导致操作失效，无需进行高频测试也能确保金属连线的断线缺陷测试阶段全部被分拣出来，从而能够及时发现，提高分拣精度，且无需额外设备，降低分拣成本。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种NOR闪存结构。
背景技术
NOR闪存(NOR flash)和NAND闪存(NAND flash)是现在市场上两种主要的非易失闪存技术。Intel于1988年首先开发出NOR flash技术，彻底改变了原先由EPROM和EEPROM一统天下的局面。紧接着，1989年，东芝公司发表了NAND flash结构，强调降低每比特的成本，更高的性能，并且像磁盘一样可以通过接口轻松升级。
NOR闪存更适合存储少量的代码，而NAND闪存则是高数据存储密度的理想解决方案。NOR闪存的特点是芯片内执行(XIP,Execute In Place)，这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。NOR闪存的传输效率很高，在1～4MB的小容量时具有很高的成本效益。
目前Nor flash产品的应用越来越广泛，对性能的要求越来越高，在高频下正常工作是对市面上Nor flash产品的基本要求，为了确保这一点，需要在生产完成后的测试阶段对Nor flash做有效的分拣，从而剔除不符合要求的Nor flash。
目前在Nor flash芯片的制造过程中，不可避免的会出现一些缺陷，由于芯片版图设计不够优化，这些缺陷在一般情况下不会导致明显的功能失效，但是在特定条件下会引起问题。其中常见的一种就是用于给字线供压的第二层金属连线(Metal 2)出现断线情况，这种类型的缺陷在较低的频率条件下没有问题，只有在高频下才会引起问题。
具体的，请参考图1，图1为现有技术中NOR flash的剖面示意图，包括衬底10、形成在衬底10中的浅沟槽隔离11、形成在衬底10上的多个存储单元20、形成在多个存储单元20上的字线(WL)30、形成在字线30上的金属硅化物40以及与金属硅化物40通过通孔连线50相连的第二金属连线60。其中，存储单元20均是阵列排列，每一条字线30均需要控制大量的存储单元20。在大多数的制程中，字线30采用多晶硅材质，表面生成金属硅化物40来降低阻值。操作字线30用到的电压一般是用平行于字线30的第二金属连线60引入(如图1中箭头所示)，第二金属连线60通过多个通孔连线50与字线30连接确保供压的效率与准确性。
然而，正如上文所说，第二层金属连线60经常出现断线情况，在现有的结构中，即使第二层金属连线60在制造过程中发生了断线或者类似的缺陷，由于第二层金属连线60与字线30之间有多个通孔连线50作为连接点，并且字线30表面的金属硅化物40也会导电，导致在低频下电压传输良好，不会致使NORflash功能失效，然而，该缺陷会导致NOR flash在高频下就会出现性能问题。
为了确保NOR flash在测试时能被分拣出，通常的做法是购买高性能的测试机台，做高质量的测试探针卡，在探针(CP)阶段便进行高频测试，从而能够更加精确的测试出存在上述缺陷的NOR flash。但是这必然造成测试成本的急剧上升。
发明内容
本发明的目的在于提供一种NOR闪存结构，便于测试出第二金属连线断线的缺陷，提高分拣精度，降低分拣成本。
为了实现上述目的，本发明提出了一种NOR闪存结构，包括：衬底、多个存储单元、字线、金属硅化物、多个通孔连线及金属连线，其中，所述存储单元形成在所述衬底上，所述字线形成在所述存储单元上，所述金属硅化物形成在所述字线的表面，所述金属连线通过所述通孔连线与所述金属硅化物相连，所述字线设有多个断点形成多个字线段，所述字线段之间相互隔离开，所述通孔连线与所述字线段一一对应。
进一步的，多个字线段的长度相等或者不等。
进一步的，所述存储单元与所述字线段一一对应。
进一步的，所述衬底内设有多个浅沟槽隔离，所述浅沟槽隔离形成于所述存储单元之间。
进一步的，所述浅沟槽隔离为二氧化硅。
进一步的，所述字线为多晶硅。
进一步的，所述金属硅化物为CoSi2。
进一步的，所述通孔连线及金属连线为铜。
与现有技术相比，本发明的有益效果主要体现在：在字线上设有多个断点形成字线段，字线段之间相互隔离开每个字线段均通过通孔连线与金属连线相连，在进行测试时，金属连线提供相应的电压，若金属连线出现断线缺陷，断点以后的字线将得不到供压，无论在高频还是低频下会导致操作失效，无需进行高频测试也能确保金属连线的断线缺陷测试阶段全部被分拣出来，从而能够及时发现，提高分拣精度，且无需额外设备，降低分拣成本。
附图说明
图1为现有技术中NOR flash的剖面示意图；
图2为本发明一实施例中NOR flash的剖面示意图。
具体实施方式
下面将结合示意图对本发明的NOR闪存结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，在本实施例中，提出了一种NOR闪存结构，包括：衬底100、多个存储单元200、字线300、金属硅化物400、多个通孔连线500及金属连线600，其中，所述存储单元200形成在所述衬底100上，所述字线300形成在所述存储单元200上，所述金属硅化物400形成在所述字线300的表面，所述金属连线600通过所述通孔连线500与所述金属硅化物400相连，所述字线600设有多个断点形成多个字线段，所述字线段之间相互隔离开，所述通孔连线500与所述字线段一一对应，用于为不同的字线段供压。
具体的，衬底100内设有多个浅沟槽隔离110，所述浅沟槽隔离110形成于所述存储单元200之间，用于隔离存储单元200，优选的，所述浅沟槽隔离110为二氧化硅。此外，所述字线300表面设有金属硅化物400，所述字线300为多晶硅，所述金属硅化物400可以为CoSi2。所述通孔连线500及金属连线600为铜。
在本实施例中，金属硅化物400形成在字线300和通孔连线500之间，用于降低相应的接触电阻。金属连线600可以为NOR flash的第二金属连线(Metal2)，用于施加相应的测试电压至不同的存储单元200上。
字线300上设有多个断点，用于形成多个相隔的字线段，形成的多个字线段的长度相等或者不等，在本实施例中，金属硅化物400仅仅形成在字线300上，若字线300被断开，那么金属硅化物400也相应的被断开。此外，所述存储单元200可以与所述字线段一一对应或者一个字线段能够形成在多个存储单元200上。
在本实施例中，字线300上的断点个数、大小及形状需要符合设计规则。根据字线300总长度设置断点个数，使每一字线段的长度可以是相等或者不等。断点的大小必须遵守设计规范的要求，留有足够的工艺窗口。每一字线段均需要有一个或者多个通孔连线500与金属连线600(供压线)连接，确保正常连接的时候对每一个字线段的供压正常，保证NORflash的正常性能。
综上，在本发明实施例提供的NOR闪存结构中，在字线上设有多个断点形成字线段，字线段之间相互隔离开每个字线段均通过通孔连线与金属连线相连，在进行测试时，金属连线提供相应的电压，若金属连线出现断线缺陷，断点以后的字线将得不到供压，无论在高频还是低频下会导致操作失效，无需进行高频测试也能确保金属连线的断线缺陷测试阶段全部被分拣出来，从而能够及时发现，提高分拣精度，且无需额外设备，降低分拣成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (7)
1.一种NOR闪存结构，其特征在于，包括：衬底、多个存储单元、字线、金属硅化物、多个通孔连线及金属连线，其中，所述存储单元形成在所述衬底上，所述字线形成在所述存储单元上，所述金属硅化物形成在所述字线的表面，所述金属连线通过所述通孔连线与所述金属硅化物相连，所述字线设有多个断点形成多个字线段，所述字线段之间相互隔离开，所述通孔连线与所述字线段一一对应，所述存储单元与所述字线段一一对应，所述金属连线为连续的金属线。
2.如权利要求1所述的NOR闪存结构，其特征在于，多个字线段的长度相等或者不等。
3.如权利要求1所述的NOR闪存结构，其特征在于，所述衬底内设有多个浅沟槽隔离，所述浅沟槽隔离形成于所述存储单元之间。
4.如权利要求3所述的NOR闪存结构，其特征在于，所述浅沟槽隔离为二氧化硅。
5.如权利要求1所述的NOR闪存结构，其特征在于，所述字线为多晶硅。
6.如权利要求5所述的NOR闪存结构，其特征在于，所述金属硅化物为CoSi2。
7.如权利要求1所述的NOR闪存结构，其特征在于，所述通孔连线及金属连线为铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410526043.3A CN104269408B (zh) | 2014-09-30 | 2014-09-30 | Nor闪存结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410526043.3A CN104269408B (zh) | 2014-09-30 | 2014-09-30 | Nor闪存结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104269408A CN104269408A (zh) | 2015-01-07 |
| CN104269408B true CN104269408B (zh) | 2018-01-26 |
Family
ID=52160916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410526043.3A Active CN104269408B (zh) | 2014-09-30 | 2014-09-30 | Nor闪存结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104269408B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022104558A1 (en) * | 2020-11-18 | 2022-05-27 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Novel segmented word line and bit line scheme for 3d pcm to improve line integrity and prevent line toppling |
| CN113628645B (zh) * | 2021-08-16 | 2023-09-08 | 长鑫存储技术有限公司 | 存储阵列电路、存储阵列版图以及验证方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946226A (en) * | 1996-12-12 | 1999-08-31 | Winbond Electronics Corp. | SRAM for SNM measurement |
| US5953250A (en) * | 1997-06-05 | 1999-09-14 | Aplus Integrated Circuits, Inc. | Flash memory array and decoding architecture |
| US6141236A (en) * | 1999-03-10 | 2000-10-31 | Alliance Semiconductor Corporation | Interleaved stitch using segmented word lines |
| CN103155042A (zh) * | 2010-09-30 | 2013-06-12 | 桑迪士克3D有限责任公司 | 提供存储器阵列操作的正向和反向模式的解码器电路以及用于偏压解码器电路的方法 |
-
2014
- 2014-09-30 CN CN201410526043.3A patent/CN104269408B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946226A (en) * | 1996-12-12 | 1999-08-31 | Winbond Electronics Corp. | SRAM for SNM measurement |
| US5953250A (en) * | 1997-06-05 | 1999-09-14 | Aplus Integrated Circuits, Inc. | Flash memory array and decoding architecture |
| US6141236A (en) * | 1999-03-10 | 2000-10-31 | Alliance Semiconductor Corporation | Interleaved stitch using segmented word lines |
| CN103155042A (zh) * | 2010-09-30 | 2013-06-12 | 桑迪士克3D有限责任公司 | 提供存储器阵列操作的正向和反向模式的解码器电路以及用于偏压解码器电路的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104269408A (zh) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190027194A1 (en) | Interconnections for 3d memory | |
| CN107068182A (zh) | 非易失性存储装置、擦除方法及包括该装置的存储系统 | |
| CN105304669B (zh) | 一种非挥发性阻变式储存电路及其控制方法 | |
| CN109659283B (zh) | 存储器芯片、具有该存储器芯片的封装装置及其操作方法 | |
| CN109427802A (zh) | 包含存储器块之间的共享选择栅极连接件的3d存储器装置 | |
| US20220102224A1 (en) | Test method of storage device implemented in multi-chip package (mcp) and method of manufacturing an mcp including the test method | |
| TW201603044A (zh) | 包含三維陣列結構的半導體記憶體裝置 | |
| KR20170084411A (ko) | 반도체 장치의 핀 간 라우팅 설계 방법 및 그것을 적용한 설계 시스템 | |
| US10734296B2 (en) | Electrical device with test pads encased within the packaging material | |
| CN110503998A (zh) | 半导体存储装置 | |
| CN104269408B (zh) | Nor闪存结构 | |
| CN104751875B (zh) | 应用于nvm芯片的失效位图分析方法 | |
| CN104347121A (zh) | 一种闪存可靠性的筛选测试方法 | |
| JP2021047940A (ja) | 半導体記憶装置 | |
| US11183256B2 (en) | Semiconductor memory device and memory state detecting method | |
| CN109524043A (zh) | 半导体存储装置 | |
| JP2012212487A (ja) | メモリシステム | |
| KR20150050878A (ko) | 메모리 스트링 및 이를 포함하는 반도체 장치 | |
| TWI633638B (zh) | 打線及測試方法及適應此方法的快閃記憶體裝置 | |
| US7567459B2 (en) | Method of measuring a channel boosting voltage in a NAND flash memory device | |
| US9123396B2 (en) | Semiconductor apparatus | |
| TWI665675B (zh) | 恢復過抹除記憶胞的快閃記憶體裝置及其方法 | |
| Ginez et al. | An overview of failure mechanisms in embedded flash memories | |
| CN112767989A (zh) | 新型存储器测试结构 | |
| CN108346451A (zh) | 存储器的测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |