KR100839489B1 - 고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치 - Google Patents

고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치 Download PDF

Info

Publication number
KR100839489B1
KR100839489B1 KR1020060116022A KR20060116022A KR100839489B1 KR 100839489 B1 KR100839489 B1 KR 100839489B1 KR 1020060116022 A KR1020060116022 A KR 1020060116022A KR 20060116022 A KR20060116022 A KR 20060116022A KR 100839489 B1 KR100839489 B1 KR 100839489B1
Authority
KR
South Korea
Prior art keywords
code
trim
trim code
flash memory
high voltage
Prior art date
Application number
KR1020060116022A
Other languages
English (en)
Other versions
KR20080046493A (ko
Inventor
전홍수
김대한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060116022A priority Critical patent/KR100839489B1/ko
Priority to US11/923,875 priority patent/US7710788B2/en
Publication of KR20080046493A publication Critical patent/KR20080046493A/ko
Application granted granted Critical
Publication of KR100839489B1 publication Critical patent/KR100839489B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

플래쉬 메모리 장치는 비휘발성인 복수의 플래쉬 퓨즈 셀들로 구성되어 제1 트림 코드를 저장하고 출력하는 플래쉬 퓨즈 셀 어레이, 상기 제1 트림 코드와 외부에서 제공된 전압 조정 코드에 대해 소정의 연산을 수행하여 제2 트림 코드를 생성하는 트림 코드 처리부, 플래쉬 메모리 셀들을 포함하는 플래쉬 메모리 어레이 및 상기 플래쉬 메모리 셀들의 소거, 프로그램, 읽기 동작 등에 사용되는 고전압을 상기 제2 트림 코드에 따라 생성하여 상기 플래쉬 메모리 어레이에 제공하는 레귤레이터를 포함한다.

Description

고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리 장치{METHOD OF HIGH VOLTAGE TRIM TEST AND FLASH MEMORY DEVICE USING THE METHOD}
도 1은 종래의 플래쉬 퓨즈 셀 어레이를 예시한 블록도이다.
도 2는 종래의 플래쉬 메모리 장치에서 고전압 출력 테스트를 하는 방법을 예시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 트림 코드(trim code) 처리부, 플래쉬 퓨즈 셀 어레이, 레귤레이터를 가지는 플래쉬 메모리 장치의 일부를 나타낸 블록도이다.
도 4는 도 3의 플래쉬 메모리 장치의 상세한 동작을 설명하기 위한 순서도이다.
도 5는 도 3의 플래쉬 메모리 장치들을 병렬 테스트하는 방법을 예시한 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 플래쉬 퓨즈 셀 어레이 20 : 레귤레이터
30 : 트림 코드 처림부 31, 32 : 제1 및 제2 레지스터
33 : 연산부
본 발명은 플래쉬 메모리 장치에 관한 것으로, 더욱 상세하게는 플래쉬 퓨즈 셀 어레이를 가지는 플래쉬 메모리 장치에 관한 것이다.
최근 다양한 종류의 플래쉬 메모리 장치들이 개발되고 있다. 플래쉬 메모리 장치는 플래쉬 메모리 셀 어레이 뿐 아니라 컨트롤러, 레귤레이터(regulator) 등의 부가 회로들도 포함한다. 대부분의 플래쉬 메모리 장치는 1 ~ 3V 정도의 통상적인 전압으로도 동작하지만, 읽기, 프로그램, 소거 등의 동작 시에는 일시적으로 십수 V 정도의 고전압을 필요로 하는데, 상기 레귤레이터는 플래쉬 메모리 장치 내에서 낮은 전원전압으로부터 고전압을 생성하여 플래쉬 메모리 셀 어레이에 공급하는 DC-DC 컨버터이다.
그런데, 반도체 공정상의 오차로 인해 레귤레이터에서 원하는 고전압이 생성되지 않을 수 있다. 상기 고전압의 레벨은 제품의 안정성과 수명에 큰 영향을 미치고 또한 공정상의 오차는 피할 수 없기 때문에, 일반적으로 테스트 과정에서 레귤레이터에서 출력되는 전압을 측정하고 교정 회로(trim circuit)를 이용하여 적절하게 교정한다. 교정 회로는 교정을 위한 트림 코드(trim code)를 출력하도록 설정된 퓨즈 회로를 포함하는데, 상기 레귤레이터는 상기 퓨즈 회로로부터 트림 코드를 받고, 교정된 고전압을 출력한다.
종래의 퓨즈 회로는 레이저 등을 이용하여 내부의 퓨즈들을 끊거나 연결시켜 트림 코드를 출력하는 퓨즈 어레이를 포함하였다. 그런데, 이러한 퓨즈 어레이는 트림 코드를 단 한번만 설정할 수 있다는 단점이 있다.
도 1은 종래의 플래쉬 퓨즈 셀 어레이를 예시한 블록도이다. 도 1을 참조하면, 플래쉬 퓨즈 셀 어레이(10)는 재프로그램이 가능한 플래쉬 셀들(11 내지 18)을 퓨즈처럼 전기적으로 온/오프시키고, 센스앰프(sense amplifier)(19A 내지 19D)를 통해 트림 코드(TR0 내지 TR3)를 생성할 수 있다. 상기 트림 코드는 레귤레이터(미도시)의 전압 조정부에 인가되고, 레귤레이터에서 적절한 전압이 출력되도록 한다. 각각의 플래쉬 셀들(11 내지 18)은 전원이 끊어져도 설정된 트림 코드를 유지할 수도 있고, 트림 코드를 재설정할 수도 있다.
상기 플래쉬 퓨즈 셀 어레이는 두 가지의 트림 코드를 저장할 수 있다. 제1 워드 라인(W0) 및 각 비트 라인들(B0 내지 B3)들이 활성화되면 첫 번째 트림 코드가 출력되고, 제2 워드 라인 및 각 비트 라인들(B0 내지 B3)들이 활성화되면 두 번째 트림 코드가 출력된다. 소스 라인들(S0 및 S1)은 통상적으로 접지 전위에 연결된다.
도 2는 종래의 플래쉬 메모리 장치에서 고전압 출력 테스트를 하는 방법을 예시한 블록도이다. 도 2를 참조하면, 플래쉬 메모리 장치의 고전압 출력 테스트 시에는, 플래쉬 퓨즈 셀 어레이(10)가 출력하는 디폴트 코드에 따라 상기 레귤레이터(20)가 소정의 고전압(VPP)을 출력한다. 상기 레귤레이터(20)는 디코더(21), 기준 전압 생성부(22), 전압 조정부(23) 및 펌핑부(24)를 포함한다. 디코더(21)는 입력된 트림 코드를 디코딩한다. 예를 들어, 4 비트의 트림 코드가 입력되면, 이를 16 비트의 이진 코드(D0 내지 D15)로 디코딩한다. 기준 전압 생성부(22)에서는 기준 전압(VR)을 생성한다. 전압 조정부(23)는 복수의 직렬 연결된 저항 어레이(RL, R0 내지 R15) 및 각 저항들의 연결을 다르게 할 수 있는 스위치들을 포함한다. 상기 이진 코드에 따라 상기 저항 어레이의 전체 저항 값이 달라지면, 상기 펌핑부(24)에 인가되는 전압의 크기가 달라지고, 결과적으로 고전압(VPP)의 크기도 조절된다.
테스터(25)에서는 이렇게 출력된 고전압(VPP)을 측정한 뒤 원하는 레벨의 고전압과 비교하고, 비교 결과에 따라 적절하게 트림 코드(TRIM CODE)를 생성한다. 생성된 트림 코드(TRIM CODE)는 플래쉬 퓨즈 셀 어레이(10)에 다시 인가되고, 플래쉬 퓨즈 셀 어레이(10) 내의 플래쉬 셀들에 각각 저장된다.
그런데, 레귤레이터(20)를 교정한 후에 실시하는 테스트의 종류에 따라서 레귤레이터(20)의 고전압(VPP)의 레벨을 일시적으로 변경해야 할 경우가 있을 수 있다. 종래에는 그런 경우마다 변경된 레벨의 고전압(VPP)을 위한 트림 코드(TRIM CODE)를 플래쉬 퓨즈 셀 어레이(10)에 저장하여야 한다. 일반적으로 대량 생산되는 플래쉬 메모리 장치들은 한꺼번에 많이 테스트되어야 필요가 있는데, 위와 같은 테스트 시에는 각자 교정 특성이 다른 플래쉬 메모리 장치를 한꺼번에 테스트할 수가 없다.
본 발명의 목적은 플래쉬 퓨즈 셀 어레이 내에서 트림 코드를 갱신하지 않고서도 교정 테스트를 할 수 있는 플래쉬 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 플래쉬 퓨즈 셀 어레이 내에서 트림 코드를 갱신하지 않고서도 교정 테스트를 할 수 있는 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 플래쉬 메모리 장치는 플래쉬 퓨즈 셀 어레이, 트림 코드 처리부, 플래쉬 메모리 어레이 및 레귤레이터를 포함한다.
상기 플래쉬 퓨즈 셀 어레이는 비휘발성인 복수의 플래쉬 퓨즈 셀들로 구성되어 제1 트림 코드를 저장하고 출력한다. 상기 트림 코드 처리부는 상기 제1 트림 코드와 외부에서 제공된 전압 조정 코드에 대해 소정의 연산을 수행하여 제2 트림 코드를 생성한다. 상기 플래쉬 메모리 어레이는 플래쉬 메모리 셀들을 포함하며, 상기 레귤레이터는 상기 플래쉬 메모리 셀들의 소거, 프로그램, 읽기 동작 등에 사용되는 고전압을 상기 제2 트림 코드에 따라 생성하여 상기 플래쉬 메모리 어레이에 제공한다.
실시예에 따라, 트림 코드 처리부는 상기 제1 트림 코드를 일시적으로 저장하는 제1 레지스터, 상기 전압 조정 코드를 일시적으로 저장하는 제2 레지스터, 상기 제1 트림 코드와 상기 전압 조정 코드에 대해 상기 소정의 연산을 수행하여 상기 제2 트림 코드를 생성하는 연산부를 포함할 수 있다.
이때, 상기 전압 조정 코드는 상기 고전압 레벨의 변위량에 대한 정보로서 테스트를 위해 상기 플래쉬 메모리 장치에 인가되는 테스트 커맨드로부터 추출되며, 상기 소정의 연산은 상기 테스트 커맨드에 의해 지정될 수 있다. 또한, 상기 연산부는 상기 테스트 커맨드에 따라 상기 제1 트림 코드에 대해 상기 전압 조정 코드를 더하거나 빼서 상기 제2 트림 코드를 생성할 수 있다.
본 발명의 다른 실시예에 따른 비휘발성인 복수의 플래쉬 퓨즈 셀로 구성된 플래쉬 퓨즈 셀 어레이 및 상기 플래쉬 퓨즈 셀 어레이로부터 출력되는 정보에 기초하여 소정 레벨의 고전압을 생성하는 레귤레이터를 포함하는 플래쉬 메모리 장치의 테스트 방법에 관한 것이다. 상기 테스트 방법은 상기 소정 레벨의 고전압을 생성하도록 상기 레귤레이터를 교정할 수 있는 제1 트림 코드를 상기 플래쉬 퓨즈 셀 어레이에 설정하는 단계, 상기 제1 트림 코드와 외부에서 제공된 전압 조정 코드에 대해 소정의 연산을 수행하여 제2 트림 코드를 생성하는 단계 및 상기 레귤레이터에서 상기 제2 트림 코드에 따라 레벨이 조정된 고전압을 생성하는 단계를 포함한다.
실시예에 따라서, 상기 전압 조정 코드는 상기 고전압 레벨의 변위량에 대한 정보로서 테스트를 위해 상기 플래쉬 메모리 장치에 인가되는 테스트 커맨드로부터 추출되며, 상기 소정의 연산은 상기 테스트 커맨드에 의해 지정될 수 있다. 이때, 상기 제2 트림 코드를 생성하는 단계는 상기 테스트 커맨드에 따라 상기 제1 트림 코드에 대해 상기 전압 조정 코드를 더하거나 빼서 상기 제2 트림 코드를 생성하는 단계를 포함할 수 있다.
실시예에 따라서, 상기 플래쉬 메모리 장치는 적어도 두 개 이상이며, 상기 전압 조정 코드는 상기 두 개 이상의 플래쉬 메모리 장치에 한꺼번에 제공될 수 있다.
본 발명의 다른 실시예에 따른 전자 회로는 비휘발성인 복수의 플래쉬 퓨즈 셀들로 구성되어 제1 트림 코드를 저장하고 출력하는 플래쉬 퓨즈 셀 어레이, 상기 제1 트림 코드와 외부에서 제공된 전압 조정 코드에 대해 소정의 연산을 수행하여 제2 트림 코드를 생성하는 트림 코드 처리부 및 소정 레벨의 고전압을 상기 제2 트림 코드에 따라 생성하는 레귤레이터를 포함한다.
실시예에 따라, 상기 트림 코드 처리부는 상기 제1 트림 코드를 일시적으로 저장하는 제1 레지스터, 상기 전압 조정 코드를 일시적으로 저장하는 제2 레지스터 및 상기 제1 트림 코드와 상기 전압 조정 코드에 대해 상기 소정의 연산을 수행하여 상기 제2 트림 코드를 생성하는 연산부를 포함할 수 있다. 이때, 상기 전압 조정 코드는 상기 고전압 레벨의 변위량에 대한 정보로서 테스트를 위해 상기 트림 코드 처리부에 인가되는 테스트 커맨드로부터 추출되며, 상기 소정의 연산은 상기 테스트 커맨드에 의해 지정될 수 있다. 구체적으로, 상기 연산부는 상기 테스트 커맨드에 따라 상기 제1 트림 코드에 대해 상기 전압 조정 코드를 더하거나 빼서 상기 제2 트림 코드를 생성할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 3은 본 발명의 일 실시예에 따른 트림 코드(trim code) 처리부, 플래쉬 퓨즈 셀 어레이, 레귤레이터를 가지는 플래쉬 메모리 장치의 일부를 나타낸 블록도이다.
도 3을 참조하면, 상기 플래쉬 퓨즈 셀 어레이(10)는 도 1과 같이 복수의 플래쉬 퓨즈 셀을 포함하며, 제1 트림 코드(TRIM CODE1)를 출력할 수 있도록 설정되어 있다. 상기 트림 코드 처리부(30)는 상기 플래쉬 퓨즈 셀 어레이(10)로부터 제1 트림 코드(TRIM CODE1)를 입력받고, 외부의 테스터(미도시)에서 인가되는 테스트 커맨드(TEST COMMAND)에 따라 상기 제1 트림 코드(TRIM CODE1)에 대해 소정의 처리를 한 제2 트림 코드(TRIM CODE2)를 생성한다. 상기 레귤레이터(20)는 제2 트림 코 드(TRIM CODE2)에 따라 고전압(VPP)을 생성하여 출력한다. 상기 레귤레이터(20)는 상기 고전압(VPP)이 제2 트림 코드(TRIM CODE2)의 값에 따라 선형적으로 증감하도록 생성할 수도 있다.
상기 트림 코드 처리부(30)는 제1 레지스터(31), 제2 레지스터(32) 및 연산부(33)를 포함한다. 상기 제1 레지스터(31)는 상기 플래쉬 퓨즈 셀 어레이(10)로부터 제1 트림 코드(TRIM CODE1)를 인가받아 저장하며, 상기 제2 레지스터(32)는 상기 테스트 커맨드(TEST COMMAND)를 인가받고, 테스트 커맨드(TEST COMMAND)로부터 전압 조정 코드를 추출하여 저장한다. 상기 제1 트림 코드(TRIM CODE1)는 상기 레귤레이터(20)가 정상적인 고전압(VPP)을 생성하도록 교정하는 코드이다. 상기 전압 조정 코드는 상기 레귤레이터(20)의 고전압(VPP)을 일시적으로 상승 또는 하강시킬 필요가 있을 때 고전압(VPP)의 레벨 변위량(△V)에 해당하는 정보이다. 상기 연산부(33)는 상기 제1 트림 코드(TRIM CODE1)와 상기 전압 조정 코드를 상기 테스트 커맨드(TEST COMMAND)에 따라 합산하거나 감산하여 제2 트림 코드(TRIM CODE2)를 생성한다.
도 4는 도 3의 플래쉬 메모리 장치의 상세한 동작을 설명하기 위한 순서도이다. 도 3 및 도 4를 참조하면, 먼저 레귤레이터(20)에서 원하는 고전압(VPP)이 출력될 수 있도록 제1 트림 코드(TRIM CODE1)를 설정한다. 이 단계는 종래의 방법으로도 수행될 수 있다. 구체적으로, 최초에 소정의 디폴트 값으로 설정된 제1 트림 코드(TRIM CODE1)에 따라 상기 레귤레이터(20)가 출력하는 고전압(VPP)을 테스터(미도시)로 측정한다. 측정된 고전압(VPP)과 원하는 고전압의 레벨을 비교한 후, 원하는 고전압이 출력되도록 상기 제1 트림 코드(TRIM CODE1)를 수정하고 플래쉬 퓨즈 셀 어레이(10)에 상기 수정된 제1 트림 코드(TRIM CODE1)를 설정한다.
추후에 다른 레벨의 고전압이 필요할 경우에는, 원하는 고전압 레벨의 변위량에 해당하는 전압 조정 코드만큼 상기 제1 트림 코드(TRIM CODE1)를 증감시켜서 제2 트림 코드(TRIM CODE2)를 생성한다. 제2 트림 코드(TRIM CODE2)는 상기 레귤레이터(20)에 인가되며, 상기 레귤레이터(20)는 즉시 조정된 레벨의 고전압을 출력한다. 따라서, 본 발명의 일 실시예에 따른 플래쉬 메모리 장치는 플래쉬 퓨즈 셀 어레이(10)에 설정된 제1 트림 코드를 변경하지 않고도 레귤레이터(20)에서 조정된 레벨의 고전압을 출력할 수 있다.
구체적인 경우를 예로 들면, 어떤 플래쉬 메모리 장치에서 읽기, 소거, 프로그램 동작을 하기 위해 통상적으로 사용하는 고전압이 20V이라고 가정한다. 먼저 플래쉬 퓨즈 셀 어레이(10)에 저장될 제1 트림 코드(TRIM CODE1)를 설정하는 단계는 종래와 같은 방법으로 수행될 수 있다. 제1 트림 코드(TRIM CODE1)는 미리 디폴트 값인 0010으로 설정되어 있고, 이에 따라 상기 레귤레이터(20)로부터 출력되는 고전압(VPP)을 측정한 결과 18V가 나오며, 제1 트림 코드(TRIM CODE1)를 0011로 재설정하자 20V의 고전압(VPP)이 출력된다. 또, 제1 트림 코드(TRIM CODE1)가 0100이 되면 22V의 고전압(VPP)의 레벨이 출력되는 것으로 측정된다고 가정한다.
이후에 22V의 고전압으로 플래쉬 메모리 장치를 테스트하기 위해서는, +0001로 설정된 전압 조정 코드가 포함된 테스트 커맨드(TEST COMMAND)를 플래쉬 메모리 장치에 인가한다. 트림 코드 처리부(30)는 플래쉬 퓨즈 셀 어레이(10)에서 입력되 는 제1 트림 코드(TRIM CODE1)와 전압 조정 코드를 더해서 제2 트림 코드(TRIM CODE2)를 생성한다. 제2 트림 코드(TRIM CODE2)는 0011 + 0001인 0100의 값을 가진다. 상기 레귤레이터(20)는 0100인 제2 트림 코드(TRIM CODE2)에 따라 22V의 고전압(VPP)을 출력한다.
만약 18V의 고전압으로 상기 플래쉬 메모리 장치를 테스트한다면, -0001로 설정된 전압 조정 코드가 포함된 테스트 커맨드(TEST COMMAND)를 플래쉬 메모리 장치에 인가한다. 트림 코드 처리부(30)는 플래쉬 퓨즈 셀 어레이(10)에서 입력되는 제1 트림 코드(TRIM CODE1)에서 전압 조정 코드를 빼서 제2 트림 코드(TRIM CODE2)를 생성한다. 제2 트림 코드(TRIM CODE2)는 0011 - 0001인 0010의 값을 가진다. 상기 레귤레이터(20)는 0010인 제2 트림 코드(TRIM CODE2)에 따라 18V의 고전압(VPP)을 출력한다.
실시예에 따라서, 상기 제1 트림 코드(TRIM CODE1)를 설정하는 단계에서도 전압 조정 코드를 이용할 수도 있다. 즉, 어떤 제1 트림 코드(TRIM CODE1)에 대한 고전압 레벨(VPP)의 측정 결과에 따라 제1 트림 코드(TRIM CODE1)를 갱신하고 다시 고전압 레벨(VPP)을 측정하는 대신, 제1 트림 코드(TRIM CODE1)는 디폴트 값을 유지한 채 전압 조정 코드만 바꾸어가며 고전압 레벨(VPP)을 측정할 수도 있다. 이렇게 하여 최적의 전압 조정 코드가 결정되면, 그 값을 반영하여 제1 트림 코드(TRIM CODE1)를 수정하고 플래쉬 퓨즈 셀 어레이(10)에 수정된 제1 트림 코드(TRIM CODE1)를 설정한다.
도 5는 도 3의 플래쉬 메모리 장치들을 병렬 테스트하는 방법을 예시한 블록 도이다. 도 5를 참조하면, 복수의 도 3의 플래쉬 메모리 장치들(CHIP 1 내지 CHIP N)을 나란히 배치하고, 동시에 모든 플래쉬 메모리 장치(CHIP 1 내지 CHIP N)에 테스트 커맨드(TEST COMMAND)를 인가한다. 상기 테스트 커맨드(TEST COMMAND)는 고전압 레벨(VPP)의 변위량에 대한 정보를 포함한다. 각 플래쉬 메모리 장치(CHIP 1 내지 CHIP N) 내의 플래쉬 퓨즈 셀 어레이들(10)은 각 레귤레이터들(20)로부터 원하는 레벨의 고전압들(VPP)이 출력되도록 각각 적절하게 미리 결정된 제1 트림 코드들(TRIM CODE1)을 가진다.
상기 플래쉬 메모리 장치들(CHIP 1 내지 CHIP N) 내의 각 트림 코드 처리부들(30)은 상기 테스트 커맨드(TEST COMMAND)로부터 고전압 레벨(VPP)의 변위량에 대한 정보를 추출한다. 상기 트림 코드 처리부(30)는 플래쉬 메모리 장치들(CHIP 1 내지 CHIP N)마다 따로 설정된 제1 트림 코드들(TRIM CODE1)에 대해 추출된 변위량에 대한 정보를 더하거나 뺌으로써 제2 트림 코드들(TRIM CODE2)을 각각 생성한다. 각각의 제2 트림 코드들(TRIM CODE2)은 각 레귤레이터들(20)에 인가되고, 각 레귤레이터들(20)은 동일한 레벨의 조정된 고전압(VPP)을 출력한다.
상기 테스트를 수행하는 동안, 제1 트림 코드(TRIM CODE1)를 재설정하지 않아도 레귤레이터들(20)은 전압 조정 코드가 지정하는 고전압 레벨(VPP)의 변위량에 따라 조정된 고전압을 출력할 수 있다. 즉, 본 발명을 이용하면, 상기 테스트만을 위해서 제1 트림 코드(TRIM CODE1)를 저장하는 플래쉬 퓨즈 셀 어레이(10)의 퓨즈 셀들을 소거 및 재프로그램할 필요나, 테스트 후에 다시 원래의 값으로 복구할 필요가 없다.
지금까지 플래쉬 메모리 장치에 관해서 설명하였지만, 플래쉬 퓨즈 셀 및 트림 코드를 이용하는 전자 회로에는 본 발명의 사상을 용이하게 적용할 수 있다.
퓨즈 셀들을 소거 및 프로그램하는 데에는 수 초의 시간이 걸리는데, 종래의 구조로는 각 플래쉬 메모리 장치마다 서로 다른 트림 코드를 설정해줘야 했고, 각 플래쉬 메모리 장치마다 소거 및 프로그램되어야 했기 때문에 테스트 시간이 많이 들었다. 그러나, 본 발명의 일 실시예에 따른 플래쉬 메모리 장치는 테스트를 위해서 플래쉬 퓨즈 셀 어레이의 퓨즈 셀들을 소거 및 재프로그램하거나, 테스트 후에 다시 원래의 값으로 복구할 필요가 없다. 따라서 테스트 시간을 크게 단축시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 비휘발성인 복수의 플래쉬 퓨즈 셀들로 구성되어 제1 트림 코드를 저장하고 출력하는 플래쉬 퓨즈 셀 어레이;
    상기 제1 트림 코드와 외부에서 제공된 전압 조정 코드에 대해 소정의 연산을 수행하여 제2 트림 코드를 생성하는 트림 코드 처리부;
    플래쉬 메모리 셀들을 포함하는 플래쉬 메모리 어레이; 및
    상기 플래쉬 메모리 셀들의 소거, 프로그램, 읽기 동작 등에 사용되는 고전압을 상기 제2 트림 코드에 따라 생성하여 상기 플래쉬 메모리 어레이에 제공하는 레귤레이터를 포함하고, 상기 트림 코드 처리부는
    상기 제1 트림 코드를 일시적으로 저장하는 제1 레지스터;
    상기 전압 조정 코드를 일시적으로 저장하는 제2 레지스터; 및
    상기 제1 트림 코드와 상기 전압 조정 코드에 대해 상기 소정의 연산을 수행하여 상기 제2 트림 코드를 생성하는 연산부를 포함하는 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 전압 조정 코드는 상기 고전압 레벨의 변위량에 대한 정보로서 테스트를 위해 상기 플래쉬 메모리 장치에 인가되는 테스트 커맨드로부터 추출되며, 상기 소정의 연산은 상기 테스트 커맨드에 의해 지정되는 것을 특징으로 하는 플래쉬 메모리 장치.
  4. 제3항에 있어서, 상기 연산부는 상기 테스트 커맨드에 따라 상기 제1 트림 코드에 대해 상기 전압 조정 코드를 더하거나 빼서 상기 제2 트림 코드를 생성하는 것을 특징으로 하는 플래쉬 메모리 장치.
  5. 비휘발성인 복수의 플래쉬 퓨즈 셀로 구성된 플래쉬 퓨즈 셀 어레이 및 상기 플래쉬 퓨즈 셀 어레이로부터 출력되는 정보에 기초하여 소정 레벨의 고전압을 생성하는 레귤레이터를 포함하는 플래쉬 메모리 장치의 테스트 방법에 있어서,
    상기 소정 레벨의 고전압을 생성하도록 상기 레귤레이터를 교정할 수 있는 제1 트림 코드를 상기 플래쉬 퓨즈 셀 어레이에 설정하는 단계;
    상기 제1 트림 코드와 외부에서 제공된 전압 조정 코드에 대해 소정의 연산을 수행하여 제2 트림 코드를 생성하는 단계; 및
    상기 레귤레이터에서 상기 제2 트림 코드에 따라 레벨이 조정된 고전압을 생성하는 단계를 포함하고, 상기 전압 조정 코드는 상기 고전압 레벨의 변위량에 대한 정보로서 테스트를 위해 상기 플래쉬 메모리 장치에 인가되는 테스트 커맨드로부터 추출되며, 상기 소정의 연산은 상기 테스트 커맨드에 의해 지정되는 것을 특징으로 하는 플래쉬 메모리 장치의 테스트 방법.
  6. 삭제
  7. 제5항에 있어서, 상기 제2 트림 코드를 생성하는 단계는 상기 테스트 커맨드에 따라 상기 제1 트림 코드에 대해 상기 전압 조정 코드를 더하거나 빼서 상기 제2 트림 코드를 생성하는 단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 장치의 테스트 방법.
  8. 제5항에 있어서, 상기 플래쉬 메모리 장치는 적어도 두 개 이상이며, 상기 전압 조정 코드는 상기 두 개 이상의 플래쉬 메모리 장치에 한꺼번에 제공되는 것을 특징으로 하는 플래쉬 메모리 장치의 테스트 방법.
  9. 비휘발성인 복수의 플래쉬 퓨즈 셀들로 구성되어 제1 트림 코드를 저장하고 출력하는 플래쉬 퓨즈 셀 어레이;
    상기 제1 트림 코드와 외부에서 제공된 전압 조정 코드에 대해 소정의 연산을 수행하여 제2 트림 코드를 생성하는 트림 코드 처리부; 및
    소정 레벨의 고전압을 상기 제2 트림 코드에 따라 생성하는 레귤레이터를 포함하고, 상기 트림 코드 처리부는
    상기 제1 트림 코드를 일시적으로 저장하는 제1 레지스터;
    상기 전압 조정 코드를 일시적으로 저장하는 제2 레지스터; 및
    상기 제1 트림 코드와 상기 전압 조정 코드에 대해 상기 소정의 연산을 수행하여 상기 제2 트림 코드를 생성하는 연산부를 포함하는 것을 특징으로 하는 전자 회로.
  10. 삭제
  11. 제9항에 있어서, 상기 전압 조정 코드는 상기 고전압 레벨의 변위량에 대한 정보로서 테스트를 위해 상기 트림 코드 처리부에 인가되는 테스트 커맨드로부터 추출되며, 상기 소정의 연산은 상기 테스트 커맨드에 의해 지정되는 것을 특징으로 하는 전자 회로.
  12. 제11항에 있어서, 상기 연산부는 상기 테스트 커맨드에 따라 상기 제1 트림 코드에 대해 상기 전압 조정 코드를 더하거나 빼서 상기 제2 트림 코드를 생성하는 것을 특징으로 하는 전자 회로.
KR1020060116022A 2006-11-22 2006-11-22 고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치 KR100839489B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060116022A KR100839489B1 (ko) 2006-11-22 2006-11-22 고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치
US11/923,875 US7710788B2 (en) 2006-11-22 2007-10-25 Flash memory device and method of testing a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060116022A KR100839489B1 (ko) 2006-11-22 2006-11-22 고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치

Publications (2)

Publication Number Publication Date
KR20080046493A KR20080046493A (ko) 2008-05-27
KR100839489B1 true KR100839489B1 (ko) 2008-06-19

Family

ID=39416784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060116022A KR100839489B1 (ko) 2006-11-22 2006-11-22 고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치

Country Status (2)

Country Link
US (1) US7710788B2 (ko)
KR (1) KR100839489B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231531A (ja) * 2008-03-24 2009-10-08 Elpida Memory Inc 半導体装置及びその制御方法
KR101373751B1 (ko) * 2008-06-03 2014-03-13 삼성전자주식회사 칩 면적을 줄여 트리밍 작업의 확장성을 갖는 불휘발성메모리 장치
KR100974216B1 (ko) * 2008-10-14 2010-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 트리밍 회로
KR101586325B1 (ko) * 2009-11-09 2016-02-03 삼성전자주식회사 트림 회로 및 이를 포함하는 반도체 메모리 장치
KR20110080278A (ko) * 2010-01-05 2011-07-13 주식회사 하이닉스반도체 프로그램이 가능한 퓨즈를 구비한 반도체 집적 회로
KR101878903B1 (ko) * 2012-03-30 2018-07-16 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
KR102016727B1 (ko) * 2013-04-24 2019-09-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 외부전압 제어 방법
KR102496506B1 (ko) 2016-10-14 2023-02-06 삼성전자주식회사 복수의 퓨즈 비트들을 독출하는 오티피 메모리 장치
KR20230036919A (ko) * 2021-09-08 2023-03-15 에스케이하이닉스 주식회사 동작전압을 생성하는 전자장치 및 전자시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006416A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치
KR20050062063A (ko) * 2003-12-19 2005-06-23 주식회사 하이닉스반도체 내부 전원 공급 장치
KR20060024149A (ko) * 2004-09-13 2006-03-16 삼성전자주식회사 전압 조절 수단을 구비한 플래시 메모리 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020229A (ko) 1998-09-18 2000-04-15 김영환 메모리장치의 기준전압 트리밍 방법
KR20000020299A (ko) 1998-09-19 2000-04-15 김영환 반도체장치의 테스트 방법
JP2002343868A (ja) 2001-05-11 2002-11-29 Matsushita Electric Ind Co Ltd 内部電圧発生回路、不揮発性メモリ装置および半導体集積回路装置
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ
US7038523B2 (en) * 2003-10-08 2006-05-02 Infineon Technologies Ag Voltage trimming circuit
US7359255B2 (en) * 2005-05-24 2008-04-15 Kabushiki Kaisha Toshiba Semiconductor device having auto trimming function for automatically adjusting voltage
KR100712596B1 (ko) * 2005-07-25 2007-04-30 삼성전자주식회사 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006416A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치
KR20050062063A (ko) * 2003-12-19 2005-06-23 주식회사 하이닉스반도체 내부 전원 공급 장치
KR20060024149A (ko) * 2004-09-13 2006-03-16 삼성전자주식회사 전압 조절 수단을 구비한 플래시 메모리 장치

Also Published As

Publication number Publication date
KR20080046493A (ko) 2008-05-27
US7710788B2 (en) 2010-05-04
US20080117705A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
KR100839489B1 (ko) 고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치
JP4981264B2 (ja) 動作モードに応じてプログラム電圧の増加分を可変することができる不揮発性メモリ装置
US7474564B2 (en) Non-volatile memory device capable of changing increment of program voltage according to mode of operation
KR101224919B1 (ko) 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치
US6226200B1 (en) In-circuit memory array bit cell threshold voltage distribution measurement
KR101586325B1 (ko) 트림 회로 및 이를 포함하는 반도체 메모리 장치
US7414890B2 (en) Semiconductor device including a high voltage generation circuit and method of a generating high voltage
JP2007282473A (ja) 電圧発生回路
US20090154250A1 (en) Method for reading nonvolatile memory at power-on stage
JP5160780B2 (ja) フラッシュメモリ装置の電圧生成器
US7330802B2 (en) Method for calibrating parameter of integrated circuit
US20080048672A1 (en) Semiconductor integrated circuit and test method thereof
KR20200131748A (ko) 반도체 기억장치
US7382676B2 (en) Method of forming a programmable voltage regulator and structure therefor
US7580288B2 (en) Multi-level voltage adjustment
CN115588455A (zh) 检测nvm阵列中的字线漏电和工艺缺陷的电路和方法
US7697340B2 (en) Methods and apparatuses for trimming reference cells in semiconductor memory devices
US20190181103A1 (en) Trimming method, trimming circuitry, and trimming system for integrated circuit with memory usage reduction
CN103137193B (zh) 使从非易失性存储设备读取成为可能的系统和方法
KR100660875B1 (ko) 트리밍전압 발생회로를 구비하는 반도체 메모리 장치 및반도체 메모리 장치에서의 트리밍전압 발생방법
TWI352355B (en) Method for reading data in nonvolatile memory at p
JP2010219370A (ja) 半導体装置および半導体システム
KR100638461B1 (ko) 플래시 메모리에서의 전하 펌핑 장치 및 방법
JP2011187104A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
JP2003338187A (ja) 不揮発性半導体記憶装置およびその検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee