KR20230036919A - 동작전압을 생성하는 전자장치 및 전자시스템 - Google Patents

동작전압을 생성하는 전자장치 및 전자시스템 Download PDF

Info

Publication number
KR20230036919A
KR20230036919A KR1020210120019A KR20210120019A KR20230036919A KR 20230036919 A KR20230036919 A KR 20230036919A KR 1020210120019 A KR1020210120019 A KR 1020210120019A KR 20210120019 A KR20210120019 A KR 20210120019A KR 20230036919 A KR20230036919 A KR 20230036919A
Authority
KR
South Korea
Prior art keywords
code
voltage
control
pulse
voltage control
Prior art date
Application number
KR1020210120019A
Other languages
English (en)
Inventor
이동범
정형수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210120019A priority Critical patent/KR20230036919A/ko
Priority to US17/536,206 priority patent/US20230076494A1/en
Priority to CN202210035649.1A priority patent/CN115775587A/zh
Publication of KR20230036919A publication Critical patent/KR20230036919A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Quality & Reliability (AREA)

Abstract

전자장치는 테스트구간동안 기준코드를 토대로 제1 제어펄스 및 제2 제어펄스 중 하나를 선택적으로 생성하는 제어펄스생성회로; 및 상기 제1 제어펄스 및 상기 제2 제어펄스를 토대로 동작전압의 전압레벨을 설정하기 위한 전압조절코드를 가산(addition)하거나 차감(substraction)하는 전압조절코드생성회로를 포함한다.

Description

동작전압을 생성하는 전자장치 및 전자시스템{ELECTRONIC DEVICE AND ELECTRONIC SYSTEM FOR GENERATING A OPERATION VOLTAGE}
본 발명은 동작전압을 타겟레벨로 설정할 수 있는 전자장치 및 전자시스템에 관한 것이다.
전자장치는 다양한 내부동작들을 수행한다. 예를 들어, 전자장치는 데이터입출력동작, 센싱동작, 연산동작 및 제어동작 등의 다양한 내부동작들을 수행할 수 있다. 전자장치는 내부동작을 수행하기 위해 필요한 전압레벨(이하, '타겟레벨'로 지칭함)로 설정된 동작전압을 생성할 수 있다. 전자장치에서 생성된 동작전압의 전압레벨은 타겟레벨과 다르게 생성될 수 있으므로, 테스트를 통해 동작전압의 전압레벨을 타겟레벨로 설정할 필요가 있다.
본 발명은 동작전압을 타겟레벨로 설정할 수 있는 전자장치 및 전자시스템을 제공한다.
이를 위해 본 발명은 테스트구간동안 기준코드를 토대로 제1 제어펄스 및 제2 제어펄스 중 하나를 선택적으로 생성하는 제어펄스생성회로; 및 상기 제1 제어펄스 및 상기 제2 제어펄스를 토대로 동작전압의 전압레벨을 설정하기 위한 전압조절코드를 가산(addition)하거나 차감(substraction)하는 전압조절코드생성회로를 포함하는 전자장치를 제공한다.
또한, 본 발명은 커맨드 및 기준코드를 생성하는 컨트롤장치; 및 상기 커맨드를 토대로 테스트를 위한 테스트커맨드를 생성하고, 상기 테스트가 수행되는 테스트구간동안 상기 기준코드를 토대로 동작전압의 전압레벨을 설정하기 위한 전압조절코드를 가산(addition)하거나 차감(substraction)하는 전자장치를 포함하는 전자시스템을 제공한다.
또한, 본 발명은 커맨드를 생성하는 컨트롤장치; 및 상기 커맨드를 토대로 테스트를 위한 테스트커맨드를 생성하고, 기준코드를 저장하며, 상기 테스트가 수행되는 테스트구간동안 상기 기준코드를 토대로 동작전압의 전압레벨을 설정하기 위한 전압조절코드를 가산(addition)하거나 차감(substraction)하는 전자장치를 포함하는 전자시스템을 제공한다.
본 발명에 의하면 테스트구간동안 생성되는 오실레이팅코드와 타겟레벨에 대응하여 생성되는 기준코드의 비교 결과를 토대로 로직비트셋이 조절되는 전압조절코드를 생성하고, 전압조절코드에 따라 동작전압의 전압레벨을 타겟레벨을 기준으로 조절하는 테스트를 반복 수행함으로써, 동작전압을 타겟레벨로 설정할 수 있는 효과가 있다.
본 발명에 의하면 오실레이팅코드와 기준코드의 비교 결과를 토대로 생성된 전압조절코드를 저장하는 럽쳐동작을 수행함으로써, 저장된 전압조절코드를 확인하여 동작전압의 레벨을 확인할 수 있는 효과도 있다.
본 발명에 의하면 전압조절코드에 따라 동작전압의 전압레벨을 타겟레벨을 기준으로 조절하는 테스트를 동작전압을 사용하는 다수의 전자장치들에서 수행함으로써, 다수의 전자장치들에서 생성되는 동작전압들 간의 전압레벨 차이를 최소화할 수 있는 효과도 있다.
본 발명에 의하면 기준코드를 테스트마다 반복하여 수신하지 않고, 동작전압의 레벨을 조절하는 테스트를 반복 수행함으로써, 테스트 시간을 감소시킬 수 있는 효과도 있다.
도 1은 본 발명의 일 예에 따른 전자시스템의 구성을 도시한 블록도이다.
도 2는 본 발명의 일 예에 따른 전자시스템에 포함된 전자장치의 일 예에 따른 구성을 도시한 블록도이다.
도 3은 본 발명의 일 예에 따른 전자장치에 포함된 제어펄스생성회로의 일 예에 따른 구성을 도시한 블록도이다.
도 4는 본 발명의 일 예에 따른 전자장치에 포함된 전압조절코드생성회로의 일 예에 따른 구성을 도시한 블록도이다.
도 5는 본 발명의 일 예에 따른 전자장치에 포함된 럽쳐제어회로의 일 예에 따른 구성을 도시한 블록도이다.
도 6 내지 도 10은 본 발명의 일 예에 따른 전자시스템에서 동작전압이 생성되는 동작을 설명하기 위한 플로우차트이다.
도 11은 본 발명의 다른 예에 따른 전자시스템의 구성을 도시한 블록도이다.
도 12는 본 발명의 다른 예에 따른 전자시스템에 포함된 전자장치의 일 예에 따른 구성을 도시한 블록도이다.
도 13은 본 발명의 또 다른 예에 따른 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
다음의 실시예들의 기재에 있어서, "기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"을 갖는 신호에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"을 갖는 신호에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
"로직비트셋"은 신호에 포함된 비트들이 갖는 로직레벨들의 조합을 의미할 수 있다. 신호에 포함된 비트들 각각이 갖는 로직레벨이 변화될 때 신호의 로직비트셋이 다르게 설정될 수 있다. 예를 들어, 신호에 2 비트가 포함될 때 신호에 포함된 2 비트 각각의 로직레벨이 "로직로우레벨, 로직로우레벨"일 때 신호의 로직베트셋은 제1 로직비트셋으로 설정될 수 있고, 신호에 포함된 2 비트 각각의 로직레벨이 "로직로우레벨, 로직하이레벨"일 때 신호의 로직베트셋은 제2 로직비트셋으로 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 예에 따른 전자시스템(1)의 구성을 도시한 블록도이다. 도 1에 도시된 바와 같이, 전자시스템(1)은 컨트롤장치(11) 및 전자장치(13)를 포함할 수 있다.
컨트롤장치(11)는 제1 컨트롤핀(11_1) 및 제2 컨트롤핀(11_3)을 포함할 수 있다. 전자장치(13)는 제1 장치핀(13_1) 및 제2 장치핀(13_3)을 포함할 수 있다. 컨트롤장치(11)는 제1 컨트롤핀(11_1) 및 제1 장치핀(13_1) 사이에 연결된 제1 전송라인(12_1)을 통해 커맨드(CMD)를 전자장치(13)로 전송할 수 있다. 제1 컨트롤핀(11_1), 제1 전송라인(12_1) 및 제1 장치핀(13_1) 각각은 커맨드(CMD)의 비트 수에 따라 다수 개로 구현될 수 있다. 컨트롤장치(11)는 제2 컨트롤핀(11_3) 및 제2 장치핀(13_3) 사이에 연결된 제2 전송라인(12_3)을 통해 기준코드(RCD)를 전자장치(13)로 전송할 수 있다. 기준코드(RCD)는 동작전압(도 2의 V_OP)의 타겟레벨에 대응하는 로직비트셋으로 설정될 수 있다. 컨트롤장치(11)는 테스트장치 또는 메모리컨트롤러 등으로 구현될 수 있다. 컨트롤장치(11)는 전자장치(13)에 커맨드(CMD) 및 기준코드(RCD)를 인가하여 동작전압(도 2의 V_OP)의 전압레벨을 타겟레벨로 설정하기 위한 테스트가 수행되도록 전자장치(13)를 제어할 수 있다.
전자장치(13)는 컨트롤장치(11)로부터 커맨드(CMD) 및 기준코드(RCD)를 수신하여 동작전압(도 2의 V_OP)의 전압레벨을 타겟레벨로 설정하기 위한 테스트를 수행할 수 있다. 전자장치(13)는 테스트구간동안 오실레이팅코드(도 2의 OSC_CD) 및 기준코드(RCD)의 비교 결과에 따라 제1 제어펄스(도 2의 CNTP1) 및 제2 제어펄스(도 2의 CNTP2) 중 하나를 발생시키는 제어펄스생성회로(111)를 포함할 수 있다. 전자장치(13)는 제1 제어펄스(도 2의 CNTP1) 및 제2 제어펄스(도 2의 CNTP2)를 토대로 전압조절코드(도 2의 VCD)를 가산(addition)하거나 차감(substraction)하여 전압조절코드(도 2의 VCD)의 로직비트셋을 조절하는 전압조절코드생성회로(113)를 포함할 수 있다. 전자장치(13)는 전압조절코드(도 2의 VCD)의 로직비트셋에 대응하는 전압레벨로 동작전압(도 2의 V_OP)를 구동하는 동작전압생성회로(115)를 포함할 수 있다. 전자장치(13)는 럽쳐커맨드(RCMD)가 발생될 때 전압조절코드(도 2의 VCD)를 저장하는 럽쳐동작을 수행하는 럽쳐제어회로(119)를 포함할 수 있다.
도 2는 전자장치(13)의 일 예에 따른 전자장치(13A)의 구성을 도시한 블록도이다. 도 2에 도시된 바와 같이, 전자장치(13A)는 커맨드디코더(CMD DEC, 110), 제어펄스생성회로(CNTP GEN, 111), 전압조절코드생성회로(VCD GEN, 113), 동작전압생성회로(V_OP GEN, 115), 내부회로(117) 및 럽쳐제어회로(RUP CNT, 119)를 포함할 수 있다.
커맨드디코더(110)는 컨트롤장치(도 1의 11)로부터 커맨드(CMD)를 수신할 수 있다. 커맨드디코더(110)는 커맨드(CMD)를 토대로 테스트커맨드(TCMD) 및 럽쳐커맨드(RCMD)를 생성할 수 있다. 커맨드디코더(110)는 커맨드(CMD)를 디코딩하여 동작전압(V_OP)의 전압레벨을 타겟레벨로 설정하는 테스트 수행을 위한 테스트커맨드(TCMD)를 생성할 수 있다. 커맨드디코더(110)는 테스트 결과 생성된 전압조절코드(VCD)를 저장하는 럽쳐동작을 위한 럽쳐커맨드(RCMD)를 생성할 수 있다. 커맨드(CMD)에는 다수의 비트들이 포함될 수 있다. 테스트커맨드(TCMD)가 생성될 때의 커맨드(CMD)의 로직비트셋과 럽쳐커맨드(RCMD)가 생성될 때의 커맨드(CMD)의 로직비트셋은 다르게 설정될 수 있다.
제어펄스생성회로(111)는 컨트롤장치(도 1의 11)로부터 기준코드(RCD)를 수신할 수 있다. 제어펄스생성회로(111)는 커맨드디코더(110)에 연결되고, 커맨드디코더(110)로부터 테스트커맨드(TCMD)를 수신할 수 있다. 제어펄스생성회로(111)는 테스트커맨드(TCMD) 및 기준코드(RCD)를 토대로 제1 제어펄스(CNTP1) 및 제2 제어펄스(CNTP2)를 생성할 수 있다. 제어펄스생성회로(111)는 테스트커맨드(TCMD)를 토대로 테스트구간동안 생성되는 오실레이팅신호(도 3의 OSC)를 카운팅하여 오실레이팅코드(도 3의 OSC_CD)를 생성하고, 오실레이팅코드(도 3의 OSC_CD) 및 기준코드(RCD)의 비교 결과에 따라 제1 제어펄스(CNTP1) 및 제2 제어펄스(CNTP2) 중 하나를 발생시킬 수 있다. 일 예로, 제어펄스생성회로(111)는 오실레이팅코드(도 3의 OSC_CD)가 기준코드(RCD)보다 크게 설정될 때 제1 제어펄스(CNTP1)를 발생시킬 수 있고, 오실레이팅코드(도 3의 OSC_CD)가 기준코드(RCD)와 같거나 작게 설정될 때 제2 제어펄스(CNTP2)를 발생시킬 수 있다. 기준코드(RCD)는 타겟레벨에 대응하는 로직비트셋으로 설정될 수 있다.
전압조절코드생성회로(113)는 제어펄스생성회로(111)에 연결되고, 제어펄스생성회로(111)로부터 제1 제어펄스(CNTP1) 및 제2 제어펄스(CNTP2)를 수신할 수 있다. 전압조절코드생성회로(113)는 제1 제어펄스(CNTP1) 및 제2 제어펄스(CNTP2)를 토대로 전압조절코드(VCD)를 가산(addition)하거나 차감(substraction)하여 전압조절코드(VCD)의 로직비트셋을 조절할 수 있다. 일 예로, 전압조절코드(VCD)의 로직비트셋이 '100'으로 설정된 상태에서 제1 제어펄스(CNTP1)가 발생될 때 전압조절코드생성회로(113)는 전압조절코드(VCD)를 1 비트만큼 가산(addition)하여 '101'로 설정된 로직비트셋을 갖는 전압조절코드(VCD)를 생성할 수 있다. 다른 예로, 전압조절코드(VCD)의 로직비트셋이 '100'으로 설정된 상태에서 제2 제어펄스(CNTP2)가 발생될 때 전압조절코드생성회로(113)는 전압조절코드(VCD)를 1 비트만큼 차감(substraction)하여 '011'로 설정된 로직비트셋을 갖는 전압조절코드(VCD)를 생성할 수 있다. 실시예에 따라서, 전압조절코드(VCD)는 다양한 수의 비트들이 포함되도록 구현될 수 있다. 실시예에 따라서, 전압조절코드(VCD)는 제1 제어펄스(CNTP1)에 따라 2 비트 이상만큼 가산되거나, 제2 제어펄스(CNTP2)에 따라 2 비트 이상만큼 차감되도록 구현될 수 있다.
동작전압생성회로(115)는 전압조절코드생성회로(113)에 연결되고, 전압조절코드생성회로(113)로부터 전압조절코드(VCD)를 수신할 수 있다. 동작전압생성회로(115)는 전압조절코드(VCD)의 로직비트셋에 대응하는 전압레벨로 동작전압(V_OP)을 구동할 수 있다. 일 예로, 동작전압생성회로(115)는 전압조절코드(VCD)의 로직비트셋이 커질수록 큰 전압레벨을 갖는 동작전압(V_OP)을 생성할 수 있지만, 이에 한정되지는 않는다. 다른 예로, 동작전압생성회로(115)는 전압조절코드(VCD)의 로직비트셋이 작아질수록 작은 전압레벨을 갖는 동작전압(V_OP)을 생성할 수 있지만, 이에 한정되지는 않는다.
내부회로(117)는 동작전압생성회로(115)에 연결되고, 동작전압생성회로(115)로부터 동작전압(V_OP)을 수신할 수 있다. 내부회로(117)는 기준코드(RCD)를 토대로 전압레벨이 조절된 동작전압(V_OP)을 수신하여 다양한 내부동작을 수행할 수 있다. 동작전압(V_OP)은 테스트가 반복될수록 기준코드(RCD)에 대응되는 타겟레벨로 조절될 수 있다.
럽쳐제어회로(119)는 커맨드디코더(110) 및 전압조절코드생성회로(113)에 연결되고, 커맨드디코더(110)로부터 럽쳐커맨드(RCMD)를 수신할 수 있고, 전압조절코드생성회로(113)로부터 전압조절코드(VCD)를 수신할 수 있다. 럽쳐제어회로(119)는 럽쳐커맨드(RCMD)가 발생될 때 전압조절코드(VCD)를 저장하는 럽쳐동작을 수행할 수 있다. 실시예에 따라서, 컨트롤장치(도 1의 11)는 전압조절코드(VCD)를 수신하여 전자장치(13A)에서 생성된 동작전압(V_OP)의 전압레벨을 확인하여 타겟레벨을 조절할 수도 있다.
도 3은 제어펄스생성회로(111)의 일 예에 따른 구성을 도시한 블록도이다. 도 3에 도시된 바와 같이, 제어펄스생성회로(111)는 테스트구간신호생성회로(T_PD GEN, 121), 테스트종료펄스생성회로(TENDP GEN, 123), 오실레이팅신호생성회로(OSC GEN, 125), 오실레이팅코드생성회로(OSC_CD GEN, 127), 기준코드래치(RCD LATCH, 129), 비교신호생성회로(COM GEN, 131) 및 펄스선택회로(133)를 포함할 수 있다.
테스트구간신호생성회로(121)는 테스트커맨드(TCMD)를 토대로 테스트구간신호(T_PD)를 생성할 수 있다. 테스트구간신호생성회로(121)는 테스트커맨드(TCMD)가 발생될 때 기설정된 테스트구간동안 인에이블되는 테스트구간신호(T_PD)를 생성할 수 있다. 기설정된 테스트구간은 실시예에 따라서 다양하게 설정될 수 있다.
테스트종료펄스생성회로(123)는 테스트구간신호생성회로(121)에 연결되고, 테스트종료펄스생성회로(123)는 테스트구간신호생성회로(121)로부터 테스트구간신호(T_PD)를 수신할 수 있다. 테스트종료펄스생성회로(123)는 테스트구간신호(T_PD)를 토대로 테스트종료펄스(TENDP)를 생성할 수 있다. 테스트종료펄스생성회로(123)는 테스트가 종료되어 테스트구간신호(T_PD)가 디스에이블될 때 테스트종료펄스(TENDP)를 발생시킬 수 있다. 실시예에 따라서, 테스트종료펄스생성회로(123)는 테스트가 종료되어 테스트구간신호(T_PD)가 디스에이블되고 기설정된 지연구간이 경과된 시점에서 테스트종료펄스(TENDP)를 발생시킬 수도 있다.
오실레이팅신호생성회로(125)는 테스트구간신호생성회로(121)에 연결되고, 테스트구간신호생성회로(121)로부터 테스트구간신호(T_PD)를 수신할 수 있다. 오실레이팅신호생성회로(125)는 테스트구간신호(T_PD)를 토대로 오실레이팅신호(OSC)를 생성할 수 있다. 오실레이팅신호생성회로(125)는 테스트구간신호(T_PD)가 인에이블되는 테스트구간동안 오실레이팅신호(OSC)를 생성할 수 있다. 오실레이팅신호생성회로(125)는 ROD(Ring Oscillator Delay)회로로 구현되어 주기신호인 오실레이팅신호(OSC)를 생성할 수 있다.
오실레이팅코드생성회로(127)는 오실레이팅신호생성회로(125)에 연결되고, 오실레이팅신호생성회로(125)로부터 오실레이팅신호(OSC)를 수신할 수 있다. 오실레이팅코드생성회로(127)는 오실레이팅신호(OSC)를 토대로 오실레이팅코드(OSC_CD)를 생성할 수 있다. 오실레이팅코드생성회로(127)는 오실레이팅신호(OSC)를 카운팅하고, 오실레이팅신호(OSC)를 카운팅한 횟수에 대응하는 로직비트셋을 갖는 오실레이팅코드(OSC_CD)를 생성할 수 있다. 일 예로, 오실레이팅코드생성회로(127)는 테스트구간동안 오실레이팅신호(OSC)의 펄스가 3회 발생될 때 오실레이팅신호(OSC)의 펄스를 3회만큼 카운팅하여 '011'로 설정된 로직비트셋을 갖는 오실레이팅코드(OSC_CD)를 생성할 수 있다.
기준코드래치(129)는 기준코드(RCD)를 수신하여 래치하고, 래치된 기준코드(RCD)를 출력할 수 있다. 기준코드(RCD)는 컨트롤장치(도 1의 11)로부터 전자장치(13)에 인가되고, 동작전압(V_OP)의 타겟레벨에 대응하는 로직비트셋을 갖도록 설정될 수 있다.
비교신호생성회로(131)는 오실레이팅코드생성회로(127) 및 기준코드래치(129)에 연결되고, 오실레이팅코드생성회로(127)로부터 오실레이팅코드(OSC_CD)를 수신할 수 있고, 기준코드래치(129)로부터 기준코드(RCD)를 수신할 수 있다. 비교신호생성회로(131)는 오실레이팅코드(OSC_CD) 및 기준코드(RCD)를 토대로 비교신호(COM)를 생성할 수 있다. 비교신호생성회로(131)는 오실레이팅코드(OSC_CD) 및 기준코드(RCD)의 비교 결과에 따라 로직비트셋이 설정되는 비교신호(COM)를 생성할 수 있다. 일 예로, 비교신호생성회로(131)는 오실레이팅코드(OSC_CD)가 기준코드(RCD)보다 클 때 제1 로직레벨로 설정되는 비교신호(COM)를 생성할 수 있고, 오실레이팅코드(OSC_CD)가 기준코드(RCD)보다 작거나 같을 때 제2 로직레벨로 설정되는 비교신호(COM)를 생성할 수 있다. 본 예에서, 제1 로직레벨은 로직하이레벨로 설정될 수 있고, 제2 로직레벨은 로직로우레벨로 설정될 수 있지만, 이에 한정되지는 않는다.
펄스선택회로(133)는 테스트종료펄스생성회로(123) 및 비교신호생성회로(131)에 연결되고, 테스트종료펄스생성회로(123)로부터 테스트종료펄스(TENDP)를 수신할 수 있고, 비교신호생성회로(131)로부터 비교신호(COM)를 수신할 수 있다. 펄스선택회로(133)는 테스트종료펄스(TENDP) 및 비교신호(COM)를 토대로 제1 제어펄스(CNTP1) 및 제2 제어펄스(CNTP2)를 생성할 수 있다. 펄스선택회로(133)는 비교신호(COM)의 로직레벨에 따라 테스트종료펄스(TENDP)로부터 제1 제어펄스(CNTP1) 또는 제2 제어펄스(CNTP2)를 선택적으로 발생시킬 수 있다. 일 예로, 오실레이팅코드(OSC_CD)가 기준코드(RCD)보다 크게 설정되어 비교신호(COM)가 제1 로직레벨로 설정될 때 펄스선택회로(133)는 테스트종료펄스(TENDP)로부터 제1 제어펄스(CNTP1)를 발생시킬 수 있다. 다른 예로, 오실레이팅코드(OSC_CD)가 기준코드(RCD)보다 작거나 같게 설정되어 비교신호(COM)가 제2 로직레벨로 설정될 때 펄스선택회로(133)는 테스트종료펄스(TENDP)로부터 제2 제어펄스(CNTP2)를 발생시킬 수 있다.
도 4는 전압조절코드생성회로(113)의 일 예에 따른 구성을 도시한 블록도이다. 도 4에 도시된 바와 같이, 전압조절코드생성회로(113)는 전압조절코드래치(VCD LATCH, 141), 가산기(143), 가산코드래치(145), 차감기(147), 차감코드래치(148) 및 코드선택기(149)를 포함할 수 있다.
전압조절코드래치(141)는 코드선택기(149)에 연결되고, 코드선택기(149)로부터 전압조절코드(VCD)를 피드백받아 래치하고, 래치된 전압조절코드(VCD)를 출력할 수 있다. 전압조절코드(VCD)는 동작전압(V_OP)의 전압레벨을 설정하기 위한 로직비트셋으로 설정될 수 있다.
가산기(143)는 전압조절코드래치(141) 및 제어펄스생성회로(도 3의 111)에 연결되고, 전압조절코드래치(141)로부터 전압조절코드(VCD)를 수신할 수 있고, 제어펄스생성회로(도 3의 111)로부터 제1 제어펄스(CNTP1)를 수신할 수 있다. 가산기(143)는 제1 제어펄스(CNTP1) 및 전압조절코드(VCD)를 토대로 가산전압조절코드(AVCD)를 생성할 수 있다. 가산기(143)는 제1 제어펄스(CNTP1)가 발생될 때 전압조절코드(VCD)를 가산하여 가산전압조절코드(AVCD)를 생성할 수 있다. 일 예로, 전압조절코드(VCD)의 로직비트셋이 '100'으로 설정된 상태에서 제1 제어펄스(CNTP1)가 발생될 때 가산기(143)는 전압조절코드(VCD)를 1 비트만큼 가산(addition)하여 '101'로 설정된 로직비트셋을 갖는 가산전압조절코드(AVCD)를 생성할 수 있다. 실시예에 따라서, 전압조절코드(VCD) 및 가산전압조절코드(AVCD)는 다양한 수의 비트들이 포함되도록 구현될 수 있다. 실시예에 따라서, 전압조절코드(VCD)를 2 비트 이상만큼 가산하여 가산전압조절코드(AVCD)가 생성되도록 구현될 수도 있다.
가산코드래치(145)는 가산기(143)에 연결되고, 가산기(143)로부터 가산전압조절코드(AVCD)를 수신할 수 있다. 가산코드래치(145)는 가산전압조절코드(AVCD)를 래치하고, 래치된 가산전압조절코드(AVCD)를 출력할 수 있다.
차감기(147)는 전압조절코드래치(141)에 연결되고, 전압조절코드래치(141)로부터 전압조절코드(VCD)를 수신할 수 있고, 제어펄스생성회로(도 3의 111)로부터 제2 제어펄스(CNTP2)를 수신할 수 있다. 차감기(147)는 제2 제어펄스(CNTP2) 및 전압조절코드(VCD)를 토대로 차감전압조절코드(SVCD)를 생성할 수 있다. 차감기(147)는 제2 제어펄스(CNTP2)가 발생될 때 전압조절코드(VCD)를 차감하여 차감전압조절코드(SVCD)를 생성할 수 있다. 일 예로, 전압조절코드(VCD)의 로직비트셋이 '100'으로 설정된 상태에서 제2 제어펄스(CNTP2)가 발생될 때 차감기(147)는 전압조절코드(VCD)를 1 비트만큼 차감(substraction)하여 '011'로 설정된 로직비트셋을 갖는 차감전압조절코드(SVCD)를 생성할 수 있다. 실시예에 따라서, 전압조절코드(VCD) 및 차감전압조절코드(SVCD)는 다양한 수의 비트들이 포함되도록 구현될 수 있다. 실시예에 따라서, 전압조절코드(VCD)를 2 비트 이상만큼 차감하여 차감전압조절코드(SVCD)가 생성되도록 구현될 수도 있다.
차감코드래치(148)는 차감기(147)에 연결되고, 차감기(147)로부터 차감전압조절코드(SVCD)를 수신할 수 있다. 차감코드래치(148)는 차감전압조절코드(SVCD)를 래치하고, 래치된 차감전압조절코드(SVCD)를 출력할 수 있다.
코드선택기(149)는 가산코드래치(145)에 연결되고, 가산코드래치(145)로부터 가산전압조절코드(AVCD)를 수신할 수 있고, 차감코드래치(148)로부터 차감전압조절코드(SVCD)를 수신할 수 있으며, 제어펄스생성회로(도 3의 111)로부터 제1 제어펄스(CNTP1) 및 제2 제어펄스(CNTP2)를 수신할 수 있다. 코드선택기(149)는 제1 제어펄스(CNTP1) 및 제2 제어펄스(CNTP2)를 토대로 가산전압조절코드(AVCD) 및 차감전압조절코드(SVCD)로부터 전압조절코드(VCD)를 생성할 수 있다. 코드선택기(149)는 제1 제어펄스(CNTP1)가 발생될 때 가산전압조절코드(AVCD)를 전압조절코드(VCD)로 선택하여 출력할 수 있고, 제2 제어펄스(CNTP2)가 발생될 때 차감전압조절코드(SVCD)를 전압조절코드(VCD)로 선택하여 출력할 수 있다. 코드선택기(149)는 전압조절코드(VCD)를 전압조절코드래치(141)로 피드백할 수 있다.
도 5는 럽쳐제어회로(119)의 일 예에 따른 구성을 도시한 블록도이다. 도 5에 도시된 바와 같이, 럽쳐제어회로(119)는 럽쳐커맨드리시버(RCMD RECEIVER, 151), 전압조절코드래치(VCD LATCH, 153), 럽쳐드라이버(RUP DRV, 155), 셀엑세스제어회로(CELL ACCESS CNT, 157) 및 코드저장회로(CD STG, 159)를 포함할 수 있다.
럽쳐커맨드리시버(151)는 커맨드디코더(도 2의 110)로부터 럽쳐커맨드(RCMD)를 수신할 수 있다. 럽쳐커맨드리시버(151)는 럽쳐커맨드(도 2의 RCMD)를 토대로 럽쳐어드레스(RADD) 및 럽쳐인에이블신호(REN)를 생성할 수 있다. 럽쳐커맨드리시버(151)는 럽쳐동작을 위해 럽쳐커맨드(도 2의 RCMD)가 발생될 때 럽쳐어드레스(RADD) 및 럽쳐인에이블신호(REN)를 생성할 수 있다. 럽쳐어드레스(RADD)는 코드저장회로(159)에 포함된 저장영역들 중 럽쳐동작에서 전압조절코드(VCD)가 저장되는 저장영역을 엑세스할 수 있는 정보를 포함할 수 있다. 럽쳐어드레스(RADD)는 다양한 수의 비트들이 포함되도록 구현될 수 있다. 럽쳐인에이블신호(REN)는 럽쳐동작이 수행될 때 전압조절코드(VCD)를 구동하여 코드저장회로(159)에 인가하기 위해 인에이블될 수 있다.
전압조절코드래치(153)는 전압조절코드(VCD)를 피드백받아 래치하고, 래치된 전압조절코드(VCD)를 출력할 수 있다. 전압조절코드래치(153)는 도 4에 도시된 전압조절코드래치(141)와 별도의 회로로 도시하였지만 실시예에 따라서 하나의 회로로 구현될 수도 있다.
럽쳐드라이버(155)는 럽쳐커맨드리시버(151)에 연결되고, 럽쳐커맨드리시버(151)로부터 럽쳐인에이블신호(REN)를 수신할 수 있다. 럽쳐드라이버(155)는 럽쳐동작이 수행되어 럽쳐인에이블신호(REN)가 인에이블될 때 전압조절코드(VCD)를 구동하여 코드저장회로(159)에 인가할 수 있다.
셀엑세스제어회로(157)는 럽쳐커맨드리시버(151)에 연결되고, 럽쳐커맨드리시버(151)로부터 럽쳐어드레스(RADD)를 수신할 수 있다. 셀엑세스드라이버(157)는 럽쳐동작이 수행될 때 코드저장회로(159)에 포함된 저장영역들 중 럽쳐어드레스(RADD)에 의해 전압조절코드(VCD)가 저장되는 저장영역에 엑세스할 수 있다.
코드저장회로(159)는 럽쳐동작이 수행될 때 럽쳐어드레스(RADD)에 의해 엑세스되는 저장영역에 럽쳐드라이버(155)에서 구동된 전압조절코드(VCD)를 저장할 수 있다. 코드저장회로(159)는 ARE(ARray E-fuse)로 구현되어 전압조절코드(VCD)가 저장될 수 있다.
도 6 내지 도 10은 본 발명의 일 예에 따른 전자장치(13A)에서 동작전압(V_OP)이 생성되는 동작을 설명하기 위한 플로우차트이다.
도 6에 도시된 바와 같이, 테스트를 위해 테스트커맨드(TCMD)가 생성(S101)될 때 테스트구간동안 활성화되는 테스트구간신호(T_PD)가 생성될 수 있다.(S103) 테스트구간동안 오실레이팅신호(OSC)가 생성될 수 있고, 오실레이팅신호(OSC)를 카운팅한 횟수에 대응하는 로직비트셋을 갖는 오실레이팅코드(OSC_CD)를 생성될 수 있다.(S105) 오실레이팅코드(OSC_CD) 및 기준코드(RCD)의 비교 결과에 따라 전압조절코드(VCD)는 가산(addition)되거나 차감(substraction)되어 조절될 수 있다.(S107, S109, S111, S113, S115)
도 6 및 도 7에 도시된 바와 같이, 기준코드(RCD)의 로직비트셋이 '100'인 상태에서 오실레이팅코드(OSC_CD)의 로직비트셋이 '101'로 생성되면 오실레이팅코드(OSC_CD)가 기준코드(RCD)보다 큰 상태이므로, 비교신호(COM)는 로직하이레벨('H')로 생성될 수 있다.(S107) 비교신호(COM)가 로직하이레벨로 생성될 때 테스트종료펄스(TENDP)로부터 제1 제어펄스(CNTP1)가 발생될 수 있다.(S109)
도 6 및 도 8에 도시된 바와 같이, 제1 제어펄스(CNTP1)가 발생될 때 '100'으로 설정된 전압조절코드(VCD)가 1 비트만큼 가산(addition)되어, '101'로 설정된 로직비트셋을 갖는 가산전압조절코드(AVCD)가 생성되고, 가산전압조절코드(AVCD)가 전압조절코드(VCD)로 선택되어 출력되므로, 전압조절코드(VCD)의 로직비트셋은 '101'로 조절될 수 있다.(S111)
도 6 및 도 9에 도시된 바와 같이, 기준코드(RCD)의 로직비트셋이 '100'인 상태에서 오실레이팅코드(OSC_CD)의 로직비트셋이 '011'로 생성되면 오실레이팅코드(OSC_CD)가 기준코드(RCD)보다 작은 상태이므로, 비교신호(COM)는 로직로우레벨('L')로 생성될 수 있다.(S107) 비교신호(COM)가 로직로우레벨로 생성될 때 테스트종료펄스(TENDP)로부터 제2 제어펄스(CNTP2)가 발생될 수 있다.(S113)
도 6 및 도 10에 도시된 바와 같이, 제2 제어펄스(CNTP2)가 발생될 때 '100'으로 설정된 전압조절코드(VCD)가 1 비트만큼 차감(substraction)되어, '011'로 설정된 로직비트셋을 갖는 차감전압조절코드(SVCD)가 생성되고, 차감전압조절코드(SVCD)가 전압조절코드(VCD)로 선택되어 출력되므로, 전압조절코드(VCD)의 로직비트셋은 '011'로 조절될 수 있다.(S115)
본 발명의 실시예에 따른 전자시스템(1)에 의하면 테스트구간동안 생성되는 오실레이팅코드(OSC_CD)와 타겟레벨에 대응하여 생성되는 기준코드(RCD)의 비교 결과를 토대로 로직비트셋이 조절되는 전압조절코드(VCD)를 생성하고, 전압조절코드(VCD)에 따라 동작전압(V_OP)의 전압레벨을 타겟레벨을 기준으로 조절하는 테스트를 반복 수행함으로써, 동작전압(V_OP)의 전압레벨을 타겟레벨로 설정할 수 있다. 본 발명의 실시예에 따른 전자시스템(1)에 의하면 본 발명에 의하면 오실레이팅코드(OSC_CD) 및 기준코드(RCD)의 비교 결과를 토대로 생성된 전압조절코드(VCD)를 저장하는 럽쳐동작을 수행함으로써, 저장된 전압조절코드(VCD)를 확인하여 동작전압의 레벨을 확인할 수 있다. 본 발명의 실시예에 따른 전자시스템(1)에 의하면 전압조절코드(VCD)에 따라 동작전압(V_OP)의 전압레벨을 타겟레벨을 기준으로 조절하는 테스트를 동작전압(V_OP)을 사용하는 다수의 전자장치들에서 수행함으로써, 다수의 전자장치들에서 생성되는 동작전압(V_OP)들 간의 전압레벨 차이를 최소화할 수 있다. 본 발명의 실시예에 따른 전자시스템(1)에 의하면 기준코드(RCD)를 테스트마다 반복하여 수신하지 않고 동작전압(V_OP)의 레벨을 조절하는 테스트를 반복 수행함으로써, 테스트 시간을 감소시킬 수 있다.
도 11은 본 발명의 다른 예에 따른 전자시스템(2)의 구성을 도시한 블록도이다. 도 11에 도시된 바와 같이, 전자시스템(2)은 컨트롤장치(21) 및 전자장치(23)를 포함할 수 있다.
컨트롤장치(21)는 컨트롤핀(21_1)을 포함할 수 있다. 전자장치(23)는 장치핀(23_1)을 포함할 수 있다. 컨트롤장치(21)는 컨트롤핀(21_1) 및 장치핀(23_1) 사이에 연결된 전송라인(22_1)을 통해 테스트를 수행하기 위해 발생되는 테스트커맨드(TCMD)를 전자장치(23)로 전송할 수 있다. 컨트롤핀(21_1), 전송라인(12_1) 및 장치핀(13_1) 각각은 테스트커맨드(TCMD)의 비트 수에 따라 다수 개로 구현될 수 있다.
전자장치(23)는 컨트롤장치(21)로부터 테스트커맨드(TCMD)를 수신하여 동작전압(도 12의 V_OP)의 전압레벨을 타겟레벨로 설정하기 위한 테스트를 수행할 수 있다. 전자장치(23)는 기준코드(RCD)를 저장하고, 테스트구간동안 타겟레벨에 대응하는 로직비트셋을 갖도록 설정된 기준코드(RCD)를 출력하는 기준코드저장회로(RCD_STG, 210)를 포함할 수 있다. 전자장치(23)는 테스트구간동안 기준코드(RCD)를 토대로 제1 제어펄스(도 12의 CNTP1) 및 제2 제어펄스(도 12의 CNTP2) 중 하나를 발생시키는 제어펄스생성회로(211)를 포함할 수 있다. 전자장치(23)는 제1 제어펄스(도 12의 CNTP1) 및 제2 제어펄스(도 12의 CNTP2)를 토대로 전압조절코드(도 12의 VCD)를 가산(addition)하거나 차감(substraction)하여 전압조절코드(도 12의 VCD)의 로직비트셋을 조절하는 전압조절코드생성회로(213)를 포함할 수 있다. 전자장치(23)는 전압조절코드(도 12의 VCD)의 로직비트셋에 대응하는 전압레벨로 동작전압(도 12의 V_OP)를 구동하는 동작전압생성회로(215)를 포함할 수 있다.
도 12는 전자장치(23A)의 일 예에 따른 구성을 도시한 블록도이다. 도 12에 도시된 바와 같이, 전자장치(23A)는 기준코드저장회로(RCD_STG, 210), 제어펄스생성회로(CNTP GEN, 211), 전압조절코드생성회로(VCD GEN, 213), 동작전압생성회로(V_OP GEN, 215) 및 내부회로(217)를 포함할 수 있다.
기준코드저장회로(210)는 ARE(ARray E-fuse)로 구현되어, 기준코드(RCD)를 저장할 수 있다. 기준코드저장회로(210)는 도 11에 도시된 컨트롤장치(21)로부터 테스트커맨드(TCMD)를 수신할 수 있다. 기준코드저장회로(210)는 테스트구간동안 타겟레벨에 대응하는 로직비트셋을 갖도록 설정된 기준코드(RCD)를 출력할 수 있다.
제어펄스생성회로(211)는 기준코드저장회로(210) 및 컨트롤장치(도 11의 21)에 연결될 수 있다. 제어펄스생성회로(211)는 기준코드저장회로(210)로부터 기준코드(RCD)를 수신할 수 있고, 도 11에 도시된 컨트롤장치(21)로부터 테스트커맨드(TCMD)를 수신할 수 있다. 제어펄스생성회로(211)는 테스트커맨드(TCMD) 및 기준코드(RCD)를 토대로 제1 제어펄스(CNTP1) 및 제2 제어펄스(CNTP2)를 생성할 수 있다. 제어펄스생성회로(211)는 도 3에 도시된 제어펄스생성회로(111)와 동일하게 구현될 수 있으므로, 구성 및 동작에 대한 구체적인 설명은 생략한다.
전압조절코드생성회로(213)는 제어펄스생성회로(211)에 연결되고, 제어펄스생성회로(211)로부터 제1 제어펄스(CNTP1) 및 제2 제어펄스(CNTP2)를 수신할 수 있다. 전압조절코드생성회로(213)는 제1 제어펄스(CNTP1) 및 제2 제어펄스(CNTP2)를 토대로 전압조절코드(VCD)를 가산(addition)하거나 차감(substraction)하여 전압조절코드(VCD)의 로직비트셋을 조절할 수 있다. 전압조절코드생성회로(213)는 도 4에 도시된 전압조절코드생성회로(113)와 동일하게 구현될 수 있으므로, 구성 및 동작에 대한 구체적인 설명은 생략한다.
동작전압생성회로(215)는 전압조절코드생성회로(213)에 연결되고, 전압조절코드생성회로(213)로부터 전압조절코드(VCD)를 수신할 수 있다. 동작전압생성회로(215)는 전압조절코드(VCD)의 로직비트셋에 대응하는 전압레벨로 동작전압(V_OP)를 구동할 수 있다.
내부회로(217)는 동작전압생성회로(215)에 연결되고, 동작전압생성회로(215)로부터 동작전압(V_OP)을 수신할 수 있다. 내부회로(217)는 기준코드(RCD)를 토대로 전압레벨이 조절된 동작전압(V_OP)을 수신하여 다양한 내부동작을 수행할 수 있다. 동작전압(V_OP)은 테스트가 반복될수록 기준코드(RCD)에 대응되는 타겟레벨로 조절될 수 있다.
도 13은 본 발명의 또 다른 예에 따른 전자시스템(1000)의 일 실시예에 따른 구성을 도시한 도면이다. 도 13에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 패키지모듈을 포함할 수 있다. 패키지모듈은 다수의 칩들을 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다. 데이터저장부(1001)는 타겟레벨로 설정되는 동작전압(V_OP)을 생성하여 다양한 내부동작을 수행할 수 있다. 데이터저장부(1001)는 동작전압(V_OP)의 전압레벨을 타겟레벨로 설정하기 위한 테스트를 수행할 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 13에서는 메모리컨트롤러(1002)가 하나의 블럭으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다. 버퍼메모리(1003)는 타겟레벨로 설정되는 동작전압(V_OP)을 생성하여 다양한 내부동작을 수행할 수 있다. 버퍼메모리(1003)는 동작전압(V_OP)의 전압레벨을 타겟레벨로 설정하기 위한 테스트를 수행할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
110: 커맨드디코더 111: 제어펄스생성회로
113: 전압조절코드생성회로 115: 동작전압생성회로
117: 내부회로 119: 럽쳐제어회로
121: 테스트구간신호생성회로 123: 테스트종료펄스생성회로
125: 오실레이팅신호생성회로 127: 오실레이팅코드생성회로
129: 기준코드래치 131: 비교신호생성회로
133: 펄스선택회로 141: 전압조절코드래치
143: 가산기 145: 가산코드래치
147: 차감기 148: 차감코드래치
149: 코드선택기 151: 럽쳐커맨드리시버
153: 전압조절코드래치 155: 럽쳐드라이버
157: 셀엑세스제어회로 159: 코드저장회로

Claims (20)

  1. 테스트구간동안 기준코드를 토대로 제1 제어펄스 및 제2 제어펄스 중 하나를 선택적으로 생성하는 제어펄스생성회로; 및
    상기 제1 제어펄스 및 상기 제2 제어펄스를 토대로 동작전압의 전압레벨을 설정하기 위한 전압조절코드를 가산(addition)하거나 차감(substraction)하는 전압조절코드생성회로를 포함하는 전자장치.
  2. 제 1 항에 있어서, 상기 제어펄스생성회로는
    컨트롤장치로부터 상기 동작전압의 타겟레벨에 대응하는 상기 기준코드를 수신하는 전자장치.
  3. 제 1 항에 있어서,
    상기 동작전압의 타겟레벨에 대응하는 상기 기준코드를 저장하고, 상기 테스트구간동안 상기 기준코드를 출력하는 기준코드저장회로를 더 포함하고,
    상기 제어펄스생성회로는 상기 기준코드저장회로로부터 상기 기준코드를 수신하는 전자장치.
  4. 제 1 항에 있어서, 상기 제어펄스생성회로는
    상기 테스트구간동안 생성되는 오실레이팅신호를 카운팅하여 오실레이팅코드를 생성하고, 상기 오실레이팅코드 및 상기 기준코드의 비교 결과에 따라 상기 제 1 제어펄스 및 상기 제2 제어펄스 중 하나를 선택적으로 발생시키는 전자장치.
  5. 제 1 항에 있어서, 상기 제어펄스생성회로는
    테스트구간신호를 토대로 상기 오실레이팅신호를 생성하는 오실레이팅신호생성회로;
    상기 오실레이팅신호를 카운팅하여 오실레이팅코드를 생성하는 오실레이팅코드생성회로;
    상기 오실레이팅코드 및 상기 기준코드의 비교 결과에 따라 비교신호를 생성하는 비교신호생성회로; 및
    상기 비교신호 및 테스트종료펄스를 토대로 상기 제1 제어펄스 및 상기 제2 제어펄스 중 하나를 선택적으로 발생시키는 펄스선택회로를 포함하는 전자장치.
  6. 제 5 항에 있어서, 오실레이팅신호생성회로는
    상기 테스트구간동안 인에이블되는 상기 테스트구간신호를 수신하는 전자장치.
  7. 제 5 항에 있어서, 상기 펄스선택회로는
    상기 오실레이팅코드가 상기 기준코드보다 클 때 상기 테스트종료펄스로부터 상기 제1 제어펄스를 발생시키고,
    상기 오실레이팅코드가 상기 기준코드보다 작거나 같을 때 상기 테스트종료펄스로부터 상기 제2 제어펄스를 발생시키는 전자장치.
  8. 제 5 항에 있어서, 상기 펄스선택회로는
    상기 테스트구간이 종료되는 시점을 토대로 발생되는 상기 테스트종료펄스를 수신하는 전자장치.
  9. 제 1 항에 있어서, 상기 전압조절코드생성회로는 가산기를 포함하되,
    상기 가산기는
    상기 제1 제어펄스가 생성될 때 상기 전압조절코드를 가산하여 가산전압조절코드를 생성하는 전자장치.
  10. 제 9 항에 있어서, 상기 전압조절코드생성회로는 차감기를 더 포함하되,
    상기 차감기는
    상기 제2 제어펄스가 생성될 때 상기 전압조절코드를 차감하여 차감전압조절코드를 생성하는 전자장치.
  11. 제 10 항에 있어서, 상기 전압조절코드생성회로는 코드선택기를 더 포함하되,
    상기 코드선택기는
    상기 제1 제어펄스를 토대로 상기 가산전압조절코드를 상기 전압조절코드로 선택하고,
    상기 제2 제어펄스를 토대로 상기 차감전압조절코드를 상기 전압조절코드로 선택하는 전자장치.
  12. 제 1 항에 있어서,
    상기 전압조절코드를 코드저장회로에 저장하는 럽쳐동작을 수행하는 럽쳐제어회로를 더 포함하는 전자장치.
  13. 제 12 항에 있어서, 상기 럽쳐제어회로는
    럽쳐커맨드를 토대로 럽쳐어드레스 및 럽쳐인에이블신호를 생성하는 럽쳐커맨드리시버;
    상기 럽쳐인에이블신호를 토대로 상기 전압조절코드를 구동하여 상기 코드저장회로에 상기 전압조절코드를 저장하기 위해 인가하는 럽쳐드라이버; 및
    상기 럽쳐어드레스를 토대로 상기 코드저장회로에 포함된 저장영역들 중 적어도 하나의 저장영역에 엑세스하는 셀엑세스제어회로를 포함하는 전자장치.
  14. 제 1 항에 있어서,
    상기 전압조절코드를 토대로 상기 동작전압을 생성하는 동작전압생성회로를 더 포함하는 전자장치.
  15. 커맨드 및 기준코드를 생성하는 컨트롤장치; 및
    상기 커맨드를 토대로 테스트를 위한 테스트커맨드를 생성하고, 상기 테스트가 수행되는 테스트구간동안 상기 기준코드를 토대로 동작전압의 전압레벨을 설정하기 위한 전압조절코드를 가산(addition)하거나 차감(substraction)하는 전자장치를 포함하는 전자시스템.
  16. 제 15 항에 있어서, 상기 전자장치는
    상기 테스트구간동안 상기 기준코드를 토대로 제1 제어펄스 및 제2 제어펄스 중 하나를 선택적으로 생성하는 제어펄스생성회로; 및
    상기 제1 제어펄스 및 상기 제2 제어펄스를 토대로 상기 전압조절코드의 전압레벨을 조절하는 전압조절코드생성회로를 포함하는 전자시스템.
  17. 제 16 항에 있어서, 상기 제어펄스생성회로는
    상기 테스트구간동안 생성되는 오실레이팅신호를 카운팅하여 오실레이팅코드를 생성하고, 상기 오실레이팅코드 및 상기 기준코드의 비교 결과에 따라 상기 제 1 제어펄스 및 상기 제2 제어펄스 중 하나를 선택적으로 발생시키는 전자시스템.
  18. 제 16 항에 있어서, 상기 전압조절코드생성회로는
    상기 제1 제어펄스가 생성될 때 상기 전압조절코드를 가산하여 가산전압조절코드를 생성하는 가산기;
    상기 제2 제어펄스가 생성될 때 상기 전압조절코드를 차감하여 차감전압조절코드를 생성하는 차감기; 및
    상기 제1 제어펄스 및 상기 제2 제어펄스를 토대로 상기 가산전압조절코드 및 상기 차감전압조절코드 중 하나를 상기 전압조절코드로 출력하는 코드선택기를 포함하는 전자시스템.
  19. 제 16 항에 있어서, 상기 전자장치는
    상기 전압조절코드를 코드저장회로에 저장하는 럽쳐동작을 수행하는 럽쳐제어회로; 및
    상기 전압조절코드를 토대로 상기 동작전압을 생성하는 동작전압생성회로를 더 포함하는 전자시스템.
  20. 커맨드를 생성하는 컨트롤장치; 및
    상기 커맨드를 토대로 테스트를 위한 테스트커맨드를 생성하고, 기준코드를 저장하며, 상기 테스트가 수행되는 테스트구간동안 상기 기준코드를 토대로 동작전압의 전압레벨을 설정하기 위한 전압조절코드를 가산(addition)하거나 차감(substraction)하는 전자장치를 포함하는 전자시스템.
KR1020210120019A 2021-09-08 2021-09-08 동작전압을 생성하는 전자장치 및 전자시스템 KR20230036919A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210120019A KR20230036919A (ko) 2021-09-08 2021-09-08 동작전압을 생성하는 전자장치 및 전자시스템
US17/536,206 US20230076494A1 (en) 2021-09-08 2021-11-29 Electronic device and electronic system for generating an operation voltage
CN202210035649.1A CN115775587A (zh) 2021-09-08 2022-01-13 用于生成操作电压的电子器件和电子系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210120019A KR20230036919A (ko) 2021-09-08 2021-09-08 동작전압을 생성하는 전자장치 및 전자시스템

Publications (1)

Publication Number Publication Date
KR20230036919A true KR20230036919A (ko) 2023-03-15

Family

ID=85385160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210120019A KR20230036919A (ko) 2021-09-08 2021-09-08 동작전압을 생성하는 전자장치 및 전자시스템

Country Status (3)

Country Link
US (1) US20230076494A1 (ko)
KR (1) KR20230036919A (ko)
CN (1) CN115775587A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671752B1 (ko) * 2006-01-13 2007-01-19 삼성전자주식회사 반도체 메모리 장치의 웨이퍼 번인 테스트 전류 생성 방법및 이를 이용한 반도체 장치.
KR100839489B1 (ko) * 2006-11-22 2008-06-19 삼성전자주식회사 고전압 트림 테스트 방법 및 이를 이용하는 플래쉬 메모리장치
KR100974216B1 (ko) * 2008-10-14 2010-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 트리밍 회로
KR20130070927A (ko) * 2011-12-20 2013-06-28 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작 방법
KR20150124008A (ko) * 2014-04-25 2015-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 리페어 시스템과 반도체 장치의 동작방법

Also Published As

Publication number Publication date
CN115775587A (zh) 2023-03-10
US20230076494A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
KR20180019791A (ko) 반도체장치 및 반도체시스템
US9613666B1 (en) Semiconductor devices and semiconductor systems including the same
KR102455399B1 (ko) 반도체장치 및 반도체시스템
US20180136844A1 (en) Arithmetic circuit and a semiconductor device
US10607673B2 (en) Semiconductor devices for controlling input of a data strobe signal
US20170344422A1 (en) Semiconductor devices and semiconductor systems
KR20230036919A (ko) 동작전압을 생성하는 전자장치 및 전자시스템
KR20180106491A (ko) 반도체장치
KR20170013489A (ko) 반도체장치 및 반도체시스템
KR102216006B1 (ko) 메모리 컨트롤러 및 이를 포함하는 스토리지 디바이스
US20140036604A1 (en) Nonvolatile memory device and operating method thereof
US11211112B2 (en) Semiconductor devices controlling column operation of banks
US10910022B1 (en) Semiconductor devices
US10636460B2 (en) Semiconductor system including mode register control circuit
US10288677B2 (en) Semiconductor device method relating to latch circuit testing
CN113012735A (zh) 半导体器件
US11915783B2 (en) Semiconductor device related to operation of internal circuits
CN111667875A (zh) 故障冗余电路
US11636910B2 (en) Apparatus configured to perform a test operation
US20230386532A1 (en) Semiconductor devices and semiconductor systems calibrating termination resistance
KR20230149200A (ko) 터미네이션저항을 조절할 수 있는 반도체장치
US10186306B2 (en) Apparatus and method for non-volatile memory address decoding
KR20230134388A (ko) 반도체장치
KR20190103593A (ko) 반도체장치 및 반도체시스템
KR20230120944A (ko) 반도체장치