KR20170013489A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20170013489A
KR20170013489A KR1020150106093A KR20150106093A KR20170013489A KR 20170013489 A KR20170013489 A KR 20170013489A KR 1020150106093 A KR1020150106093 A KR 1020150106093A KR 20150106093 A KR20150106093 A KR 20150106093A KR 20170013489 A KR20170013489 A KR 20170013489A
Authority
KR
South Korea
Prior art keywords
signal
response
input
frequency
frequency discrimination
Prior art date
Application number
KR1020150106093A
Other languages
English (en)
Other versions
KR102337044B1 (ko
Inventor
정원경
김생환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150106093A priority Critical patent/KR102337044B1/ko
Priority to US14/939,699 priority patent/US9673814B2/en
Priority to CN201610244371.3A priority patent/CN106409322B/zh
Publication of KR20170013489A publication Critical patent/KR20170013489A/ko
Application granted granted Critical
Publication of KR102337044B1 publication Critical patent/KR102337044B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Dram (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

반도체시스템은 설정신호 및 설정코드를 출력하는 제1 반도체장치; 및 상기 설정신호에 응답하여 개시신호를 생성하고, 상기 개시신호에 응답하여 상기 설정신호로부터 입력제어코드 및 출력제어코드를 생성하며, 상기 출력제어코드에 응답하여 동작주파수에 대한 정보를 포함하는 주파수판별신호를 생성하고, 상기 주파수판별신호에 응답하여 내부동작을 제어하는 제2 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 다양한 주파수에서 동작하는 반도체장치 및 반도체시스템에 관한 것이다.
일반적으로 반도체장치를 포함하는 반도체시스템은 한가지 주파수에서만 동작하지 않고, 여러 가지 주파수에서 동작할 수 있다. 반도체시스템이 동작하는 주파수(이하, '동작주파수'라 지칭함)에 따라 동작속도가 달라지므로, 내부에서 소모되는 전류량도 달라진다. 예를 들어, 반도체시스템이 고주파로 설정된 동작주파수로 동작하는 경우 동작속도가 빨라져 전류 소모가 증가하고, 저주파수로 설정된 동작주파수로 동작하는 경우 동작속도가 느려져 전류 소모가 감소한다.
반도체시스템이 고주파로 설정된 동작주파수에서 동작하기 위해서는 교류사양(AC SPEC)이 좋게 설정되어야 한다. 교류 사양이 좋다는 것은 반도체시스템의 동작속도가 빠르고 증폭이득이 좋아야 한다는 것을 의미한다. 교류사양은 보통 동작주파수가 고주파로 설정된 경우일수록 허용되는 범위가 줄어든다.
넓은 범위로 설정된 동작주파수에서 반도체시스템이 동작하기 위해서 반도체시스템은 동작주파수들 중 가장 높은 주파수에서의 교류사양에 맞춰 설계되는 것이 바람직하다. 다만, 높은 주파수에서의 교류사양에 맞춰 설계된 반도체시스템이 동작하는 경우 전류소모가 증가할 수 있다.
본 발명은 동작주파수 별로 전류 소모량을 조절할 수 있도록 한 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 설정신호 및 설정코드를 출력하는 제1 반도체장치; 및 상기 설정신호에 응답하여 개시신호를 생성하고, 상기 개시신호에 응답하여 상기 설정신호로부터 입력제어코드 및 출력제어코드를 생성하며, 상기 출력제어코드에 응답하여 동작주파수에 대한 정보를 포함하는 주파수판별신호를 생성하고, 상기 주파수판별신호에 응답하여 내부동작을 제어하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 설정신호를 출력하는 제1 반도체장치; 및 상기 설정신호에 응답하여 모드레지스터라이트커맨드를 생성하고, 상기 모드레지스터라이트커맨드에 응답하여 상기 설정신호로부터 동작주파수에 대한 정보를 포함하는 정보신호를 추출하여 저장하며, 상기 정보신호로부터 주파수판별신호를 생성하고, 상기 주파수판별신호에 응답하여 내부동작을 제어하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 설정신호에 응답하여 입력제어코드 및 출력제어코드를 생성하는 코드추출회로; 상기 출력제어코드에 응답하여 동작주파수에 대한 정보를 포함하는 주파수판별신호를 생성하는 주파수판별신호생성회로; 및 상기 주파수판별신호에 응답하여 내부동작을 제어하는 동작제어회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 모드레지스터라이트커맨드에 응답하여 설정신호로부터 정보신호를 추출하여 저장하는 모드레지스터; 상기 정보신호로부터 동작주파수에 대한 정보를 포함하는 주파수판별신호를 생성하는 주파수판별신호생성회로; 및 상기 주파수판별신호에 응답하여 내부동작을 제어하는 동작제어회로를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 동작주파수 정보를 포함하는 코드로부터 동작주파수를 용이하게 판별할 수 있는 효과가 있다.
또한, 본 발명에 의하면 동작주파수 정보를 통해 버퍼회로의 구동력을 조절함으로써, 동작속도를 향상시키거나 전류 소모를 감소시킬 수 있는 효과도 있다.
또한, 본 발명에 의하면 동작주파수 정보를 통해 반도체장치에 포함된 MOS 트랜지스터의 문턱전압을 조절함으로써, 동작속도를 향상시키거나 전류 소모를 감소시킬 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 정보저장회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 정보저장회로의 동작을 설명하기 위한 표이다.
도 4는 도 1에 도시된 반도체시스템에 포함된 동작제어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 5는 도 1에 도시된 반도체시스템에 포함된 동작제어회로의 다른 실시예에 따른 구성을 도시한 블럭도이다.
도 6은 도 1에 도시된 반도체시스템에 포함된 동작제어회로의 다른 실시예에 따른 구성을 도시한 블럭도이다.
도 7은 도 6에 도시된 트랜지스터부의 일 실시예에 따른 회로도이다.
도 8은 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 9는 도 1 내지 도 8에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체시스템은 제1 반도체장치(1) 및 제2 반도체장치(2)를 포함할 수 있다.
제1 반도체장치(1)는 설정신호(ICA<1:N>) 및 설정코드(SCD<1:M>)를 출력할 수 있다. 설정신호(ICA<1:N>)는 다양한 논리레벨조합으로 설정될 수 있다. 설정신호(ICA<1:N>)의 논리레벨조합에 따라 개시신호(STR)의 인에이블 여부가 설정될 수 있다. 설정신호(ICA<1:N>)의 논리레벨조합에 따라 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)의 논리레벨이 설정될 수 있다. 설정신호(ICA<1:N>)는 커맨드만 전송되는 라인들 또는 커맨드 및 어드레스가 동시에 전송되는 라인들을 통해 전송될 수 있다. 설정신호(ICA<1:N>)에 포함된 비트수는 실시예에 따라 다양하게 설정할 수 있다. 설정코드(SCD<1:M>)에 포함된 비트수는 실시예에 따라 다양하게 설정할 수 있다. 설정코드(SCD<1:M>)는 어드레스, 커맨드 및 데이터 중 적어도 하나가 전송되는 라인들을 통해 전송될 수 있다. 도 1에서는 설정신호(ICA<1:N>) 및 설정코드(SCD<1:M>)가 별도의 라인들을 통해 전송되는 것으로 도시하였지만 실시예에 따라서는 동일한 라인들을 통해 전송되도록 구현될 수 있다.
제2 반도체장치(2)는 개시신호생성회로(21), 코드추출회로(22), 정보저장회로(23), 주파수판별신호생성회로(24) 및 동작제어회로(25)를 포함할 수 있다. 실시예에 따라서, 개시신호생성회로(21), 코드추출회로(22), 정보저장회로(23), 주파수판별신호생성회로(24) 및 동작제어회로(25)가 제1 반도체장치(1)에 포함하는 것으로 구현될 수도 있다.
개시신호생성회로(21)는 설정신호(ICA<1:N>)를 입력받아 개시신호(STR)를 생성할 수 있다. 좀 더 구체적으로, 개시신호생성회로(21)는 기설정된 논리레벨조합을 갖는 설정신호(ICA<1:N>)가 입력되는 경우 인에이블되는 개시신호(STR)를 생성할 수 있다. 실시예에 따라 개시신호생성회로(21)는 설정신호(ICA<1:N>)에 포함된 다수의 비트들 중 일부의 비트들을 입력받아 개시신호(STR)를 생성할 수 있다. 개시신호(STR)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다.
코드추출회로(22)는 개시신호(STR)에 응답하여 설정신호(ICA<1:N>)로부터 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)를 추출하여 출력할 수 있다. 좀 더 구체적으로, 코드추출회로(22)는 개시신호(STR)가 인에이블되는 경우 설정신호(ICA<1:N>)로부터 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)를 추출할 수 있다. 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)가 설정신호(ICA<1:N>)로부터 추출되는 방식은 실시예에 따라 다양하게 설정될 수 있다. 예를 들어, 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)가 설정신호(ICA<1:N>)에 그대로 포함되어 전송되거나 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)가 신호 처리되어 설정신호(ICA<1:N>)에 포함되어 전송되도록 구현될 수도 있다. 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)는 실시예에 따라 2 비트 이상의 신호로 구현될 수도 있다. 코드추출회로(22)는 설정신호(ICA<1:N>)에 포함된 다수의 비트들 중 일부의 비트들만을 입력받아 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)를 추출하도록 구현될 수도 있다.
정보저장회로(23)는 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)에 응답하여 설정코드(SCD<1:M>)를 통해 입력되는 주파수별 동작정보를 추출하여 저장한 후 선택정보신호(SD_SEL)를 출력할 수 있다. 좀 더 구체적으로, 정보저장회로(23)는 입력제어코드(WR_CD)의 논리레벨에 따라 설정코드(SCD<1:M>)를 통해 입력되는 고주파수에서의 동작정보와 저주파수에서의 동작정보를 저장한 후 저장된 동작정보들을 선택정보신호(SD_SEL)로 선택하여 출력할 수 있다. 예를 들어, 정보저장회로(23)는 입력제어코드(WR_CD)가 로직하이레벨인 경우 고주파수에서의 동작정보를 저장할 수 있고, 입력제어코드(WR_CD)가 로직로우레벨인 경우 저주파수에서의 동작정보를 저장할 수 있다. 입력제어코드(WR_CD)의 로직레벨에 따라 정보저장회로(23)에 저장되는 동작정보는 실시예에 따라 다양하게 설정할 수 있다. 정보저장회로(23)는 출력제어코드(OP_CD)의 논리레벨에 따라 내부에 저장된 동작정보를 출력할 수 있다. 예를 들어, 정보저장회로(23)는 출력제어코드(OP_CD)가 로직하이레벨인 경우 내부에 저장된 고주파수에서의 동작정보를 선택정보신호(SD_SEL)로 선택하여 출력할 수 있고, 입력제어코드(WR_CD)가 로직로우레벨인 경우 내부에 저장된 저주파수에서의 동작정보를 선택정보신호(SD_SEL)로 선택하여 출력할 수 있다. 출력제어코드(OP_CD)의 로직레벨에 따라 정보저장회로(23)에서 출력되는 동작정보는 실시예에 따라 다양하게 설정할 수 있다.
주파수판별신호생성회로(24)는 출력제어코드(OP_CD)의 논리레벨로부터 동작주파수에 대한 정보를 추출할 수 있다. 예를 들어, 주파수판별신호생성회로(24)는 출력제어코드(OP_CD)가 로직하이레벨인 경우 로직하이레벨의 주파수판별신호(F_DET)를 생성할 수 있고, 출력제어코드(OP_CD)가 로직로우레벨인 경우 로직로우레벨의 주파수판별신호(F_DET)를 생성할 수 있다. 출력제어코드(OP_CD)의 논리레벨에 따라 주파수판별신호생성회로(24)에서 생성되는 주파수판별신호(F_DET)의 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 주파수판별신호(F_DET)가 로직하이레벨인 경우 동작주파수가 고주파수임을 의미하고, 로직로우레벨인 경우 저주파수임을 의미하는 것으로 설정될 수 있다. 주파수판별신호(F_DET)의 논리레벨에 따른 동작주파수의 판별은 실시예에 따라 다르게 설정될 수도 있다.
동작제어회로(25)는 주파수판별신호(F_DET)에 응답하여 고주파수로 설정된 동작주파수에서의 동작이 수행되도록 제어하거나 저주파수로 설정된 동작주파수에서의 동작이 수행되도록 제어할 수 있다. 좀 더 구체적으로, 동작제어회로(25)는 주파수판별신호(F_DET)가 로직하이레벨인 경우 고주파수로 설정된 동작주파수에서의 동작이 수행되도록 제어할 수 있고, 주파수판별신호(F_DET)가 로직로우레벨인 경우 저주파로 설정된 동작주파수에서의 동작이 수행되도록 제어할 수 있다. 주파수판별신호(F_DET)의 논리레벨에 따른 동작제어회로(25)의 제어동작은 실시예에 따라서 다르게 설정될 수도 있다. 고주파수로 설정된 동작주파수에서의 동작이라 함은 버퍼회로(미도시)의 구동력을 높이는 동작 및 MOS 트랜지스터(미도시)의 문턱전압을 낮춰 MOS 트랜지스터의 구동속도를 증가시키는 동작 등이 포함될 수 있다. 한편, 저주파수로 설정된 동작주파수에서의 동작이라 함은 버퍼회로(미도시)의 구동력을 낮추는 동작 및 MOS 트랜지스터(미도시)의 문턱전압을 높여 MOS 트랜지스터의 구동속도를 감소시키는 동작 등이 포함될 수 있다.
도 2를 참고하면 정보저장회로(23)는 입출력제어신호생성부(231), 제1 저장부(232), 제2 저장부(233) 및 래치부(234)를 포함할 수 있다.
입출력제어신호생성부(231)는 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)에 응답하여 제1 입력제어신호(WR<1>), 제2 입력제어신호(WR<2>), 제1 출력제어신호(OP<1>) 및 제2 출력제어신호(OP<2>)를 생성할 수 있다. 좀 더 구체적으로, 입출력제어신호생성부(231)는 입력제어코드(WR_CD)가 로직로우레벨이고, 출력제어코드(OP_CD)가 로직로우레벨인 경우 로직하이레벨로 인에이블되는 제1 입력제어신호(WR<1>)를 생성할 수 있다. 입출력제어신호생성부(231)는 입력제어코드(WR_CD)가 로직하이레벨이고, 출력제어코드(OP_CD)가 로직로우레벨인 경우 로직하이레벨로 인에이블되는 제2 입력제어신호(WR<2>)를 생성할 수 있다. 입력제어코드(WR_CD)의 논리레벨에 따라 입출력제어신호생성부(231)에서 생성되는 제1 입력제어신호(WR<1>) 및 제2 입력제어신호(WR<2>)의 인에이블 여부는 실시예에 따라서 다르게 설정될 수도 있다. 실시예에 따라서, 제1 입력제어신호(WR<1>) 및 제2 입력제어신호(WR<2>)가 로직로우레벨로 인에이블되도록 설정될 수도 있다. 입출력제어신호생성부(231)는 입력제어코드(WR_CD)가 로직로우레벨이고, 출력제어코드(OP_CD)가 로직하이레벨인 경우 로직하이레벨로 인에이블되는 제1 출력제어신호(OP<1>)를 생성할 수 있고, 입력제어코드(WR_CD)가 로직하이레벨이고, 출력제어코드(OP_CD)가 로직하이레벨인 경우 로직하이레벨로 인에이블되는 제2 출력제어신호(OP<2>)를 생성할 수 있다. 출력제어코드(OP_CD)의 논리레벨에 따라 입출력제어신호생성부(231)에서 생성되는 제1 출력제어신호(OP<1>) 및 제2 출력제어신호(OP<2>)의 인에이블 여부는 실시예에 따라서 다르게 설정될 수도 있다. 실시예에 따라서, 제1 출력제어신호(OP<1>) 및 제2 출력제어신호(OP<2>)가 로직로우레벨로 인에이블되도록 설정될 수도 있다.
제1 저장부(232)는 제1 입력제어신호(WR<1>)가 인에이블되는 경우 설정코드(SCD<1:M>)에 포함된 고주파에서의 동작정보를 저장할 수 있다. 제1 저장부(232)는 제1 출력제어신호(OP<1>)가 인에이블되는 경우 내부에 저장된 고주파에서의 동작정보를 제1 저장신호(SD1)로 출력할 수 있다. 실시예에 따라서, 제1 저장부(232)는 제1 입력제어신호(WR<1>)가 인에이블되는 경우 설정코드(SCD<1:M>)에 포함된 저주파에서의 동작정보를 저장할 수도 있고, 제1 출력제어신호(OP<1>)가 인에이블되는 경우 내부에 저장된 저주파에서의 동작정보를 제1 저장신호(SD1)로 출력할 수도 있다.
제2 저장부(233)는 제2 입력제어신호(WR<2>)가 인에이블되는 경우 설정코드(SCD<1:M>)에 포함된 저주파에서의 동작정보를 저장할 수 있다. 제2 저장부(233)는 제2 출력제어신호(OP<2>)가 인에이블되는 경우 내부에 저장된 저주파에서의 동작정보를 제2 저장신호(SD2)로 출력할 수 있다. 실시예에 따라서, 제2 저장부(233)는 제2 입력제어신호(WR<2>)가 인에이블되는 경우 설정코드(SCD<1:M>)에 포함된 고주파에서의 동작정보를 저장할 수도 있고, 제2 출력제어신호(OP<2>)가 인에이블되는 경우 내부에 저장된 고주파에서의 동작정보를 제2 저장신호(SD2)로 출력할 수도 있다.
래치부(234)는 제1 저장신호(SD1) 또는 제2 저장신호(SD2)를 래치하여 선택정보신호(SD_SEL)로 출력할 수 있다. 선택정보신호(SD_SEL)에는 리드동작 및 라이트동작을 포함한 다양한 동작을 수행하기 위한 정보들이 포함될 수 있다. 선택정보신호(SD_SEL)에 포함된 정보에는 기준전압 정보, 버스트타입(Burst Type)정보, 버스트랭쓰(Burst length)정보, 라이트레이턴시(Write Latency)정보, 리드레이턴시(Read Latency)정보, 프리앰블(Preamble)정보, 포스트앰블(Postamble)정보, 드라이버 구동세기(Driver Strength)정보, DBI(Data Bus Inversion)정보 및 ODT(On Die Termination)정보 등이 포함될 수 있다.
도 3을 참고하여 정보저장회로(23)의 동작을 살펴보면 다음과 같다. 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)가 모두 로직로우레벨인 경우 제1 입력제어신호(WR<1>)가 로직하이레벨로 인에이블되어 설정코드(SCD<1:M>)에 포함된 고주파에서의 동작정보가 제1 저장부(232)에 저장될 수 있다. 입력제어코드(WR_CD)가 로직로우레벨이고, 출력제어코드(OP_CD)가 로직하이레벨인 경우 제1 출력제어신호(OP<1>)가 로직하이레벨로 인에이블되어 제1 저장부(232)에 저장된 고주파에서의 동작정보가 선택정보신호(SD_SEL)로 출력될 수 있다. 입력제어코드(WR_CD)가 로직하이레벨이고, 출력제어코드(OP_CD)가 로직로우레벨인 경우 제2 입력제어신호(WR<2>)가 로직하이레벨로 인에이블되어 설정코드(SCD<1:M>)에 포함된 저주파수에서의 동작정보가 제2 저장부(233)에 저장된다. 입력제어코드(WR_CD) 및 출력제어코드(OP_CD)가 모두 로직하이레벨인 경우 제2 출력제어신호(OP<2>)가 로직하이레벨로 인에이블되어 제2 저장부(233)에 저장된 저주파수에서의 동작정보가 선택정보신호(SD_SEL)로 출력될 수 있다.
도 4를 참고하면 동작제어회로(25)는 제1 버퍼(251) 및 제2 버퍼(252)를 포함할 수 있다. 제1 버퍼(251)는 주파수판별신호(F_DET)에 응답하여 입력신호(IN)를 버퍼링하여 출력신호(OUT)로 출력할 수 있다. 제2 버퍼(252)는 주파수판별신호(F_DET)에 응답하여 입력신호(IN)를 버퍼링하여 출력신호(OUT)로 출력할 수 있다. 제1 버퍼(251) 및 제2 버퍼(252)는 주파수판별신호(F_DET)에 응답하여 동작이 제어된다. 예를 들어, 주파수판별신호(F_DET)가 로직하이레벨인 경우 제1 버퍼(251)가 동작하고, 주파수판별신호(F_DET)가 로직로우레벨인 경우 제2 버퍼(252)가 동작하도록 구현될 수 있다. 동작주파수가 고주파로 설정된 경우에는 제1 버퍼(251)에서 입력신호(IN)가 버퍼링되어 출력신호(OUT)로 출력될 수 있고, 동작주파수가 저주파로 설정된 경우에는 제2 버퍼(252)에서 입력신호(IN)가 버퍼링되어 출력신호(OUT)로 출력될 수 있다. 이때, 제1 버퍼(251)의 구동력은 제2 버퍼(252)의 구동력보다 크게 설정되는 것이 바람직하다. 동작주파수가 고주파로 설정된 경우 구동력이 큰 제1 버퍼(251)만 동작하므로 입력신호(IN)를 버퍼링하여 출력신호(OUT)로 출력하는 동작의 속도를 증가시킬 수 있다. 한편, 동작주파수가 저주파로 설정된 경우 구동력이 작은 제2 버퍼(252)만 동작하므로 전류소모를 감소시킬 수 있다. 실시예에 따라서, 주파수판별신호(F_DET)가 로직하이레벨인 경우 제1 버퍼(251) 및 제2 버퍼(252)가 동작하고, 주파수판별신호(F_DET)가 로직로우레벨인 경우 제2 버퍼(252)가 동작하도록 구현될 수 있다. 이 경우 동작주파수가 고주파로 설정된 경우 제1 버퍼(251) 및 제2 버퍼(252)가 모두 동작하므로 입력신호(IN)를 버퍼링하여 출력신호(OUT)로 출력하는 동작의 속도를 증가시킬 수 있다. 한편, 동작주파수가 저주파로 설정된 경우 제2 버퍼(252)만 동작하므로 전류소모를 감소시킬 수 있다.
도 5를 참고하면 동작제어회로(25)는 제3 버퍼(253) 및 제4 버퍼(254)를 포함할 수 있다. 제3 버퍼(253)는 입력신호(IN)를 버퍼링하여 출력신호(OUT)로 출력할 수 있다. 제4 버퍼(254)는 주파수판별신호(F_DET)에 응답하여 입력신호(IN)를 버퍼링하여 출력신호(OUT)로 출력할 수 있다. 좀 더 구체적으로, 제4 버퍼(254)는 주파수판별신호(F_DET)가 로직하이레벨인 경우 입력신호(IN)를 버퍼링하여 출력신호(OUT)로 출력할 수 있고, 주파수판별신호(F_DET)가 로직로우레벨인 경우 입력신호(IN)를 버퍼링하는 동작을 중단할 수 있다. 즉, 제4 버퍼(254)는 동작주파수가 고주파로 설정된 경우에만 동작하여 입력신호(IN)를 버퍼링하여 출력신호(OUT)로 출력할 수 있다. 이상을 정리하면 도 5에 도시된 동작제어회로(25)는 동작주파수가 고주파로 설정된 경우에 있어 제3 버퍼(253) 및 제4 버퍼(254)를 함께 동작시킴으로써, 입력신호(IN)를 버퍼링하여 출력신호(OUT)로 출력하는 동작의 속도를 증가시킬 수 있다. 한편, 동작주파수가 저주파로 설정된 경우에는 제3 버퍼(253)만 동작 시키고, 제4 버퍼(254)의 동작을 중단시킴으로써 전류 소모를 감소시킬 수 있다.
도 6을 참고하면 동작제어회로(25)는 벌크전압생성부(255) 및 트랜지스터부(256)를 포함할 수 있다. 벌크전압생성부(255)는 주파수판별신호(F_DET)에 응답하여 벌크전압(VB)의 레벨을 조절할 수 있다. 좀 더 구체적으로, 벌크전압생성부(255)는 동작주파수가 고주파로 설정되어 로직하이레벨의 주파수판별신호(F_DET)가 입력되는 경우 벌크전압(VB)의 레벨을 낮게 설정할 수 있고, 동작주파수가 저주파로 설정되어 로직로우레벨의 주파수판별신호(F_DET)가 입력되는 경우 벌크전압(VB)의 레벨을 높게 설정할 수 있다. 벌크전압생성부(255)는 주파수판별신호(F_DET)의 논리레벨에 따라 벌크전압(VB)의 레벨을 다르게 조절할 수도 있다. 예를 들어, 벌크전압생성부(255)는 동작주파수가 고주파로 설정되어 로직하이레벨의 주파수판별신호(F_DET)가 입력되는 경우 벌크전압(VB)의 레벨을 높게 설정할 수도 있고, 동작주파수가 저주파로 설정되어 로직로우레벨의 주파수판별신호(F_DET)가 입력되는 경우 벌크전압(VB)의 레벨을 낮게 설정할 수도 있다.
트랜지스터부(256)는 벌크전압(VB)을 입력받아 내부에 포함된 적어도 하나의 MOS 트랜지스터(미도시)의 구동력을 조절할 수 있다. 예를 들어, 동작주파수가 고주파로 설정된 경우 낮은 레벨로 설정된 벌크전압(VB)에 의해 MOS 트랜지스터(미도시)의 문턱전압의 레벨을 낮춤으로써 구동속도를 증가시킬 수 있다. 동작주파수가 저주파로 설정된 경우에는 높은 레벨로 설정된 벌크전압(VB)에 의해 MOS 트랜지스터(미도시)의 문턱전압의 레벨을 높임으로써 MOS 트랜지스터의 구동속도를 감소시킬 수 있다. 동작주파수가 고주파로 설정된 경우 MOS 트랜지스터의 구동속도가 증가하므로, 반도체장치(2)의 동작속도를 향상시킬 수 있다. 한편, 동작주파수가 저주파로 설정된 경우 MOS 트랜지스터의 구동속도가 감소하므로, 반도체장치(2)에서 전류 소모를 감소시킬 수 있다.
도 7을 참고하면 트랜지스터부(256)는 제1 MOS 트랜지스터(257) 및 제2 MOS 트랜지스터(258)를 포함할 수 있다. 제1 MOS 트랜지스터(257)는 벌크전압(VB)에 따라 구동력이 조절되는 NMOS 트랜지스터로 구현될 수 있다. 제2 MOS 트랜지스터(258)는 벌크전압(VB)에 따라 구동력이 조절되는 PMOS 트랜지스터로 구현될 수 있다. 동작주파수가 고주파로 설정된 경우 제1 MOS 트랜지스터(257) 및 제2 MOS 트랜지스터(258)의 문턱전압이 낮아져 동작속도가 증가된다. 한편, 동작주파수가 저주파로 설정된 경우에는 제1 MOS 트랜지스터(257) 및 제2 MOS 트랜지스터(258)의 문턱전압이 높아져 동작속도가 감소한다. 트랜지스터부(256)는 실시예에 따라서 두 개 이상의 PMOS 트랜지스터들 및 NMOS 트랜지스터들을 포함하도록 구현될 수 있다.
도 8을 참고하면 본 발명의 다른 실시예에 따른 반도체시스템은 제3 반도체장치(3) 및 제4 반도체장치(4)를 포함할 수 있다.
제3 반도체장치(3)는 설정신호(ICA<1:N>)를 출력할 수 있다. 설정신호(ICA<1:N>)는 다양한 논리레벨조합으로 설정될 수 있다. 설정신호(ICA<1:N>)의 논리레벨조합에 따라 모드레지스터라이트커맨드(MRW)의 인에이블 여부가 설정될 수 있다. 설정신호(ICA<1:N>)에는 동작주파수에 대한 정보가 포함될 수 있다. 설정신호(ICA<1:N>)에 포함된 다수의 비트들 중 적어도 하나의 비트가 동작주파수에 대한 정보로 설정되는 것이 바람직하다. 설정신호(ICA<1:N>)는 커맨드만 전송되는 라인들 또는 커맨드 및 어드레스가 동시에 전송되는 라인들을 통해 전송될 수 있다. 설정신호(ICA<1:N>)에 포함된 비트수는 실시예에 따라 다양하게 설정할 수 있다.
제4 반도체장치(4)는 커맨드디코더(41), 모드레지스터(42), 주파수판별신호생성회로(43) 및 동작제어회로(44)를 포함할 수 있다.
커맨드디코더(41)는 설정신호(ICA<1:N>)를 입력받아 모드레지스터라이트커맨드(MRW)를 생성할 수 있다. 좀 더 구체적으로, 커맨드디코더(41)는 기설정된 논리레벨조합을 갖는 설정신호(ICA<1:N>)가 입력되는 경우 인에이블되는 모드레지스터라이트커맨드(MRW)를 생성할 수 있다. 실시예에 따라 커맨드디코더(41)는 설정신호(ICA<1:N>)에 포함된 다수의 비트들 중 일부의 비트들을 입력받아 모드레지스터라이트커맨드(MRW)를 생성할 수 있다. 모드레지스터라이트커맨드(MRW)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다.
모드레지스터(42)는 모드레지스터라이트커맨드(MRW)에 응답하여 설정신호(ICA<1:N>)로부터 동작주파수에 대한 정보를 추출하여 내부에 저장한 후 출력할 수 있다. 좀 더 구체적으로, 모드레지스터(42)는 모드레지스터라이트커맨드(MRW)가 인에이블되는 경우 설정신호(ICA<1:N>)에 포함된 동작주파수에 대한 정보를 추출하여 내부에 저장하고, 저장된 동작주파수에 대한 정보를 정보신호(OP)로 출력할 수 있다. 정보신호(OP)는 동작주파수가 고주파수로 설정된 경우 로직하이레벨, 저주파수로 설정된 경우에는 로직로우레벨로 설정될 수 있다. 동작주파수에 따른 정보신호(OP)의 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 정보신호(OP)가 설정신호(ICA<1:N>)로부터 추출되는 방식은 실시예에 따라 다양하게 설정될 수 있다. 예를 들어, 정보신호(OP)가 설정신호(ICA<1:N>)에 그대로 포함되어 전송되거나 정보신호(OP)가 신호 처리되어 설정신호(ICA<1:N>)에 포함되어 전송되도록 구현될 수도 있다. 정보신호(OP)는 실시예에 따라 2 비트 이상의 신호로 구현될 수도 있다. 모드레지스터(42)는 설정신호(ICA<1:N>)에 포함된 다수의 비트들 중 일부의 비트들만을 입력받아 정보신호(OP)를 추출하여 출력하도록 구현될 수도 있다.
주파수판별신호생성회로(43)는 정보신호(OP)에 응답하여 주파수판별신호(F_DET)를 생성할 수 있다. 예를 들어, 주파수판별신호생성회로(43)는 정보신호(OP)가 로직하이레벨인 경우 로직하이레벨의 주파수판별신호(F_DET)를 생성할 수 있고, 정보신호(OP)가 로직로우레벨인 경우 로직로우레벨의 주파수판별신호(F_DET)를 생성할 수 있다. 정보신호(OP)의 논리레벨에 따라 주파수판별신호생성회로(43)에서 생성되는 주파수판별신호(F_DET)의 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 주파수판별신호(F_DET)가 로직하이레벨인 경우 동작주파수가 고주파수임을 의미하고, 로직로우레벨인 경우 저주파수임을 의미하는 것으로 설정될 수 있다. 주파수판별신호(F_DET)의 논리레벨에 따른 동작주파수의 판별은 실시예에 따라 다르게 설정될 수도 있다.
동작제어회로(44)는 주파수판별신호(F_DET)에 응답하여 고주파수로 설정된 동작주파수에서의 동작이 수행되도록 제어하거나 저주파수로 설정된 동작주파수에서의 동작이 수행되도록 제어할 수 있다. 좀 더 구체적으로, 동작제어회로(44)는 주파수판별신호(F_DET)가 로직하이레벨인 경우 고주파수로 설정된 동작주파수에서의 동작이 수행되도록 제어할 수 있고, 주파수판별신호(F_DET)가 로직로우레벨인 경우 저주파로 설정된 동작주파수에서의 동작이 수행되도록 제어할 수 있다. 주파수판별신호(F_DET)의 논리레벨에 따른 동작제어회로(44)의 제어동작은 실시예에 따라서 다르게 설정될 수도 있다. 고주파수로 설정된 동작주파수에서의 동작이라 함은 버퍼회로(미도시)의 구동력을 높이는 동작 및 MOS 트랜지스터(미도시)의 문턱전압을 낮춰 MOS 트랜지스터의 구동속도를 증가시키는 동작 등이 포함될 수 있다. 한편, 저주파수로 설정된 동작주파수에서의 동작이라 함은 버퍼회로(미도시)의 구동력을 낮추는 동작 및 MOS 트랜지스터(미도시)의 문턱전압을 높여 MOS 트랜지스터의 구동속도를 감소시키는 동작 등이 포함될 수 있다. 동작제어회로(44)의 보다 구체적인 구성 및 동작은 앞서 도 4 내지 도 7에서 구체적으로 설명한 바 자세한 설명은 생략한다.
앞서, 도 1 내지 도 8에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 9를 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(2) 또는 도 8에 도시된 제4 반도체장치(4)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제1 반도체장치(1) 및 도 8에 도시된 제3 반도체장치(3)를 포함할 수 있다. 도 9에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
1: 제1 반도체장치 2: 제2 반도체장치
21: 개시신호생성회로 22: 코드추출회로
23: 정보저장회로 24: 주파수판별신호생성회로
25: 동작제어회로 231: 입출력제어신호생성부
232: 제1 저장부 233: 제2 저장부
234: 래치부 251: 제1 버퍼
252: 제2 버퍼 253: 제3 버퍼
254: 제4 버퍼 255: 벌크전압생성부
256: 트랜지스터부 257: 제1 MOS 트랜지스터
258: 제2 MOS 트랜지스터
3: 제3 반도체장치 4: 제4 반도체장치
41: 커맨드디코더 42: 모드레지스터
43: 주파수판별신호생성회로 44: 동작제어회로
1000: 전자시스템 1001: 데이터저장부
1002: 메모리컨트롤러 1003: 버퍼메모리
1004: 입출력인터페이스

Claims (29)

  1. 설정신호 및 설정코드를 출력하는 제1 반도체장치; 및
    상기 설정신호에 응답하여 개시신호를 생성하고, 상기 개시신호에 응답하여 상기 설정신호로부터 입력제어코드 및 출력제어코드를 생성하며, 상기 출력제어코드에 응답하여 동작주파수에 대한 정보를 포함하는 주파수판별신호를 생성하고, 상기 주파수판별신호에 응답하여 내부동작을 제어하는 제2 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 설정신호 및 상기 설정코드는 어드레스, 커맨드 및 데이터 중 적어도 하나가 전송되는 라인을 통해 전송되는 반도체시스템.
  3. 제 1 항에 있어서, 상기 제2 반도체장치는 상기 개시신호가 인에이블되는 경우 상기 설정신호의 논리레벨조합에 따라 선택적으로 인에이블되는 상기 입력제어코드 및 상기 출력제어코드를 생성하는 코드추출회로를 포함하는 반도체시스템.
  4. 제 1 항에 있어서, 상기 제2 반도체장치는 상기 입력제어코드 및 상기 출력제어코드에 응답하여 상기 설정코드를 통해 입력되는 주파수별 동작정보를 추출하여 저장하는 정보저장회로를 포함하는 반도체시스템.
  5. 제 4 항에 있어서, 상기 정보저장회로는
    상기 입력제어코드 및 상기 출력제어코드에 응답하여 제1 입력제어신호, 제2 입력제어신호, 제1 출력제어신호 및 제2 출력제어신호를 생성하는 입출력제어신호생성부;
    상기 제1 입력제어신호 및 상기 제1 출력제어신호에 응답하여 상기 설정코드에 포함된 제1 주파수에서의 제1 동작정보를 저장하고, 상기 저장된 제1 동작정보를 제1 저장신호로 출력하는 제1 저장부; 및
    상기 제2 입력제어신호 및 상기 제2 출력제어신호에 응답하여 상기 설정코드에 포함된 제2 주파수에서의 제2 동작정보를 저장하고, 상기 저장된 제2 동작정보를 제2 저장신호로 출력하는 제2 저장부를 포함하는 반도체시스템.
  6. 제 5 항에 있어서, 상기 입력제어코드 및 상기 출력제어코드가 제1 논리레벨 조합인 경우 상기 제1 입력제어신호가 인에이블되고, 상기 입력제어코드 및 상기 출력제어코드가 제2 논리레벨 조합인 경우 상기 제1 출력제어신호가 인에이블되며, 상기 입력제어코드 및 상기 출력제어코드가 제3 논리레벨 조합인 경우 상기 제2 입력제어신호가 인에이블되고, 상기 입력제어코드 및 상기 출력제어코드가 제4 논리레벨 조합인 경우 상기 제2 출력제어신호가 인에이블되는 반도체시스템.
  7. 제 5 항에 있어서, 상기 제1 저장부는 상기 제1 입력제어신호가 인에이블되는 경우 상기 제1 동작정보를 저장하고, 상기 제1 출력제어신호가 인에이블되는 경우 상기 저장된 제1 동작정보를 상기 제1 저장신호로 출력하는 반도체시스템.
  8. 제 1 항에 있어서, 상기 제2 반도체장치는 상기 주파수판별신호에 응답하여 구동력이 조절되는 동작제어회로를 포함하는 반도체시스템.
  9. 제 8 항에 있어서, 상기 동작제어회로는
    상기 주파수판별신호에 응답하여 입력신호를 버퍼링하여 출력신호로 출력하는 제1 버퍼; 및
    상기 주파수판별신호에 응답하여 상기 입력신호를 버퍼링하여 상기 출력신호로 출력하는 제2 버퍼를 포함하는 반도체시스템.
  10. 제 8 항에 있어서, 상기 동작제어회로는
    입력신호를 버퍼링하여 출력신호로 출력하는 제1 버퍼; 및
    상기 주파수판별신호에 응답하여 상기 입력신호를 버퍼링하여 상기 출력신호로 출력하는 제2 버퍼를 포함하는 반도체시스템.
  11. 제 1 항에 있어서, 상기 제2 반도체장치는 상기 주파수판별신호에 응답하여 문턱전압이 조절되는 적어도 하나의 MOS 트랜지스터를 포함하는 동작제어회로를 포함하는 반도체시스템.
  12. 제 11 항에 있어서, 상기 동작제어회로는
    상기 주파수판별신호에 응답하여 레벨이 조절되는 벌크전압을 생성하는 벌크전압생성부; 및
    상기 벌크전압을 입력받아 문턱전압이 조절되는 MOS 트랜지스터를 포함하는 트랜지스터부를 포함하는 반도체시스템.
  13. 설정신호를 출력하는 제1 반도체장치; 및
    상기 설정신호에 응답하여 모드레지스터라이트커맨드를 생성하고, 상기 모드레지스터라이트커맨드에 응답하여 상기 설정신호로부터 동작주파수에 대한 정보를 포함하는 정보신호를 추출하여 저장하며, 상기 정보신호로부터 주파수판별신호를 생성하고, 상기 주파수판별신호에 응답하여 내부동작을 제어하는 제2 반도체장치를 포함하는 반도체시스템.
  14. 제 13 항에 있어서, 상기 설정신호는 어드레스, 커맨드 및 데이터 중 적어도 하나가 전송되는 라인을 통해 전송되는 반도체시스템.
  15. 제 13 항에 있어서, 상기 제2 반도체장치는 상기 모드레지스터라이트커맨드가 인에이블되는 경우 상기 설정신호로부터 상기 정보신호를 추출하여 저장하는 모드레지스터를 포함하는 반도체시스템.
  16. 제 13 항에 있어서, 상기 제2 반도체장치는 상기 주파수판별신호에 응답하여 구동력이 조절되는 동작제어회로를 포함하는 반도체시스템.
  17. 제 13 항에 있어서, 상기 제2 반도체장치는 상기 주파수판별신호에 응답하여 문턱전압이 조절되는 적어도 하나의 MOS 트랜지스터를 포함하는 동작제어회로를 포함하는 반도체시스템.
  18. 설정신호에 응답하여 입력제어코드 및 출력제어코드를 생성하는 코드추출회로;
    상기 출력제어코드에 응답하여 동작주파수에 대한 정보를 포함하는 주파수판별신호를 생성하는 주파수판별신호생성회로; 및
    상기 주파수판별신호에 응답하여 내부동작을 제어하는 동작제어회로를 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 동작제어회로는 상기 주파수판별신호에 응답하여 구동력이 조절되는 반도체장치.
  20. 제 19 항에 있어서, 상기 동작제어회로는
    상기 주파수판별신호에 응답하여 입력신호를 버퍼링하여 출력신호로 출력하는 제1 버퍼; 및
    상기 주파수판별신호에 응답하여 상기 입력신호를 버퍼링하여 상기 출력신호로 출력하는 제2 버퍼를 포함하는 반도체장치.
  21. 제 19 항에 있어서, 상기 동작제어회로는
    입력신호를 버퍼링하여 출력신호로 출력하는 제1 버퍼; 및
    상기 주파수판별신호에 응답하여 상기 입력신호를 버퍼링하여 상기 출력신호로 출력하는 제2 버퍼를 포함하는 반도체장치.
  22. 제 18 항에 있어서, 상기 동작제어회로는 상기 주파수판별신호에 응답하여 문턱전압이 조절되는 적어도 하나의 MOS 트랜지스터를 포함하는 반도체장치.
  23. 제 22 항에 있어서, 상기 동작제어회로는
    상기 주파수판별신호에 응답하여 레벨이 조절되는 벌크전압을 생성하는 벌크전압생성부; 및
    상기 벌크전압을 입력받아 문턱전압이 조절되는 MOS 트랜지스터를 포함하는 트랜지스터부를 포함하는 반도체장치.
  24. 모드레지스터라이트커맨드에 응답하여 설정신호로부터 정보신호를 추출하여 저장하는 모드레지스터;
    상기 정보신호로부터 동작주파수에 대한 정보를 포함하는 주파수판별신호를 생성하는 주파수판별신호생성회로; 및
    상기 주파수판별신호에 응답하여 내부동작을 제어하는 동작제어회로를 포함하는 반도체장치.
  25. 제 24 항에 있어서, 상기 동작제어회로는 상기 주파수판별신호에 응답하여 구동력이 조절되는 반도체장치.
  26. 제 25 항에 있어서, 상기 동작제어회로는
    상기 주파수판별신호에 응답하여 입력신호를 버퍼링하여 출력신호로 출력하는 제1 버퍼; 및
    상기 주파수판별신호에 응답하여 상기 입력신호를 버퍼링하여 상기 출력신호로 출력하는 제2 버퍼를 포함하는 반도체장치.
  27. 제 25 항에 있어서, 상기 동작제어회로는
    입력신호를 버퍼링하여 출력신호로 출력하는 제1 버퍼; 및
    상기 주파수판별신호에 응답하여 상기 입력신호를 버퍼링하여 상기 출력신호로 출력하는 제2 버퍼를 포함하는 반도체장치.
  28. 제 24 항에 있어서, 상기 동작제어회로는 상기 주파수판별신호에 응답하여 문턱전압이 조절되는 적어도 하나의 MOS 트랜지스터를 포함하는 반도체장치.
  29. 제 28 항에 있어서, 상기 동작제어회로는
    상기 주파수판별신호에 응답하여 레벨이 조절되는 벌크전압을 생성하는 벌크전압생성부; 및
    상기 벌크전압을 입력받아 문턱전압이 조절되는 MOS 트랜지스터를 포함하는 트랜지스터부를 포함하는 반도체장치.
KR1020150106093A 2015-07-27 2015-07-27 반도체장치 및 반도체시스템 KR102337044B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150106093A KR102337044B1 (ko) 2015-07-27 2015-07-27 반도체장치 및 반도체시스템
US14/939,699 US9673814B2 (en) 2015-07-27 2015-11-12 Semiconductor devices and semiconductor systems including the same
CN201610244371.3A CN106409322B (zh) 2015-07-27 2016-04-19 半导体器件以及包括半导体器件的半导体系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150106093A KR102337044B1 (ko) 2015-07-27 2015-07-27 반도체장치 및 반도체시스템

Publications (2)

Publication Number Publication Date
KR20170013489A true KR20170013489A (ko) 2017-02-07
KR102337044B1 KR102337044B1 (ko) 2021-12-09

Family

ID=57883219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150106093A KR102337044B1 (ko) 2015-07-27 2015-07-27 반도체장치 및 반도체시스템

Country Status (3)

Country Link
US (1) US9673814B2 (ko)
KR (1) KR102337044B1 (ko)
CN (1) CN106409322B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190126622A (ko) * 2018-05-02 2019-11-12 에스케이하이닉스 주식회사 모드레지스터제어회로를 포함하는 반도체시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102337044B1 (ko) * 2015-07-27 2021-12-09 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US9978437B2 (en) * 2015-12-11 2018-05-22 Micron Technology, Inc. Apparatuses and methods for dynamic voltage and frequency switching for dynamic random access memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09288889A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 同期型半導体記憶装置
KR19980018015A (ko) * 1996-08-29 1998-06-05 세키자와 다다시 내부 동작 주파수 설정 가능한 dram
KR20000005666A (ko) * 1998-06-17 2000-01-25 다니구찌 이찌로오, 기타오카 다카시 데이타입출력시의동작주파수마진이개선된동기형반도체기억장치
KR20010059177A (ko) * 1999-12-30 2001-07-06 박종섭 데이타 출력 제어장치
KR20020084956A (ko) * 2001-05-03 2002-11-16 주식회사 하이닉스반도체 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559529A (en) * 1983-06-29 1985-12-17 U.S. Currency Protection Corp. Antitheft system with digitally coded signal
US4511888A (en) * 1983-06-29 1985-04-16 U.S. Currency Protection Corp. Dual signal electromagnetic article theft detector
JP4360736B2 (ja) * 2000-01-27 2009-11-11 株式会社ルネサステクノロジ 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法
JP4346211B2 (ja) * 2000-04-28 2009-10-21 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2002124873A (ja) * 2000-10-18 2002-04-26 Mitsubishi Electric Corp 半導体装置
JP2004070805A (ja) 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
JP4049641B2 (ja) * 2002-09-06 2008-02-20 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100439039B1 (ko) * 2002-09-09 2004-07-03 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 센스 증폭기
KR20080100948A (ko) 2007-05-15 2008-11-21 주식회사 하이닉스반도체 반도체 장치의 데이터 출력회로
US8090343B2 (en) * 2007-05-29 2012-01-03 At&T Mobility Ii Llc Optimized camel triggering for prepaid calling
JP5228468B2 (ja) * 2007-12-17 2013-07-03 富士通セミコンダクター株式会社 システム装置およびシステム装置の動作方法
US7957173B2 (en) * 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
KR101060769B1 (ko) 2008-12-12 2011-08-31 주식회사 하이닉스반도체 반도체 메모리장치의 버퍼회로
US20100332718A1 (en) * 2009-06-26 2010-12-30 Micron Technology, Inc. System and method for providing configurable latency and/or density in memory devices
KR20110130068A (ko) 2010-05-27 2011-12-05 주식회사 하이닉스반도체 전류량이 조절되는 버퍼를 포함한 집적회로
US8645743B2 (en) * 2010-11-22 2014-02-04 Apple Inc. Mechanism for an efficient DLL training protocol during a frequency change
DE102011056141A1 (de) * 2010-12-20 2012-06-21 Samsung Electronics Co., Ltd. Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet
US8582363B2 (en) * 2011-01-31 2013-11-12 Aplus Flash Technology, Inc. Method and apparatus for management of over-erasure in NAND-based NOR-type flash memory
WO2013043738A1 (en) * 2011-09-19 2013-03-28 The Regents Of The University Of California Body voltage sensing based short pulse reading circuit
US9417998B2 (en) * 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
US9116639B2 (en) * 2012-12-18 2015-08-25 Apple Inc. Maintaining synchronization during vertical blanking
KR20150029351A (ko) * 2013-09-10 2015-03-18 에스케이하이닉스 주식회사 데이터 트레이닝 장치
KR102130171B1 (ko) * 2014-01-13 2020-07-03 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US9632492B2 (en) * 2015-01-23 2017-04-25 Rockwell Automation Asia Pacific Business Ctr. Pte., Ltd. Redundant watchdog method and system utilizing safety partner controller
KR102337044B1 (ko) * 2015-07-27 2021-12-09 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09288889A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 同期型半導体記憶装置
KR19980018015A (ko) * 1996-08-29 1998-06-05 세키자와 다다시 내부 동작 주파수 설정 가능한 dram
KR20000005666A (ko) * 1998-06-17 2000-01-25 다니구찌 이찌로오, 기타오카 다카시 데이타입출력시의동작주파수마진이개선된동기형반도체기억장치
KR20010059177A (ko) * 1999-12-30 2001-07-06 박종섭 데이타 출력 제어장치
KR20020084956A (ko) * 2001-05-03 2002-11-16 주식회사 하이닉스반도체 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190126622A (ko) * 2018-05-02 2019-11-12 에스케이하이닉스 주식회사 모드레지스터제어회로를 포함하는 반도체시스템

Also Published As

Publication number Publication date
KR102337044B1 (ko) 2021-12-09
CN106409322A (zh) 2017-02-15
US9673814B2 (en) 2017-06-06
US20170033791A1 (en) 2017-02-02
CN106409322B (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
KR20180109215A (ko) 반도체장치
US9613666B1 (en) Semiconductor devices and semiconductor systems including the same
KR20170030825A (ko) 기준전압설정회로 및 반도체장치
US10466931B2 (en) Semiconductor devices and semiconductor systems including the same
KR20170013488A (ko) 반도체장치 및 반도체시스템
KR102337044B1 (ko) 반도체장치 및 반도체시스템
US10108504B2 (en) Semiconductor data multiplexer circuit
US9659611B1 (en) Semiconductor devices and semiconductor systems including the same
US20170084321A1 (en) Semiconductor device and semiconductor system
US10381066B2 (en) Semiconductor memory device with burst mode
KR102538703B1 (ko) 모드레지스터제어회로를 포함하는 반도체시스템
KR20190014949A (ko) 반도체장치
US11435815B2 (en) Semiconductor devices providing a power-down mode and methods of controlling the power-down mode using the semiconductor devices
KR102414257B1 (ko) 전자장치
KR102647420B1 (ko) 반도체장치
US9679621B2 (en) Semiconductor device and semiconductor system
US10288677B2 (en) Semiconductor device method relating to latch circuit testing
US9570151B1 (en) Semiconductor device and semiconductor system
US10535380B1 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
KR102628532B1 (ko) 반도체장치 및 반도체시스템
KR102444947B1 (ko) 반도체장치
US20200294561A1 (en) Semiconductor devices
KR20190103593A (ko) 반도체장치 및 반도체시스템
KR20190067669A (ko) 전자장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right