KR102628532B1 - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR102628532B1
KR102628532B1 KR1020160098423A KR20160098423A KR102628532B1 KR 102628532 B1 KR102628532 B1 KR 102628532B1 KR 1020160098423 A KR1020160098423 A KR 1020160098423A KR 20160098423 A KR20160098423 A KR 20160098423A KR 102628532 B1 KR102628532 B1 KR 102628532B1
Authority
KR
South Korea
Prior art keywords
data
internal
strobe signal
circuit
signal
Prior art date
Application number
KR1020160098423A
Other languages
English (en)
Other versions
KR20180014947A (ko
Inventor
김재일
김홍중
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160098423A priority Critical patent/KR102628532B1/ko
Priority to US15/625,651 priority patent/US10037788B2/en
Priority to US15/625,503 priority patent/US10147471B2/en
Publication of KR20180014947A publication Critical patent/KR20180014947A/ko
Priority to US16/206,790 priority patent/US10777241B2/en
Priority to US16/900,636 priority patent/US11217286B2/en
Priority to US16/900,477 priority patent/US11133042B2/en
Priority to US17/380,899 priority patent/US20210350840A1/en
Application granted granted Critical
Publication of KR102628532B1 publication Critical patent/KR102628532B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

반도체시스템은 커맨드 및 어드레스를 출력하고, 설정구간 이후 토글링되는 스트로브신호 및 데이터를 출력하는 제1 반도체장치 및 상기 커맨드가 제1 조합인 경우 초기화동작에 진입하고, 상기 커맨드가 제2 조합인 경우 상기 초기화동작 시점부터 상기 설정구간 동안 기 설정된 레벨의 내부데이터를 저장하는 제2 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 메모리셀의 초기화동작을 수행하는 반도체장치 및 반도체시스템에 관한 것이다.
반도체장치가 동작을 시작하기 위해서는 내부의 설정값들이 초기값으로 유지되어 있어야만 정상적인 동작이 가능해진다. 따라서, 반도체장치의 동작을 시작하기 위한 초기화동작은 매우 중요한 의미를 갖는다.
반도체장치와 같이 많은 기능을 포함하고 있는 칩들은 올바른 동작을 위해서 초기 조건이 정해져 있어야 하는 회로를 다수 구비하고 있으며, 초기화동작은 칩이 동작하기 전에 이루어져야 한다.
또한, 반도체장치는 동작 모드에 따라 데이터를 저장하고 이를 출력하기 위한 장치이다. 예를 들면, 컨트롤러 등에서 데이터를 요구하게 되면, 반도체장치는 입력된 어드레스에 대응하는 메모리셀의 데이터를 출력하는 리드 동작을 수행하거나, 어드레스에 대응하는 메모리셀에 데이터를 저장하는 라이트 동작을 수행한다.
본 발명은 데이터 및 스트로브신호에 관계없이 커맨드의 조합에 따라 초기화동작 진입 시 내부적으로 외부전압 레벨의 내부데이터를 메모리셀에 저장하여 메모리셀을 초기화하는 반도체장치 및 반도체시스템를 제공한다.
이를 위해 본 발명은 커맨드 및 어드레스를 출력하고, 설정구간 이후 토글링되는 스트로브신호 및 데이터를 출력하는 제1 반도체장치 및 상기 커맨드가 제1 조합인 경우 초기화동작에 진입하고, 상기 커맨드가 제2 조합인 경우 상기 초기화동작 시점부터 상기 설정구간 동안 기 설정된 레벨의 내부데이터를 저장하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 커맨드에 응답하여 초기화동작 시 인에이블되는 라이트신호 및 초기화신호를 생성하는 커맨드디코더, 상기 라이트신호에 응답하여 설정구간 이후 인에이블되는 제1 내부스트로브신호를 생성하고, 상기 초기화신호에 응답하여 인에이블되는 제2 내부스트로브신호를 생성하는 내부스트로브신호생성회로 및 상기 제2 내부스트로브신호에 응답하여 기 설정된 레벨을 갖는 내부데이터를 생성하고, 상기 설정구간 이후 토글링되는 스트로브신호에 동기되어 데이터로부터 상기 내부데이터를 생성하는 입출력회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 커맨드 및 어드레스를 출력하고, 설정구간 이후 토글링되는 제1 및 제2 스트로브신호 및 제1 및 제2 데이터를 출력하는 제1 반도체장치, 상기 커맨드가 제1 조합인 경우 초기화동작에 진입하고, 상기 커맨드가 제2 조합인 경우 상기 초기화동작 시점부터 상기 설정구간 동안 기 설정된 레벨의 제1 내부데이터를 저장하며, 상기 설정구간 이후 상기 제1 스트로브신호에 동기되어 상기 제1 데이터를 상기 제1 내부데이터로 저장하는 제2 반도체장치 및 상기 커맨드가 제1 조합인 경우 상기 초기화동작에 진입하고, 상기 커맨드가 제2 조합인 경우 상기 초기화동작 시점부터 상기 설정구간 동안 기 설정된 레벨의 제2 내부데이터를 저장하며, 상기 설정구간 이후 상기 제2 스트로브신호에 동기되어 상기 제2 데이터를 상기 제2 내부데이터로 저장하는 제3 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 데이터 및 스트로브신호에 관계없이 커맨드의 조합에 따라 초기화동작 진입 시 내부적으로 외부전압 레벨의 내부데이터를 메모리셀에 저장하여 메모리셀을 초기화할 수 있다.
또한, 본 발명에 의하면 반도체장치가 초기화동작 시 데이터를 전송하지 않고, 스트로브신호를 토글링하지 않아 전류소모량을 감소할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 반도체시스템에 포함된 입출력회로의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 3 은 도 2에 도시된 입출력회로에 포함된 데이터전달회로의 일 실시예에 따른 내부 구성을 도시한 회로도이다.
도 4 는 도 2에 도시된 입출력회로에 포함된 데이터전달회로의 다른 실시예에 따른 내부 구성을 도시한 회로도이다.
도 5 는 도 2에 도시된 입출력회로에 포함된 데이터전달회로의 또 다른 실시예에 따른 내부 구성을 도시한 회로도이다.
도 6 은 본 발명의 일 실시예에 따른 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
도 7 은 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 8 은 도 1 내지 도 7에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
도 9 는 도 1 내지 도 7에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 다른 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체시스템은 제1 반도체장치(1) 및 제2 반도체장치(2)를 포함할 수 있다. 제2 반도체장치(2)는 커맨드디코더(10), 내부스트로브신호생성회로(20), 입출력회로(30) 및 메모리회로(40)를 포함할 수 있다.
제1 반도체장치(1)는 커맨드(CMD<1:N>), 어드레스(ADD<1:M>), 데이터(DQ) 및 스트로브신호(DQS)를 출력할 수 있다. 제1 반도체장치(1)는 초기화동작 시 설정구간 이후 데이터(DQ)를 출력할 수 있다. 제1 반도체장치(1)는 초기화동작 시 설정구간 이후 토글링되는 스트로브신호(DQS)를 출력할 수 있다. 커맨드(CMD<1:N>)의 비트수 N은 자연수로 설정되고 실시예에 따라 다양한 비트수로 설정될 수 있다. 어드레스(ADD<1:M>)의 비트수 M은 자연수로 설정되고 실시예에 따라 다양한 비트수로 설정될 수 있다. 데이터(DQ)는 하나의 신호로 도시되어 있지만 실시예에 따라 다양한 비트로 구현될 수 있다. 데이터(DQ)는 실시예에 따라 연속되는 데이터열을 포함하도록 설정될 수 있다. 여기서, 설정구간은 초기화동작 진입 시점부터 데이터의 정렬동작이 완료되는 라이트레이턴시 구간이 종료되는 시점까지로 설정될 수 있다. 또한, 설정구간은 후술하는 구성을 통해 보다 구체적으로 설명하도록 한다. 한편, 제1 반도체장치(1)는 초기화동작 시 커맨드(CMD<1:N>), 어드레스(ADD<1:M>), 데이터(DQ) 및 스트로브신호(DQS)를 출력하도록 도시되어 있지만, 리드동작 시 커맨드(CMD<1:N>), 어드레스(ADD<1:M>) 및 스트로브신호(DQS)를 출력하고, 데이터(DQ)를 수신하도록 구현될 수 있다.
본 발명의 일실시예에 따른 제1 반도체장치(1)는 데이터(DQ)를 데이터버스를 통해 제2 반도체장치(2)로 전송할 수 있다. 제1 반도체장치(1)는 초기화동작 시 데이터(DQ)를 제2 반도체장치(2)로 전송하지 않을 수 있다. 제1 반도체장치(1)는 스트로브신호(DQS)를 제2 반도체장치(2)로 전송할 수 있다. 스트로브신호(DQS)는 초기화동작 시 토글링되지 않을 수 있다. 제1 반도체장치(1)는 초기화동작 시 클럭(미도시)으로부터 라이트리커버리타임(tWR)을 계산할 수 있다. 라이트리커버리타임(tWR)은 마지막 데이터(DQ)의 출력시점으로부터 프리차지동작 시점까지로 설정될 수 있다.
커맨드디코더(10)는 커맨드(CMD<1:N>)를 디코딩하여 라이트신호(WT) 및 초기화신호(WTZ)를 생성할 수 있다. 커맨드디코더(10)는 커맨드(CMD<1:N>)의 조합이 제1 조합인 경우 인에이블되는 라이트신호(WT)를 생성할 수 있다. 커맨드디코더(10)는 커맨드(CMD<1:N>)의 조합이 제2 조합인 경우 인에이블되는 초기화신호(WTZ)를 생성할 수 있다. 커맨드디코더(10)는 커맨드(CMD<1:N>)의 조합에 따라 순차적으로 인에이블되는 라이트신호(WT) 및 초기화신호(WTZ)를 생성할 수 있다. 라이트신호(WT)는 초기화동작 시 스트로브신호(DQS)에 동기되어 데이터(DQ)를 메모리회로(40)에 저장하기 위한 신호로 설정될 수 있다. 초기화신호(WTZ)는 초기화동작 시 데이터(DQ) 및 스트로브신호(DQS)에 관계없이 외부전압 레벨을 갖는 내부데이터(ID)를 메모리회로(40)에 저장하기 위한 신호로 설정될 수 있다.
내부스트로브신호생성회로(20)는 라이트신호(WT)에 응답하여 인에이블되는 제1 내부스트로브신호(WTS) 및 초기화신호(WTZ)에 응답하여 인에이블되는 제2 내부스트로브신호(WTZS)를 생성할 수 있다. 내부스트로브신호생성회로(20)는 라이트신호(WT)에 응답하여 설정구간 이후 인에이블되는 제1 내부스트로브신호(WTS)를 생성할 수 있다. 내부스트로브신호생성회로(20)는 초기화신호(WTZ)에 응답하여 인에이블되는 제2 내부스트로브신호(WTZS)를 생성할 수 있다.
입출력회로(30)는 제1 내부스트로브신호(WTS) 및 제2 내부스트로브신호(WTZS)에 응답하여 데이터(DQ)를 내부데이터(ID)로 전달하거나 외부전압을 내부데이터(ID)로 전달할 수 있다. 입출력회로(30)는 제1 내부스트로브신호(WTS)에 응답하여 스트로브신호(DQS)에 동기된 데이터(DQ)를 내부데이터(ID)로 전달할 수 있다. 입출력회로(30)는 제2 내부스트로브신호(WTZS)에 응답하여 외부전압을 내부데이터(ID)로 전달할 수 있다. 외부전압은 전원전압(VDD) 및 접지전압(VSS)을 포함할 수 있다.
메모리회로(40)는 초기화동작 시 어드레스(ADD<1:M>)에 의해 선택되는 메모리셀에 내부데이터(ID)를 저장할 수 있다. 메모리회로(40)는 초기화동작 시 어드레스(ADD<1:M>)에 의해 선택되는 메모리셀의 내부데이터(ID)를 출력할 수 있다. 메모리회로(40)는 다수의 메모리셀 어레이를 포함하는 휘발성 메모리장치 또는 비 휘발성 메모리장치등으로 구현될 수 있다.
이와 같이 제2 반도체장치(2)는 커맨드(CMD<1:N>)가 제1 조합인 경우 초기화동작에 진입하고, 커맨드(CMD<1:N>)가 제2 조합인 경우 초기화동작 시점부터 설정구간 동안 기 설정된 레벨의 내부데이터(ID)를 저장하며, 설정구간 이후 스트로브신호(DQS)에 동기되어 데이터(DQ)를 내부데이터(ID)로 저장할 수 있다. 제2 반도체장치(2)는 초기화동작 시 내부데이터(ID)를 데이터(DQ)로 출력할 수 있다.
본 발명의 일 실시예에 따른 제2 반도체장치(2)는 데이터(DQ)의 왜곡을 방지하기 위한 온다이터미네이션회로(On Die Termination Circuit, 미도시)를 포함할 수 있다. 온다이터미네이션회로(On Die Termination Circuit, 미도시)는 초기화동작 시 턴온되지 않을 수 있다.
도 2를 참고하면 본 발명의 일 실시예에 따른 입출력회로(30)는 버퍼회로(310), 데이터정렬회로(320), 데이터전달회로(330) 및 내부데이터생성회로(340)를 포함할 수 있다.
버퍼회로(310)는 데이터(DQ)와 기준전압(VREF)을 비교하여 입력데이터(DIN)를 생성할 수 있다. 버퍼회로(310)는 일반적인 비교기로 구현되어 데이터(DQ)를 버퍼링하여 입력데이터(DIN)를 생성할 수 있다. 기준전압(VREF)은 데이터(DQ)의 로직레벨을 검출하기 위해 일정한 레벨을 갖는 전압으로 설정될 수 있다.
데이터정렬회로(320)는 스트로브신호(DQS)에 동기되어 입력데이터(DIN)를 정렬하여 정렬데이터(AD)를 생성할 수 있다. 데이터정렬회로(320)는 스트로브신호(DQS)의 라이징엣지 및 폴링엣지에 동기되어 입력데이터(DIN)를 래치하고, 래치된 입력데이터(DIN)를 정렬하여 정렬데이터(AD)를 생성할 수 있다. 입력데이터(DIN)는 실시예에 따라 다양한 비트로 구현될 수 있다. 입력데이터(DIN)는 실시예에 따라 연속되는 데이터열을 포함하도록 설정될 수 있다. 데이터정렬회로(320)에서 입력데이터(DIN)를 정렬하여 정렬데이터(AD)를 생성하기 위한 시간은 앞서 설명한 라이트레이턴시 구간으로 설정되는 것이 바람직하다.
데이터전달회로(330)는 제1 내부스트로브신호(WTS)에 응답하여 정렬데이터(AD)를 전달데이터(TD)로 전달할 수 있다. 데이터전달회로(330)는 제2 내부스트로브신호(WTZS)에 응답하여 외부전압을 전달데이터(TD)로 전달할 수 있다.
내부데이터생성회로(340)는 인에이블신호(EN)가 인에이블되는 경우 전달데이터(TD)에 응답하여 내부데이터(ID)를 구동할 수 있다. 인에이블신호(EN)는 초기화동작 시 인에이블되는 신호로 설정될 수 있다.
도 3을 참고하면 본 발명의 일 실시예에 따른 데이터전달회로(330a)는 제1 전달회로(331), 제2 전달회로(332) 및 제1 래치회로(333)를 포함할 수 있다.
제1 전달회로(331)는 인버터(IV31)로 구현되어 제2 내부스트로브신호(WTZS) 및 제2 반전내부스트로브신호(WTZSB)에 응답하여 접지전압(VSS)을 반전버퍼링하여 노드(nd31)로 출력할 수 있다. 인버터(IV31)는 삼상인버터로 구현되어 제2 내부스트로브신호(WTZS)가 로직하이레벨이고 제2 반전내부스트로브신호(WTZSB)가 로직로우레벨인 경우 접지전압(VSS)을 반전 버퍼링하여 노드(nd31)로 출력할 수 있다. 제1 전달회로(331)는 제2 내부스트로브신호(WTZS)가 로직하이레벨이고 제2 반전내부스트로브신호(WTZSB)가 로직로우레벨인 경우 접지전압(VSS)에 응답하여 노드(nd31)를 풀업구동하여 전치전달데이터(PTD)를 생성할 수 있다. 제2 반전내부스트로브신호(WTZSB)는 제2 내부스트로브신호(WTZS)가 반전된 신호이다.
제2 전달회로(332)는 인버터(IV32)로 구현되어 제1 내부스트로브신호(WTS) 및 제1 반전내부스트로브신호(WTSB)에 응답하여 정렬데이터(AD)를 반전버퍼링하여 노드(nd31)로 출력할 수 있다. 인버터(IV32)는 삼상인버터로 구현되어 제1 내부스트로브신호(WTS)가 로직하이레벨이고 제1 반전내부스트로브신호(WTSB)가 로직로우레벨인 경우 정렬데이터(AD)를 반전 버퍼링하여 노드(nd31)로 출력할 수 있다. 제1 전달회로(331)는 제1 내부스트로브신호(WTS)가 로직하이레벨이고 제1 반전내부스트로브신호(WTSB)가 로직로우레벨인 경우 정렬데이터(AD)를 반전버퍼링하여 전치전달데이터(PTD)를 생성할 수 있다. 제1 반전내부스트로브신호(WTSB)는 제1 내부스트로브신호(WTS)가 반전된 신호이다.
제1 래치회로(333)는 노드(nd31)의 신호를 반전버퍼링하고 래치하여 전달데이터(TD)를 생성할 수 있다. 제1 래치회로(333)는 전치전달데이터(PTD)를 반전버퍼링하고 래치하여 전달데이터(TD)를 생성할 수 있다. 제1 래치회로(333)는 인버터들(IV33,IV34)로 구현되는 일반적인 래치회로로 구현될 수 있다.
도 4를 참고하면 본 발명의 다른 실시예에 따른 데이터전달회로(330b)는 제1 구동회로(334), 제3 전달회로(335) 및 제2 래치회로(336)를 포함할 수 있다.
제1 구동회로(334)는 노드(nd32)와 접지전압(VSS) 사이에 연결되는 NMOS 트랜지스터(N31)로 구현되어 제2 내부스트로브신호(WTZS)에 응답하여 노드(nd32)를 접지전압(VSS)과 연결할 수 있다. 제1 구동회로(334)는 제2 내부스트로브신호(WTZS)가 로직하이레벨인 경우 NMOS 트랜지스터(N31)가 턴온되어 노드(nd32)를 접지전압(VSS)과 연결할 수 있다. 제1 구동회로(334)는 제2 내부스트로브신호(WTZS)가 로직하이레벨인 경우 NMOS 트랜지스터(N31)가 턴온되어 노드(nd32)의 전하를 접지전압(VSS)으로 방출할 수 있다. 제1 구동회로(334)는 제2 내부스트로브신호(WTZS)가 로직하이레벨인 경우 노드(nd32)를 풀다운구동하여 접지전압(VSS) 레벨의 전치전달데이터(PTD)를 생성할 수 있다.
제3 전달회로(335)는 인버터(IV35)로 구현되어 제1 내부스트로브신호(WTS) 및 제1 반전내부스트로브신호(WTSB)에 응답하여 정렬데이터(AD)를 반전버퍼링하여 노드(nd32)로 출력할 수 있다. 인버터(IV35)는 삼상인버터로 구현되어 제1 내부스트로브신호(WTS)가 로직하이레벨이고 제1 반전내부스트로브신호(WTSB)가 로직로우레벨인 경우 정렬데이터(AD)를 반전 버퍼링하여 노드(nd32)로 출력할 수 있다. 제3 전달회로(335)는 제1 내부스트로브신호(WTS)가 로직하이레벨이고 제1 반전내부스트로브신호(WTSB)가 로직로우레벨인 경우 정렬데이터(AD)를 반전버퍼링하여 전치전달데이터(PTD)를 생성할 수 있다. 제1 반전내부스트로브신호(WTSB)는 제1 내부스트로브신호(WTS)가 반전된 신호이다.
제2 래치회로(336)는 노드(nd32)의 신호를 반전버퍼링하고 래치하여 전달데이터(TD)를 생성할 수 있다. 제2 래치회로(336)는 전치전달데이터(PTD)를 반전버퍼링하고 래치하여 전달데이터(TD)를 생성할 수 있다. 제2 래치회로(336)는 인버터들(IV36,IV37)로 구현되는 일반적인 래치회로로 구현될 수 있다.
도 5를 참고하면 본 발명의 또 다른 실시예에 따른 데이터전달회로(330c)는 제2 구동회로(337), 제4 전달회로(338) 및 제3 래치회로(339)를 포함할 수 있다.
제2 구동회로(337)는 제2 내부스트로브신호(WTZS)를 반전버퍼링하는 인버터(IV38) 및 전원전압(VDD)과 노드(nd33) 사이에 연결되어 인버터(IV38)의 출력신호에 응답하여 턴온되는 PMOS 트랜지스터(P31)로 구현될 수 있다. 제2 구동회로(337)는 제2 내부스트로브신호(WTZS)에 응답하여 노드(nd33)를 접원전압(VDD)과 연결할 수 있다. 제2 구동회로(337)는 제2 내부스트로브신호(WTZS)가 로직하이레벨인 경우 PMOS 트랜지스터(P31)가 턴온되어 노드(nd33)를 접원전압(VDD)과 연결할 수 있다. 제2 구동회로(337)는 제2 내부스트로브신호(WTZS)가 로직하이레벨인 경우 PMOS 트랜지스터(P31)가 턴온되어 전원전압(VDD)으로부터 노드(nd33)에 전하를 공급할 수 있다. 제2 구동회로(337)는 제2 내부스트로브신호(WTZS)가 로직하이레벨인 경우 노드(nd33)를 풀업구동하여 전원전압(VDD) 레벨의 전치전달데이터(PTD)를 생성할 수 있다.
제4 전달회로(338)는 인버터(IV39)로 구현되어 제1 내부스트로브신호(WTS) 및 제1 반전내부스트로브신호(WTSB)에 응답하여 정렬데이터(AD)를 반전버퍼링하여 노드(nd33)로 출력할 수 있다. 인버터(IV38)는 삼상인버터로 구현되어 제1 내부스트로브신호(WTS)가 로직하이레벨이고 제1 반전내부스트로브신호(WTSB)가 로직로우레벨인 경우 정렬데이터(AD)를 반전 버퍼링하여 노드(nd33)로 출력할 수 있다. 제4 전달회로(338)는 제1 내부스트로브신호(WTS)가 로직하이레벨이고 제1 반전내부스트로브신호(WTSB)가 로직로우레벨인 경우 정렬데이터(AD)를 반전버퍼링하여 전치전달데이터(PTD)를 생성할 수 있다. 제1 반전내부스트로브신호(WTSB)는 제1 내부스트로브신호(WTS)가 반전된 신호이다.
제3 래치회로(339)는 노드(nd33)의 신호를 반전버퍼링하고 래치하여 전달데이터(TD)를 생성할 수 있다. 제3 래치회로(339)는 전치전달데이터(PTD)를 반전버퍼링하고 래치하여 전달데이터(TD)를 생성할 수 있다. 제3 래치회로(339)는 인버터들(IV40,IV41)로 구현되는 일반적인 래치회로로 구현될 수 있다.
도 1 내지 도 6을 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 동작을 살펴보되 초기화동작에 진입하여 설정구간 동안 외부전압 레벨을 갖는 내부데이터를 생성하고 설정구간 이후 데이터로부터 내부데이터를 생성하는 동작을 예를 설명하면 다음과 같다.
T1 시점에 제1 반도체장치(1)는 제1 조합(1C)의 커맨드(CMD<1:N>) 및 어드레스(ADD<1:M>)를 출력한다. 제1 반도체장치(1)는 로직로우레벨의 데이터(DQ) 및 스트로브신호(DQS)를 출력한다.
T2 시점에 커맨드디코더(10)는 제1 조합의 커맨드(CMD<1:N>)를 디코딩하여 로직하이레벨로 인에이블되는 라이트신호(WT)를 생성한다.
T3 시점에 제1 반도체장치(1)는 제2 조합(2C)의 커맨드(CMD<1:N>) 및 어드레스(ADD<1:M>)를 출력한다. 제1 반도체장치(1)는 로직로우레벨의 데이터(DQ) 및 스트로브신호(DQS)를 출력한다.
T4 시점에 커맨드디코더(10)는 제2 조합의 커맨드(CMD<1:N>)를 디코딩하여 로직하이레벨로 인에이블되는 초기화신호(WTZ)를 생성한다.
T5 시점부터 T6 시점까지 내부스트로브신호생성회로(20)는 초기화신호(WTZ)에 응답하여 로직하이레벨로 인에이블되는 제2 스트로브신호(WTZS)를 생성한다.
입출력회로(30)의 데이터전달회로(330)는 로직하이레벨의 제2 내부스트로브신호(WTZS)에 응답하여 외부전압을 전달데이터(TD)로 전달할 수 있다. 여기서, 외부전압은 접지전압(VSS)으로 설정될 수 있다.
입출력회로(30)의 내부데이터생성회로(340)는 로직하이레벨의 인에이블신호(EN) 및 로직로우레벨의 전달데이터(TD)에 응답하여 로직로우레벨의 내부데이터(ID)를 생성한다.
T6 시점에 제1 반도체장치(1)는 설정구간이 경과 되어 토글링되는 데이터(DQ) 및 스트로브신호(DQS)를 출력한다.
T6 시점부터 T7 시점까지 내부스트로브신호생성회로(20)는 라이트신호(WT)의 입력시점으로부터 설정구간이 경과 되어 로직하이레벨로 인에이블되는 제1 내부스트로브신호(WTS)를 생성한다.
T7 시점에 입출력회로(30)의 버퍼회로(310)는 데이터(DQ)와 기준전압(VREF)을 비교하여 입력데이터(DIN)를 생성한다.
입출력회로(30)의 데이터정렬회로(320)는 설정구간이 경과하여 토글링되는 스트로브신호(DQS)에 동기되어 입력데이터(DIN)를 정렬하여 정렬데이터(AD)를 생성한다. 데이터정렬회로(320)는 스트로브신호(DQS)의 라이징엣지 및 폴링엣지에 동기되어 입력데이터(DIN)를 정렬하여 정렬데이터(AD)를 생성한다.
입출력회로(30)의 데이터전달회로(330)는 로직하이레벨의 제1 내부스트로브신호(WTS)에 응답하여 정렬데이터(AD)를 전달데이터(TD)로 전달한다.
입출력회로(30)의 내부데이터생성회로(340)는 로직하이레벨의 인에이블신호(EN) 및 전달데이터(TD)에 응답하여 내부데이터(ID)를 생성한다.
이와 같이 구성되는 본 발명의 일 실시예에 따른 반도체시스템은 데이터 및 스트로브신호에 관계없이 커맨드의 조합에 따라 초기화동작에 진입 시 내부적으로 외부전압 레벨의 내부데이터를 메모리셀에 저장하여 메모리셀을 초기화할 수 있다. 또한, 본 발명의 일 실시예에 따른 반도체시스템은 초기화동작 시 데이터를 전송하지 않고, 스트로브신호의 토글링 동작을 수행하지 않아 전류소모량을 감소할 수 있다.
도 7을 참고하면 본 발명의 다른 실시예에 따른 반도체시스템은 제1 반도체장치(3), 제2 반도체장치(4) 및 제3 반도체장치(5)를 포함할 수 있다.
제1 반도체장치(3)는 커맨드(CMD<1:N>), 어드레스(ADD<1:M>), 제1 및 제2 데이터(DQ<1:2>) 및 제1 및 제2 스트로브신호(DQS<1:2>)를 출력할 수 있다. 제1 반도체장치(3)는 초기화동작 시 설정구간 이후 제1 및 제2 데이터(DQ<1:2>)를 출력할 수 있다. 제1 반도체장치(3)는 초기화동작 시 설정구간 이후 토글링되는 제1 및 제2 스트로브신호(DQS<1:2>)를 출력할 수 있다. 커맨드(CMD<1:N>)의 비트수 N은 자연수로 설정되고 실시예에 따라 다양한 비트수로 설정될 수 있다. 어드레스(ADD<1:M>)의 비트수 M은 자연수로 설정되고 실시예에 따라 다양한 비트수로 설정될 수 있다. 제1 및 제2 데이터(DQ<1:2>)는 실시예에 따라 연속되는 데이터열을 포함하도록 설정될 수 있다. 여기서, 설정구간은 초기화동작 진입 시점부터 데이터의 정렬동작이 완료되는 라이트레이턴시 구간이 종료되는 시점까지로 설정될 수 있다.
본 발명의 다른 실시예에 따른 제1 반도체장치(3)는 제1 및 제2 데이터(DQ<1:2>)를 데이터버스를 통해 제2 반도체장치(4) 및 제3 반도체장치(5)로 전송할 수 있다. 제1 반도체장치(3)는 초기화동작 시 제1 및 제2 데이터(DQ<1:2>)를 제2 반도체장치(4) 및 제3 반도체장치(5)로 전송하지 않을 수 있다. 제1 반도체장치(3)는 제1 및 제2 스트로브신호(DQS<1:2>)를 제2 반도체장치(4) 및 제3 반도체장치(5)로 전송할 수 있다. 제1 및 제2 스트로브신호(DQS<1:2>)는 초기화동작 시 토글링되지 않을 수 있다. 제1 반도체장치(3)는 초기화동작 시 클럭(미도시)으로부터 라이트리커버리타임(tWR)을 계산할 수 있다. 라이트리커버리타임(tWR)은 마지막 제1 및 제2 데이터(DQ<1:2>)의 출력시점으로부터 프리차지동작 시점까지로 설정될 수 있다.
제2 반도체장치(4)는 커맨드(CMD<1:N>)가 제1 조합인 경우 초기화동작에 진입하고, 커맨드(CMD<1:N>)가 제2 조합인 경우 초기화동작 시점부터 설정구간 동안 기 설정된 레벨의 제1 내부데이터(미도시)를 저장하며, 설정구간 이후 제1 스트로브신호(DQS<1>)에 동기되어 제1 데이터(DQ<1>)를 제1 내부데이터(미도시)로 저장할 수 있다. 제2 반도체장치(4)는 초기화동작 시 제1 내부데이터(미도시)를 제1 데이터(DQ<1>)로 출력할 수 있다. 제2 반도체장치(4)는 앞서 도 1에 도시된 제2 반도체장치(2)와 동일한 구성으로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
본 발명의 다른 실시예에 따른 제2 반도체장치(4)는 제1 데이터(DQ<1>)의 왜곡을 방지하기 위한 온다이터미네이션회로(On Die Termination Circuit, 미도시)를 포함할 수 있다. 온다이터미네이션회로(On Die Termination Circuit, 미도시)는 초기화동작 시 턴온되지 않을 수 있다.
제3 반도체장치(5)는 커맨드(CMD<1:N>)가 제1 조합인 경우 초기화동작에 진입하고, 커맨드(CMD<1:N>)가 제2 조합인 경우 초기화동작 시점부터 설정구간 동안 기 설정된 레벨의 제2 내부데이터(미도시)를 저장하며, 설정구간 이후 제2 스트로브신호(DQS<2>)에 동기되어 제2 데이터(DQ<2>)를 제2 내부데이터(미도시)로 저장할 수 있다. 제3 반도체장치(5)는 초기화동작 시 제2 내부데이터(미도시)를 제2 데이터(DQ<2>)로 출력할 수 있다. 제3 반도체장치(5)는 앞서 도 1에 도시된 제2 반도체장치(2)와 동일한 구성으로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다. 제3 반도체장치(5)는 제2 반도체장치(4)가 외부전압 레벨의 제1 내부데이터(미도시)를 저장하는 동작 구간 동안 제2 스트로브신호(DQS<2>)에 동기되어 제2 데이터(DQ<2>)를 제2 내부데이터(미도시)로 저장하는 동작을 수행하도록 구현될 수 있다. 제3 반도체장치(5)는 제2 반도체장치(4)가 제1 스트로브신호(DQS<1>)에 동기되어 제1 데이터(DQ<1>)를 제1 내부데이터(미도시)로 저장하는 동작 구간 동안 외부전압 레벨의 제2 내부데이터(미도시)를 저장하는 동작을 수행하도록 구현될 수 있다.
본 발명의 다른 실시예에 따른 제3 반도체장치(5)는 제2 데이터(DQ<2>)의 왜곡을 방지하기 위한 온다이터미네이션회로(On Die Termination Circuit, 미도시)를 포함할 수 있다. 온다이터미네이션회로(On Die Termination Circuit, 미도시)는 초기화동작 시 턴온되지 않을 수 있다.
이와 같이 구성되는 본 발명의 다른 실시예에 따른 반도체시스템은 데이터 및 스트로브신호에 관계없이 커맨드의 조합에 따라 초기화동작 진입 시 내부적으로 외부전압 레벨의 내부데이터를 메모리셀에 저장하여 메모리셀을 초기화할 수 있다. 또한, 본 발명의 다른 실시예에 따른 반도체시스템은 초기화동작 시 데이터를 전송하지 않고, 스트로브신호의 토글링 동작을 수행하지 않아 전류소모량을 감소할 수 있다.
앞서, 도 1 내지 도 7에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 8을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(2) 및 도 7에 도시된 제2 반도체장치(4) 및 제3 반도체장치(5)를 포함할 수 있다. 데이터저장부(1001)는 외부에서 입력되는 데이터에 관계없이 내부적으로 설정된 논리레벨을 갖는 내부데이터를 생성하고, 내부데이터를 메모리셀어레이에 저장하는 초기화동작을 수행할 수 있다. 한편, 데이터저장부(1001)는 데이터의 왜곡을 방지하기 위한 온다이터미네이션회로(On Die Termination Circuit, 미도시)를 포함할 수 있다. 온다이터미네이션회로는 데이터저장부(1001)의 초기화동작 시 동작하지 않도록 설정될 수 있다. 또한, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제1 반도체장치(1) 및 7에 도시된 제1 반도체장치(3)를 포함할 수 있다. 메모리컨트롤러(1002)는 데이터 및 데이터를 스트로빙하기 위한 스트로빙신호를 데이터저장부(1001)에 인가할 수 있다. 메모리컨트롤러(1002)에서 인가되는 스트로빙신호는 데이터저장부(1001)의 초기화동작 시 토글링되지 않고, 초기화동작이 종료된 후 토글링되도록 설정될 수 있다. 도 8에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital CMDrd; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High CMDpacity; SDHC), 메모리 스틱 카드(Memory Stick CMDrd), 스마트 미디어 카드(Smart Media CMDrd; SM), 멀티 미디어 카드(Multi Media CMDrd; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
앞서, 도 1 내지 도 7에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 9를 참고하면 본 발명의 다른 실시예에 따른 전자시스템(3000)은 제1 반도체장치(3100) 및 제2 반도체장치(3200)를 포함할 수 있다.
제1 반도체장치(3100)는 온다이터미네이션회로(ODT:On Die Termination circuit)를 제어하기 위한 외부제어신호(ECTR)를 제2 반도체장치(3200)로 전송할 수 있다. 제1 반도체장치(3100)는 초기화동작 시 외부제어신호(ECTR)를 전송하지 않을 수 있다. 제1 반도체장치(3100)는 전송데이터(TD)를 제2 반도체장치(3200)로 전송할 수 있다.
제2 반도체장치(3200)는 스위치(3210), 온다이터미네이션회로(3220), 입력버퍼(3230) 및 출력버퍼(3240)를 포함할 수 있다. 스위치(3210)는 외부제어신호(ECTR)를 입력 받아 제어신호(CTR)로 전달할 수 있다. 온다이터미네이션회로(3220)는 제어신호(CTR)를 입력 받아 턴온 될 수 있다. 온다이터미네이션회로(3220)는 초기화동작 시 턴온 되지 않을 수 있다. 입력버퍼(3230)는 초기화동작 시 전송데이터(TD)를 입력 받아 입력데이터(DIN)를 생성할 수 있다. 입력데이터(DIN)는 초기화동작 시 제2 반도체장치(3200)에 포함되는 메모리셀(미도시)에 저장될 수 있다. 출력버퍼(3240)는 리드동작 시 출력데이터(DOUT)를 전송데이터(TD)로 출력할 수 있다. 출력데이터(DOUT)는 리드동작 시 제2 반도체장치(3200)에 포함되는 메모리셀(미도시)로부터 출력될 수 있다.
1. 제1 반도체장치 2. 제2 반도체장치
10. 커맨드디코더 20. 내부스트로브신호생성회로
30. 입출력회로 40. 메모리회로
310. 버퍼회로 320. 데이터정렬회로
330. 데이터전달회로 331. 제1 전달회로
332. 제2 전달회로 333. 제1 래치회로
334. 제1 구동회로 335. 제3 전달회로
336. 제2 래치회로 337. 제2 구동회로
338. 제4 전달회로 339. 제3 래치회로
340. 내부데이터생성회로

Claims (25)

  1. 커맨드 및 어드레스를 출력하고, 설정구간 이후 토글링되는 스트로브신호 및 데이터를 출력하는 제1 반도체장치; 및
    상기 커맨드가 제1 조합인 경우 초기화동작에 진입하고, 상기 커맨드가 제2 조합인 경우 상기 초기화동작 시점부터 상기 설정구간 동안 외부전압 레벨을 갖는 내부데이터를 저장하는 제2 반도체장치를 포함하는 반도체시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 설정구간은 상기 초기화동작 시점부터 상기 데이터의 정렬동작이 완료되기 위한 라이트레이턴시구간이 종료되는 시점까지로 설정되는 반도체시스템.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 제2 반도체장치는 상기 설정구간 이후 상기 스트로브신호에 동기되어 상기 데이터를 상기 내부데이터로 저장하는 반도체시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 제1 반도체장치는 상기 초기화동작 중 라이트리커버리타임을 계산하는 반도체시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 상기 라이트리커버리타임은 마지막 상기 데이터의 출력시점으로부터 프리차지동작 시점까지로 설정되는 반도체시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 제2 반도체장치는
    상기 커맨드가 상기 제1 조합인 경우 인에이블되는 라이트신호를 생성하고, 상기 커맨드가 상기 제2 조합인 경우 인에이블되는 초기화신호를 생성하는 커맨드디코더;
    상기 라이트신호에 응답하여 상기 설정구간 이후 인에이블되는 제1 내부스트로브신호 및 상기 초기화신호에 응답하여 인에이블되는 제2 내부스트로브신호를 생성하는 내부스트로브신호생성회로;
    상기 제2 내부스트로브신호에 응답하여 상기 외부전압을 상기 내부데이터로 전달하고, 상기 제1 내부스트로브신호에 응답하여 상기 스트로브신호에 동기된 상기 데이터를 상기 내부데이터로 전달하는 입출력회로; 및
    상기 어드레스에 의해 선택되는 메모리셀에 상기 내부데이터를 저장하는 메모리회로를 포함하는 반도체시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서, 상기 입출력회로는
    상기 제1 내부스트로브신호에 응답하여 정렬데이터를 전달데이터로 전달하고, 상기 제2 내부스트로브신호에 응답하여 상기 외부전압을 상기 전달데이터로 전달하는 데이터전달회로; 및
    상기 초기화동작 시 인에이블신호가 인에이블되는 경우 상기 전달데이터에 응답하여 상기 내부데이터를 구동하는 내부데이터생성회로를 포함하는 반도체시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 외부전압은 접지전압 및 전원전압을 포함하는 반도체시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 데이터전달회로는
    상기 제2 내부스트로브신호에 응답하여 상기 접지전압을 반전버퍼링하여 제1 노드로 전달하는 제1 전달회로;
    상기 제1 내부스트로브신호에 응답하여 상기 정렬데이터를 반전버퍼링하여 상기 제1 노드로 전달하는 제2 전달회로; 및
    상기 제1 노드의 신호를 반전버퍼링하고 래치하여 상기 전달데이터를 생성하는 래치회로를 포함하는 반도체시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 데이터전달회로는
    상기 제2 내부스트로브신호에 응답하여 제2 노드를 상기 접지전압 레벨로 구동하는 구동회로;
    상기 제1 내부스트로브신호에 응답하여 상기 정렬데이터를 반전버퍼링하여 상기 제2 노드로 전달하는 전달회로; 및
    상기 제2 노드의 신호를 반전버퍼링하고 래치하여 상기 전달데이터를 생성하는 래치회로를 포함하는 반도체시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 데이터전달회로는
    상기 제2 내부스트로브신호에 응답하여 제3 노드를 상기 전원전압 레벨로 구동하는 구동회로;
    상기 제1 내부스트로브신호에 응답하여 상기 정렬데이터를 반전버퍼링하여 상기 제3 노드로 전달하는 전달회로; 및
    상기 제3 노드의 신호를 반전버퍼링하고 래치하여 상기 전달데이터를 생성하는 래치회로를 포함하는 반도체시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 입출력회로는
    상기 데이터와 기준전압을 비교하여 입력데이터를 생성하는 버퍼회로; 및
    상기 스트로브신호에 동기되어 상기 입력데이터를 래치하고, 래치된 상기 입력데이터를 정렬하여 상기 정렬데이터를 생성하는 데이터정렬회로를 더 포함하는 반도체시스템.
  13. 커맨드에 응답하여 초기화동작 시 인에이블되는 라이트신호 및 초기화신호를 생성하는 커맨드디코더;
    상기 라이트신호에 응답하여 설정구간 이후 인에이블되는 제1 내부스트로브신호를 생성하고, 상기 초기화신호에 응답하여 인에이블되는 제2 내부스트로브신호를 생성하는 내부스트로브신호생성회로; 및
    상기 제2 내부스트로브신호에 응답하여 기 설정된 레벨을 갖는 내부데이터를 생성하고, 상기 설정구간 이후 토글링되고 외부로부터 입력되는 스트로브신호에 동기되어 데이터로부터 상기 내부데이터를 생성하는 입출력회로를 포함하는 반도체장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 라이트신호 및 상기 초기화신호는 상기 커맨드의 조합에 따라 순차적으로 인에이블되는 반도체장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 설정구간은 상기 초기화동작 시점부터 상기 데이터의 정렬동작이 완료되기 위한 라이트레이턴시구간이 종료되는 시점까지로 설정되는 반도체장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 입출력회로는 상기 설정구간 동안 상기 내부데이터를 상기 기 설정된 레벨로 구동하되, 상기 기 설정된 레벨은 외부전압의 레벨인 반도체장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 입출력회로는
    상기 제1 내부스트로브신호에 응답하여 정렬데이터를 전달데이터로 전달하고, 상기 제2 내부스트로브신호에 응답하여 상기 외부전압을 상기 전달데이터로 전달하는 데이터전달회로; 및
    상기 초기화동작 시 인에이블되는 인에이블신호가 인에이블되는 경우 상기 전달데이터에 응답하여 상기 내부데이터를 구동하는 내부데이터생성회로를 포함하는 반도체장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 외부전압은 접지전압 및 전원전압을 포함하는 반도체장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서, 상기 데이터전달회로는
    상기 제2 내부스트로브신호에 응답하여 상기 접지전압을 반전버퍼링하여 제1 노드로 전달하는 제1 전달회로;
    상기 제1 내부스트로브신호에 응답하여 상기 정렬데이터를 반전버퍼링하여 상기 제1 노드로 전달하는 제2 전달회로; 및
    상기 제1 노드의 신호를 반전버퍼링하고 래치하여 상기 전달데이터를 생성하는 래치회로를 포함하는 반도체장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서, 상기 데이터전달회로는
    상기 제2 내부스트로브신호에 응답하여 제2 노드를 상기 접지전압 레벨로 구동하는 구동회로;
    상기 제1 내부스트로브신호에 응답하여 상기 정렬데이터를 반전버퍼링하여 상기 제2 노드로 전달하는 전달회로; 및
    상기 제2 노드의 신호를 반전버퍼링하고 래치하여 상기 전달데이터를 생성하는 래치회로를 포함하는 반도체장치.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서, 상기 데이터전달회로는
    상기 제2 내부스트로브신호에 응답하여 제3 노드를 상기 전원전압 레벨로 구동하는 구동회로;
    상기 제1 내부스트로브신호에 응답하여 상기 정렬데이터를 반전버퍼링하여 상기 제3 노드로 전달하는 전달회로; 및
    상기 제3 노드의 신호를 반전버퍼링하고 래치하여 상기 전달데이터를 생성하는 래치회로를 포함하는 반도체장치.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 입출력회로는
    상기 데이터와 기준전압을 비교하여 입력데이터를 생성하는 버퍼회로; 및
    상기 스트로브신호에 동기되어 상기 입력데이터를 래치하고, 래치된 상기 입력데이터를 정렬하여 상기 정렬데이터를 생성하는 데이터정렬회로를 더 포함하는 반도체장치.
  23. 커맨드 및 어드레스를 출력하고, 설정구간 이후 토글링되는 제1 및 제2 스트로브신호 및 제1 및 제2 데이터를 출력하는 제1 반도체장치;
    상기 커맨드가 제1 조합인 경우 초기화동작에 진입하고, 상기 커맨드가 제2 조합인 경우 상기 초기화동작 시점부터 상기 설정구간 동안 기 설정된 레벨의 제1 내부데이터를 저장하며, 상기 설정구간 이후 상기 제1 스트로브신호에 동기되어 상기 제1 데이터를 상기 제1 내부데이터로 저장하는 제2 반도체장치; 및
    상기 커맨드가 제1 조합인 경우 상기 초기화동작에 진입하고, 상기 커맨드가 제2 조합인 경우 상기 초기화동작 시점부터 상기 설정구간 동안 기 설정된 레벨의 제2 내부데이터를 저장하며, 상기 설정구간 이후 상기 제2 스트로브신호에 동기되어 상기 제2 데이터를 상기 제2 내부데이터로 저장하는 제3 반도체장치를 포함하는 반도체시스템.
  24. 커맨드의 조합이 제1 조합인 경우 인에이블되는 라이트신호를 생성하고, 상기 커맨드의 조합이 제2 조합인 경우 인에이블되는 초기화신호를 생성하는 커맨드디코더를 포함하되, 상기 라이트신호는 스트로브신호에 동기되어 데이터를 저장하기 위한 신호이고, 상기 초기화신호는 초기화동작 시 상기 데이터 및 상기 스트로브신호에 관계없이 외부전압 레벨을 갖는 내부데이터를 저장하기 위한 신호인 반도체장치.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제 24 항에 있어서, 상기 라이트신호 및 상기 초기화신호는 상기 커맨드의 조합에 따라 순차적으로 인에이블되는 반도체장치.
KR1020160098423A 2016-06-27 2016-08-02 반도체장치 및 반도체시스템 KR102628532B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020160098423A KR102628532B1 (ko) 2016-08-02 2016-08-02 반도체장치 및 반도체시스템
US15/625,651 US10037788B2 (en) 2016-08-02 2017-06-16 Semiconductor devices and semiconductor systems
US15/625,503 US10147471B2 (en) 2016-08-02 2017-06-16 Semiconductor devices and semiconductor systems
US16/206,790 US10777241B2 (en) 2016-08-02 2018-11-30 Semiconductor devices and semiconductor systems
US16/900,636 US11217286B2 (en) 2016-06-27 2020-06-12 Semiconductor memory device with power down operation
US16/900,477 US11133042B2 (en) 2016-06-27 2020-06-12 Semiconductor memory system and semiconductor memory device, which can be remotely initialized
US17/380,899 US20210350840A1 (en) 2016-06-27 2021-07-20 Semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160098423A KR102628532B1 (ko) 2016-08-02 2016-08-02 반도체장치 및 반도체시스템

Publications (2)

Publication Number Publication Date
KR20180014947A KR20180014947A (ko) 2018-02-12
KR102628532B1 true KR102628532B1 (ko) 2024-01-25

Family

ID=61225134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160098423A KR102628532B1 (ko) 2016-06-27 2016-08-02 반도체장치 및 반도체시스템

Country Status (1)

Country Link
KR (1) KR102628532B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030023840A1 (en) * 2001-07-25 2003-01-30 Micron Technology, Inc. Power up initialization for memory
US20030115427A1 (en) 2001-03-08 2003-06-19 Micron Technology, Inc Tri-stating output buffer during initialization of synchronous memory
US20080005518A1 (en) 2006-06-30 2008-01-03 Mosaid Technologies Incorporated Synchronous memory read data capture
US20100037122A1 (en) * 2008-08-07 2010-02-11 International Business Machines Corporation Memory Controller for Reducing Time to Initialize Main Memory
US20150262631A1 (en) 2014-03-11 2015-09-17 Naoki Shimizu Semiconductor memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030115427A1 (en) 2001-03-08 2003-06-19 Micron Technology, Inc Tri-stating output buffer during initialization of synchronous memory
US20030023840A1 (en) * 2001-07-25 2003-01-30 Micron Technology, Inc. Power up initialization for memory
US20080005518A1 (en) 2006-06-30 2008-01-03 Mosaid Technologies Incorporated Synchronous memory read data capture
US20100037122A1 (en) * 2008-08-07 2010-02-11 International Business Machines Corporation Memory Controller for Reducing Time to Initialize Main Memory
US20150262631A1 (en) 2014-03-11 2015-09-17 Naoki Shimizu Semiconductor memory device

Also Published As

Publication number Publication date
KR20180014947A (ko) 2018-02-12

Similar Documents

Publication Publication Date Title
US10134485B2 (en) Semiconductor devices for impedance calibration including systems and methods thereof
US10706899B2 (en) Semiconductor device
US10685697B2 (en) Semiconductor devices and operations thereof
KR102671072B1 (ko) 반도체장치 및 반도체시스템
US10720192B2 (en) Semiconductor device configured to generate a strobe signal having various patterns
US9672884B1 (en) Semiconductor devices and semiconductor systems including the same
US10026461B2 (en) Semiconductor devices and semiconductor systems including the same
US10037788B2 (en) Semiconductor devices and semiconductor systems
US9773530B1 (en) Semiconductor devices and semiconductor systems relating to the prevention of a potential difference between signals from being reversed
KR102628532B1 (ko) 반도체장치 및 반도체시스템
US11435815B2 (en) Semiconductor devices providing a power-down mode and methods of controlling the power-down mode using the semiconductor devices
KR102638788B1 (ko) 반도체장치 및 반도체시스템
US10923167B2 (en) Semiconductor devices
US10658015B2 (en) Semiconductor devices
US10636460B2 (en) Semiconductor system including mode register control circuit
US20190287609A1 (en) Semiconductor device
KR20190123182A (ko) 반도체장치
US20170244389A1 (en) Input and output circuits and integrated circuits using the same
KR102697485B1 (ko) 반도체장치
KR20180126937A (ko) 집적회로
KR20210051364A (ko) 반도체장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right