KR102697485B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR102697485B1
KR102697485B1 KR1020190029334A KR20190029334A KR102697485B1 KR 102697485 B1 KR102697485 B1 KR 102697485B1 KR 1020190029334 A KR1020190029334 A KR 1020190029334A KR 20190029334 A KR20190029334 A KR 20190029334A KR 102697485 B1 KR102697485 B1 KR 102697485B1
Authority
KR
South Korea
Prior art keywords
pattern
control signal
command
generated
light
Prior art date
Application number
KR1020190029334A
Other languages
English (en)
Other versions
KR20200109756A (ko
Inventor
이유종
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190029334A priority Critical patent/KR102697485B1/ko
Priority to US16/592,557 priority patent/US10861511B2/en
Priority to CN201911011635.0A priority patent/CN111696594B/zh
Publication of KR20200109756A publication Critical patent/KR20200109756A/ko
Application granted granted Critical
Publication of KR102697485B1 publication Critical patent/KR102697485B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

반도체장치는 래치커맨드를 토대로 전치구동제어신호 및 구동제어신호를 생성하고, 패턴래치커맨드를 토대로 패턴구동제어신호를 생성하는 구동제어회로; 및
상기 전치구동제어신호 및 상기 구동제어신호를 토대로 데이터패드를 통해 입력되는 데이터로부터 생성된 구동데이터를 셀어레이에 저장하고, 상기 패턴구동제어신호를 토대로 기설정된 로직레벨로 구동되는 상기 구동데이터를 상기 셀어레이에 저장하는 라이트제어회로를 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 라이트동작을 수행하는 반도체장치에 관한 것이다.
디램 등의 반도체장치는 라이트동작 및 리드동작을 수행한다. 라이트동작은 어드레스에 의해 엑세스되는 셀어레이들을 포함하는 뱅크에 데이터를 저장하는 방식으로 수행되고, 리드동작은 뱅크에 포함된 셀어레이들에 저장된 데이터를 출력하는 방식으로 수행된다.
본 발명의 배경기술은 한국공개특허 제2017-0088138호에 개시되어 있다.
본 발명은 기설정된 데이터패턴을 갖는 데이터를 셀어레이에 저장하는 라이트동작을 수행하는 반도체장치를 제공한다.
이를 위해 본 발명은 래치커맨드를 토대로 전치구동제어신호 및 구동제어신호를 생성하고, 패턴래치커맨드를 토대로 패턴구동제어신호를 생성하는 구동제어회로; 및 상기 전치구동제어신호 및 상기 구동제어신호를 토대로 데이터패드를 통해 입력되는 데이터로부터 생성된 구동데이터를 셀어레이에 저장하고, 상기 패턴구동제어신호를 토대로 기설정된 로직레벨로 구동되는 상기 구동데이터를 상기 셀어레이에 저장하는 라이트제어회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 라이트동작에서 라이트커맨드로부터 래치커맨드를 생성하고, 패턴라이트동작에서 패턴라이트커맨드로부터 패턴래치커맨드를 생성하는 래치커맨드생성기; 및 상기 라이트동작에서 상기 래치커맨드를 토대로 전치구동제어신호 및 구동제어신호를 생성하고, 상기 패턴라이트동작에서 상기 패턴래치커맨드를 토대로 패턴구동제어신호를 생성하는 구동제어회로를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 기설정된 데이터패턴을 뱅크에 포함된 셀어레이에 저장하는 패턴라이트동작이 적은 전력을 소모하면서 제공될 수 있는 효과가 있다.
또한, 본 발명에 의하면 기설정된 데이터패턴을 뱅크에 포함된 셀어레이에 저장하는 패턴라이트동작에서 토글링하는 데이터를 입력받아 구동할 필요가 없어 라이트동작에 필요한 회로의 레이아웃 면적이 최소화될 수 있는 효과도 있다.
또한, 본 발명에 의하면 연속적으로 입력되는 라이트커맨드 및 패턴라이트커맨드를 각각 래치할 수 있는 파이프(PIPE)들을 구비하여 전력 소모 및 레이아웃 면적 소모를 최소화하면서 라이트동작과 패턴라이트동작을 연속적으로 수행할 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 반도체장치에서 패턴라이트커맨드와 패턴입력플래그가 생성되는 동작을 설명하기 위한 표이다.
도 3은 도 1에 도시된 반도체장치에 포함된 래치커맨드생성기의 일 실시예에 따른 구성을 도시한 도면이다.
도 4는 도 1에 도시된 반도체장치에 포함된 구동제어회로의 일 실시예에 따른 구성을 도시한 도면이다.
도 5는 도 1 내지 도 4에 도시된 반도체장치의 동작을 설명하기 위한 타이밍도이다.
도 6은 도 1에 도시된 반도체장치에 포함된 라이트제어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 7은 도 6에 도시된 라이트제어회로에 포함된 드라이버의 일 실시예에 따른 회로도이다.
도 8은 도 6에 도시된 라이트제어회로에 포함된 드라이버의 다른 실시예에 따른 회로도이다.
도 9은 도 6에 도시된 라이트제어회로의 동작을 설명하기 위한 타이밍도이다.
도 10은 도 1에 도시된 반도체장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체장치(100)는 입력버퍼회로(11), 커맨드디코더(12), 플래그추출회로(13), 시프팅라이트펄스생성기(14), 래치커맨드생성기(15), 구동제어회로(16) 및 라이트제어회로(17)를 포함할 수 있다.
입력버퍼회로(11)는 제1 내지 제L 외부제어신호(CA<1:L>), 클럭(CLK) 및 칩선택신호(CS)를 입력받아 제1 내지 제L 내부제어신호(ICA<1:L>), 내부클럭(ICLK) 및 내부칩선택신호(ICS)를 생성할 수 있다. 입력버퍼회로(11)는 제1 내지 제L 외부제어신호(CA<1:L>)를 버퍼링하여 제1 내지 제L 내부제어신호(ICA<1:L>)를 생성할 수 있다. 입력버퍼회로(11)는 클럭(CLK)을 버퍼링하여 내부클럭(ICLK)을 생성할 수 있다. 입력버퍼회로(11)는 칩선택신호(CS)를 버퍼링하여 내부칩선택신호(ICS)를 생성할 수 있다. 제1 내지 제L 외부제어신호(CA<1:L>)는 커맨드 및 어드레스를 포함할 수 있다. 제1 내지 제L 외부제어신호(CA<1:L>)의 비트 수(L)는 실시예에 따라서 다양하게 설정될 수 있다.
커맨드디코더(12)는 내부클럭(ICLK) 및 내부칩선택신호(ICS)를 토대로 제1 내지 제L 내부제어신호(ICA<1:L>)로부터 라이트커맨드(CWR), 패턴라이트커맨드(CWRX) 및 라이트펄스(WRP)를 생성할 수 있다. 커맨드디코더(12)는 내부클럭(ICLK) 및 내부칩선택신호(ICS)를 토대로 제1 내지 제L 내부제어신호(ICA<1:L>)를 디코딩하여 라이트커맨드(CWR)를 발생시킬 수 있다. 예를 들어, 커맨드디코더(12)는 내부칩선택신호(ICS)가 로직하이레벨로 설정된 상태에서 내부클럭(ICLK)이 로직로우레벨에서 로직하이레벨로 천이하는 시점(이하, '라이징에지'로 지칭함)에 동기하여 제1 내지 제L 내부제어신호(ICA<1:L>)가 제1 로직레벨조합으로 입력되는 경우 라이트커맨드(CWR)를 발생시킬 수 있다. 실시예에 따라서, 커맨드디코더(12)는 내부칩선택신호(ICS)가 로직로우레벨로 설정된 상태에서 라이트커맨드(CWR)를 발생시킬 수 있고, 내부클럭(ICLK)이 로직하이레벨에서 로직로우레벨로 천이하는 시점(이하, '폴링에지'로 지칭함)에 동기하여 라이트커맨드(CWR)를 발생시킬 수 있다. 라이트커맨드(CWR)는 데이터패드(도6의 41)를 통해 입력되는 데이터(도 6의 DQ)를 뱅크(도 6의 48)에 포함된 셀어레이에 저장하는 라이트동작이 수행되는 경우 발생될 수 있다. 라이트커맨드(CWR)는 실시예에 따라서 로직하이레벨 또는 로직로우레벨로 발생될 수 있다.
커맨드디코더(12)는 내부클럭(ICLK) 및 내부칩선택신호(ICS)를 토대로 제1 내지 제L 내부제어신호(ICA<1:L>)를 디코딩하여 패턴라이트커맨드(CWRX)를 발생시킬 수 있다. 예를 들어, 커맨드디코더(12)는 내부칩선택신호(ICS)가 로직하이레벨로 설정된 상태에서 내부클럭(ICLK)의 라이징에지에 동기하여 제1 내지 제L 내부제어신호(ICA<1:L>)가 제2 로직레벨조합으로 입력되는 경우 패턴라이트커맨드(CWRX)를 발생시킬 수 있다. 실시예에 따라서, 커맨드디코더(12)는 내부칩선택신호(ICS)가 로직로우레벨로 설정된 상태에서 패턴라이트커맨드(CWRX)를 발생시킬 수 있거나, 내부클럭(ICLK)의 폴링에지에 동기하여 패턴라이트커맨드(CWRX)를 발생시킬 수 있다. 패턴라이트커맨드(CWRX)는 기설정된 패턴을 갖도록 생성되는 구동데이터(도 6의 BD)를 뱅크(도 6의 48)에 포함된 셀어레이에 저장하는 패턴라이트동작이 수행되는 경우 발생될 수 있다. 커맨드디코더(12)는 라이트커맨드(CWR) 또는 패턴라이트커맨드(CWRX)가 발생되는 경우 라이트펄스(WRP)를 발생시킬 수 있다. 제1 내지 제L 내부제어신호(ICA<1:L>)의 제1 로직레벨조합 및 제2 로직레벨조합은 실시예에 따라서 다양하게 설정될 수 있다. 패턴라이트커맨드(CWRX)는 실시예에 따라서 로직하이레벨 또는 로직로우레벨로 설정될 수 있다. 커맨드디코더(12)에서 패턴라이트커맨드(CWRX)가 발생되는 동작에 대한 보다 구체적인 설명은 도 2를 참고하여 후술한다.
플래그추출회로(13)는 내부클럭(ICLK) 및 내부칩선택신호(ICS)를 토대로 제1 내지 제L 내부제어신호(ICA<1:L>)로부터 제1 내지 제M 레이턴시플래그(WL<1:M>)의 로직레벨조합을 설정할 수 있다. 예를 들어, 플래그추출회로(13)는 내부칩선택신호(ICS)가 로직하이레벨로 설정된 상태에서 내부클럭(ICLK)의 라이징에지에 동기하여 입력되는 제1 내지 제L 내부제어신호(ICA<1:L>)로부터 제1 내지 제M 레이턴시플래그(WL<1:M>)의 로직레벨조합을 설정할 수 있다. 플래그추출회로(13)는 내부칩선택신호(ICS)가 로직하이레벨로 설정된 상태에서 내부클럭(ICLK)의 라이징에지에 동기하여 입력된 제1 내지 제L 내부제어신호(ICA<1:L>)에 포함된 비트들 중 선택된 비트들의 로직레벨조합을 토대로 제1 내지 제M 레이턴시플래그(WL<1:M>)의 로직레벨조합을 설정할 수 있다. 제1 내지 제L 내부제어신호(ICA<1:L>)에 포함된 비트들 중 제1 내지 제M 레이턴시플래그(WL<1:M>)의 로직레벨조합을 설정하기 위해 사용되는 비트들은 실시예에 따라서 다양하게 설정될 수 있다. 실시예에 따라서, 플래그추출회로(13)는 내부칩선택신호(ICS)가 로직로우레벨로 설정된 상태에서 제1 내지 제M 레이턴시플래그(WL<1:M>)의 로직레벨조합을 설정할 수 있거나, 내부클럭(ICLK)의 폴링에지에 동기하여 제1 내지 제M 레이턴시플래그(WL<1:M>)의 로직레벨조합을 설정할 수 있다. 제1 내지 제M 레이턴시플래그(WL<1:M>)의 로직레벨조합은 라이트동작을 위한 라이트레이턴시(Write Latency)에 대한 정보를 포함할 수 있다. 예를 들어, 제1 내지 제3 레이턴시플래그(WL<1:3>)의 로직레벨조합이 '011'인 경우 라이트레이턴시가 3으로 설정되고, 제1 내지 제3 레이턴시플래그(WL<1:3>)의 로직레벨조합이 '110'인 경우 라이트레이턴시가 6으로 설정된다. 제1 내지 제3 레이턴시플래그(WL<1:3>)의 로직레벨조합이 '011'인 경우라 함은 제1 레이턴시플래그(WL<1>)가 로직로우레벨이고, 제2 및 제3 레이턴시플래그(WL<2:3>)가 모두 로직하이레벨인 경우를 의미한다. 제1 내지 제3 레이턴시플래그(WL<1:3>)의 로직레벨조합이 '110'인 경우라 함은 제3 레이턴시플래그(WL<3>)가 로직로우레벨이고, 제1 및 제2 레이턴시플래그(WL<1:2>)가 모두 로직하이레벨인 경우를 의미한다.
플래그추출회로(13)는 내부클럭(ICLK) 및 내부칩선택신호(ICS)를 토대로 제1 내지 제L 내부제어신호(ICA<1:L>)로부터 패턴입력플래그(PIF)를 발생시킬 수 있다. 예를 들어, 플래그추출회로(13)는 내부칩선택신호(ICS)가 로직하이레벨로 설정된 상태에서 내부클럭(ICLK)의 폴링에지에 동기하여 제1 내지 제L 내부제어신호(ICA<1:L>) 중 하나의 비트의 로직레벨에 따라 패턴입력플래그(PIF)를 발생시킬 수 있다. 실시예에 따라서, 플래그추출회로(13)는 내부칩선택신호(ICS)가 로직로우레벨로 설정된 상태에서 패턴입력플래그(PIF)를 발생시킬 수 있거나, 내부클럭(ICLK)의 라이징에지에 동기하여 패턴입력플래그(PIF)를 발생시킬 수 있다. 패턴입력플래그(PIF)는 패턴라이트동작에서 발생될 수 있다. 제1 내지 제L 내부제어신호(ICA<1:L>) 중 패턴입력플래그(PIF)를 발생시키기 위해 선택되는 비트는 실시예에 따라서 다양하게 설정될 수 있다. 패턴입력플래그(PIF)는 실시예에 따라서 로직하이레벨 또는 로직로우레벨로 발생될 수 있다. 플래그추출회로(13)에서 패턴입력플래그(PIF)가 발생되는 동작에 대한 보다 구체적인 설명은 도 2를 참고하여 후술한다.
시프팅라이트펄스생성기(14)는 내부클럭(ICLK) 및 제1 내지 제M 레이턴시플래그(WL<1:M>)를 토대로 라이트펄스(WRP)로부터 시프팅라이트펄스(SWRP)를 생성할 수 있다. 시프팅라이트펄스생성기(14)는 내부클럭(ICLK)에 동기하여 제1 내지 제M 레이턴시플래그(WL<1:M>)에 의해 설정된 라이트레이턴시만큼 라이트펄스(WRP)를 시프팅하여 시프팅라이트펄스(SWRP)를 생성할 수 있다. 예를 들어, 제1 내지 제3 레이턴시플래그(WL<1:3>)의 로직레벨조합이 '011'인 경우 라이트레이턴시가 3으로 설정되므로, 시프팅라이트펄스생성기(14)는 라이트펄스(WRP)를 내부클럭(ICLK)의 3 주기구간만큼 시프팅하여 시프팅라이트펄스(SWRP)를 생성할 수 있다. 시프팅라이트펄스(SWRP)는 라이트펄스(WRP)가 발생된 시점부터 라이트레이턴시만큼 경과된 시점에서 발생될 수 있다. 시프팅라이트펄스(SWRP)는 실시예에 따라서 로직하이레벨 또는 로직로우레벨로 발생될 수 있다.
래치커맨드생성기(15)는 라이트펄스(WRP), 시프팅라이트펄스(SWRP) 및 패턴입력플래그(PIF)를 토대로 라이트커맨드(CWR) 및 패턴라이트커맨드(CWRX)로부터 래치커맨드(LCMD) 및 패턴래치커맨드(LCMDX)를 생성할 수 있다. 래치커맨드생성기(15)는 라이트동작에서 라이트펄스(WRP)를 토대로 라이트커맨드(CWR)를 래치하고, 시프팅라이트펄스(SWRP)를 토대로 래치된 라이트커맨드(CWR)를 래치커맨드(LCMD)로 출력할 수 있다. 래치커맨드생성기(15)는 패턴라이트동작에서 라이트펄스(WRP) 및 패턴입력플래그(PIF)를 토대로 패턴라이트커맨드(CWRX)를 래치하고, 시프팅라이트펄스(SWRP) 및 패턴입력플래그(PIF)를 토대로 래치된 패턴라이트커맨드(CWRX)를 패턴래치커맨드(LCMDX)로 출력할 수 있다. 래치커맨드생성기(15)의 보다 구체적인 구성 및 동작에 대한 설명은 도 3을 참고하여 후술한다.
구동제어회로(16)는 래치커맨드(LCMD) 및 패턴래치커맨드(LCMDX)를 토대로 전치구동제어신호(PDCNT), 구동제어신호(DRVCNT) 및 패턴구동제어신호(DRVCNTX)를 생성할 수 있다. 구동제어회로(16)는 라이트동작을 위해 래치커맨드(LCMD)가 발생할 때 전치구동제어신호(PDCNT) 및 구동제어신호(DRVCNT)를 발생시킬 수 있다. 전치구동제어신호(PDCNT) 및 구동제어신호(DRVCNT) 각각은 실시예에 따라서 로직하이레벨 또는 로직로우레벨로 발생될 수 있다. 구동제어회로(16)는 패턴라이트동작을 위해 패턴래치커맨드(LCMDX)가 발생할 때 패턴구동제어신호(DRVCNTX)를 발생시킬 수 있다. 패턴구동제어신호(DRVCNTX)는 실시예에 따라서 로직하이레벨 또는 로직로우레벨로 발생될 수 있다. 구동제어회로(16)의 보다 구체적인 구성 및 동작에 대한 설명은 도 4 및 도 5를 참고하여 후술한다.
라이트제어회로(17)는 전치구동제어신호(PDCNT), 구동제어신호(DRVCNT) 및 패턴구동제어신호(DRVCNTX)를 토대로 라이트동작 및 패턴라이트동작을 제어할 수 있다. 라이트제어회로(17)는 라이트동작이 수행되어 전치구동제어신호(PDCNT) 및 구동제어신호(DRVCNT)가 발생될 때 데이터패드(도6의 41)를 통해 입력되는 데이터(도 6의 DQ)를 뱅크(도 6의 48)에 포함된 셀어레이에 저장할 수 있다. 라이트제어회로(17)는 패턴라이트동작이 수행되어 패턴구동제어신호(DRVCNTX)가 발생될 때 기설정된 로직레벨, 예를 들어, 로직로우레벨로 구동되는 구동데이터(도 6의 BD)를 뱅크(도 6의 48)에 포함된 셀어레이에 저장할 수 있다. 라이트제어회로(17)의 보다 구체적인 구성 및 동작에 대한 설명은 도 6 내지 도 9를 참고하여 후술한다.
도 2를 참고하면 커맨드디코더(12)에서 패턴라이트커맨드(CWRX)가 발생되는 조건 및 플래그추출회로(13)에서 패턴입력플래그(PIF)가 발생되는 조건을 확인할 수 있다. 내부칩선택신호(ICS)가 로직하이레벨('H')인 상태에서 내부클럭(ICLK)의 라이징에지에 동기하여 제1 내부제어신호(ICA<1>), 제2 내부제어신호(ICA<2>) 및 제3 내부제어신호(ICA<3>)가 각각 로직로우레벨('L'), 로직로우레벨('L') 및 로직하이레벨('H')로 입력된 후, 내부클럭(ICLK)의 폴링에지에 동기하여 제5 내부제어신호(ICA<5>)가 로직하이레벨('H')로 입력되는 경우 패턴라이트동작을 위해 커맨드디코더(12)에서 패턴라이트커맨드(CWRX)가 발생될 수 있고, 플래그추출회로(13)에서 패턴입력플래그(PIF)가 발생될 수 있다. 내부칩선택신호(ICS)가 'X'인 상태는 로직하이레벨 또는 로직로우레벨을 가져도 무방한 경우를 의미할 수 있다. 또한, 제1 내지 제7 내부제어신호(ICA<1:7>)가 'V'인 상태는 다양한 내부동작을 위해 유효한 로직레벨을 가질 수 있는 경우를 의미할 수 있다.
도 3을 참고하면 래치커맨드생성기(15)는 입력제어신호생성회로(21), 출력제어신호생성회로(22), 래치커맨드파이프(23), 패턴입력제어신호생성회로(24), 패턴출력제어신호생성회로(25) 및 패턴래치커맨드파이프(26)를 포함할 수 있다.
입력제어신호생성회로(21)는 라이트펄스(WRP)를 토대로 제1 내지 제N 입력제어신호(WR_PIN<1:N>)를 발생시킬 수 있다. 입력제어신호생성회로(21)는 라이트펄스(WRP)가 발생할 때마다 제1 내지 제N 입력제어신호(WR_PIN<1:N>)를 순차적으로, 그리고 반복적으로 발생시킬 수 있다. 예를 들어, 입력제어신호생성회로(21)는 라이트펄스(WRP)가 첫번째 발생하는 경우 제1 입력제어신호(WRX_PIN<1>)를 발생시킬 수 있고, 라이트펄스(WRP)가 N번째 발생하는 경우 제N 입력제어신호(WRX_PIN<N>)를 발생시킬 수 있으며, 라이트펄스(WRP)가 N+1번째 발생하는 경우 제1 입력제어신호(WRX_PIN<1>)를 발생시킬 수 있다. 제1 내지 제N 입력제어신호(WR_PIN<1:N>)에 포함된 비트 수(N)는 실시예에 따라서 다양하게 설정될 수 있다.
출력제어신호생성회로(22)는 시프팅라이트펄스(SWRP)를 토대로 제1 내지 제N 출력제어신호(WR_POUT<1:N>)를 발생시킬 수 있다. 출력제어신호생성회로(22)는 시프팅라이트펄스(SWRP)가 발생할 때마다 제1 내지 제N 출력제어신호(WR_POUT<1:N>)를 순차적으로, 그리고 반복적으로 발생시킬 수 있다. 예를 들어, 출력제어신호생성회로(22)는 시프팅라이트펄스(SWRP)가 첫번째 발생하는 경우 제1 출력제어신호(WR_POUT<1>)를 발생시킬 수 있고, 시프팅라이트펄스(SWRP)가 N번째 발생하는 경우 제N 출력제어신호(WR_POUT<N>)를 발생시킬 수 있으며, 시프팅라이트펄스(SWRP)가 N+1번째 발생하는 경우 제1 출력제어신호(WR_POUT<1>)를 발생시킬 수 있다. 제1 내지 제N 출력제어신호(WR_POUT<1:N>)에 포함된 비트 수(N)는 실시예에 따라서 다양하게 설정될 수 있다.
래치커맨드파이프(23)는 제1 내지 제N 입력제어신호(WR_PIN<1:N>) 및 제1 내지 제N 출력제어신호(WR_POUT<1:N>)를 토대로 라이트커맨드(CWR)로부터 래치커맨드(LCMD)를 생성할 수 있다. 래치커맨드파이프(23)는 제1 내지 제N 입력제어신호(WR_PIN<1:N>)에 동기하여 라이트커맨드(CWR)를 래치할 수 있고, 제1 내지 제N 출력제어신호(WR_POUT<1:N>)에 동기하여 래치된 라이트커맨드(CWR)를 래치커맨드(LCMD)로 출력할 수 있다.
패턴입력제어신호생성회로(24)는 패턴입력플래그(PIF)를 토대로 제1 내지 제N 입력제어신호(WR_PIN<1:N>)로부터 제1 내지 제N 패턴입력제어신호(WRX_PIN<1:N>)를 생성할 수 있다. 패턴입력제어신호생성회로(24)는 앤드게이트(AND21)를 포함할 수 있다. 패턴입력제어신호생성회로(24)는 패턴라이트동작에서 패턴입력플래그(PIF)가 로직하이레벨로 발생할 때 제1 내지 제N 입력제어신호(WR_PIN<1:N>)를 버퍼링하여 제1 내지 제N 패턴입력제어신호(WRX_PIN<1:N>)로 출력할 수 있다.
패턴출력제어신호생성회로(25)는 패턴입력플래그(PIF)를 토대로 제1 내지 제N 출력제어신호(WR_POUT<1:N>)로부터 제1 내지 제N 패턴출력제어신호(WRX_POUT<1:N>)를 생성할 수 있다. 패턴출력제어신호생성회로(25)는 앤드게이트(AND22)를 포함할 수 있다. 패턴출력제어신호생성회로(25)는 패턴라이트동작에서 패턴입력플래그(PIF)가 로직하이레벨로 발생할 때 제1 내지 제N 출력제어신호(WR_POUT<1:N>)를 버퍼링하여 제1 내지 제N 패턴출력제어신호(WRX_POUT<1:N>)로 출력할 수 있다.
패턴래치커맨드파이프(26)는 제1 내지 제N 패턴입력제어신호(WRX_PIN<1:N>) 및 제1 내지 제N 패턴출력제어신호(WRX_POUT<1:N>)를 토대로 패턴라이트커맨드(CWRX)로부터 패턴래치커맨드(LCMDX)를 생성할 수 있다. 패턴래치커맨드파이프(26)는 제1 내지 제N 패턴입력제어신호(WRX_PIN<1:N>)에 동기하여 패턴라이트커맨드(CWRX)를 래치할 수 있고, 제1 내지 제N 패턴출력제어신호(WRX_POUT<1:N>)에 동기하여 래치된 패턴라이트커맨드(CWRX)를 패턴래치커맨드(LCMDX)로 출력할 수 있다.
도 4를 참고하면 구동제어회로(16)는 전치구동제어신호생성회로(31), 구동제어신호생성회로(32) 및 패턴구동제어신호생성회로(33)를 포함할 수 있다. 전치구동제어신호생성회로(31)는 라이트동작을 위해 래치커맨드(LCMD)가 발생할 때 전치구동제어신호(PDCNT)를 발생시킬 수 있다. 구동제어신호생성회로(32)는 라이트동작을 위해 래치커맨드(LCMD)가 발생할 때 구동제어신호(DRVCNT)를 발생시킬 수 있다. 본 실시예에서, 래치커맨드(LCMD), 전치구동제어신호(PDCNT) 및 구동제어신호(DRVCNT) 각각은 로직하이레벨로 발생될 수 있다. 실시예에 따라서, 래치커맨드(LCMD), 전치구동제어신호(PDCNT) 및 구동제어신호(DRVCNT) 각각은 로직로우레벨로 발생되도록 구현될 수도 있다. 패턴구동제어신호생성회로(33)는 패턴라이트동작을 위해 패턴래치커맨드(LCMDX)가 발생할 때 패턴구동제어신호(DRVCNTX)를 발생시킬 수 있다. 본 실시예에서, 패턴래치커맨드(LCMDX) 및 패턴구동제어신호(DRVCNTX)는 각각 로직하이레벨로 발생될 수 있다. 실시예에 따라서, 패턴래치커맨드(LCMDX) 및 패턴구동제어신호(DRVCNTX) 각각은 로직로우레벨로 발생되도록 구현될 수도 있다.
앞서, 도 1 내지 도 4에서 설명된 바와 같이 구성된 반도체장치(100)에서 전치구동제어신호(PDCNT), 구동제어신호(DRVCNT) 및 패턴구동제어신호(DRVCNTX)가 생성되는 동작을 도 5를 참고하여 살펴보면 다음과 같다.
라이트동작을 수행하기 위해 라이트커맨드(CWR)를 생성하기 위한 로직레벨조합을 갖는 제1 내지 제L 내부제어신호(ICA<1:L>)이 입력되면 라이트펄스(WRP)가 로직하이레벨로 첫번째 발생된다. 패턴라이트동작을 수행하기 위해 패턴라이트커맨드(CWRX) 및 패턴입력플래그(PIF)를 생성하기 위한 로직레벨조합을 갖는 제1 내지 제L 내부제어신호(ICA<1:L>)이 입력되면 라이트펄스(WRP)가 로직하이레벨로 두번째 발생된다.
첫번째 발생된 라이트펄스(WRP)에 의해 제1 입력제어신호(WR_PIN<1>)가 로직하이레벨로 발생된다. 로직하이레벨로 발생된 제1 입력제어신호(WR_PIN<1>)에 의해 라이트커맨드(CWR)가 래치된다. 두번째 발생된 라이트펄스(WRP)에 의해 제2 패턴입력제어신호(WRX_PIN<2>)가 로직하이레벨로 발생된다. 제2 패턴입력제어신호(WRX_PIN<2>)는 패턴입력플래그(PIF)가 발생된 상태에서 두번째 발생된 라이트펄스(WRP)에 의해 로직하이레벨로 발생되는 제2 입력제어신호(WR_PIN<2>)가 버퍼링되어 발생될 수 있다. 로직하이레벨로 발생된 제2 패턴입력제어신호(WRX_PIN<2>)에 의해 패턴라이트커맨드(CWRX)가 래치된다.
라이트펄스(WRP)가 라이트레이턴시로 설정되는 구간(td)만큼 시프팅되어 시프팅라이트펄스(SWRP)가 발생된다. 첫번째 발생된 시프팅라이트펄스(SWRP)에 의해 제1 출력제어신호(WR_POUT<1>)가 로직하이레벨로 발생된다. 로직하이레벨로 발생된 제1 출력제어신호(WR_POUT<1>)에 의해 래치된 라이트커맨드(CWR)가 래치커맨드(LCMD)로 출력된다. 래치커맨드(LCMD)가 로직하이레벨로 발생되면 전치구동제어신호(PDCNT) 및 구동제어신호(DRVCNT)가 각각 로직하이레벨로 발생되어 라이트동작이 수행된다.
두번째 발생된 시프팅라이트펄스(SWRP)에 의해 제2 패턴출력제어신호(WRX_POUT<2>)가 로직하이레벨로 발생된다. 제2 패턴출력제어신호(WRX_POUT<2>)는 패턴입력플래그(PIF)가 발생된 상태에서 두번째 발생된 시프팅라이트펄스(SWRP)에 의해 로직하이레벨로 발생되는 제2 출력제어신호(WR_POUT<2>)가 버퍼링되어 발생될 수 있다. 로직하이레벨로 발생된 제2 패턴출력제어신호(WRX_POUT<2>)에 의해 래치된 패턴라이트커맨드(CWRX)가 패턴래치커맨드(LCMDX)로 출력된다. 패턴래치커맨드(LCMDX)가 로직하이레벨로 발생되면 패턴구동제어신호(DRVCNTX)가 로직하이레벨로 발생되어 패턴라이트동작이 수행된다.
도 6을 참고하면 라이트제어회로(17)는 데이터패드(41), 클럭패드(42), 데이터버퍼(43), 클럭버퍼(44), 데이터정렬회로(45), 전치드라이버(46), 드라이버(47) 및 뱅크(48)를 포함할 수 있다.
데이터버퍼(43)는 데이터패드(41)를 통해 입력되는 데이터(DQ)를 버퍼링하여 내부데이터(IDQ)를 생성할 수 있다. 클럭버퍼(44)는 클럭패드(42)를 통해 입력되는 데이터클럭(WCK)을 버퍼링하여 내부데이터클럭(IWCK)를 생성할 수 있다. 데이터클럭(WCK)은 데이터(DQ)를 입출력하는데 사용될 수 있다. 데이터클럭(WCK)은 반도체장치(100)의 고속동작을 위해 클럭(CLK)의 주파수보다 K배 크게 설정될 수 있다. 여기서, K는 2 이상의 자연수로 설정될 수 있다. 데이터정렬회로(4)는 내부데이터클럭(IWCK)에 동기하여 내부데이터(IDQ)를 정렬하여 정렬데이터(ALIGN)를 생성할 수 있다.
전치드라이버(46)는 전치구동제어신호(PDCNT)를 토대로 정렬데이터(ALIGN)를 입력받아 전치데이터(PD)를 생성할 수 있다. 전치드라이버(46)는 라이트동작이 수행되어 전치구동제어신호(PDCNT)가 발생하는 경우 정렬데이터(ALIGN)와 동일한 로직레벨로 전치데이터(PD)를 구동할 수 있다.
드라이버(47)는 구동제어신호(DRVCNT) 및 패턴구동제어신호(DRVCNTX)를 토대로 전치데이터(PD)를 입력받아 뱅크(48)에 저장되는 구동데이터(BD)를 생성할 수 있다. 드라이버(47)는 라이트동작이 수행되어 구동제어신호(DRVCNT)가 발생하는 경우 전치데이터(PD)와 동일한 로직레벨로 구동데이터(BD)를 구동할 수 있다. 드라이버(47)는 패턴라이트동작이 수행되어 패턴구동제어신호(DRVCNTX)가 발생하는 경우 구동데이터(BD)를 기설정된 로직레벨로 구동할 수 있다.
도 7에 도시된 바와 같이, 도 6에 도시된 드라이버(47)의 일 예에 해당하는 드라이버(47A)는 라이트구동회로(51) 및 패턴라이트구동회로(52)를 포함할 수 있다.
라이트구동회로(51)는 인버터(IV51), 낸드게이트(NAND51), 노어게이트(NOR51), PMOS 트랜지스터(P51) 및 NMOS 트랜지스터(N51)를 포함할 수 있다. 인버터(IV51)는 구동제어신호(DRVCNT)를 반전버퍼링하여 출력할 수 있다. 낸드게이트(NAND51)는 구동제어신호(DRVCNT) 및 전치데이터(PD)를 입력받아 부정논리곱 연산을 수행할 수 있다. 노어게이트(NOR51)는 인버터(IV51)의 출력신호 및 전치데이터(PD)를 입력받아 부정논리합 연산을 수행할 수 있다. PMOS 트랜지스터(P51)는 낸드게이트(NAND51)의 출력신호에 의해 턴온되어 구동데이터(BD)를 전원전압(VDD)으로 구동할 수 있다. NMOS 트랜지스터(N51)는 노어게이트(NOR51)의 출력신호에 의해 턴온되어 노드(nd51)로 출력되는 구동데이터(BD)를 접지전압(VSS)으로 구동할 수 있다. 라이트구동회로(51)는 라이트동작이 수행되어 구동제어신호(DRVCNT)가 로직하이레벨로 발생하는 경우 전치데이터(PD)와 동일한 로직레벨로 구동데이터(BD)를 구동할 수 있다.
패턴라이트구동회로(52)는 오어게이트(OR51) 및 NMOS 트랜지스터(N52)를 포함할 수 있다. 오어게이트(OR51)는 패턴구동제어신호(DRVCNTX) 및 리셋신호(RST)를 입력받아 논리합 연산을 수행할 수 있다. 리셋신호(RST)는 초기화동작을 위해 로직하이레벨로 발생될 수 있다. NMOS 트랜지스터(N52)는 오어게이트(OR51)의 출력신호에 의해 턴온되어 구동데이터(BD)를 접지전압(VSS)으로 구동할 수 있다. 패턴라이트구동회로(52)는 패턴라이트동작이 수행되어 패턴구동제어신호(DRVCNTX)가 발생하는 경우 구동데이터(BD)를 로직로우레벨로 구동할 수 있다.
도 8에 도시된 바와 같이, 도 6에 도시된 드라이버(47)의 다른 예에 해당하는 드라이버(47B)는 인버터들(IV61~IV64), 노어게이트(NOR61), 낸드게이트들(NAND61, NAND62), PMOS 트랜지스터(P61) 및 NMOS 트랜지스터들(N61, N62)을 포함할 수 있다. 인버터(IV61)는 구동제어신호(DRVCNT)를 반전버퍼링하여 출력할 수 있다. 인버터(IV62)는 전치데이터(PD)를 반전버퍼링하여 출력할 수 있다. 노어게이트(NOR61)는 인버터(IV61)의 출력신호 및 인버터(IV62)의 출력신호를 입력받아 부정논리합 연산을 수행할 수 있다. 인버터(IV63)는 노어게이트(NOR61)의 출력신호를 반전버퍼링하여 출력할 수 있다. 인버터(IV64)는 패턴구동제어신호(DRVCNTX)를 반전버퍼링하여 출력할 수 있다. 낸드게이트(NAND61)는 구동제어신호(DRVCNT) 및 인버터(IV62)의 출력신호를 입력받아 부정논리곱 연산을 수행할 수 있다. 낸드게이트(NAND62)는 낸드게이트(NAND61)의 출력신호 및 인버터(IV64)의 출력신호를 입력받아 부정논리곱 연산 결과를 노드(nd61)로 출력할 수 있다. PMOS 트랜지스터(P61)는 인버터(IV63)의 출력신호에 의해 턴온되어 구동데이터(BD)가 출력되는 노드(nd62)를 전원전압(VDD)으로 구동할 수 있다. NMOS 트랜지스터(N61)는 노드(nd61)의 신호에 의해 턴온되어 구동데이터(BD)를 접지전압(VSS)으로 구동할 수 있다. NMOS 트랜지스터(N62)는 리셋신호(RST)에 의해 턴온되어 구동데이터(BD)를 접지전압(VSS)으로 구동할 수 있다. 드라이버(47B)는 라이트동작이 수행되어 구동제어신호(DRVCNT)가 로직하이레벨로 발생하는 경우 전치데이터(PD)와 동일한 로직레벨로 구동데이터(BD)를 구동할 수 있다.
드라이버(47B)는 패턴라이트동작이 수행되어 패턴구동제어신호(DRVCNTX)가 발생하는 경우 구동데이터(BD)를 로직로우레벨로 구동할 수 있다.
이상 살펴본 바와 같이 구성된 라이트제어회로(17)의 동작을 도 9를 참고하여 살펴보면 다음과 같다.
데이터클럭(WCK)에 동기하여 제1 패턴을 갖는 데이터(DQ)로부터 정렬데이터(ALIGN)가 생성되는 상태에서 라이트동작과 패턴라이트동작이 순차적으로 수행되면 라이트동작에 의해 발생되는 구동제어신호(DRVCNT) 및 패턴구동제어신호(DRVCNTX)에 의해 전치데이터(PD) 및 구동데이터(BD)가 제1 패턴으로 구동되고, 패턴라이트동작에 의해 발생되는 패턴구동제어신호(DRVCNTX)에 의해 구동데이터(BD)는 로직로우레벨로 구동된다. 구동데이터(BD)는 라이트동작 및 패턴라이트동작에서 뱅크(도 6의 48)에 포함된 셀어레이에 저장된다. 구동데이터(BD)는 실시예에 따라서 다수의 비트들을 포함할 수 있고, 라이트동작에서 구동데이터(BD)에 포함된 모든 비트들은 제1 패턴으로 구동되고, 패턴라이트동작에서 구동데이터(BD)에 포함된 모든 비트들은 로직로우레벨로 설정된다.
데이터클럭(WCK)에 동기하여 제2 패턴을 갖는 데이터(DQ)로부터 정렬데이터(ALIGN)가 생성되는 상태에서 라이트동작과 패턴라이트동작이 순차적으로 수행되면 라이트동작에 의해 발생되는 구동제어신호(DRVCNT) 및 패턴구동제어신호(DRVCNTX)에 의해 전치데이터(PD) 및 구동데이터(BD)가 제2 패턴으로 구동되고, 패턴라이트동작에 의해 발생되는 패턴구동제어신호(DRVCNTX)에 의해 구동데이터(BD)는 로직로우레벨로 구동된다. 구동데이터(BD)는 실시예에 따라서 다수의 비트들을 포함할 수 있고, 라이트동작에서 구동데이터(BD)에 포함된 모든 비트들은 제2 패턴으로 구동되고, 패턴라이트동작에서 구동데이터(BD)에 포함된 모든 비트들은 로직로우레벨로 설정된다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체장치(100)는 전력 소모 및 레이아웃 면적 소모를 최소화하면서 라이트동작과 패턴라이트동작을 모두 수행할 수 있다. 본 실시예에 따른 반도체장치(100)는 패턴라이트동작에서는 토글링하는 데이터를 입력받아 구동할 필요가 없어 라이트동작에 필요한 회로의 레이아웃 면적을 최소화할 수 있다. 본 실시예에 따른 반도체장치(100)는 연속적으로 생성되는 라이트커맨드(CWR) 및 패턴라이트커맨드(CWRX)를 각각 래치할 수 있는 래치커맨드파이프(23) 및 패턴래치커맨드파이프(26)를 구비하여 반도체장치(100)의 전력 소모 및 레이아웃 면적 소모를 최소화하면서 라이트동작과 패턴라이트동작을 연속적으로 수행할 수 있다.
앞서, 도 1에서 살펴본 반도체장치(100)는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 10을 참고하면 본 발명의 일 실시 예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 반도체장치(100)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 10에서는 메모리컨트롤러(1002)가 하나의 블럭으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
100: 반도체장치 11: 입력버퍼회로
12: 커맨드디코더 13: 플래그추출회로
14: 시프팅라이트펄스생성기 15: 래치커맨드생성기
16: 구동제어회로 17: 라이트제어회로
21: 입력제어신호생성회로 22: 출력제어신호생성회로
23: 래치커맨드파이프 24: 패턴입력제어신호생성회로
25: 패턴출력제어신호생성회로 26: 패턴래치커맨드파이프

Claims (22)

  1. 라이트펄스, 시프팅라이트펄스 및 패턴입력플래그를 토대로 라이트커맨드 및 패턴라이트커맨드로부터 래치커맨드 및 패턴래치커맨드를 생성하는 래치커맨드생성기;
    상기 래치커맨드를 토대로 전치구동제어신호 및 구동제어신호를 생성하고, 상기 패턴래치커맨드를 토대로 패턴구동제어신호를 생성하는 구동제어회로; 및
    상기 전치구동제어신호 및 상기 구동제어신호를 토대로 데이터패드를 통해 입력되는 데이터로부터 생성된 구동데이터를 셀어레이에 저장하고, 상기 패턴구동제어신호를 토대로 기설정된 로직레벨로 구동되는 상기 구동데이터를 상기 셀어레이에 저장하는 라이트제어회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 구동데이터는 상기 전치구동제어신호 및 상기 구동제어신호를 토대로 상기 데이터패드를 통해 입력되는 상기 데이터로부터 생성된 후 상기 패턴구동제어신호를 토대로 상기 기설정된 로직레벨로 구동되는 반도체장치.
  3. 제 1 항에 있어서,
    상기 전치구동제어신호 및 상기 구동제어신호를 토대로 상기 구동데이터가 생성되는 것과 상기 패턴구동제어신호를 토대로 상기 기설정된 로직레벨로 상기 구동데이터가 생성되는 것은 상기 라이트제어회로에 의해 순차적으로 수행되는 반도체장치.
  4. 제 1 항에 있어서, 상기 구동제어회로는
    상기 래치커맨드가 발생하는 경우 상기 전치구동제어신호를 발생시키는 전치구동제어신호생성회로;
    상기 래치커맨드가 발생하는 경우 상기 구동제어신호를 발생시키는 구동제어신호생성회로; 및
    상기 패턴래치커맨드가 발생하는 경우 상기 패턴구동제어신호를 발생시키는 패턴구동제어신호생성회로를 포함하는 반도체장치.
  5. 제 1 항에 있어서, 상기 라이트제어회로는
    상기 전치구동제어신호가 발생할 때 상기 데이터를 토대로 전치데이터를 구동하는 전치드라이버; 및
    상기 구동제어신호 또는 상기 패턴구동제어신호가 발생될 때 상기 전치데이터를 토대로 상기 구동 데이터를 구동하는 드라이버를 포함하는 반도체장치.
  6. 제 1 항에 있어서,
    상기 래치커맨드는 상기 데이터로부터 생성된 상기 구동데이터가 상기 셀어레이에 저장되는 라이트동작에서 상기 라이트커맨드를 래치하여 생성되는 반도체장치.
  7. 제 1 항에 있어서,
    상기 패턴래치커맨드는 상기 기설정된 로직레벨로 구동되는 상기 구동데이터가 상기 셀어레이에 저장되는 패턴라이트동작에서 상기 패턴라이트커맨드를 래치하여 생성되는 반도체장치.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 라이트커맨드는 상기 데이터로부터 생성된 상기 구동데이터가 상기 셀어레이에 저장되는 라이트동작에서 발생되고,
    상기 패턴라이트커맨드는 상기 기설정된 로직레벨로 구동되는 상기 구동데이터가 상기 셀어레이에 저장되는 패턴라이트동작에서 발생되는 반도체장치.
  10. 제 9 항에 있어서,
    상기 라이트펄스는 상기 라이트동작 또는 상기 패턴라이트동작에서 발생되는 반도체장치.
  11. 제 10 항에 있어서, 상기 시프팅라이트펄스는 상기 라이트펄스를 라이트 레이턴시만큼 시프팅하여 생성되는 반도체장치.
  12. 제 9 항에 있어서, 상기 패턴입력플래그는 상기 패턴라이트동작에서 발생되는 반도체장치.
  13. 제 1 항에 있어서, 상기 래치커맨드생성기는
    상기 라이트펄스로부터 생성된 입력제어신호를 토대로 상기 라이트커맨드를 래치하고, 상기 시프팅라이트펄스로부터 생성된 출력제어신호를 토대로 상기 래치된 라이트커맨드를 상기 래치커맨드로 출력하는 래치커맨드파이프를 포함하는 반도체장치.
  14. 제 13 항에 있어서, 상기 래치커맨드생성기는
    상기 패턴입력플래그 및 상기 입력제어신호로부터 생성된 패턴입력제어신호를 토대로 상기 패턴라이트커맨드를 래치하고, 상기 패턴입력플래그 및 상기 출력제어신호로부터 생성된 패턴출력제어신호를 토대로 상기 래치된 패턴라이트커맨드를 상기 패턴래치커맨드로 출력하는 패턴래치커맨드파이프를 더 포함하는 반도체장치.
  15. 라이트동작에서 라이트커맨드로부터 래치커맨드를 생성하고, 패턴라이트동작에서 패턴라이트커맨드로부터 패턴래치커맨드를 생성하는 래치커맨드생성기; 및
    상기 라이트동작에서 상기 래치커맨드를 토대로 전치구동제어신호 및 구동제어신호를 생성하고, 상기 패턴라이트동작에서 상기 패턴래치커맨드를 토대로 패턴구동제어신호를 생성하는 구동제어회로를 포함하되,
    상기 래치커맨드생성기는 라이트펄스, 시프팅라이트펄스 및 패턴입력플래그를 토대로 상기 라이트커맨드 및 상기 패턴라이트커맨드로부터 상기 래치커맨드 및 상기 패턴래치커맨드를 생성하는 반도체장치.
  16. 제 15 항에 있어서,
    상기 라이트동작은 데이터패드를 통해 입력되는 데이터로부터 생성된 구동데이터를 셀어레이에 저장하기 위해 수행되고,
    상기 패턴라이트동작은 기설정된 로직레벨로 구동되는 상기 구동데이터를 상기 셀어레이에 저장하기 위해 수행되는 반도체장치.
  17. 삭제
  18. 제 15 항에 있어서,
    상기 라이트펄스는 상기 라이트동작 또는 상기 패턴라이트동작에서 발생되고,
    상기 시프팅라이트펄스는 상기 라이트펄스를 라이트 레이턴시만큼 시프팅하여 생성되는 반도체장치.
  19. 제 15 항에 있어서, 상기 패턴입력플래그는 상기 패턴라이트동작에서 발생되는 반도체장치.
  20. 제 15 항에 있어서, 상기 래치커맨드생성기는
    상기 라이트펄스로부터 생성된 입력제어신호를 토대로 상기 라이트커맨드를 래치하고, 상기 시프팅라이트펄스로부터 생성된 출력제어신호를 토대로 상기 래치된 라이트커맨드를 상기 래치커맨드로 출력하는 래치커맨드파이프를 포함하는 반도체장치.
  21. 제 20 항에 있어서, 상기 래치커맨드생성기는
    상기 패턴입력플래그 및 상기 입력제어신호로부터 생성된 패턴입력제어신호를 토대로 상기 패턴라이트커맨드를 래치하고, 상기 패턴입력플래그 및 상기 출력제어신호로부터 생성된 패턴출력제어신호를 토대로 상기 래치된 패턴라이트커맨드를 상기 패턴래치커맨드로 출력하는 패턴래치커맨드파이프를 더 포함하는 반도체장치.
  22. 제 15 항에 있어서,
    상기 전치구동제어신호 및 상기 구동제어신호를 토대로 데이터패드를 통해 입력되는 데이터로부터 생성된 구동데이터를 셀어레이에 저장하거나 상기 패턴구동제어신호를 토대로 기설정된 로직레벨로 구동되는 상기 구동데이터를 상기 셀어레이에 저장하는 라이트제어회로를 더 포함하는 반도체장치.
KR1020190029334A 2019-03-14 2019-03-14 반도체장치 KR102697485B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190029334A KR102697485B1 (ko) 2019-03-14 2019-03-14 반도체장치
US16/592,557 US10861511B2 (en) 2019-03-14 2019-10-03 Semiconductor devices
CN201911011635.0A CN111696594B (zh) 2019-03-14 2019-10-23 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190029334A KR102697485B1 (ko) 2019-03-14 2019-03-14 반도체장치

Publications (2)

Publication Number Publication Date
KR20200109756A KR20200109756A (ko) 2020-09-23
KR102697485B1 true KR102697485B1 (ko) 2024-08-21

Family

ID=72423782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190029334A KR102697485B1 (ko) 2019-03-14 2019-03-14 반도체장치

Country Status (3)

Country Link
US (1) US10861511B2 (ko)
KR (1) KR102697485B1 (ko)
CN (1) CN111696594B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180130506A1 (en) 2016-11-06 2018-05-10 Intel Corporation Memory device with flexible internal data write control circuitry
US20180181344A1 (en) * 2016-12-27 2018-06-28 Intel Corporation Programmable data pattern for repeated writes to memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787199B2 (ja) * 1991-03-29 1995-09-20 ローム株式会社 ヘッド駆動用ｉｃ及びヘッド基板
US5825782A (en) * 1996-01-22 1998-10-20 Micron Technology, Inc. Non-volatile memory system including apparatus for testing memory elements by writing and verifying data patterns
KR100673897B1 (ko) * 2005-03-02 2007-01-25 주식회사 하이닉스반도체 반도체 소자의 출력 드라이버
US20120120129A1 (en) * 2010-11-11 2012-05-17 Novatek Microelectronics Corp. Display controller driver and method for testing the same
KR101869866B1 (ko) * 2011-11-07 2018-06-22 에스케이하이닉스 주식회사 반도체 메모리 장치
CN103516635A (zh) * 2012-06-21 2014-01-15 联咏科技股份有限公司 预驱动器及其差动信号传输器
KR20160001948A (ko) * 2014-06-30 2016-01-07 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
US9805802B2 (en) * 2015-09-14 2017-10-31 Samsung Electronics Co., Ltd. Memory device, memory module, and memory system
KR102491579B1 (ko) * 2016-01-22 2023-01-25 삼성전자주식회사 메모리 장치, 메모리 모듈 및 메모리 시스템
KR102584637B1 (ko) * 2016-08-22 2023-10-05 삼성전자주식회사 반도체 메모리 장치 및 반도체 장치
US10002651B2 (en) * 2016-10-06 2018-06-19 SK Hynix Inc. Semiconductor devices
KR102649888B1 (ko) * 2016-11-29 2024-03-22 에스케이하이닉스 주식회사 트레이닝 장치 및 이를 포함하는 반도체 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180130506A1 (en) 2016-11-06 2018-05-10 Intel Corporation Memory device with flexible internal data write control circuitry
US20180181344A1 (en) * 2016-12-27 2018-06-28 Intel Corporation Programmable data pattern for repeated writes to memory

Also Published As

Publication number Publication date
KR20200109756A (ko) 2020-09-23
US20200294561A1 (en) 2020-09-17
CN111696594A (zh) 2020-09-22
CN111696594B (zh) 2023-09-05
US10861511B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
KR102611898B1 (ko) 반도체장치 및 반도체시스템
US10734042B2 (en) Semiconductor devices
US10847195B2 (en) Semiconductor device having ranks that performs a termination operation
US10629248B2 (en) Semiconductor devices configured to store bank addresses and generate bank group addresses
US10108504B2 (en) Semiconductor data multiplexer circuit
US10726889B2 (en) Semiconductor devices
US9653133B2 (en) Semiconductor device and semiconductor system
US10607673B2 (en) Semiconductor devices for controlling input of a data strobe signal
US10381066B2 (en) Semiconductor memory device with burst mode
KR102697485B1 (ko) 반도체장치
CN111199760B (zh) 半导体器件
US10636460B2 (en) Semiconductor system including mode register control circuit
US10658015B2 (en) Semiconductor devices
US10679682B2 (en) Semiconductor devices
US11062741B2 (en) Semiconductor devices
US10559332B1 (en) Semiconductor devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right