KR20190067669A - 전자장치 - Google Patents

전자장치 Download PDF

Info

Publication number
KR20190067669A
KR20190067669A KR1020170167842A KR20170167842A KR20190067669A KR 20190067669 A KR20190067669 A KR 20190067669A KR 1020170167842 A KR1020170167842 A KR 1020170167842A KR 20170167842 A KR20170167842 A KR 20170167842A KR 20190067669 A KR20190067669 A KR 20190067669A
Authority
KR
South Korea
Prior art keywords
area
control signal
delay
address
command
Prior art date
Application number
KR1020170167842A
Other languages
English (en)
Inventor
이재인
진영재
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170167842A priority Critical patent/KR20190067669A/ko
Priority to CN201810586747.8A priority patent/CN109903808B/zh
Priority to US16/121,122 priority patent/US10621039B2/en
Publication of KR20190067669A publication Critical patent/KR20190067669A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4062—Parity or ECC in refresh operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

전자장치는 동작제어신호 및 내부정보신호에 응답하여 영역별 에러정정동작의 수행 여부에 대한 정보를 포함하는 영역제어신호를 생성하는 영역제어신호생성회로; 및 상기 영역제어신호에 의해 결정되는 지연구간만큼 컬럼펄스를 지연시켜 영역별 컬럼동작을 제어하는 영역컬럼제어신호를 생성하는 영역컬럼제어신호생성회로를 포함한다.

Description

전자장치{ELECTORNIC DEVICE}
본 발명은 에러정정동작을 수행하는 전자장치에 관한 것이다.
최근 전자장치의 동작속도를 증가시키기 위해 클럭 사이클(cycle)마다 4비트 또는 8비트의 데이터를 입/출력하는 DDR2, DDR3 방식 등이 사용되고 있다. 데이터의 입/출력 속도가 빨라지는 경우 데이터가 전송되는 과정 중 발생되는 오류의 발생 확률도 증가 되므로, 데이터 전송의 신뢰성을 보장하기 위한 별도의 장치와 방법이 추가적으로 요구되고 있다.
데이터 전송시마다 오류 발생 여부를 확인할 수 있는 오류코드를 생성하여 데이터와 함께 전송함으로써, 데이터 전송의 신뢰성을 보장하는 에러정정동작을 사용하고 있다. 오류코드에는 발생한 오류를 검출할 수 있는 오류검출코드(Error Detection Code, EDC)와, 오류 발생시 이를 자체적으로 정정할 수 있는 오류정정코드(Error Correction Code, ECC) 등이 있다.
본 발명의 배경기술은 미국등록특허 제9646718호에 개시되어 있다.
본 발명은 영역별로 에러정정동작의 수행 여부를 제어할 수 있는 전자장치를 제공한다.
이를 위해 본 발명은 동작제어신호 및 내부정보신호에 응답하여 영역별 에러정정동작의 수행 여부에 대한 정보를 포함하는 영역제어신호를 생성하는 영역제어신호생성회로; 및 상기 영역제어신호에 의해 결정되는 지연구간만큼 컬럼펄스를 지연시켜 영역별 컬럼동작을 제어하는 영역컬럼제어신호를 생성하는 영역컬럼제어신호생성회로를 포함하는 전자장치를 제공한다.
또한, 본 발명은 동작제어신호 및 내부정보신호에 응답하여 영역별 에러정정동작의 수행 여부에 대한 정보를 포함하는 영역제어신호를 생성하는 영역제어신호생성회로; 및 상기 영역제어신호에 의해 상기 영역별 에러정정동작의 수행 여부에 따라 상기 영역별 리프레쉬주기를 조절하거나 상기 영역별 내부전압의 전압레벨을 조절하는 동작제어회로를 포함하는 전자장치를 제공한다.
또한, 본 발명은 동작제어신호 및 내부정보신호에 응답하여 영역별 에러정정동작의 수행 여부에 대한 정보를 포함하는 영역제어신호를 생성하는 영역제어신호생성회로; 상기 영역제어신호에 의해 결정되는 지연구간만큼 컬럼펄스를 지연시켜 영역별 컬럼동작을 제어하는 영역컬럼제어신호를 생성하는 영역컬럼제어신호생성회로; 상기 영역제어신호에 의해 결정되는 지연구간만큼 내부커맨드 및 어드레스를 지연시켜 제1 지연커맨드, 제2 지연커맨드, 제1 지연어드레스 및 제1 지연어드레스를 생성하는 영역커맨드/어드레스생성회로; 상기 영역컬럼제어신호, 제1 지연커맨드, 제2 지연커맨드, 제1 지연어드레스 및 제1 지연어드레스에 응답하여 영역별 컬럼동작을 제어하는 코어회로; 및 상기 영역제어신호에 의해 상기 영역별 에러정정동작의 수행 여부에 따라 상기 영역별 리프레쉬주기를 조절하거나 상기 영역별 내부전압의 전압레벨을 조절하는 동작제어회로를 포함하는 전자장치를 제공한다.
본 발명에 의하면 모드레지스터라이트 동작에 따라 영역별로 에러정정동작의 수행 여부를 설정함으로써 전류 소모를 절감할 수 있는 효과가 있다.
또한, 본 발명에 의하면 에러정정동작의 수행 여부에 따라 컬럼동작의 수행시점을 조절하여 에러정정동작이 수행되는 영역의 동작 조건에 따라 컬럼동작의 동작 속도를 용이하게 설정할 수 있는 효과도 있다.
또한, 본 발명에 의하면 에러정정동작의 수행 여부에 따라 리프레쉬속도를 조절함으로써, 에러정정동작이 수행되는 영역에서 리프레쉬동작에 소모되는 전류 소모를 절감할 수 있는 효과도 있다.
또한, 본 발명에 의하면 에러정정동작의 수행 여부에 따라 내부전압의 레벨을 조절함으로써, 에러정정동작이 수행되는 영역에서 내부전압 생성에 소모되는 전류를 절감할 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 전자장치의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 전자장치에 포함된 동작제어신호생성회로의 일 실시예에 따른 회로도이다.
도 3은 도 1에 도시된 전자장치에 포함된 영역제어신호생성회로의 일 실시예에 따른 회로도이다.
도 4는 도 3에 도시된 영역제어신호생성회로의 동작을 설명하기 위한 표이다.
도 5는 도 1에 도시된 전자장치에 포함된 영역컬럼제어신호생성회로의 일 실시예에 따른 도면이다.
도 6은 도 5에 도시된 영역컬럼제어신호생성회로에 포함된 제1 및 제2 지연기의 일 실시예에 따른 회로도이다.
도 7은 도 1에 도시된 전자장치에 포함된 영역커맨드/어드레스생성회로의 일 실시예에 따른 도면이다.
도 8은 도 7에 도시된 영역커맨드/어드레스생성회로에 포함된 제1 및 제2 커맨드지연기의 일 실시예에 따른 회로도이다.
도 9는 도 7에 도시된 영역커맨드/어드레스생성회로에 포함된 제1 및 제2 어드레스지연기의 일 실시예에 따른 회로도이다.
도 10은 도 1에 도시된 전자장치에 포함된 코어회로의 일 실시예에 따른 도면이다.
도 11은 도 1에 도시된 전자장치에 포함된 동작제어회로의 일 실시예에 따른 도면이다.
도 12 및 도 13은 도 1에 도시된 전자장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 전자장치는 커맨드디코더(1), 정보신호추출회로(2), 모드레지스터(3), 동작제어신호생성회로(4), 영역제어신호생성회로(5), 영역컬럼제어신호생성회로(6), 영역커맨드/어드레스생성회로(7), 코어회로(8) 및 동작제어회로(9)를 포함할 수 있다.
커맨드디코더(1)는 외부제어신호(CA<L:1>)에 응답하여 내부커맨드(ICMD) 및 모드레지스터라이트신호(MRW)를 생성할 수 있다. 커맨드디코더(1)는 외부제어신호(CA<L:1>)를 디코딩하여 내부커맨드(ICMD) 및 모드레지스터라이트신호(MRW)를 생성할 수 있다. 내부커맨드(ICMD) 및 모드레지스터라이트신호(MRW)는 외부제어신호(CA<L:1>)의 논리레벨조합에 따라 선택적으로 인에이블될 수 있다. 외부제어신호(CA<L:1>)는 어드레스, 커맨드 및 정보신호(OP<4:1>)를 포함할 수 있다. 외부제어신호(CA<L:1>)에 포함된 비트들의 수(L)는 실시예에 따라서 다양하게 설정될 수 있다. 내부커맨드(ICMD)는 리드동작 또는 라이트동작을 수행하기 위해 인에이블될 수 있다. 내부커맨드(ICMD)는 본 실시예에서 하나의 신호로 표시하였지만 실시예에 따라서 동작별로 구분되는 복수의 신호들로 표시될 수도 있다. 모드레지스터라이트신호(MRW)는 모드레지스터라이트동작을 수행하기 위해 인에이블될 수 있다.
정보신호추출회로(2)는 외부제어신호(CA<L:1>)에 응답하여 정보신호(OP<4:1>)를 생성할 수 있다. 정보신호추출회로(2)는 외부제어신호(CA<L:1>)에 포함된 비트들 중 일부를 정보신호(OP<4:1>)로 추출하여 출력할 수 있다. 본 실시예의 경우 코어회로(8)에 포함된 제1 영역(821), 제2 영역(822), 제3 영역(823) 및 제4 영역(824)에 대응하여 정보신호(OP<4:1>)의 비트 수를 4로 설정했으나 실시예에 따라서 다르게 설정할 수 있다.
모드레지스터(3)는 모드레지스터라이트신호(MRW)에 응답하여 정보신호(OP<4:1>)를 저장하고, 내부정보신호(IOP<4:1>)를 생성할 수 있다. 모드레지스터(3)는 모드레지스터라이트동작이 수행되어 모드레지스터라이트신호(MRW)가 인에이블되는 경우 정보신호(OP<4:1>)를 저장하고, 저장된 정보신호(OP<4:1>)를 내부정보신호(IOP<4:1>)로 출력할 수 있다. 본 실시예의 경우 정보신호(OP<4:1>)에 에러정정동작이 수행되는 영역에 대한 정보가 포함될 수 있다. 에러정정동작이 수행되는 영역에 대응하는 정보신호(OP<4:1>)의 논리레벨조합은 실시예에 따라서 다양하게 설정될 수 있다. 실시예에 따라 정보신호(OP<4:1>)에 레이턴시 정보 및 버스트랭쓰 정보 등이 포함될 수도 있다.
동작제어신호생성회로(4)는 에러정정동작활성화신호(ECC_0N) 및 고정신호(ECC_FIX)에 응답하어 동작제어신호(TCON)를 생성할 수 있다. 에러정정동작활성화신호(ECC_0N) 및 고정신호(ECC_FIX)는 에러정정동작이 수행되는 경우 인에이블될 수 있다. 에러정정동작활성화신호(ECC_0N)는 전자장치의 외부에서 컨트롤러(미도시) 또는 테스트장치(미도시)에서 인가될 수 있다. 고정신호(ECC_FIX)는 전자장치 내부에서 생성되는 신호로서 퓨즈 커팅 여부에 따라 인에이블 여부가 조절될 수 있다. 에러정정동작활성화신호(ECC_0N) 및 고정신호(ECC_FIX)가 인에이블되는 논리레벨들은 실시예에 따라서 다양하게 설정될 수 있다. 동작제어신호생성회로(4)는 에러정정동작활성화신호(ECC_0N) 또는 고정신호(ECC_FIX)가 인에이블되는 경우 인에이블되는 동작제어신호(TCON)를 생성할 수 있다. 동작제어신호(TCON)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 동작제어신호생성회로(4)의 보다 구체적인 구성 및 동작은 도 2를 참고하여 후술한다.
영역제어신호생성회로(5)는 내부정보신호(IOP<4:1>) 및 동작제어신호(TCON)에 응답하여 영역제어신호(TCON_A<4:1>)를 생성할 수 있다. 영역제어신호생성회로(5)는 에러정정동작이 수행되어 동작제어신호(TCON)가 인에이블된 상태에서 내부정보신호(IOP<4:1>)의 논리레벨조합에 따라 선택된 영역에 대한 에러정정동작을 위해 선택적으로 인에이블되는 비트들을 포함하는 영역제어신호(TCON_A<4:1>)를 생성할 수 있다. 영역제어신호(TCON_A<4:1>)에 포함된 비트들 중 인에이블되는 비트들은 내부정보신호(IOP<4:1>)의 논리레벨조합에 따라 결정될 수 있다. 영역제어신호생성회로(5)의 보다 구체적인 구성 및 동작은 도 3 및 도 4를 참고하여 후술한다.
영역컬럼제어신호생성회로(6)는 영역제어신호(TCON_A<4:1>)에 응답하여 컬럼펄스(CP_A<4:1>)로부터 영역컬럼제어신호(CCNT_A<4:1>)를 생성할 수 있다. 영역컬럼제어신호생성회로(6)는 영역제어신호(TCON_A<4:1>)의 논리레벨조합에 따라 설정되는 지연구간만큼 컬럼펄스(CP_A<4:1>)를 지연시켜 영역컬럼제어신호(CCNT_A<4:1>)를 생성할 수 있다. 컬럼펄스(CP_A<4:1>)는 영역별로 컬럼동작을 수행하기 위해 발생될 수 있다. 컬럼동작에는 리드동작 및 라이트동작 등이 포함될 수 있다. 컬럼펄스(CP_A<4:1>)는 영역별로 리드드라이버(미도시) 또는 라이트드라이버(미도시)를 활성화시키기 위해 발생될 수 있다. 본 실시예에서 컬럼펄스(CP_A<4:1>)의 비트 수는 코어회로(8)에 포함된 제1 영역(821), 제2 영역(822), 제3 영역(823) 및 제4 영역(824)에 대응하여 4로 설정되었으나 실시예에 따라서 다르게 설정할 수 있다. 영역컬럼제어신호생성회로(6)의 보다 구체적인 구성 및 동작은 도 5 및 도 6을 참고하여 후술한다.
영역커맨드/어드레스생성회로(7)는 영역제어신호(TCON_A<4:1>)에 응답하여 내부커맨드(ICMD) 및 어드레스(ADD)로부터 제1 지연커맨드(CMD_d1<4:1>), 제2 지연커맨드(CMD_d2<4:1>), 제1 지연어드레스(ADD_d1<4:1>) 및 제2 지연어드레스(ADD_d2<4:1>)를 생성할 수 있다. 영역커맨드/어드레스생성회로(7)는 영역제어신호(TCON_A<4:1>)의 논리레벨조합에 따라 설정되는 지연구간만큼 내부커맨드(ICMD)를 지연시켜 제1 지연커맨드(CMD_d1<4:1>) 및 제2 지연커맨드(CMD_d2<4:1>)를 생성할 수 있다. 영역커맨드/어드레스생성회로(7)는 영역제어신호(TCON_A<4:1>)의 논리레벨조합에 따라 설정되는 지연구간만큼 어드레스(ADD)를 지연시켜 제1 지연어드레스(ADD_d1<4:1>) 및 제2 지연어드레스(ADD_d2<4:1>)를 생성할 수 있다. 영역커맨드/어드레스생성회로(7)의 보다 구체적인 구성 및 동작은 도 7 내지 도 9를 참고하여 후술한다.
코어회로(8)는 제1 지연커맨드(CMD_d1<4:1>), 제2 지연커맨드(CMD_d2<4:1>), 제1 지연어드레스(ADD_d1<4:1>), 제2 지연어드레스(ADD_d2<4:1>) 및 영역컬럼제어신호(CCNT_A<4:1>)에 응답하여 제1 영역(821), 제2 영역(822), 제3 영역(823) 및 제4 영역(824)의 컬럼동작을 제어할 수 있다. 코어회로(8)의 보다 구체적인 구성 및 동작은 도 10을 참고하여 후술한다.
동작제어회로(9)는 영역제어신호(TCON_A<4:1>)에 응답하여 리프레쉬펄스(REFP<4:1>) 및 내부전압(VINT<4:1>)을 생성할 수 있다. 동작제어회로(9)는 영역제어신호(TCON_A<4:1>)의 논리레벨조합에 따라 리프레쉬펄스(REFP<4:1>)에 포함된 비트들의 발생 주기를 조절하거나 내부전압(VINT<4:1>)에 포함된 비트들의 레벨을 조절할 수 있다. 동작제어회로(9)의 보다 구체적인 구성 및 동작은 도 11을 참고하여 후술한다.
도 2를 참고하면 동작제어신호생성회로(4)는 노어게이트(NOR4) 및 인버터(IV4)를 포함하고, 에러정정동작활성화신호(ECC_0N) 및 고정신호(ECC_FIX)를 입력받아 논리합 연산을 수행하여 동작제어신호(TCON)를 생성할 수 있다. 동작제어신호생성회로(4)는 에러정정동작활성화신호(ECC_0N) 또는 고정신호(ECC_FIX)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 동작제어신호(TCON)를 생성할 수 있다. 동작제어신호(TCON)가 인에이블되는 경우 코어회로(8)에 포함된 제1 영역(821), 제2 영역(822), 제3 영역(823) 및 제4 영역(824) 중 적어도 하나에서 에러정정동작이 수행될 수 있다.
도 3을 참고하면 영역제어신호생성회로(5)는 앤드게이트들(AND51, AND52, AND53, AND54)을 포함하고, 내부정보신호(IOP<4:1>) 및 동작제어신호(TCON)를 입력받아 논리곱 연산을 수행하여 영역제어신호(TCON_A<4:1>)를 생성할 수 있다. 영역제어신호생성회로(5)는 동작제어신호(TCON)가 로직로우레벨로 디스에이블되는 경우 모든 비트들이 로직로우레벨로 디스에이블된 영역제어신호(TCON_A<4:1>)를 생성할 수 있다. 이 경우 제1 영역(821), 제2 영역(822), 제3 영역(823) 및 제4 영역(824)에 대한 에러정정동작은 수행되지 않는다. 영역제어신호생성회로(5)는 동작제어신호(TCON)가 로직하이레벨로 인에이블된 상태에서 내부정보신호의 제1 비트(IOP<1>)가 로직하이레벨로 설정되는 경우 제1 영역(821)의 에러정정동작을 위해 로직하이레벨로 인에이블되는 영역제어신호의 제1 비트(TCON_A<1>)를 생성할 수 있다. 영역제어신호생성회로(5)는 동작제어신호(TCON)가 로직하이레벨로 인에이블된 상태에서 내부정보신호의 제2 비트(IOP<2>)가 로직하이레벨로 설정되는 경우 제2 영역(822)의 에러정정동작을 위해 로직하이레벨로 인에이블되는 영역제어신호의 제2 비트(TCON_A<2>)를 생성할 수 있다. 영역제어신호생성회로(5)는 동작제어신호(TCON)가 로직하이레벨로 인에이블된 상태에서 내부정보신호의 제3 비트(IOP<3>)가 로직하이레벨로 설정되는 경우 제3 영역(823)의 에러정정동작을 위해 로직하이레벨로 인에이블되는 영역제어신호의 제3 비트(TCON_A<3>)를 생성할 수 있다. 영역제어신호생성회로(5)는 동작제어신호(TCON)가 로직하이레벨로 인에이블된 상태에서 내부정보신호의 제4 비트(IOP<4>)가 로직하이레벨로 설정되는 경우 제4 영역(824)의 에러정정동작을 위해 로직하이레벨로 인에이블되는 영역제어신호의 제4 비트(TCON_A<4>)를 생성할 수 있다.
도 4를 참고하면 동작제어신호(TCON)가 로직하이레벨로 인에이블된 상태에서 내부정보신호(IOP<4:1>)의 논리레벨조합 별로 에러정정동작 수행되는 영역을 확인할 수 있다. 내부정보신호(IOP<4:1>)의 논리레벨조합이 'L,L,L,L'인 경우, 즉, 내부정보신호(IOP<4:1>)에 포함된 모든 비트들이 로직로우레벨인 경우 제1 영역(821), 제2 영역(822), 제3 영역(823) 및 제4 영역(824)에 대한 에러정정동작은 수행되지 않는다. 내부정보신호(IOP<4:1>)의 논리레벨조합이 'L,L,L,H'인 경우, 즉, 내부정보신호의 제1 비트(IOP<1>)만 로직하이레벨인 경우 제1 영역(821)에 대한 에러정정동작이 수행되고, 제2 영역(822), 제3 영역(823) 및 제4 영역(824)에 대한 에러정정동작은 수행되지 않는다. 본 실시예에서 에러정정동작은 오류정정코드(ECC)를 사용하여 수행할 수 있다. 내부정보신호(IOP<4:1>)의 논리레벨조합이 'L,L,H,L'인 경우, 즉, 내부정보신호의 제2 비트(IOP<2>)만 로직하이레벨인 경우 제2 영역(822)에 대한 에러정정동작이 수행되고, 제1 영역(821), 제3 영역(823) 및 제4 영역(824)에 대한 에러정정동작은 수행되지 않는다. 내부정보신호(IOP<4:1>)의 논리레벨조합이 'L,L,H,H'인 경우, 즉, 내부정보신호의 제1 및 제2 비트(IOP<2:1>)만 로직하이레벨인 경우 제1 영역(821) 및 제2 영역(822)에 대한 에러정정동작이 수행되고, 제3 영역(823) 및 제4 영역(824)에 대한 에러정정동작은 수행되지 않는다. 내부정보신호(IOP<4:1>)의 논리레벨조합이 'L,H,L,L'인 경우, 즉, 내부정보신호의 제3 비트(IOP<3>)만 로직하이레벨인 경우 제3 영역(823)에 대한 에러정정동작이 수행되고, 제1 영역(821), 제2 영역(822) 및 제4 영역(824)에 대한 에러정정동작은 수행되지 않는다. 내부정보신호(IOP<4:1>)의 논리레벨조합이 'L,H,H,H'인 경우, 즉, 내부정보신호의 제1 내지 제3 비트(IOP<3:1>)만 로직하이레벨인 경우 제1 영역(821), 제2 영역(822) 및 제3 영역(823)에 대한 에러정정동작이 수행되고, 제4 영역(824)에 대한 에러정정동작은 수행되지 않는다. 내부정보신호(IOP<4:1>)의 논리레벨조합이 'H,H,H,H'인 경우, 즉, 내부정보신호(IOP<3:1>)의 모든 비트들이 로직하이레벨인 경우 제1 영역(821), 제2 영역(822), 제3 영역(823) 및 제4 영역(824)에 대한 에러정정동작이 수행된다.
도 5를 참고하면 영역컬럼제어신호생성회로(6)는 제1 지연기(61), 제2 지연기(62), 인버터(IV6) 및 낸드게이트들(NAND61, NAND62, NAND63)을 포함할 수 있다. 제1 지연기(61)는 컬럼펄스(CP_A<4:1>)를 제1 지연구간만큼 지연시켜 출력할 수 있다. 제2 지연기(62)는 컬럼펄스(CP_A<4:1>)를 제2 지연구간만큼 지연시켜 출력할 수 있다. 본 실시예에서 제2 지연구간은 제1 지연구간보다 크게 설정될 수 있다. 실시예에 따라서는 제1 지연구간이 제2 지연구간보다 크게 설정될 수도 있다. 영역제어신호(TCON_A<4:1>)에 따라 제1 지연기(61)의 출력신호가 버퍼링되어 영역컬럼제어신호(CCNT_A<4:1>)로 출력되거나 제2 지연기(62)의 출력신호가 버퍼링되어 영역컬럼제어신호(CCNT_A<4:1>)로 출력될 수 있다. 도 5에서 영역컬럼제어신호생성회로(6)가 하나의 회로로 구현된 것으로 표현되었지만 컬럼펄스(CP_A<4:1>), 영역제어신호(TCON_A<4:1>) 및 영역컬럼제어신호(CCNT_A<4:1>)에 포함된 비트별로 별도의 회로로 구현될 수 있다.
영역컬럼제어신호생성회로(6)는 영역제어신호의 제1 비트(TCON_A<1>)가 로직로우레벨인 경우 컬럼펄스의 제1 비트(CP_A<1>)를 제1 지연구간만큼 지연시켜 영역컬럼제어신호의 제1 비트(CCNT_A<1>)를 생성할 수 있다. 영역컬럼제어신호생성회로(6)는 영역제어신호의 제1 비트(TCON_A<1>)가 로직하이레벨인 경우 컬럼펄스의 제1 비트(CP_A<1>)를 제2 지연구간만큼 지연시켜 영역컬럼제어신호의 제1 비트(CCNT_A<1>)를 생성할 수 있다. 영역컬럼제어신호생성회로(6)는 제1 영역(821)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우보다 큰 지연구간만큼 지연된 시점에서 생성되는 영역컬럼제어신호의 제1 비트(CCNT_A<1>)를 생성할 수 있다.
영역컬럼제어신호생성회로(6)는 영역제어신호의 제2 비트(TCON_A<2>)가 로직로우레벨인 경우 컬럼펄스의 제2 비트(CP_A<2>)를 제1 지연구간만큼 지연시켜 영역컬럼제어신호의 제2 비트(CCNT_A<2>)를 생성할 수 있다. 영역컬럼제어신호생성회로(6)는 영역제어신호의 제2 비트(TCON_A<2>)가 로직하이레벨인 경우 컬럼펄스의 제2 비트(CP_A<2>)를 제2 지연구간만큼 지연시켜 영역컬럼제어신호의 제2 비트(CCNT_A<2>)를 생성할 수 있다. 영역컬럼제어신호생성회로(6)는 제2 영역(822)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우보다 큰 지연구간만큼 지연된 시점에서 생성되는 영역컬럼제어신호의 제2 비트(CCNT_A<2>)를 생성할 수 있다.
영역컬럼제어신호생성회로(6)는 영역제어신호의 제3 비트(TCON_A<3>)가 로직로우레벨인 경우 컬럼펄스의 제3 비트(CP_A<3>)를 제1 지연구간만큼 지연시켜 영역컬럼제어신호의 제3 비트(CCNT_A<3>)를 생성할 수 있다. 영역컬럼제어신호생성회로(6)는 영역제어신호의 제3 비트(TCON_A<3>)가 로직하이레벨인 경우 컬럼펄스의 제3 비트(CP_A<3>)를 제2 지연구간만큼 지연시켜 영역컬럼제어신호의 제3 비트(CCNT_A<3>)를 생성할 수 있다. 영역컬럼제어신호생성회로(6)는 제3 영역(823)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우보다 큰 지연구간만큼 지연된 시점에서 생성되는 영역컬럼제어신호의 제3 비트(CCNT_A<3>)를 생성할 수 있다.
영역컬럼제어신호생성회로(6)는 영역제어신호의 제4 비트(TCON_A<4>)가 로직로우레벨인 경우 컬럼펄스의 제4 비트(CP_A<4>)를 제1 지연구간만큼 지연시켜 영역컬럼제어신호의 제4 비트(CCNT_A<4>)를 생성할 수 있다. 영역컬럼제어신호생성회로(6)는 영역제어신호의 제4 비트(TCON_A<4>)가 로직하이레벨인 경우 컬럼펄스의 제4 비트(CP_A<4>)를 제2 지연구간만큼 지연시켜 영역컬럼제어신호의 제4 비트(CCNT_A<4>)를 생성할 수 있다. 영역컬럼제어신호생성회로(6)는 제4 영역(824)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우보다 큰 지연구간만큼 지연된 시점에서 생성되는 영역컬럼제어신호의 제4 비트(CCNT_A<4>)를 생성할 수 있다.
도 6을 참고하면 제1 지연기(61) 및 제2 지연기(62)의 일 실시예에 따른 회로를 확인할 수 있다. 제1 지연기(61) 및 제2 지연기(62)는 각각 인버터체인으로 구현될 수 있다. 본 실시예에서 제2 지연기(62)는 제1 지연기(61)보다 많은 인버터들을 포함할 수 있다. 제1 지연기(61) 및 제2 지연기(62)에 포함된 인버터들의 수는 실시예에 따라서 다양하게 설정될 수 있다.
도 7을 참고하면 영역커맨드/어드레스생성회로(7)는 제1 선택기(71), 제1 커맨드지연기(72), 제2 커맨드지연기(73), 제2 선택기(74), 제1 어드레스지연기(75) 및 제2 어드레스지연기(76)를 포함할 수 있다.
제1 선택기(71)는 영역제어신호(TCON_A<4:1>)에 응답하여 내부커맨드(ICMD)를 제1 선택커맨드(CMD_S1<4:1>) 또는 제2 선택커맨드(CMD_S2<4:1>)로 출력할 수 있다. 제1 선택기(71)는 영역제어신호(TCON_A<4:1>), 제1 선택커맨드(CMD_S1<4:1>) 및 제2 선택커맨드(CMD_S2<4:1>)에 포함된 비트별로 별도의 회로로 구현될 수 있다. 제1 선택기(71)는 영역제어신호의 제1 비트(TCON_A<1>)가 로직로우레벨인 경우 내부커맨드(ICMD)를 제1 선택커맨드의 제1 비트(CMD_S1<1>)로 출력할 수 있다. 제1 선택기(71)는 영역제어신호의 제1 비트(TCON_A<1>)가 로직하이레벨인 경우 내부커맨드(ICMD)를 제2 선택커맨드의 제1 비트(CMD_S2<1>)로 출력할 수 있다. 제1 선택기(71)는 영역제어신호의 제2 비트(TCON_A<2>)가 로직로우레벨인 경우 내부커맨드(ICMD)를 제1 선택커맨드의 제2 비트(CMD_S1<2>)로 출력할 수 있다. 제1 선택기(71)는 영역제어신호의 제2 비트(TCON_A<2>)가 로직하이레벨인 경우 내부커맨드(ICMD)를 제2 선택커맨드의 제2 비트(CMD_S2<2>)로 출력할 수 있다. 제1 선택기(71)는 영역제어신호의 제3 비트(TCON_A<3>)가 로직로우레벨인 경우 내부커맨드(ICMD)를 제1 선택커맨드의 제3 비트(CMD_S1<3>)로 출력할 수 있다. 제1 선택기(71)는 영역제어신호의 제3 비트(TCON_A<3>)가 로직하이레벨인 경우 내부커맨드(ICMD)를 제2 선택커맨드의 제3 비트(CMD_S2<3>)로 출력할 수 있다. 제1 선택기(71)는 영역제어신호의 제4 비트(TCON_A<4>)가 로직로우레벨인 경우 내부커맨드(ICMD)를 제1 선택커맨드의 제4 비트(CMD_S1<4>)로 출력할 수 있다. 제1 선택기(71)는 영역제어신호의 제4 비트(TCON_A<4>)가 로직하이레벨인 경우 내부커맨드(ICMD)를 제2 선택커맨드의 제4 비트(CMD_S2<4>)로 출력할 수 있다.
제1 커맨드지연기(72)는 제1 선택커맨드(CMD_S1<4:1>)를 제1 지연구간만큼 지연시켜 제1 지연커맨드(CMD_d1<4:1>)를 생성할 수 있다. 제1 커맨드지연기(72)는 제1 선택커맨드(CMD_S1<4:1>) 및 제1 지연커맨드(CMD_d1<4:1>)에 포함된 비트별로 별도의 회로로 구현될 수 있다. 제1 커맨드지연기(72)는 제1 선택커맨드의 제1 비트(CMD_S1<1>)를 제1 지연구간만큼 지연시켜 제1 지연커맨드의 제1 비트(CMD_d1<1>)를 생성할 수 있다. 제1 커맨드지연기(72)는 제1 선택커맨드의 제2 비트(CMD_S1<2>)를 제1 지연구간만큼 지연시켜 제1 지연커맨드의 제2 비트(CMD_d1<2>)를 생성할 수 있다. 제1 커맨드지연기(72)는 제1 선택커맨드 의 제3 비트(CMD_S1<3>)를 제1 지연구간만큼 지연시켜 제1 지연커맨드의 제3 비트(CMD_d1<3>)를 생성할 수 있다. 제1 커맨드지연기(72)는 제1 선택커맨드 의 제4 비트(CMD_S1<4>)를 제1 지연구간만큼 지연시켜 제1 지연커맨드의 제4 비트(CMD_d1<4>)를 생성할 수 있다.
제2 커맨드지연기(73)는 제2 선택커맨드(CMD_S2<4:1>)를 제2 지연구간만큼 지연시켜 제2 지연커맨드(CMD_d2<4:1>)를 생성할 수 있다. 제2 커맨드지연기(73)는 제2 선택커맨드(CMD_S2<4:1>) 및 제2 지연커맨드(CMD_d2<4:1>)에 포함된 비트별로 별도의 회로로 구현될 수 있다. 제2 커맨드지연기(73)는 제2 선택커맨드의 제1 비트(CMD_S2<1>)를 제2 지연구간만큼 지연시켜 제2 지연커맨드의 제1 비트(CMD_d2<1>)를 생성할 수 있다. 제2 커맨드지연기(73)는 제2 선택커맨드의 제2 비트(CMD_S2<2>)를 제2 지연구간만큼 지연시켜 제2 지연커맨드의 제2 비트(CMD_d2<2>)를 생성할 수 있다. 제2 커맨드지연기(73)는 제2 선택커맨드의 제3 비트(CMD_S2<3>)를 제2 지연구간만큼 지연시켜 제2 지연커맨드의 제3 비트(CMD_d2<3>)를 생성할 수 있다. 제2 커맨드지연기(73)는 제2 선택커맨드의 제4 비트(CMD_S2<4>)를 제2 지연구간만큼 지연시켜 제2 지연커맨드의 제4 비트(CMD_d2<4>)를 생성할 수 있다.
제2 선택기(74)는 영역제어신호(TCON_A<4:1>)에 응답하여 어드레스(ADD)를 제1 선택어드레스(ADD_S1<4:1>) 또는 제2 선택어드레스(ADD_S2<4:1>)로 출력할 수 있다. 제2 선택기(74)는 영역제어신호(TCON_A<4:1>), 제1 선택어드레스(ADD_S1<4:1>) 및 제2 선택어드레스(ADD_S2<4:1>)에 포함된 비트별로 별도의 회로로 구현될 수 있다. 제2 선택기(74)는 영역제어신호의 제1 비트(TCON_A<1>)가 로직로우레벨인 경우 어드레스(ADD)를 제1 선택어드레스의 제1 비트(ADD_S1<1>)로 출력할 수 있다. 제2 선택기(74)는 영역제어신호의 제1 비트(TCON_A<1>)가 로직하이레벨인 경우 어드레스(ADD)를 제2 선택어드레스의 제1 비트(ADD_S2<1>)로 출력할 수 있다. 제2 선택기(74)는 영역제어신호의 제2 비트(TCON_A<2>)가 로직로우레벨인 경우 어드레스(ADD)를 제1 선택어드레스의 제2 비트(ADD_S1<2>)로 출력할 수 있다. 제2 선택기(74)는 영역제어신호의 제2 비트(TCON_A<2>)가 로직하이레벨인 경우 어드레스(ADD)를 제2 선택어드레스의 제2 비트(ADD_S2<2>)로 출력할 수 있다. 제2 선택기(74)는 영역제어신호의 제3 비트(TCON_A<3>)가 로직로우레벨인 경우 어드레스(ADD)를 제1 선택어드레스의 제3 비트(ADD_S1<3>)로 출력할 수 있다. 제2 선택기(74)는 영역제어신호의 제3 비트(TCON_A<3>)가 로직하이레벨인 경우 어드레스(ADD)를 제2 선택어드레스의 제3 비트(ADD_S2<3>)로 출력할 수 있다. 제2 선택기(74)는 영역제어신호의 제4 비트(TCON_A<4>)가 로직로우레벨인 경우 어드레스(ADD)를 제1 선택어드레스의 제4 비트(ADD_S1<4>)로 출력할 수 있다. 제2 선택기(74)는 영역제어신호의 제4 비트(TCON_A<4>)가 로직하이레벨인 경우 어드레스(ADD)를 제2 선택어드레스의 제4 비트(ADD_S2<4>)로 출력할 수 있다.
제1 어드레스지연기(75)는 제1 선택어드레스(ADD_S1<4:1>)를 제1 지연구간만큼 지연시켜 제1 지연어드레스(ADD_d1<4:1>)를 생성할 수 있다. 제1 어드레스지연기(75)는 제1 선택어드레스(ADD_S1<4:1>) 및 제1 지연어드레스(ADD_d1<4:1>)에 포함된 비트별로 별도의 회로로 구현될 수 있다. 제1 어드레스지연기(75)는 제1 선택어드레스의 제1 비트(ADD_S1<1>)를 제1 지연구간만큼 지연시켜 제1 지연어드레스의 제1 비트(ADD_d1<1>)를 생성할 수 있다. 제1 어드레스지연기(75)는 제1 선택어드레스의 제2 비트(ADD_S1<2>)를 제1 지연구간만큼 지연시켜 제1 지연어드레스의 제2 비트(ADD_d1<2>)를 생성할 수 있다. 제1 어드레스지연기(75)는 제1 선택어드레스의 제3 비트(ADD_S1<3>)를 제1 지연구간만큼 지연시켜 제1 지연어드레스의 제3 비트(ADD_d1<3>)를 생성할 수 있다. 제1 어드레스지연기(75)는 제1 선택어드레스의 제4 비트(ADD_S1<4>)를 제1 지연구간만큼 지연시켜 제1 지연어드레스의 제4 비트(ADD_d1<4>)를 생성할 수 있다.
제2 어드레스지연기(76)는 제2 선택어드레스(ADD_S2<4:1>)를 제2 지연구간만큼 지연시켜 제2 지연어드레스(ADD_d2<4:1>)를 생성할 수 있다. 제2 어드레스지연기(76)는 제2 선택어드레스(ADD_S2<4:1>) 및 제2 지연어드레스(ADD_d2<4:1>)에 포함된 비트별로 별도의 회로로 구현될 수 있다. 제2 어드레스지연기(76)는 제2 선택어드레스의 제1 비트(ADD_S2<1>)를 제2 지연구간만큼 지연시켜 제2 지연어드레스의 제1 비트(ADD_d2<1>)를 생성할 수 있다. 제2 어드레스지연기(76)는 제2 선택어드레스의 제2 비트(ADD_S2<2>)를 제2 지연구간만큼 지연시켜 제2 지연어드레스의 제2 비트(ADD_d2<2>)를 생성할 수 있다. 제2 어드레스지연기(76)는 제2 선택어드레스의 제3 비트(ADD_S1<3>)를 제2 지연구간만큼 지연시켜 제2 지연어드레스의 제3 비트(ADD_d2<3>)를 생성할 수 있다. 제2 어드레스지연기(76)는 제2 선택어드레스의 제4 비트(ADD_S1<4>)를 제2 지연구간만큼 지연시켜 제2 지연어드레스의 제4 비트(ADD_d1<4>)를 생성할 수 있다.
영역커맨드/어드레스생성회로(7)는 영역별로 에러정정동작의 수행 여부에 따라 내부커맨드(ICMD) 및 어드레스(ADD)를 지연시켜 제1 지연커맨드(CMD_d1<4:1>), 제2 지연커맨드(CMD_d2<4:1>), 제1 지연어드레스(ADD_d1<4:1>) 및 제2 지연어드레스(ADD_d2<4:1>)를 생성할 수 있다. 예를 들어, 제1 영역(821) 및 제2 영역(822)에 대한 에러정정동작이 수행되고, 제3 영역(823) 및 제4 영역(824)에 대한 에러정정동작은 수행되지 않는 경우 영역커맨드/어드레스생성회로(7)는 내부커맨드(ICMD)를 제1 지연구간만큼 지연시켜 제1 지연커맨드의 제3 및 제4 비트(CMD_d1<4:3>)를 생성할 수 있고, 내부커맨드(ICMD)를 제2 지연구간만큼 지연시켜 제2 지연커맨드의 제1 및 제2 비트(CMD_d2<2:1>)를 생성할 수 있다. 또한, 영역커맨드/어드레스생성회로(7)는 어드레스(ADD)를 제1 지연구간만큼 지연시켜 제1 지연어드레스의 제3 및 제4 비트(ADD_d1<4:3>)를 생성할 수 있고, 어드레스(ADD)를 제2 지연구간만큼 지연시켜 제2 지연어드레스의 제1 및 제2 비트(ADD_d2<2:1>)를 생성할 수 있다. 영역커맨드/어드레스생성회로(7)는 에러정정동작이 수행되는 영역의 경우 에러정정동작이 수행되지 않는 영역보다 큰 지연구간만큼 내부커맨드(ICMD) 및 어드레스(ADD)를 지연시켜 제2 지연커맨드(CMD_d2<4:1>) 및 제2 지연어드레스(ADD_d2<4:1>)를 생성할 수 있다.
도 8을 참고하면 제1 커맨드지연기(72) 및 제2 커맨드지연기(73)의 일 실시예에 따른 회로를 확인할 수 있다. 제1 커맨드지연기(72) 및 제2 커맨드지연기(73)는 각각 인버터체인으로 구현될 수 있다. 본 실시예에서 제2 커맨드지연기(73)는 제1 커맨드지연기(72)보다 많은 인버터들을 포함할 수 있다. 제1 커맨드지연기(72) 및 제2 커맨드지연기(73)에 포함된 인버터들의 수는 실시예에 따라서 다양하게 설정될 수 있다.
도 9를 참고하면 제1 어드레스지연기(75) 및 제2 어드레스지연기(76)의 일 실시예에 따른 회로를 확인할 수 있다. 제1 어드레스지연기(75) 및 제2 어드레스지연기(76)는 각각 인버터체인으로 구현될 수 있다. 본 실시예에서 제2 어드레스지연기(76)는 제1 어드레스지연기(75)보다 많은 인버터들을 포함할 수 있다. 제1 어드레스지연기(75) 및 제2 어드레스지연기(76)에 포함된 인버터들의 수는 실시예에 따라서 다양하게 설정될 수 있다.
도 10을 참고하면 코어회로(8)는 컬럼제어회로(81) 및 셀어레이(82)를 포함할 수 있다. 컬럼제어회로(81)는 제1 영역제어회로(811), 제2 영역제어회로(812), 제3 영역제어회로(813) 및 제4 영역제어회로(814)를 포함할 수 있다. 셀어레이(82)는 제1 영역(821), 제2 영역(822), 제3 영역(823) 및 제4 영역(824)을 포함할 수 있다.
제1 영역제어회로(811)는 제1 지연커맨드의 제1 비트(CMD_d1<1>), 제2 지연커맨드의 제1 비트(CMD_d2<1>), 제1 지연어드레스의 제1 비트(ADD_d1<1>), 제2 지연어드레스의 제1 비트(ADD_d2<1>) 및 영역컬럼제어신호의 제1 비트(CCNT_A<1>)에 응답하여 제1 영역(821)에 대한 컬럼동작을 수행할 수 있다. 제1 영역제어회로(811)는 제1 영역(821)에 대한 에러정정동작이 수행되지 않는 경우 영역컬럼제어신호의 제1 비트(CCNT_A<1>)의 펄스가 발생되는 시점에서 제1 지연커맨드의 제1 비트(CMD_d1<1>) 및 제1 지연어드레스의 제1 비트(ADD_d1<1>)에 의해 제1 영역(821)에 대한 컬럼동작을 수행할 수 있다. 제1 영역제어회로(811)는 제1 영역(821)에 대한 에러정정동작이 수행되는 경우 영역컬럼제어신호의 제1 비트(CCNT_A<1>)의 펄스가 발생되는 시점에서 제2 지연커맨드의 제1 비트(CMD_d2<1>) 및 제2 지연어드레스의 제1 비트(ADD_d2<1>)에 의해 제1 영역(821)에 대한 컬럼동작을 수행할 수 있다. 제1 영역제어회로(811)는 제1 영역(821)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 늦게 생성되는 제2 지연커맨드의 제1 비트(CMD_d2<1>) 및 제2 지연어드레스의 제1 비트(ADD_d2<1>)에 의해 제1 영역(821)에 대한 컬럼동작을 수행할 수 있다. 제1 영역제어회로(811)는 제1 영역(821)에 대한 에러정정동작이 수행되는 경우와 에러정정동작이 수행되지 않는 경우의 컬럼동작 속도를 조절할 수 있다. 제1 영역제어회로(811)는 제1 영역(821)의 동작 조건에 따라 컬럼동작이 수행되는 동작 속도를 용이하게 설정할 수 있다.
제2 영역제어회로(812)는 제1 지연커맨드의 제2 비트(CMD_d1<2>), 제2 지연커맨드의 제2 비트(CMD_d2<2>), 제1 지연어드레스의 제2 비트(ADD_d1<2>), 제2 지연어드레스의 제2 비트(ADD_d2<2>) 및 영역컬럼제어신호의 제2 비트(CCNT_A<2>)에 응답하여 제2 영역(822)에 대한 컬럼동작을 수행할 수 있다. 제2 영역제어회로(812)는 제2 영역(822)에 대한 에러정정동작이 수행되지 않는 경우 영역컬럼제어신호의 제2 비트(CCNT_A<2>)의 펄스가 발생되는 시점에서 제1 지연커맨드의 제2 비트(CMD_d1<2>) 및 제1 지연어드레스의 제2 비트(ADD_d1<2>)에 의해 제2 영역(822)에 대한 컬럼동작을 수행할 수 있다. 제2 영역제어회로(812)는 제2 영역(822)에 대한 에러정정동작이 수행되는 경우 영역컬럼제어신호의 제2 비트(CCNT_A<2>)의 펄스가 발생되는 시점에서 제2 지연커맨드의 제2 비트(CMD_d2<2>) 및 제2 지연어드레스의 제2 비트(ADD_d2<2>)에 의해 제2 영역(822)에 대한 컬럼동작을 수행할 수 있다. 제2 영역제어회로(812)는 제2 영역(822)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 늦게 생성되는 제2 지연커맨드의 제2 비트(CMD_d2<2>) 및 제2 지연어드레스의 제2 비트(ADD_d2<2>)에 의해 제2 영역(822)에 대한 컬럼동작을 수행할 수 있다. 제2 영역제어회로(812)는 제2 영역(822)에 대한 에러정정동작이 수행되는 경우와 에러정정동작이 수행되지 않는 경우의 컬럼동작 속도를 조절할 수 있다. 제2 영역제어회로(812)는 제2 영역(822)의 동작 조건에 따라 컬럼동작이 수행되는 동작 속도를 용이하게 설정할 수 있다.
제3 영역제어회로(813)는 제1 지연커맨드의 제3 비트(CMD_d1<3>), 제2 지연커맨드의 제3 비트(CMD_d2<3>), 제1 지연어드레스의 제3 비트(ADD_d1<3>), 제2 지연어드레스의 제3 비트(ADD_d2<3>) 및 영역컬럼제어신호의 제3 비트(CCNT_A<3>)에 응답하여 제3 영역(823)에 대한 컬럼동작을 수행할 수 있다. 제3 영역제어회로(813)는 제3 영역(823)에 대한 에러정정동작이 수행되지 않는 경우 영역컬럼제어신호의 제3 비트(CCNT_A<3>)의 펄스가 발생되는 시점에서 제1 지연커맨드의 제3 비트(CMD_d1<3>) 및 제1 지연어드레스의 제3 비트(ADD_d1<3>)에 의해 제3 영역(823)에 대한 컬럼동작을 수행할 수 있다. 제3 영역제어회로(813)는 제3 영역(823)에 대한 에러정정동작이 수행되는 경우 영역컬럼제어신호의 제3 비트(CCNT_A<3>)의 펄스가 발생되는 시점에서 제2 지연커맨드의 제3 비트(CMD_d2<3>) 및 제2 지연어드레스의 제3 비트(ADD_d2<3>)에 의해 제3 영역(823)에 대한 컬럼동작을 수행할 수 있다. 제3 영역제어회로(813)는 제3 영역(823)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 늦게 생성되는 제2 지연커맨드의 제3 비트(CMD_d2<3>) 및 제2 지연어드레스의 제3 비트(ADD_d2<3>)에 의해 제3 영역(823)에 대한 컬럼동작을 수행할 수 있다. 제3 영역제어회로(813)는 제3 영역(823)에 대한 에러정정동작이 수행되는 경우와 에러정정동작이 수행되지 않는 경우의 컬럼동작 속도를 조절할 수 있다. 제3 영역제어회로(813)는 제3 영역(823)의 동작 조건에 따라 컬럼동작이 수행되는 동작 속도를 용이하게 설정할 수 있다.
제4 영역제어회로(814)는 제1 지연커맨드의 제4 비트(CMD_d1<4>), 제2 지연커맨드의 제4 비트(CMD_d2<4>), 제1 지연어드레스의 제4 비트(ADD_d1<4>), 제2 지연어드레스의 제4 비트(ADD_d2<4>) 및 영역컬럼제어신호의 제4 비트(CCNT_A<4>)에 응답하여 제4 영역(824)에 대한 컬럼동작을 수행할 수 있다. 제4 영역제어회로(814)는 제4 영역(824)에 대한 에러정정동작이 수행되지 않는 경우 영역컬럼제어신호의 제4 비트(CCNT_A<4>)의 펄스가 발생되는 시점에서 제1 지연커맨드의 제4 비트(CMD_d1<4>) 및 제1 지연어드레스의 제4 비트(ADD_d1<4>)에 의해 제4 영역(824)에 대한 컬럼동작을 수행할 수 있다. 제4 영역제어회로(814)는 제4 영역(824)에 대한 에러정정동작이 수행되는 경우 영역컬럼제어신호의 제4 비트(CCNT_A<4>)의 펄스가 발생되는 시점에서 제2 지연커맨드의 제4 비트(CMD_d2<4>) 및 제2 지연어드레스의 제4 비트(ADD_d2<4>)에 의해 제4 영역(824)에 대한 컬럼동작을 수행할 수 있다. 제4 영역제어회로(814)는 제4 영역(824)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 늦게 생성되는 제2 지연커맨드의 제4 비트(CMD_d2<4>) 및 제2 지연어드레스의 제4 비트(ADD_d2<4>)에 의해 제4 영역(824)에 대한 컬럼동작을 수행할 수 있다. 제4 영역제어회로(814)는 제4 영역(824)에 대한 에러정정동작이 수행되는 경우와 에러정정동작이 수행되지 않는 경우의 컬럼동작 속도를 조절할 수 있다. 제4 영역제어회로(814)는 제4 영역(824)의 동작 조건에 따라 컬럼동작이 수행되는 동작 속도를 용이하게 설정할 수 있다.
도 11을 참고하면 동작제어회로(9)는 제1 리프레쉬속도제어회로(91), 제1 내부전압생성회로(92), 제2 리프레쉬속도제어회로(93), 제2 내부전압생성회로(94), 제3 리프레쉬속도제어회로(95), 제3 내부전압생성회로(96), 제4 리프레쉬속도제어회로(97) 및 제4 내부전압생성회로(98)를 포함할 수 있다.
제1 리프레쉬속도제어회로(91)는 영역제어신호의 제1 비트(TCON_A<1>)에 응답하여 리프레쉬펄스의 제1 비트(REFP<1>)를 생성할 수 있다. 제1 리프레쉬속도제어회로(91)는 제1 영역(821)에 대한 에러정정동작이 수행되지 않아 영역제어신호의 제1 비트(TCON_A<1>)가 로직로우레벨인 경우 제1 동작주기를 갖는 리프레쉬펄스의 제1 비트(REFP<1>)를 생성할 수 있다. 제1 동작주기는 반도체장치 내부에 저장된 기설정된 주기일 수 있다. 제1 리프레쉬속도제어회로(91)는 제1 영역(821)에 대한 에러정정동작이 수행되어 영역제어신호의 제1 비트(TCON_A<1>)가 로직하이레벨인 경우 제2 동작주기를 갖는 리프레쉬펄스의 제1 비트(REFP<1>)를 생성할 수 있다. 본 실시예에서 제2 동작주기는 제1 동작주기보다 크게 설정될 수 있다. 제1 리프레쉬속도제어회로(91)는 제1 영역(821)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 리프레쉬동작 속도를 늦춰 리프레쉬동작에 소모되는 전류 소모를 절감시킬 수 있다.
제1 내부전압생성회로(92)는 영역제어신호의 제1 비트(TCON_A<1>)에 응답하여 내부전압의 제1 비트(VINT<1>)를 생성할 수 있다. 제1 리프레쉬속도제어회로(91)는 제1 영역(821)에 대한 에러정정동작이 수행되지 않아 영역제어신호의 제1 비트(TCON_A<1>)가 로직로우레벨인 경우 제1 전압레벨을 갖는 내부전압의 제1 비트(VINT<1>)를 생성할 수 있다. 제1 전압레벨은 반도체장치 내부에 저장된 기설정된 레벨일 수 있다. 제1 내부전압생성회로(92)는 제1 영역(821)에 대한 에러정정동작이 수행되어 영역제어신호의 제1 비트(TCON_A<1>)가 로직하이레벨인 경우 제2 전압레벨을 갖는 내부전압의 제1 비트(VINT<1>)를 생성할 수 있다. 본 실시예에서 제2 전압레벨은 제1 전압레벨보다 작게 설정될 수 있다. 제1 내부전압생성회로(92)는 제1 영역(821)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 내부전압의 제1 비트(VINT<1>)의 전압레벨을 낮춰 전류 소모를 절감시킬 수 있다.
제2 리프레쉬속도제어회로(93)는 영역제어신호의 제2 비트(TCON_A<2>)에 응답하여 리프레쉬펄스의 제2 비트(REFP<2>)를 생성할 수 있다. 제2 리프레쉬속도제어회로(93)는 제2 영역(822)에 대한 에러정정동작이 수행되지 않아 영역제어신호의 제2 비트(TCON_A<2>)가 로직로우레벨인 경우 제1 동작주기를 갖는 리프레쉬펄스의 제2 비트(REFP<2>)를 생성할 수 있다. 제2 리프레쉬속도제어회로(93)는 제2 영역(822)에 대한 에러정정동작이 수행되어 영역제어신호의 제2 비트(TCON_A<2>)가 로직하이레벨인 경우 제2 동작주기를 갖는 리프레쉬펄스의 제2 비트(REFP<2>)를 생성할 수 있다. 본 실시예에서 제2 동작주기는 제1 동작주기보다 크게 설정될 수 있다. 제2 리프레쉬속도제어회로(93)는 제2 영역(822)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 리프레쉬동작 속도를 늦춰 리프레쉬동작에 소모되는 전류 소모를 절감시킬 수 있다.
제2 내부전압생성회로(94)는 영역제어신호의 제2 비트(TCON_A<2>)에 응답하여 내부전압의 제2 비트(VINT<2>)를 생성할 수 있다. 제2 내부전압생성회로(94)는 제2 영역(822)에 대한 에러정정동작이 수행되지 않아 영역제어신호의 제2 비트(TCON_A<2>)가 로직로우레벨인 경우 제1 전압레벨을 갖는 내부전압의 제2 비트(VINT<2>)를 생성할 수 있다. 제2 내부전압생성회로(94)는 제2 영역(822)에 대한 에러정정동작이 수행되어 영역제어신호의 제2 비트(TCON_A<2>)가 로직하이레벨인 경우 제2 전압레벨을 갖는 내부전압의 제2 비트(VINT<2>)를 생성할 수 있다. 본 실시예에서 제2 전압레벨은 제1 전압레벨보다 작게 설정될 수 있다. 제2 내부전압생성회로(94)는 제2 영역(822)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 내부전압의 제2 비트(VINT<2>)의 전압레벨을 낮춰 전류 소모를 절감시킬 수 있다.
제3 리프레쉬속도제어회로(95)는 영역제어신호의 제3 비트(TCON_A<3>)에 응답하여 리프레쉬펄스의 제3 비트(REFP<3>)를 생성할 수 있다. 제3 리프레쉬속도제어회로(95)는 제3 영역(823)에 대한 에러정정동작이 수행되지 않아 영역제어신호의 제3 비트(TCON_A<3>)가 로직로우레벨인 경우 제1 동작주기를 갖는 리프레쉬펄스의 제3 비트(REFP<3>)를 생성할 수 있다. 제3 리프레쉬속도제어회로(95)는 제3 영역(823)에 대한 에러정정동작이 수행되어 영역제어신호의 제3 비트(TCON_A<3>)가 로직하이레벨인 경우 제2 동작주기를 갖는 리프레쉬펄스의 제3 비트(REFP<3>)를 생성할 수 있다. 본 실시예에서 제2 동작주기는 제1 동작주기보다 크게 설정될 수 있다. 제3 리프레쉬속도제어회로(95)는 제3 영역(823)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 리프레쉬동작 속도를 늦춰 리프레쉬동작에 소모되는 전류 소모를 절감시킬 수 있다.
제3 내부전압생성회로(96)는 영역제어신호의 제3 비트(TCON_A<3>)에 응답하여 내부전압의 제3 비트(VINT<3>)를 생성할 수 있다. 제3 내부전압생성회로(96)는 제3 영역(823)에 대한 에러정정동작이 수행되지 않아 영역제어신호의 제3 비트(TCON_A<3>)가 로직로우레벨인 경우 제1 전압레벨을 갖는 내부전압의 제3 비트(VINT<3>)를 생성할 수 있다. 제3 내부전압생성회로(96)는 제3 영역(823)에 대한 에러정정동작이 수행되어 영역제어신호의 제3 비트(TCON_A<3>)가 로직하이레벨인 경우 제2 전압레벨을 갖는 내부전압의 제3 비트(VINT<3>)를 생성할 수 있다. 본 실시예에서 제2 전압레벨은 제1 전압레벨보다 작게 설정될 수 있다. 제3 내부전압생성회로(96)는 제3 영역(823)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 내부전압의 제3 비트(VINT<3>)의 전압레벨을 낮춰 전류 소모를 절감시킬 수 있다.
제4 리프레쉬속도제어회로(97)는 영역제어신호의 제4 비트(TCON_A<4>)에 응답하여 리프레쉬펄스의 제4 비트(REFP<4>)를 생성할 수 있다. 제4 리프레쉬속도제어회로(97)는 제4 영역(824)에 대한 에러정정동작이 수행되지 않아 영역제어신호의 제4 비트(TCON_A<4>)가 로직로우레벨인 경우 제1 동작주기를 갖는 리프레쉬펄스의 제4 비트(REFP<4>)를 생성할 수 있다. 제4 리프레쉬속도제어회로(97)는 제4 영역(824)에 대한 에러정정동작이 수행되어 영역제어신호의 제4 비트(TCON_A<4>)가 로직하이레벨인 경우 제2 동작주기를 갖는 리프레쉬펄스의 제4 비트(REFP<4>)를 생성할 수 있다. 본 실시예에서 제2 동작주기는 제1 동작주기보다 크게 설정될 수 있다. 제4 리프레쉬속도제어회로(97)는 제4 영역(824)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 리프레쉬동작 속도를 늦춰 리프레쉬동작에 소모되는 전류 소모를 절감시킬 수 있다.
제4 내부전압생성회로(98)는 영역제어신호의 제4 비트(TCON_A<4>)에 응답하여 내부전압의 제4 비트(VINT<4>)를 생성할 수 있다. 제4 내부전압생성회로(98)는 제4 영역(824)에 대한 에러정정동작이 수행되지 않아 영역제어신호의 제4 비트(TCON_A<4>)가 로직로우레벨인 경우 제1 전압레벨을 갖는 내부전압의 제4 비트(VINT<4>)를 생성할 수 있다. 제4 내부전압생성회로(98)는 제4 영역(824)에 대한 에러정정동작이 수행되어 영역제어신호의 제4 비트(TCON_A<4>)가 로직하이레벨인 경우 제2 전압레벨을 갖는 내부전압의 제4 비트(VINT<4>)를 생성할 수 있다. 본 실시예에서 제2 전압레벨은 제1 전압레벨보다 작게 설정될 수 있다. 제4 내부전압생성회로(98)는 제4 영역(824)에 대한 에러정정동작이 수행되는 경우 에러정정동작이 수행되지 않는 경우에 비해 내부전압의 제4 비트(VINT<4>)의 전압레벨을 낮춰 전류 소모를 절감시킬 수 있다.
앞서, 도 1 내지 도 11에서 살펴본 전자장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 12를 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 전자장치를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 12에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
도 13을 참고하면 본 발명의 다른 실시예에 따른 전자시스템(2000)은 호스트(2001), 메모리컨트롤러(2002) 및 데이터저장부(2003)를 포함할 수 있다.
호스트(2001)는 데이터저장부(2003)를 억세스 하기 위해 메모리컨트롤러(2002)로 리퀘스트 및 데이터를 전송할 수 있다. 메모리컨트롤러(2002)는 리퀘스트에 응답하여 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 데이터저장부(2003)에 제공하고, 이에 응답하여 데이터저장부(2003)는 라이트 또는 리드 동작을 수행하게 할 수 있다. 호스트(2001)는 데이터저장부(2003)로 데이터를 저장시키기 위해 데이터를 메모리컨트롤러(2002)로 전송할 수 있다. 또한, 호스트는 데이터저장부(2003)로부터 출력된 데이터를 메모리컨트롤러(2002)를 통해 수신할 수 있다. 호스트(2001)는 에러정정코드(Error Correction Code, ECC) 방식을 사용하여 데이터에 포함된 에러를 정정하는 회로를 포함할 수 있다.
메모리컨트롤러(2002)는 호스트(2001)와 데이터저장부(2003) 사이의 통신을 중계할 수 있다. 메모리컨트롤러(2002)는 호스트(2001)로부터 리퀘스트와 데이터를 수신하고, 데이터저장부(2003)의 동작을 제어하기 위하여 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 생성하여 데이터저장부(2003)로 제공할 수 있다. 또한, 메모리컨트롤러(2002)는 데이터저장부(2003)로부터 출력된 데이터를 호스트(2001)로 제공할 수 있다.
데이터저장부(2003)는 다수의 메모리들을 포함할 수 있다. 데이터저장부(2003)는 메모리컨트롤러(2002)로부터 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 수신하여 라이트 또는 리드 동작을 수행할 수 있다. 데이터저장부(2003)에 포함된 다수의 메모리들은 에러정정코드(Error Correction Code, ECC) 방식을 사용하여 데이터에 포함된 에러를 정정하는 회로를 포함할 수 있다. 데이터저장부(2003)는 도 1에 도시된 전자장치를 포함할 수 있다.
호스트(2001)에 포함된 에러를 정정하는 회로 및 데이터저장부(2003) 내부의 다수의 메모리들에 포함된 에러를 정정하는 회로는 실시예에 따라서 모두 동작하거나 선택적으로 동작하도록 구현될 수 있다. 호스트(2001) 및 메모리컨트롤러(2002)는 실시예에 따라서 동일한 칩으로 구현될 수 있다. 메모리컨트롤러(2002) 및 데이터저장부(2003)는 실시예에 따라서 동일한 칩으로 구현될 수 있다.
1: 커맨드디코더 2: 정보신호추출회로
3: 모드레지스터 4: 동작제어신호생성회로
5: 영역제어신호생성회로 6: 영역컬럼제어신호생성회로
7: 영역커맨드/어드레스생성회로 8: 코어회로
9: 동작제어회로 61: 제1 지연기
62: 제2 지연기 71: 제1 선택기
72: 제1 커맨드지연기 73: 제2 커맨드지연기
74: 제2 선택기 75: 제1 어드레스지연기
76: 제2 어드레스지연기 81: 컬럼제어회로
82: 셀어레이 811: 제1 영역제어회로
812: 제2 영역제어회로 813: 제3 영역제어회로
814: 제4 영역제어회로 821: 제1 영역
822: 제2 영역 823: 제3 영역
824: 제4 영역 91: 제1 리프레쉬속도제어회로
92: 제1 내부전압생성회로 93: 제2 리프레쉬속도제어회로
94: 제2 내부전압생성회로 95: 제3 리프레쉬속도제어회로
96: 제3 내부전압생성회로 97: 제4 리프레쉬속도제어회로
98: 제4 내부전압생성회로

Claims (24)

  1. 동작제어신호 및 내부정보신호에 응답하여 영역별 에러정정동작의 수행 여부에 대한 정보를 포함하는 영역제어신호를 생성하는 영역제어신호생성회로; 및
    상기 영역제어신호에 의해 결정되는 지연구간만큼 컬럼펄스를 지연시켜 영역별 컬럼동작을 제어하는 영역컬럼제어신호를 생성하는 영역컬럼제어신호생성회로를 포함하는 전자장치.
  2. 제 1 항에 있어서, 상기 동작제어신호는 상기 에러정정동작을 수행하기 위해 인에이블되고, 상기 전자장치의 외부에서 입력되거나 상기 전자장치의 내부에서 생성되는 전자장치.
  3. 제 1 항에 있어서, 상기 내부정보신호는 모드레지스터라이트동작이 수행되는 경우 외부제어신호로부터 추출되어 생성되는 전자장치.
  4. 제 1 항에 있어서, 상기 내부정보신호에 포함된 비트들이 제1 논리레벨조합을 갖는 경우 제1 영역에 대한 에러정정동작이 수행되고, 상기 내부정보신호에 포함된 비트들이 제2 논리레벨조합을 갖는 경우 제2 영역에 대한 에러정정동작이 수행되는 전자장치.
  5. 제 1 항에 있어서, 상기 영역제어신호생성회로는 제1 영역에 대한 에러정정동작이 수행되는 경우 인에이블되는 상기 영역제어신호의 제1 비트를 생성하고, 제2 영역에 대한 에러정정동작이 수행되는 경우 인에이블되는 상기 영역제어신호의 제2 비트를 생성하는 전자장치.
  6. 제 1 항에 있어서, 상기 영역컬럼제어신호생성회로는
    상기 영역제어신호가 제1 논리레벨을 갖는 경우 상기 컬럼펄스를 제1 지연구간만큼 지연시켜 상기 영역컬럼제어신호를 생성하고, 상기 영역제어신호가 제2 논리레벨을 갖는 경우 상기 컬럼펄스를 제2 지연구간만큼 지연시켜 상기 영역컬럼제어신호를 생성하는 전자장치.
  7. 제 6 항에 있어서, 상기 영역제어신호에 포함된 비트에 대응되는 영역에 대한 에러정정동작이 수행되는 경우 상기 영역제어신호에 포함된 비트들은 상기 제2 논리레벨을 갖고, 상기 제2 지연구간은 상기 제1 지연구간보다 크게 설정되는 전자장치.
  8. 제 1 항에 있어서,
    상기 영역제어신호에 의해 결정되는 지연구간만큼 내부커맨드 및 어드레스를 지연시켜 제1 지연커맨드, 제2 지연커맨드, 제1 지연어드레스 및 제1 지연어드레스를 생성하는 영역커맨드/어드레스생성회로를 더 포함하는 전자장치.
  9. 제 8 항에 있어서, 상기 영역커맨드/어드레스생성회로는
    상기 영역제어신호에 응답하여 상기 내부커맨드를 제1 선택커맨드 또는 제2 선택커맨드로 출력하는 선택기;
    상기 제1 선택커맨드를 제1 지연구간만큼 지연시켜 상기 제1 지연커맨드를 생성하는 제1 커맨드지연기; 및
    상기 제2 선택커맨드를 제2 지연구간만큼 지연시켜 상기 제2 지연커맨드를 생성하는 제2 커맨드지연기를 포함하는 전자장치.
  10. 제 8 항에 있어서, 상기 영역커맨드/어드레스생성회로는
    상기 영역제어신호에 응답하여 상기 어드레스를 제1 선택어드레스 또는 제2 선택어드레스로 출력하는 선택기;
    상기 제1 선택어드레스를 제1 지연구간만큼 지연시켜 상기 제1 지연어드레스를 생성하는 제1 어드레스지연기; 및
    상기 제2 선택어드레스를 제2 지연구간만큼 지연시켜 상기 제2 지연어드레스를 생성하는 제2 어드레스지연기를 포함하는 전자장치.
  11. 제 8 항에 있어서,
    상기 영역컬럼제어신호, 상기 제1 지연커맨드, 상기 제2 지연커맨드, 상기 제1 지연어드레스 및 상기 제2 지연어드레스에 응답하여 영역별 컬럼동작을 제어하는 코어회로를 포함하는 전자장치.
  12. 제 1 항에 있어서,
    상기 영역제어신호에 의해 상기 영역별 에러정정동작의 수행 여부에 따라 상기 영역별 리프레쉬주기를 조절하거나 상기 영역별 내부전압의 전압레벨을 조절하는 동작제어회로를 더 포함하는 전자장치.
  13. 제 12 항에 있어서, 상기 동작제어회로는 상기 에러정정동작이 수행되는 영역의 상기 리프레쉬주기를 증가시키는 전자장치.
  14. 제 12 항에 있어서, 상기 동작제어회로는 상기 에러정정동작이 수행되는 영역의 상기 내부전압의 전압레벨을 감소시키는 전자장치.
  15. 제 12 항에 있어서, 상기 동작제어회로는 상기 에러정정동작이 수행되지 않는 영역의 상기 리프레쉬주기를 기설정된 주기로 설정하고, 상기 에러정정동작이 수행되지 않는 영역의 상기 내부전압을 기설정된 레벨로 설정하는 전자장치.
  16. 동작제어신호 및 내부정보신호에 응답하여 영역별 에러정정동작의 수행 여부에 대한 정보를 포함하는 영역제어신호를 생성하는 영역제어신호생성회로; 및
    상기 영역제어신호에 의해 상기 영역별 에러정정동작의 수행 여부에 따라 상기 영역별 리프레쉬주기를 조절하거나 상기 영역별 내부전압의 전압레벨을 조절하는 동작제어회로를 포함하는 전자장치.
  17. 제 16 항에 있어서, 상기 동작제어신호는 상기 에러정정동작을 수행하기 위해 인에이블되고, 상기 전자장치의 외부에서 입력되거나 상기 전자장치의 내부에서 생성되는 전자장치.
  18. 제 16 항에 있어서, 상기 내부정보신호는 모드레지스터라이트동작이 수행되는 경우 외부제어신호로부터 추출되어 생성되는 전자장치.
  19. 제 16 항에 있어서, 상기 내부정보신호에 포함된 비트들이 제1 논리레벨조합을 갖는 경우 제1 영역에 대한 에러정정동작이 수행되고, 상기 내부정보신호에 포함된 비트들이 제2 논리레벨조합을 갖는 경우 제2 영역에 대한 에러정정동작이 수행되는 전자장치.
  20. 제 16 항에 있어서, 상기 영역제어신호생성회로는 제1 영역에 대한 에러정정동작이 수행되는 경우 인에이블되는 상기 영역제어신호의 제1 비트를 생성하고, 제2 영역에 대한 에러정정동작이 수행되는 경우 인에이블되는 상기 영역제어신호의 제2 비트를 생성하는 전자장치.
  21. 제 16 항에 있어서, 상기 동작제어회로는 상기 에러정정동작이 수행되는 영역의 상기 리프레쉬주기를 증가시키는 전자장치.
  22. 제 16 항에 있어서, 상기 동작제어회로는 상기 에러정정동작이 수행되는 영역의 상기 내부전압의 전압레벨을 감소시키는 전자장치.
  23. 제 16 항에 있어서, 상기 동작제어회로는 상기 에러정정동작이 수행되지 않는 영역의 상기 리프레쉬주기를 기설정된 주기로 설정하고, 상기 에러정정동작이 수행되지 않는 영역의 상기 내부전압을 기설정된 레벨로 설정하는 전자장치.
  24. 동작제어신호 및 내부정보신호에 응답하여 영역별 에러정정동작의 수행 여부에 대한 정보를 포함하는 영역제어신호를 생성하는 영역제어신호생성회로;
    상기 영역제어신호에 의해 결정되는 지연구간만큼 컬럼펄스를 지연시켜 영역별 컬럼동작을 제어하는 영역컬럼제어신호를 생성하는 영역컬럼제어신호생성회로;
    상기 영역제어신호에 의해 결정되는 지연구간만큼 내부커맨드 및 어드레스를 지연시켜 제1 지연커맨드, 제2 지연커맨드, 제1 지연어드레스 및 제1 지연어드레스를 생성하는 영역커맨드/어드레스생성회로;
    상기 영역컬럼제어신호, 상기 제1 지연커맨드, 상기 제2 지연커맨드, 상기 제1 지연어드레스 및 상기 제2 지연어드레스에 응답하여 영역별 컬럼동작을 제어하는 코어회로; 및
    상기 영역제어신호에 의해 상기 영역별 에러정정동작의 수행 여부에 따라 상기 영역별 리프레쉬주기를 조절하거나 상기 영역별 내부전압의 전압레벨을 조절하는 동작제어회로를 포함하는 전자장치.
KR1020170167842A 2017-12-07 2017-12-07 전자장치 KR20190067669A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170167842A KR20190067669A (ko) 2017-12-07 2017-12-07 전자장치
CN201810586747.8A CN109903808B (zh) 2017-12-07 2018-06-08 电子器件
US16/121,122 US10621039B2 (en) 2017-12-07 2018-09-04 Electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167842A KR20190067669A (ko) 2017-12-07 2017-12-07 전자장치

Publications (1)

Publication Number Publication Date
KR20190067669A true KR20190067669A (ko) 2019-06-17

Family

ID=66696897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167842A KR20190067669A (ko) 2017-12-07 2017-12-07 전자장치

Country Status (3)

Country Link
US (1) US10621039B2 (ko)
KR (1) KR20190067669A (ko)
CN (1) CN109903808B (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0467638B1 (en) * 1990-07-17 1997-05-07 Nec Corporation Semiconductor memory device
JP2001035195A (ja) * 1999-07-19 2001-02-09 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JP4210040B2 (ja) * 2001-03-26 2009-01-14 パナソニック株式会社 画像表示装置および方法
JP3930446B2 (ja) * 2003-03-13 2007-06-13 株式会社東芝 半導体装置
JP2015053096A (ja) * 2013-09-09 2015-03-19 マイクロン テクノロジー， インク． 半導体装置、及び誤り訂正方法
KR20150061393A (ko) * 2013-11-27 2015-06-04 삼성전자주식회사 메모리 장치로부터 읽은 데이터를 고속으로 전송하는 메모리 컨트롤러 및 그것의 데이터 전송 방법.
KR102193682B1 (ko) 2014-08-01 2020-12-21 삼성전자주식회사 선택적 ecc 기능을 갖는 반도체 메모리 장치
KR20160075006A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치의 컬럼 제어신호 생성 회로
KR20170098538A (ko) * 2016-02-22 2017-08-30 에스케이하이닉스 주식회사 반도체 장치 및 그 구동 방법
KR102511459B1 (ko) * 2016-03-17 2023-03-17 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
US10614906B2 (en) * 2016-09-21 2020-04-07 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
KR20180106495A (ko) 2017-03-20 2018-10-01 에스케이하이닉스 주식회사 반도체장치

Also Published As

Publication number Publication date
US20190179702A1 (en) 2019-06-13
CN109903808B (zh) 2022-12-23
US10621039B2 (en) 2020-04-14
CN109903808A (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
US10379947B2 (en) Semiconductor device
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
KR20180019791A (ko) 반도체장치 및 반도체시스템
US10388401B2 (en) Semiconductor device, semiconductor system, and method thereof
US10319462B2 (en) Semiconductor device and semiconductor system
KR20180119072A (ko) 반도체장치
KR102455399B1 (ko) 반도체장치 및 반도체시스템
US11461167B2 (en) Semiconductor devices
KR20190060258A (ko) 에러스크럽방법 및 이를 이용한 반도체모듈
KR20180106495A (ko) 반도체장치
US9653133B2 (en) Semiconductor device and semiconductor system
KR20180080581A (ko) 반도체장치
KR20170133545A (ko) 반도체장치 및 반도체시스템
KR102697484B1 (ko) 반도체장치
US11429477B2 (en) Semiconductor devices
US20170337105A1 (en) Semiconductor devices
KR20180027655A (ko) 테스트방법 및 이를 이용한 반도체시스템
US10290333B2 (en) Semiconductor device
KR20190067669A (ko) 전자장치
KR20180126937A (ko) 집적회로
KR20180022015A (ko) 래치회로를 테스트할 수 있는 테스트방법을 제공하는 반도체장치
KR20170140931A (ko) 반도체장치 및 반도체시스템
KR20180027656A (ko) 반도체장치 및 반도체시스템
US10024915B2 (en) Semiconductor devices