KR20080081386A - 반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법. - Google Patents

반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법. Download PDF

Info

Publication number
KR20080081386A
KR20080081386A KR1020070021259A KR20070021259A KR20080081386A KR 20080081386 A KR20080081386 A KR 20080081386A KR 1020070021259 A KR1020070021259 A KR 1020070021259A KR 20070021259 A KR20070021259 A KR 20070021259A KR 20080081386 A KR20080081386 A KR 20080081386A
Authority
KR
South Korea
Prior art keywords
internal voltage
voltage
selection code
test
voltages
Prior art date
Application number
KR1020070021259A
Other languages
English (en)
Other versions
KR100885489B1 (ko
Inventor
최준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070021259A priority Critical patent/KR100885489B1/ko
Priority to US11/967,742 priority patent/US7791404B2/en
Publication of KR20080081386A publication Critical patent/KR20080081386A/ko
Application granted granted Critical
Publication of KR100885489B1 publication Critical patent/KR100885489B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 테스트시 내부전압의 변동방법을 개선한 반도체장치의 내부전압 생성회로에 관한 것으로, 본 발명에 의한 반도체장치의 내부전압 생성회로는 외부전압을 이용하여 서로 다른 레벨을 가지는 복수의 전압을 생성하는 전압생성부; 상기 복수의 전압에서 내부전압을 선택하기 위한 선택코드를 저장하는 코드저장부; 및 노멀동작시 상기 선택코드의 정보에 따라 상기 복수의 전압에서 상기 내부전압을 선택하며, 테스트모드시 테스트선택 코드가 더 입력되면 상기 테스트선택 코드에 응답하여 상기 복수의 전압에서 상기 내부전압을 선택하되 그 선택의 기준이 되는 초기값은 상기 선택코드에 의해 선택된 내부전압인 것을 특징으로 하는 디코딩부를 포함한다.
Figure P1020070021259
반도체, 내부전압, 테스트모드

Description

반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법.{Internal Voltage Generator of Semiconductor Device and Method of same}
도 1은 종래의 내부전압 발생회로의 구성도.
도 2는 도 1의 코드저장부(120)의 상세 회로도.
도 3은 TVCOSUM 신호가 만들어지는 방법을 도시한 도면.
도 4는 도 1의 디코딩부(130)의 상세 회로도.
도 5는 도 1의 전압생성부(110)의 상세 회로도.
도 6은 선택코드, 테스트선택 코드와 그에 의한 CUT<0:2>의 논리값 및 디코딩부(130)에서 디코딩되어 인에이블 되는 신호가 무엇인지를 나타내는 표.
도 7은 본 발명의 일실시예에 따른 반도체장치의 내부전압 생성회로 구성도.
도 8은 도 7의 제2저장부(722)의 일실시예 구성도.
*도면의 주요한 부분에 대한 부호의 설명
710: 전압생성부 720: 코드저장부
730: 디코딩부
본 발명은 반도체장치에 관한 것으로, 더욱 상세하게는 반도체장치의 내부에서 쓰일 전압을 생성하는 내부전압 생성회로에 관한 것이다.
예를 들어 반도체장치 중 하나인 메모리장치(DRAM)에서는 외부에서 입력되는 전원전압(VDD) 이외에 코어전압(VCORE), 프리차지 전압(VBLP) 등의 내부전압(Internal Voltage)을 사용하고 있는데 본 발명은 이러한 내부전압 혹은 내부전압을 생성하기 위한 전압(한번 내부전압을 만들고 이를 이용해 다시 다른 레벨의 내부전압을 만들기도 한다.)을 생성하는 내부전압 생성회로에 관한 것이다.
도 1은 종래의 내부전압 발생회로의 구성도이다.
종래의 내부전압 발생회로는 전압생성부(110), 코드저장부(120) 및 디코딩부(130)를 포함하여 구성된다.
전압생성부(110)는 외부전압을 이용하여 서로 다른 레벨을 가지는 복수의 전압을 생성한다. 코드저장부(120)는 복수의 전압 중에서 내부전압(VREFC)을 선택하기 위한 선택코드(FUSE<0:2>)를 저장하여 디코딩부(130)로 출력하는데 테스트모드(testmode)시에는 선택코드(FUSE<0:2>)가 아닌 테스트선택 코드(TCM<0:2>)를 디코딩부(130)로 출력한다. 디코딩부(130)는 코드저장(120)부로부터 입력되는(CUT<0:2>노드를 통해 입력된다.) 선택코드(FUSE<0:2>) 혹은 테스트선택 코드(TCM<0:2>)를 디코딩하여 복수의 전압 중에서 내부전압(VREFC)을 선택한다.
동작을 간단히 정리하면, 코드저장부(120)에 선택코드(FUSE<0:2>)를 저장하여 내부전압(VREFC)의 레벨을 설정하며, 테스트모드 시에는 선택코드(FUSE<0:2>)가 아닌 테스트선택 코드(TCM<0:2>)에의해 내부전압(VREFC)의 레벨을 선택한다.
도 2는 도 1의 코드저장부(120)의 상세 회로도이다.
도 2에는 도 1의 코드저장부 중 121만을 도시하였는데 122과 123에는 TCM<1>, TCM<2>, CUT<1>, CUT<2>, FUSE<1>, FUSE<2>가 인가된다는 점만이 121과 다르다.
도면의 PWRUP_P는 파워업 후 전원전압인 VDD가 상승하는 중간에 발생하는 펄스로 VDD=1.8V기준일 때 약 1V정도에서 발생하는 신호이다. 이 신호가 트랜지스터N01을 턴온하여 A노드의 전압은 '로우'레벨로 초기화된다. A노드의 전압은 '로우'레벨로 초기화되지만, 어느 정도 시간이 지나면 저장수단인 퓨즈(FUSE<0>)가 컷팅 되었는지의 여부에 따라 논리레벨이 달라진다. 즉, 퓨즈(FUSE<0>)가 컷팅 되지 않은 경우에는 A노드의 전압은 '하이'가 되고, 퓨즈(FUSE<0>)가 컷팅된 경우에는 A노드의 전압은 '로우'가 된다. A노드의 전압은 반전되어 CUT<0>노드로 전달되기 때문에 퓨즈(FUSE<0>)가 커팅 되면 CUT<0>='하이' 커팅되지 않으면 CUT<0>='로우'가 된다.
TVCOSUM 신호는 테스트모드 일 때 '하이'가 된다. TVCOSUM 신호는 도 3의 회로를 통해서 만들어지는데 테스트선택 코드(TCM<0:2>)중 하나라도 '하이'가 되면 TVCOSUM신호도 '하이'가 된다. TVCOSUM 신호가 '하이'가 되면 트랜지스터P01이 턴온되어 A노드는 항상 '하이'가 된다. 즉, 퓨즈(FUSE<0>)의 컷팅 여부는 A노드에 아 무런 영향을 주지 못한다. 따라서 노아게이트(NO01)의 입력단자 중 윗 단자에는 '로우'가 입력되고, CUT<0>노드의 출력은 테스트선택 코드 TCM<0>의 논리레벨과 같아진다.
정리하면 코드저장부(120)는 노멀모드에서는 자신의 저장수단에 저장된 선택코드(FUSE<0:2>, 퓨즈에 저장되므로 동일한 부호를 사용함)를 출력단(CUT<0:2>)으로 출력하지만, 테스트선택 코드(TCM<0:2>) 중 하나라도 인에이블 되면 자동으로 테스트모드로 진입해 테스트선택 코드(TCM<0:2>)를 출력단(CUT<0:2>)으로 출력한다.
도 4는 도 1의 디코딩부(130)의 상세 회로도이다.
디코딩부(130)는 코드저장부(120)의 출력단인 CUT<0:2>노드로 전달되는 선택코드(FUSE<0:2>) 또는 테스트선택 코드(TCM<0:2>)를 디코딩해 전압생성부(110)에서 생성된 전압 중 하나를 선택하기 위한 신호(CS<0:7>)를 출력한다.
도면에 도시된 바와 같이, CUT<0:2>노드로 전달되는 신호를 그대로(CUT<0:2>) 혹은 반전하여(CUTb<0:2>) 입력받는 낸드게이트들(NA01~08)과 인버터들(I04~11)을 포함하여 구성된다. 언제 CS<0:7>의 신호가 인에이블 되는지는 도 6에 나타나 있다.
도 5는 도 1의 전압생성부(110)의 상세 회로도이다.
기본적으로 전압생성부(110)는 전압분배에 의해 내부전압(VREFC)으로 쓰일 복수의 전압(4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN)을 생성한다. 도면에 도시된 전압생성부는 출력이 피드백된 형태의 연산증폭기(510)를 통해 기준전압(VREF) 을 입력받고, 저항(R1~8)을 이용한 전압분배를 통해 복수의 전압(4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN)을 생성하고 있다.
전압 레벨에 대해 설명하면, 연산증폭기(510)의 입력(VREF)과 출력(FEED)은 같아지므로 피드백되는 출력노드(FEED)의 전압은 기준전압(VREF)과 같아진다. 따라서 501노드는 기준전압의 2배가 되는 2*VREF의 전압이 된다. 기준전압(VREF)으로는 일반적으로 밴드갭(bandgap) 회로에서 출력되는 온도의 영향을 받지 않는 전압을 인가받는다.
복수의 전압은 복수의 패스게이트(521~528)에 연결된다. 패스게이트(521~528)는 상술한 디코딩부(130)의 출력신호인 CS<0:7>과 그 반전신호인 CSb<0:7>에 의해 온/오프되며, 선택된 전압이 반도체장치에서 쓰일 내부전압(VREFC)이 된다.
도 6은 선택코드(FUSE<0:2>), 테스트선택 코드(TCM<0:2>)와 그에 의한 CUT<0:2>의 논리값 및 디코딩부(130)에서 디코딩되어 인에이블 되는 신호(CS<0:7>)가 무엇인지를 나타내는 표이다.
도 6을 참조하면, 노멀모드(선택코드(FUSE<0:2>)에 의해 CUT<0:2>노드의 논리레벨 결정) 테스트모드(테스트 선택코드(TCM<0:2>)에 의해 CUT<0:2>노드의 논리레벨 결정)에서 각각 CUT<0:2>노드가 어떠한 논리레벨을 갖는지와 CUT<0:2>의 논리레벨에 따라 어떠한 신호(CS<0:7>)가 인에이블 되게 디코딩되는지를 확인할 수 있다.
일반적으로 반도체장치에서는 공정상에서 발생하는 스큐(SKEW: Gate Oxide의 두께 변화, Sheet Resistance변화, Gate Length Variation, Gate Width Variation 등)에 의해 트랜지스터 특성에 변화가 있게 된다. 이 특성에 의해 전압원 등의 레벨도 변하게 되며, 이는 각 웨이퍼(wafer)마다 각기 다른 레벨을 가지게 된다.
따라서, 상술한 내부전압 발생회로의 코드 저장수단인 퓨즈(FUSE<0:2>)를 컷팅하거나 컷팅하지 아니하여(trimming) 선택코드(FUSE<0:2>, 퓨즈에 저장되므로 동일한 부호를 사용함)를 저장해 목표(target)전압에 맞는 내부전압(VREFC)을 선택하게 된다.
그 후 패키지(package)에 문제가 생겨 불량분석을 할 때에 내부전압(VREFC)을 변경해가며 테스트를 할 필요성이 있는데, 이때 테스트모드 신호인 테스트선택 코드(TCM<0:2>)를 인가해 내부전압(VREFC)을 다시 선택한다.
하지만 상술한 종래의 내부전압 발생회로에서는 웨이퍼 상에서 입력하게 되는 선택코드(FUSE<0:2>)와 테스트시에 인가하는 테스트선택 코드(TCM<0:2>) 사이에 아무런 연관성이 없다. 단지 테스트선택 코드(TCM<0:2>)가 입력되면 퓨즈에 저장되어 있던 선택코드(FUSE<0:2>)는 무시될 뿐이다.
불량분석시 이전에 설정한 내부전압(VREFC)의 베이스레벨(base level)을 알아야 그 베이스레벨을 기준으로 내부전압(VREFC)을 변경하며 내부전압(VREFC)의 증가/감소에 따른 불량현상을 정확히 분석할 수 있다. 그러나 종래의 내부전압 생성회로를 사용하면 테스트시에는 내부전압(VREFC)을 처음부터 다시 설정해야 한다. 따라서 불량분석시 이전의 정보를 얻기에 걸리는 시간, 데이터의 처리에 걸리는 시간 등에 대한 손실(loss)이 생기게 된다는 문제점이 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 웨이퍼 제작 후 설정한 내부전압의 값을, 불량분석을 위한 테스트시 변경하게 되는 내부전압의 초기값으로 이용하여 불량분석에 걸리는 시간을 단축하게 하려는데 그 목적이 있다.
상기한 복적을 달성하기 위한 본 발명의 일실시예에 따른 반도체장치의 내부전압 생성회로는, 외부전압을 이용하여 서로 다른 레벨을 가지는 복수의 전압을 생성하는 전압생성부; 상기 복수의 전압에서 내부전압을 선택하기 위한 선택코드를 저장하는 코드저장부; 및 노멀동작시 상기 선택코드의 정보에 따라 상기 복수의 전압에서 상기 내부전압을 선택하며, 테스트모드시 테스트선택 코드가 더 입력되면 상기 테스트선택 코드에 응답하여 상기 복수의 전압에서 상기 내부전압을 선택하되 그 선택의 기준이 되는 초기값은 상기 선택코드에 의해 선택된 내부전압인 것을 특징으로 하는 디코딩부를 포함한다.
상기 선택코드는 상M~하N의 정보를, 상기 테스트선택 코드는 상A~하B의 정보를 가지며, 상기 디코딩부는 상기 선택코드의 정보에 따라 미리 설정된 전압-상기 복수의 전압 중 하나임-에서 상M~하N 단계의 차이가 나는 전압-복수의 전압 중 하나-을 상기 내부의 전압으로 선택하며, 상기 테스트선택 코드가 더 입력되었을 때에는 상기 선택코드에 의해 선택된 전압에서 상A~하B 단계의 차이가 나는 전압-복 수의 전압 중 하나-을 상기 내부의 전압으로 선택하는 것을 특징으로 할 수 있다.
또한, 본 발명의 일실시예에 따른 반도체장치의 외부전압 생성방법은, 외부의 전압을 전압분배하여 복수의 전압을 생성하는 제1단계; 선택코드를 입력하여 상기 복수의 전압 중 하나를 내부전압으로 설정하는 제2단계; 및 테스트시 테스트모드 신호인 테스트선택 코드를 입력하여 상기 복수의 전압에서 내부전압을 선택하되 그 선택의 기준이 되는 초기값은 상기 제2단계에서 설정된 내부전압을 기준으로 하는 것을 특징으로 하는 제3단계를 포함한다.
상기 선택코드는 상M~하N의 정보를, 상기 테스트선택 코드는 상A~하B의 정보를 가지며, 상기 제2단계는 상기 선택코드의 정보에 따라 미리 설정된 전압-상기 복수의 전압 중 하나임-에서 상M~하N 단계의 차이가 나는 전압-복수의 전압 중 하나-을 상기 내부 전압으로 선택하는 것을 특징으로 하며, 상기 제3단계는 상기 테스트선택 코드의 정보에 따라 상기 제2단계에서 설정된 내부전압에서 상A~하B 단계의 차이가 나는 전압-복수의 전압 중 하나-을 상기 내부전압으로 선택하는 것을 특징으로 할 수 있다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 7은 본 발명의 일실시예에 따른 반도체장치의 내부전압 생성회로 구성도이다.
본 발명의 일실시예에 따른 반도체장치의 내부전압 생성회로는, 전압생성부(710), 코드저장부(720) 및 디코딩부(730)를 포함하여 구성된다.
전압생성부(710)는 외부전압을 이용하여 서로 다른 레벨을 가지는 복수의 전압을 생성한다. 전압생성부(710)에서 생성한 복수의 전압에서 내부전압(VREFC)이 선택되는데 이는 디코딩부(730)에 의해서 이루어진다.
코드저장부(720)는 복수의 전압에서 내부전압(VREFC)을 선택하기 위한 선택코드(FUSE<0:2>)를 저장한다. 노멀동작시에는 자신의 저장수단에 저장된 선택코드(FUSE<0:2>)를 디코딩부(730)로 출력해(CUT<0:2> 노드로 출력) 노멀동작시의 내부전압(VREFC)을 선택하게 한다. 테스트모드 시에는 선택코드(FUSE<0:2>)를 디코딩부(730)로 출력해(CUTF<0:2> 노드로 출력) 테스트모드시 내부전압(VREFC) 선택에 있어서의 초기값을 설정하게 하고, 테스트선택 코드(TCM<0:2>)를 디코딩부(730)로 출력해(CUT<0:2> 노드로 출력) 초기값을 바탕으로 내부전압(VREFC)을 선택하게 한다. 종래의 코드저장부(도 1의 120))는 노멀동작시에는 선택코드만(FUSE<0:2>)을 출력하고 테스트모드시에는 테스트선택 코드만(TCM<0:2>)을 출력했다. 하지만 본 발명의 코드저장부(720)는 노멀동작시에는 선택코드(FUSE<0:2>)를 테스트모드시에는 선택코드(FUSE<0:2>)와 테스트선택 코드(TCM<0:2>) 모두를 출력한다.(CUT<0:2>, CUTF<0:2>로 출력)
코드저장부(720)는 제1저장부(721)와 제2저장부(722)를 포함하여 구성될 수 있다. 제1저장부(721)는 노멀모드에서는 저장수단(퓨즈가 쓰일 수 있다.)에 저장된 선택코드(FUSE<0:2>)를 디코딩부(730)로 출력하며, 테스트모드시에는 테스트선택 코드(TCM<0:2>)를 디코딩부(730)로 출력한다.(CUT<0:2>노드로 출력) 종래의 코드저장부와 동일한 역할을 수행하기 때문에, 도 2의 회로가 그대로 사용될 수 있다. 물론 도 2와 같은 회로 3개가 모여 제1저장부(721)가 되며, TVCOSUM신호는 도 3의 회로를 이용해 만들어질 수 있다.
제2저장부(722)는 테스트모드시에 저장수단에 저장된 선택코드(FUSE<0:2>)를 디코딩부(730)로 출력해(CUTF<0:2>노드로 출력) 테스트모드시 내부전압(VREFC) 선택의 기준이 되게 하는 초기값을 설정하게 한다. 제2저장부(722)에 대해서는 도 8과 함께 상세히 설명하기로 한다.
디코딩부(730)는 노멀동작시에는 선택코드(FUSE<0:2>)의 정보에 따라 전압생성부(710)에서 생성되는 복수의 전압에서 내부전압(VREFC)을 선택한다. 테스트모드시에 테스트선택 코드(TCM<0:2>)가 더 입력되면 테스트선택 코드(TCM<0:2>)에 응답하여 내부전압(VREFC)을 선택하는데, 그 선택의 기준이 되는 초기값은 선택코드(FUSE<0:2>)에 의해 선택된 내부전압(노멀모드에서의 내부전압)이 된다.
선택코드(FUSE<0:2>)는 상M~하N의 정보를 가지고 있고, 테스트선택 코드(TCM<0:2>)는 상A~하B의 값을 가지는 정보를 가지고 있다. 디코딩부(730)는 노멀모드에서는 선택코드(FUSE<0:2>)의 정보에 따라 미리 설정된 전압(복수의 전압 중 하나이며 base라고 이름붙여진 노드의 전압을 말한다.)에서 상M~하N 단계의 차이가 나는 전압(복수의 전압 중 하나임)을 내부전압(VREFC)으로 선택한다. 그리고 테스트모드에서는 테스트선택 코드(TCM<0:2>)의 정보에 따라 노멀모드에서 선택된 전압에서 상A~하B단계의 차이가 나는 전압(복수의 전압 중 하나임)을 내부전압(VREFC) 으로 선택한다. 즉, 테스트모드에서 내부전압(VREFC)을 선택할 때 노멀모드에서 설정된 내부전압(VREFC)을 무시하는 것이 아니라 노멀모드의 내부전압(VREFC)부터 출발해 전압을 변경하게 된다.
디코딩부(730)는 복수의 제1디코더(731)와 제2디코더(732)를 포함하여 구성될 수 있다. 복수의 제1디코더(731)는 서로 다른 복수의 전압을 자신의 초기값으로 가지며(예를 들어, 제1디코더1은 4UP가 초기값이고, 제1디코더2는 3UP가 자신의 초기값이다.) 제1저장부(721)의 출력신호(CUT<0:2>)에 따라 내부전압(VREFC)을 선택한다. 즉, 직접적으로 내부전압(VREFC))을 선택하는 것은 제1디코더(731)이며, 그 선택은 제1저장부(721)의 출력신호(CUT<0:2>, 상술한 바와 같이 노멀이냐 테스트모드냐에 따라 다른 코드가 출력된다.)에 의해 이루어진다. 제1디코더에 대한 설명은 도 9와 함께 상세히 설명하기로 한다.
제2디코더(732)는 제2저장부(722)의 출력신호를 입력받아 복수의 제1디코더(731) 중 어느 제1디코더(731)를 사용해 내부전압(VREFC)을 선택할지를 결정한다. 즉, 인에이블 시킬 제1디코더(731)를 선택한다. 제2디코더(732)는 CUT<0:2>노드의 코드를 입력받아 8개의 다른 신호(CUT_SELECT<0:7>)로 디코딩하는데, 그 기본적인 방식은 도 4의 디코더와 동일하므로 도 4의 회로가 제2디코더(732)로 그대로 사용될 수 있다. 다만, 도 4의 CS<0:7> 노드를 각각 CUT_SELECT<0:7>노드로 대체하기만 하면 된다.
도 8은 도 7의 제2저장부(722)의 일실시예 구성도이다.
도 8에는 도 7의 제2저장부(722) 중 하나만 도시하였으며 입력되는 신호들의 숫자만 바꾸면 나머지의 제2저장부(722)도 동일하게 구성할 수 있다.
제2저장부의 기본적은 구성은 제1저장부(721, 도 2)와 동일하다. 따라서 도 2에서 한 설명과 동일한 부분은 생략하겠으며, 다른 점을 중심으로 설명하기로 한다.
제2저장부(722)는 제1저장부(721)와는 다르게 테스트선택 코드(TCM<0:2>)를 입력받지 않으며, 자신의 저장수단인 퓨즈에 저장된 선택코드(FUSE<0:2>)만을 CUTF<0:2> 노드로 출력한다. TVTRIM 신호는 테스트모드일 때 인에이블 되는 신호로 노멀모드에서는 디스에이블 되어 CUTF<0:2>의 논리 레벨이(0,0,0)이 되게 한다.
CUTF<0:2>=(0,0,0) 일 때는 원래 노멀모드에서의 초기값과 동일한 초기값을 가지는 제2디코더(732)가 선택된다. TVTRIM신호는 테스트모드일 때만 인에이블 되는 신호이므로 도 3의 TVCOSUM신호와 동일하게 생성될 수 있다. 이때는 테스트선택 코드가 인에이블 되면, 제2저장부(722)가 자동으로 테스트모드로 진입하도록 할 수 있다.
테스트모드에서 TVTRIM신호가 인에이블 되면 CUTF<0:2> 노드로는 선택코드(FUSE<0:2>)가 출력된다. 따라서 이때는 선택코드(FUSE<0:2>)에 따라 내부전압(VREFC)을 선택할 제2디코더(732)가 선택된다.
제1저장부(721)에 저장되는 선택코드(FUSE<0:2>)와 제2저장부(722)에 저장되는 선택코드(FUSE<0:2>)는 다른 선택코드가 아니라 동일한 선택코드이다. 다만 각각 출력되는 시기와 출력노드가 다를 뿐이다. 따라서 제1저장부(721)와 제2저장부(722)에 도시된 퓨즈는 2개의 퓨즈가 아니라 하나의 퓨즈이다. FUSE<0>이 컷팅되 면 제1저장부(721)와 제2저장부(722)의 FUSE<0>은 모두 컷팅 된 것이다.
도 9는 도 7의 제1디코더(731)의 일실시예 구성도이다.
도 7에 도시된 실시예에 따르면 제1디코더(731)는 8개로 구성되지만 도 9에서는 가장 상단의 제1디코더만을 도시하였다. 입력되는 신호들의 숫자에 차이가 난다는 점만 빼면 나머지 제1디코더들도 도 9의 제1디코더와 동일하다.
제1디코더(731)는 기본적으로는 제2디코더(732, 도 4에서 신호만 변경)와 동일하게 구성되지만, CUT_SELECT<0>신호를 반전한 CUT_SELECTb<0> 신호에 의해 인에이블 되거나 디스에이블 된다. 즉, 노아게이트(NO04~11)에 입력되는 CUT_SELECTb<0>신호가 '하이'일 때는 모든 CS0<0:7>신호가 '로우'가 되어 출력된다. CS0<0:7>신호가 모두 '로우'라는 것은 그 제1디코더는 아무런 전압도 선택하지 못한다는 것을 의미한다. 하지만 CUT_SELECTb<0> 신호가 '로우'로 들어오면 도면에 도시된 제1디코더는 CS0<0:7>중 하나의 신호를 인에이블 시키며, 그로 인해 내부전압(VREF)을 선택하게 한다. 제1디코더(731)의 전체적인 동작은 도 12의 표를 참고하면 된다.
도 10은 도 7의 전압생성부(710) 전단의 일실시예 구성도이고 도 11은 전압생성부(710) 후단의 일실시예 구성도이다.
도 10을 참조하면 기본적으로 전압생성부(710)는 전압분배에 의해 내부전압(VREFC)으로 쓰일 복수의 전압(8UP, 7UP, 6UP, 5UP, 4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN, 4DN, 5DN, 6DN)을 생성한다. 도면에 도시된 전압생성부(710)는 출력이 피드백된 형태의 연산증폭기(1010)를 통해 기준전압(VREF)을 입력받고, 저 항(R9~25)을 이용한 전압분배를 통해 복수의 전압(8UP, 7UP, 6UP, 5UP, 4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN, 4DN, 5DN, 6DN)을 생성하고 있다. 종래보다 더 많은 복수의 전압을 생성하는 것은 본 발명은 노멀모드에서 설정된 내부전압(VREFC)을 기준으로 다시 테스트모드에서 내부전압(VREFC)의 변경을 하기 때문에 더 넓은 폭으로 내부전압(VREFC)을 변경하는 것이 가능하기 때문이다.
전압 레벨에 대해 설명하면, 연산증폭기(1010)의 입력(VREF)과 출력(FEED)은 같아지므로 피드백되는 출력노드(FEED)의 전압은 기준전압(VREF)과 같아진다. 따라서 1001노드는 기준전압의 2배가 되는 2*VREF의 전압이 된다. 기준전압(VREF)으로는 일반적으로 밴드갭(bandgap) 회로에서 출력되는 온도의 영향을 받지 않는 전압을 인가받는다.
전압생성부(710)는 여러 가지의 복수의 전압(8UP, 7UP, 6UP, 5UP, 4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN, 4DN, 5DN, 6DN)을 생성하는 곳으로 여러 가지 레벨의 전압을 생성하기만 하면 된다. 따라서 도10 이외에도 다양한 형태로의 구현이 가능하다.
도 11을 참조하면 전압생성부의 후단은 복수의 패스게이트(1101~1108)를 포함하여 구성된다. 도면에는 8개의 패스게이트(1101~1108)가 도시되어 있지만, 도시된 패스게이트(1101~1108) 마다 8개의 패스게이트가 있다는 것을 의미하며, 왼쪽부터 순서대로 전단부의 출력노드와 패스게이트가 대응된다.
예를 들어, 최상단에 도시된 패스게이트는 (8UP, CS0<0>), (7UP, CS0<1>), (6UP, CS0<2>), (5UP, CS0<3>), (4UP, CS0<4>), (3UP, CS0<5>), (2UP, CS0<6>), (1UP, CS0<7>)로 대응된다. 이런 식으로 다른 모든 패스게이트(1101~1108)도 복수의 전압(8UP, 7UP, 6UP, 5UP, 4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN, 4DN, 5DN, 6DN)과 대응되며 대응되는 신호(CS0<0:7>, CS1<0:7>, CS2<0:7>, CS3<0:7>, CS4<0:7>, CS5<0:7>, CS6<0:7>, CS7<0:7>)의 인에이블 여부에 의해 온/오프되어 내부전압(VREFC)을 출력한다.
도 12는 본 발명의 내부전압 생성회로의 모든 동작을 나타내는 표이다.
도 12에는 CUTF<0:2>, CUT<0:2>의 모든 조합에 따라 선택되는 신호(CS0<0:7>, CS1<0:7>, CS2<0:7>, CS3<0:7>, CS4<0:7>, CS5<0:7>, CS6<0:7>, CS7<0:7>) 및 선택되는 노드(8UP, 7UP, 6UP, 5UP, 4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN, 4DN, 5DN, 6DN)에 대한 모든 정보를 도시하였다.
노멀모드에서는 CUTF<0:2>=(0,0,0) 이므로 base를 기준으로 CUT<0:2>로 전달되는 코드의 정보(상M~하N)에 따라 내부전압(VREFC)을 선택한다. 하지만, 테스트모드에서는 CUTF<0:2>의 코드에 따라 초기값(노멀모드에서 선택된 내부전압)이 정해지며, CUT<0:2>로 전달되는 코드의 정보(상A~하B)에 따라 내부전압(VREFC)을 변경하여 선택한다.
즉, 본 발명에서는 웨이퍼 단계에서 내부전압(VREFC)을 설정하고, 그 후에 패키지단계에서 불량분석을 위해 테스트모드를 이용해 내부전압(VREFC)을 변경하려고 할 때, 두 단계 사이에 연관성이 있어 불량분석을 더욱 단시간 내에 끝낼 수 있다는 장점이 있다.
도 7~11을 다시 참조하여, 본 발명의 일실시예에 따른 반도체장치의 내부전 압 생성방법에 대해 알아본다.
본 발명의 일실시예에 따른 반도체장치의 내부전압 생성방법은, 외부의 전압을 전압분배하여 복수의 전압(8UP, 7UP, 6UP, 5UP, 4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN, 4DN, 5DN, 6DN)을 생성하는 제1단계; 선택코드(FUSE<0:2>)를 입력하여 상기 복수의 전압(8UP, 7UP, 6UP, 5UP, 4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN, 4DN, 5DN, 6DN) 중 하나를 내부전압(VREFC)으로 설정하는 제2단계; 및 테스트시 테스트모드 신호인 테스트선택 코드(TCM<0:2>)를 입력하여 상기 복수의 전압(8UP, 7UP, 6UP, 5UP, 4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN, 4DN, 5DN, 6DN)에서 내부전압(VREFC)을 선택하되 그 선택의 기준이 되는 초기값은 상기 제2단계에서 설정된 내부전압을 기준으로 하는 것을 특징으로 하는 제3단계를 포함한다.
이때 선택코드(FUSE<0:2>)는 상M~하N의 정보를 가지며, 테스트선택 코드(TCM<0:2>)는 상A~하B의 정보를 가진다.
따라서 제2단계에서는 선택코드(FUSE<0:2>)의 정보에 따라 미리 설정된 전압(base)에서 상M~하N 단계의 차이가 나는 전압(8UP, 7UP, 6UP, 5UP, 4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN, 4DN, 5DN, 6DN)을 내부전압(VREFC)으로 선택하는 것을 특징으로 하며, 제3단계는 테스트선택 코드(TCM<0:2>)의 정보에 따라 제2단계에서 설정된 내부전압(VREFC)에서 상A~하B 단계의 차이가 나는 전압(8UP, 7UP, 6UP, 5UP, 4UP, 3UP, 2UP ,1UP, Base, 1DN, 2DN, 3DN, 4DN, 5DN, 6DN)을 내부전압(VREFC)으로 선택하는 것을 특징으로 할 수 있다.
이때 2단계에서 설정되는 내부전압(VREFC)은 반도체장치 동작시 사용되는 내 부전압(VREFC)이며, 제3단계에서 설정되는 내부전압(VREFC)은 테스트를 위해 설정되는 내부전압(VREFC)일 수 있다.
또한, 제2단계에서의 선택코드(FUSE<0:2>) 입력은 반도체장치의 제조공정 중 웨이퍼 단계에서 내부전압(VREFC)과 목표전압을 맞추기 위한 것이며, 제3단계에서의 테스트선택 코드(TCM<0:2>)는 웨이퍼단계 이루의 테스트시에 내부전압(VREFC)의 변경을 가하기 위해 입력하는 것임을 특징으로 할 수 있다.
본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
상술한 본 발명에 따르면, 반도체장치에서 사용되는 내부전압(VREFC)을 타겟(target)전압에 맞춘 후 테스트시 내부전압(VREF)의 레벨을 변경하며 불량분석 등을 하려 할 경우, 테스트시의 내부전압(VREFC)을 미리 설정한 내부전압(VREFC)을 기준으로 변경하는 것이 가능해진다.
따라서 테스트시에 내부전압(VREFC)을 처음부터 다시 설정할 필요가 없어져, 불량분석시 이전의 정보를 얻기에 걸리는 시간, 데이터처리에 걸리는 시간 등의 손실(loss)을 피할 수 있다는 장점이 있다.

Claims (19)

  1. 외부전압을 이용하여 서로 다른 레벨을 가지는 복수의 전압을 생성하는 전압생성부;
    상기 복수의 전압에서 내부전압을 선택하기 위한 선택코드를 저장하는 코드저장부; 및
    노멀동작시 상기 선택코드의 정보에 따라 상기 복수의 전압에서 상기 내부전압을 선택하며, 테스트모드시 테스트선택 코드가 더 입력되면 상기 테스트선택 코드에 응답하여 상기 복수의 전압에서 상기 내부전압을 선택하되 그 선택의 기준이 되는 초기값은 상기 선택코드에 의해 선택된 내부전압인 것을 특징으로 하는 디코딩부
    를 포함하는 반도체장치의 내부전압 생성회로.
  2. 제 1항에 있어서,
    상기 디코딩부는,
    상기 선택코드를 해독해 상M~하N의 값을 가지는 정보를 얻어내며,
    상기 테스트선택 코드를 해독해 상A~하B의 값을 가지는 정보를 얻어내는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  3. 제 2항에 있어서,
    상기 디코딩부는,
    상기 선택코드의 정보에 따라 미리 설정된 전압-상기 복수의 전압 중 하나임-에서 상M~하N 단계의 차이가 나는 전압-복수의 전압 중 하나-을 상기 내부의 전압으로 선택하며,
    상기 테스트선택 코드가 더 입력되었을 때에는 상기 선택코드에 의해 선택된 전압에서 상A~하B 단계의 차이가 나는 전압-복수의 전압 중 하나-을 상기 내부의 전압으로 선택하는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  4. 제 1항에 있어서,
    상기 코드저장부는,
    노멀동작시 저장수단에 저장된 상기 선택코드를 상기 디코딩부로 출력해 상기 노멀동작시의 내부전압을 선택하게 하며,
    테스트모드 시에는 상기 선택코드를 상기 디코딩부로 출력해 테스트모드시 내부전압 선택에 있어서의 상기 초기값을 설정하게 하고 상기 테스트선택 코드를 상기 디코딩부로 출력해 상기 테스트모드에서의 내부전압을 선택하게 하는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  5. 제 1항에 있어서,
    상기 코드저장부는,
    노멀동작시 저장수단에 저장된 상기 선택코드를 상기 디코딩부로 출력하며, 테스트모드시 상기 테스트선택 코드를 상기 디코딩부로 출력하는 제1저장부; 및
    테스트모드시 상기 저장수단에 저장된 상기 선택코드를 상기 디코딩부로 출력해 테스트모드시 내부전압 선택의 기준이 되게 하는 상기 초기값을 설정하게 하는 제2저장부
    를 포함하는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  6. 제 4항 또는 5항에 있어서,
    상기 저장수단은,
    적어도 하나 이상의 퓨즈를 포함하며 상기 퓨즈의 컷팅 여부에 의해 상기 선택코드를 저장하는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  7. 제 5항에 있어서,
    상기 제1저장부는,
    상기 테스트선택 코드가 하나라도 인에이블 되면 자동으로 테스트모드로 진 입하는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  8. 제5항에 있어서,
    상기 제2저장부는,
    노멀모드에서는 일정한 논리레벨의 신호만을 출력하고 있다가, 상기 테스트선택 코드가 하나라도 인에이블 되면 자동으로 테스트모드로 진입해 상기 선택코드를 출력하는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  9. 제 5항에 있어서,
    상기 디코딩부는,
    서로 다른 상기 복수의 전압을 자신의 초기값으로 가지며 상기 제1저장부의 출력신호에 따라 상기 내부전압을 선택하기 위한 복수의 제1디코더; 및
    상기 제2저장부의 출력신호를 입력받아 상기 복수의 제1디코더 중 어느 제1디코더를 사용해 상기 내부전압을 선택할지를 결정하는 제2디코더
    를 포함하는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  10. 제 1항에 있어서,
    상기 전압생성부는,
    상기 복수의 전압을 출력하기 위한 복수의 패스게이트를 포함하며,
    상기 디코딩부가 상기 복수의 패스게이트의 온/오프를 제어하는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  11. 제 1항에 있어서,
    상기 전압생성부는,
    외부로부터 입력되는 전압을 전압분배하여 상기 복수의 전압을 출력하는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  12. 제 1항에 있어서,
    상기 선택코드는,
    반도체장치의 제조공정 중 웨이퍼 단계에서 상기 내부전압과 목표전압을 맞추기 위해 설정되는 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  13. 제 12항에 있어서,
    상기 테스트선택 코드는,
    상기 선택코드가 설정된 후 테스트시 상기 내부전압의 레벨을 변동하기 위하여 입력하는 코드인 것을 특징으로 하는 반도체장치의 내부전압 생성회로.
  14. 외부의 전압을 전압분배하여 복수의 전압을 생성하는 제1단계;
    선택코드를 입력하여 상기 복수의 전압 중 하나를 내부전압으로 설정하는 제2단계; 및
    테스트시 테스트모드 신호인 테스트선택 코드를 입력하여 상기 복수의 전압에서 내부전압을 선택하되 그 선택의 기준이 되는 초기값은 상기 제2단계에서 설정된 내부전압을 기준으로 하는 것을 특징으로 하는 제3단계
    를 포함하는 반도체장치의 내부전압 생성방법.
  15. 제 14항에 있어서,
    상기 선택코드는 상M~하N의 값을 가지는 정보를 가지며,
    상기 테스트선택 코드는 상A~하B의 값을 가지는 정보를 가지는 것을 특징으로 하는 반도체장치의 내부전압 생성방법.
  16. 제 15항에 있어서,
    상기 제2단계는 상기 선택코드의 정보에 따라 미리 설정된 전압-상기 복수의 전압 중 하나임-에서 상M~하N 단계의 차이가 나는 전압-복수의 전압 중 하나-을 상기 내부 전압으로 선택하는 것을 특징으로 하며,
    상기 제3단계는 상기 테스트선택 코드의 정보에 따라 상기 제2단계에서 설정된 내부전압에서 상A~하B 단계의 차이가 나는 전압-복수의 전압 중 하나-을 상기 내부전압으로 선택하는 것을 특징으로 하는 반도체장치의 내부전압 생성방법.
  17. 제 14항에 있어서,
    상기 제2단계의 선택코드 입력은,
    적어도 하나 이상의 퓨즈를 컷팅 혹은 컷팅하지 아니하여 이루어지는 것을 특징으로하는 반도체장치의 내부전압 생성방법.
  18. 제 14항에 있어서,
    상기 제2단계에서 설정되는 내부전압은,
    반도체장치가 동작할 때 사용되는 내부전압인 것을 특징으로 하는 반도체장치의 내부전압 생성방법.
  19. 제 14항에 있어서,
    상기 제2단계에서의 상기 선택코드 입력은 반도체장치의 제조공정 중 웨이퍼 단계에서 상기 내부전압과 목표전압을 맞추기 위한 것이며,
    상기 제3단계에서의 상기 테스트선택코드는 웨이퍼단계 이루의 테스트시에 상기 내부전압의 변경을 가하기 위해 입력하는 것임을 특징으로 하는 반도체장치의 내부전압 생성방법.
KR1020070021259A 2007-03-05 2007-03-05 반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법. KR100885489B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070021259A KR100885489B1 (ko) 2007-03-05 2007-03-05 반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법.
US11/967,742 US7791404B2 (en) 2007-03-05 2007-12-31 Internal voltage generation circuit and method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070021259A KR100885489B1 (ko) 2007-03-05 2007-03-05 반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법.

Publications (2)

Publication Number Publication Date
KR20080081386A true KR20080081386A (ko) 2008-09-10
KR100885489B1 KR100885489B1 (ko) 2009-02-24

Family

ID=39741461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070021259A KR100885489B1 (ko) 2007-03-05 2007-03-05 반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법.

Country Status (2)

Country Link
US (1) US7791404B2 (ko)
KR (1) KR100885489B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680841B2 (en) 2010-09-30 2014-03-25 SK Hynix Inc. Reference voltage generation circuitary for semiconductor apparatus and method for checking a reference voltage

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101083682B1 (ko) 2010-09-03 2011-11-16 주식회사 하이닉스반도체 반도체 장치
KR101770739B1 (ko) * 2011-11-08 2017-08-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 구동 방법
KR102341385B1 (ko) 2015-09-07 2021-12-21 에스케이하이닉스 주식회사 전압 생성 회로, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102665270B1 (ko) * 2016-11-09 2024-05-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20220124973A (ko) 2021-03-04 2022-09-14 에스케이하이닉스 주식회사 반도체 집적 장치 및 그 동작 방법과, 이를 포함하는 데이터 처리 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62228177A (ja) 1986-03-29 1987-10-07 Toshiba Corp 半導体集積回路用許容入力電圧検査回路
JP2821278B2 (ja) 1991-04-15 1998-11-05 日本電気アイシーマイコンシステム株式会社 半導体集積回路
US5901105A (en) 1995-04-05 1999-05-04 Ong; Adrian E Dynamic random access memory having decoding circuitry for partial memory blocks
JP3607760B2 (ja) 1995-10-13 2005-01-05 富士通株式会社 半導体集積回路装置
KR100231602B1 (ko) 1996-11-08 1999-11-15 김영환 복합 모드형 기판전압 발생회로
KR100234701B1 (ko) 1996-12-05 1999-12-15 김영환 외부전압에 둔감한 백바이어스전압 레벨 감지기
KR100259349B1 (ko) 1997-12-27 2000-06-15 김영환 백바이어스 전압레벨 검출기
KR20020053479A (ko) * 2000-12-27 2002-07-05 박종섭 반도체 메모리 장치의 내부전압 발생 회로
KR100414739B1 (ko) * 2002-03-25 2004-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생 장치
KR100452327B1 (ko) * 2002-07-08 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 내부 전원 전압 발생회로
KR100629258B1 (ko) * 2003-03-20 2006-09-29 삼성전자주식회사 내부 전압 발생회로
KR100548558B1 (ko) * 2003-06-16 2006-02-02 주식회사 하이닉스반도체 반도체 장치용 내부전압 발생기
KR100543659B1 (ko) * 2003-06-20 2006-01-20 주식회사 하이닉스반도체 내부전압 생성용 액티브 드라이버
KR100505702B1 (ko) 2003-08-20 2005-08-02 삼성전자주식회사 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
JP2005107948A (ja) * 2003-09-30 2005-04-21 Seiko Instruments Inc ボルテージ・レギュレータ
KR100792363B1 (ko) * 2005-06-30 2008-01-09 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전원 생성회로
US7417494B2 (en) * 2005-09-29 2008-08-26 Hynix Semiconductor Inc. Internal voltage generator
KR100816729B1 (ko) * 2006-09-28 2008-03-25 주식회사 하이닉스반도체 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680841B2 (en) 2010-09-30 2014-03-25 SK Hynix Inc. Reference voltage generation circuitary for semiconductor apparatus and method for checking a reference voltage

Also Published As

Publication number Publication date
US20080219077A1 (en) 2008-09-11
US7791404B2 (en) 2010-09-07
KR100885489B1 (ko) 2009-02-24

Similar Documents

Publication Publication Date Title
US7269081B2 (en) Program circuit of semiconductor
KR100885489B1 (ko) 반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법.
US20150078081A1 (en) Trimmable Reference Generator For Sense Amplifier
US20060203580A1 (en) Programmable element latch circuit
US8947947B2 (en) Integrated circuit and memory device
KR100320889B1 (ko) 여분의 패드 또는 단자없이도 불휘발성 반도체 기억 장치를 트리밍할 수 있는 방법 및 장치
EP0031386A1 (en) Semiconductor memory device
JP5571303B2 (ja) 半導体装置
KR100306327B1 (ko) 반도체장치
US6577551B2 (en) Semiconductor integrated circuit having a built-in data storage circuit for nonvolatile storage of control data
KR20150018106A (ko) 리페어 회로를 포함한 반도체 메모리 장치
KR100426909B1 (ko) 반도체 장치
US20080048672A1 (en) Semiconductor integrated circuit and test method thereof
US5384746A (en) Circuit and method for storing and retrieving data
US20150162094A1 (en) Semiconductor device and method for driving the same
US8159894B2 (en) One time programmable memory
JPH05299606A (ja) 半導体メモリ装置及びそのビット線の短絡救済方法
JPH0512898A (ja) 半導体集積回路装置
KR100371652B1 (ko) 반도체 장치의 프로그램 회로
JPH05288798A (ja) 半導体集積回路およびそのテスト方法
US7791960B2 (en) Semiconductor memory device and control signal generating method thereof
US6434070B1 (en) Semiconductor integrated circuit with variable bit line precharging voltage
JPH04290458A (ja) 半導体装置
JP2004087103A (ja) 不良セル救済機能を有するｒｏｍメモリ装置及び不良セル救済方法
CN116030871B (zh) 一种修调电路和存储器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee