CN116030871B - 一种修调电路和存储器 - Google Patents

Abstract

本公开涉及半导体领域，目前的修调电路的控制逻辑较为复杂，本公开提供一种修调电路和存储器，修调电路包括控制模块和输出模块，控制模块中的第一熔丝单元的熔断状态指示修调参数的取值，控制模块仅根据工作控制信号即可对第一熔丝单元的熔断状态进行读出，后续经由输出模块输出修调参数，控制逻辑简单。

Description

一种修调电路和存储器

技术领域

本公开涉及半导体领域，尤其涉及一种修调电路和存储器。

背景技术

目前，由于集成电路的性能指标要求越来越高，芯片设计面临高精度的挑战，尤其在高速且高精度的数模转换器或模数转换器、高精度的基准源电路等方面。然而，由于工艺误差等无法避免的因素，工艺厂生产出的芯片的某些参数（例如电压、电容、阻抗等）可能具有一定的误差，这些误差会直接影响电路的性能甚至功能。为了解决这类工艺误差问题，在芯片正常使用之前，需要利用修调技术来修正，使电路参数更加精准。但是，目前的修调电路仍然具有诸多缺陷。

发明内容

本公开提供了一种修调电路和存储器。

本公开的技术方案是这样实现的：

第一方面，本公开实施例提供了一种修调电路，所述修调电路包括控制模块和输出模块；所述控制模块包括第一熔丝单元，所述第一熔丝单元的熔断状态指示修调参数的取值，且所述修调参数经由所述输出模块的输出节点进行输出；

所述输出模块，配置为在所述输出节点和预设电源端之间形成通路；

所述控制模块，配置为接收工作控制信号，在所述工作控制信号处于第一状态时，向所述输出模块输出放电控制信号；其中，若所述第一熔丝单元未经熔断处理，则所述放电控制信号处于第三状态；若所述第一熔丝单元经过熔断处理，则所述放电控制信号处于第四状态；

所述输出模块，还配置为接收所述放电控制信号，在所述放电控制信号处于第三状态时，在所述输出节点和地信号端之间形成第一路径；在所述放电控制信号处于第四状态时，在所述输出节点和地信号端之间形成第二路径，且所述第二路径的阻抗大于所述第一路径的阻抗。

在一些实施例中，所述控制模块，还配置为在所述工作控制信号处于第二状态时，对所述第一熔丝单元进行熔断处理。

在一些实施例中，所述修调电路具有测试模式和工作模式，且所述测试模式发生于所述工作模式之前；

所述控制模块，具体配置为在所述测试模式中，接收处于第一状态或第二状态的所述工作控制信号，并基于所述工作控制信号确定是否对所述第一熔丝单元进行熔断处理，以写入所述修调参数；

以及，在所述工作模式中，接收处于第一状态的所述工作控制信号，并基于所述工作控制信号读出所述修调参数。

在一些实施例中，所述第一熔丝单元的器件类型为反熔丝或激光熔丝。

在一些实施例中，在所述第一熔丝单元的器件类型为反熔丝的情况下，所述第一熔丝单元包括第一选择晶体管和第一编程晶体管；

所述控制模块还包括电流源、转接模块、第一开关管和第二开关管，且所述第二开关管和所述第一开关管的器件类型不同；

所述第一开关管的控制端接收所述工作控制信号，所述第一开关管的第一端与所述电流源连接，所述第一开关管的第二端与所述第一选择晶体管的第一端连接，所述第一选择晶体管的控制端接收第一常开信号，所述第一选择晶体管的第二端与所述第一编程晶体管的编程端连接；

所述转接模块的第一端接收所述工作控制信号，所述转接模块的第二端与所述第一编程晶体管的控制端连接；

所述第二开关管的控制端接收所述工作控制信号，所述第二开关管的第一端与所述第一开关管的第二端连接，所述第二开关管的第二端接收地信号；

其中，所述放电控制信号经由所述第一开关管的第二端输出。

在一些实施例中，所述转接模块，配置为在工作控制信号为第一状态时，向所述第一编程晶体管的控制端提供第一电压信号；在所述工作控制信号为第二状态时，向所述第一编程晶体管的控制端提供第二电压信号；其中，所述第一电压信号的电压值与地信号的电压值相同，所述第二电压信号足以导致所述第一编程晶体管被熔断。

在一些实施例中，所述输出模块包括第三开关管和第四开关管；

所述第三开关管的控制端接收第二常开信号，所述第三开关管的第一端接收第一电源信号；所述第四开关管的控制端与所述第一开关管的第二端连接，所述第四开关管的第二端与接地端连接；

所述第三开关管的第二端与所述第四开关管的第一端连接以形成所述输出节点。

在一些实施例中，所述控制模块还包括第五开关管，且所述第五开关管串联于所述第一开关管的第二端与所述第一选择晶体管的第一端之间；

其中，所述第五开关管的控制端接收第三常开信号。

在一些实施例中，所述第一状态为低电平状态，所述第二状态为高电平状态，所述第三状态为高电平状态，所述第四状态为低电平状态；

所述第一开关管、所述第三开关管均为P型场效应管，所述第二常开信号为低电平信号；

所述第一选择晶体管、所述第二开关管、所述第四开关管和所述第五开关管均为N型场效应管，所述第三常开信号和所述第一常开信号均为高电平信号。

在一些实施例中，所述修调电路还包括驱动模块，所述驱动模块包括偶数个串联的反相器，且所述驱动模块的输入端与所述输出节点连接，所述驱动模块的输出端形成所述修调电路的输出端。

在一些实施例中，所述修调参数用于对目标信号的电压值进行修调；

或者，所述修调参数用于对目标信号的电流值进行修调；

或者，所述修调参数用于对目标时钟信号的频率进行修调；

或者，所述修调参数用于对目标电阻的阻抗进行修调。

第二方面，本公开实施例提供了一种存储器，所述存储器包括多个如第一方面所述的修调电路、电压产生电路、熔丝阵列电路和读取电路；每一所述修调电路均包括第一熔丝单元；

所述修调电路，配置为在工作状态下，接收处于第一状态的工作控制信号；利用所述工作控制信号对所述第一熔丝单元的熔断状态进行读取，输出一个修调参数；其中，多个所述修调电路各自输出的修调参数共同形成修调码；

电压产生电路，与多个所述修调电路连接，配置为基于所述修调码，产生参考电压信号；其中，所述修调码用于调整所述电压产生电路的工作参数以使得所述参考电压信号的电压值为标准值；

熔丝阵列电路，包括多个第二熔丝单元，配置为在接收到读指令的情况下，对所述读指令对应的所述第二熔丝单元进行读取，输出中间数据信号；

读取电路，与所述电压产生电路和所述熔丝阵列电路连接，配置为接收所述中间数据信号和所述参考电压信号，对所述中间数据信号和所述参考电压信号进行电压比较，输出目标数据信号。

在一些实施例中，所述修调电路，配置为在测试状态下，根据接收到的工作控制信号，写入所述修调参数；其中，若接收到处于第一状态的所述工作控制信号，则不对所述第一熔丝单元进行熔断处理；若接收到处于第二状态的所述工作控制信号，则对所述第一熔丝单元进行熔断处理；

所述修调电路，还配置为在工作状态下，接收处于第一状态的所述工作控制信号，并基于所述工作控制信号读出所述修调参数。

在一些实施例中，所述第一熔丝单元和所述第二熔丝单元均为反熔丝；或者，所述第一熔丝单元为激光熔丝，所述第二熔丝单元为反熔丝。

在一些实施例中，所述熔丝阵列电路包括辅助模块和反熔丝阵列，反熔丝阵列包括呈阵列排布的多个所述第二熔丝单元，所述反熔丝阵列中的所有位线和所述辅助模块通过感应节点连接，所述中间数据信号产生于所述感应节点；

所述辅助模块，具体配置为在接收到预充电指令的情况下，对所述感应节点进行预充电处理；在接收到读指令的情况下，若所述读指令对应的所述第二熔丝单元未经熔断处理，则对所述感应节点进行第三放电处理；若所述读指令对应的所述第二熔丝单元已经熔断处理，则对所述感应节点进行第四放电处理；其中，所述读指令产生于所述预充电指令之后，所述第三放电处理的放电速度小于所述第四放电处理的放电速度。

本公开实施例提供了一种修调电路和存储器，能够改善芯片生产过程中工艺带来的误差，而且对于器件规格的要求较小，控制逻辑简单，准确性高。

附图说明

图1为本公开实施例提供的一种修调电路的结构示意图；

图2为本公开实施例提供的另一种修调电路的结构示意图；

图3为本公开实施例提供的又一种修调电路的结构示意图；

图4为本公开实施例提供的一种反熔丝阵列的结构示意图；

图5为本公开实施例提供的一种编程晶体管的结构示意图；

图6为本公开实施例提供的一种反熔丝阵列的应用场景示意图；

图7为本公开实施例提供的一种存储器的结构示意图；

图8为本公开实施例提供的一种电压产生电路的结构示意图；

图9为本公开实施例提供的一种可调电阻的结构示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。

在本公开的一实施例中，参见图1，其示出了本公开实施例提供的一种修调电路10的结构示意图。如图1所示，修调电路10包括控制模块11和输出模块12；控制模块11包括第一熔丝单元111，第一熔丝单元111的熔断状态指示修调参数的取值，且修调参数经由输出模块12的输出节点进行输出；

输出模块12，配置为在输出节点和预设电源端VDD之间形成通路；

控制模块11，配置为接收工作控制信号，在工作控制信号处于第一状态时，向输出模块12输出放电控制信号；其中，若第一熔丝单元111未经熔断处理，则放电控制信号处于第三状态；若第一熔丝单元111经过熔断处理，则放电控制信号处于第四状态；

输出模块12，还配置为接收放电控制信号，在放电控制信号处于第三状态时，在输出节点和地信号端之间形成第一路径；在放电控制信号处于第四状态时，在输出节点和地信号端之间形成第二路径，且第二路径的阻抗大于第一路径的阻抗。

在这里，控制模块11与输出模块12连接。在此处及后续描述中，“连接”可以是直接连接（例如两个模块的端口直接相连）或间接连接（两个模块的端口通过其他模块、器件间接相连）。另外，第三状态和第四状态的逻辑电位不同，具体可根据所选用的电路器件和整体逻辑确定。

在这里，本公开实施例提供的修调电路10可以应用于动态随机存取存储器（Dynamic Random Access Memory，DRAM）、同步动态随机存取存储器（SynchronousDynamic Random Access Memory，SDRAM）、低功率双倍速率DRAM（Low Power Double DataRate SDRAM，LPDDR）等，也可以应用于非存储器的其他高精度的电子设备。

需要说明的是，第一熔丝单元111的电阻取决于是否经过熔断处理。以第一熔丝单元111为反熔丝为例，若第一熔丝单元111经过熔断处理，则其电阻极小，可视为短路状态；若第一熔丝单元111未经过熔断处理，则其电阻极大，可视为开路状态；以第一熔丝单元111为熔丝为例，若第一熔丝单元111经过熔断处理，则其电阻极大，可视为开路状态；若第一熔丝单元111未经过熔断处理，则其电阻极小，可视为短路状态。

也就是说，无论第一熔丝单元111为何种类型，其熔断状态均影响着控制模块11的电流路径，从而控制模块11输出的放电控制信号的状态也不同，进而影响输出节点和地信号端之间的路径。具体的，如果输出节点和地信号端之间形成的是第一路径，其阻抗较小，地信号端对于输出节点的下拉能力较强，输出节点的电压较低，因此读出的修调参数为“0”；如果输出节点和地信号端之间形成的是第二路径，其阻抗较大，地信号端对于输出节点的下拉能力较弱，输出节点的电压较高，可视为修调参数为“1”。在这里，第一路径必定为通路，第二路径可能为通路（阻抗较大）也可能为断路。

这样，本公开实施例提供了一种修调电路10，能够通过第一熔丝单元111存储修调参数，后续方便快速的实现修调参数的读出，对于器件规格的要求较小，生产成本低，能够改善芯片生产过程中工艺带来的误差。

应理解，修调电路10的应用场景不限，或者说修调参数所修调的对象不限，示例性的，修调参数可以用于对目标信号的电压值进行修调；或者，修调参数可以用于对目标信号的电流值进行修调；或者，修调参数可以用于对目标时钟信号的频率进行修调；或者，修调参数可以用于对目标电阻的阻抗进行修调。

需要说明的是，以上为修调电路10的修调参数读取过程，在此之前还存在修调参数的写入过程，即根据需要写入的修调参数的取值决定是否对第一熔丝单元111进行熔断。

因此，在一些实施例中，请参考图1，控制模块11，还配置为在工作控制信号处于第二状态时，对第一熔丝单元111进行熔断处理。

在这里，第一状态和第二状态的逻辑电位不同，具体情况需要根据所选用的电路器件确定。

从以上可以看出，在写入过程中，根据修调参数的取值，如果需要熔断第一熔丝单元111，则控制工作控制信号为第二状态；反之，如果不需要熔断第一熔丝单元111，则控制工作控制信号为第一状态。在读取过程中，固定控制工作控制信号为第一状态。这样，修调参数的写入和读出仅经由工作控制信号进行控制，无需引入新的控制信号，减少控制信号的数量，降低控制逻辑的复杂性。

如前述，修调电路10可以应用于多种电子设备，后续以芯片为例进行说明。由于芯片在生产过程中会引入工艺误差，使得部分工作参数偏离原本的设计参数，而修调电路10可以用于修正这一误差。具体来说，芯片在出厂前进入测试阶段，以便针对工作参数的实际误差写入相应的修调参数，保证芯片中各个工作参数的准确性。相应的，修调电路10具有测试模式（支持写入修调参数）和工作模式（支持读出修调参数），且测试模式发生于工作模式之前。

相应的，控制模块11，具体配置为在测试模式中，接收处于第一状态或第二状态的工作控制信号，并基于工作控制信号确定是否对第一熔丝单元111进行熔断处理，以写入修调参数；以及，在工作模式中，接收处于第一状态的工作控制信号，并基于工作控制信号读出修调参数。

需要说明的是，在芯片出厂前的测试阶段，修调电路10处于测试模式，从而写入修调参数；在芯片的正常工作阶段，修调电路10处于工作模式，从而读取修调参数，以便后续利用修调参数对修调对象进行修调。值得注意的是，在以上两个过程中，修调电路10的外部控制信号仅涉及到工作控制信号TM，控制逻辑简单。

应理解，在实际应用场景中，一般通过多个修调电路10对同一修调对象进行修调。假设修调对象为一目标信号的电压值，修调电路10的数量为5，其各自输出的修调参数共同构成修调码TRIM<4:0>。

在第一种具体的实施例中，按照步骤S601~S608写入修调码。

S601：设定修调码TRIM<4:0>=00000。

S602：判断目标信号的电压值是否为设计值。

在这里，对于步骤S602，如果判断结果为否，则执行S603；如果判断结果为是，则执行S608。

S603：设定修调码TRIM<4:0>=00001，继续判断目标信号的电压值是否为设计值。

在这里，对于步骤S603，如果判断结果为否，则执行S604；如果判断结果为是，则执行S608。

需要说明的是，“设定修调码TRIM<4:0>=00001”具体是将修调参数TRIM<0>对应的修调电路中的第一熔丝单元进行熔断。

S604：设定修调码TRIM<4:0>=00011，继续判断目标信号的电压值是否为设计值。

……S608：修调码写入完成。

在第二种具体的实施例中，可以直接获得目标信号的实际电压值，对实际电压值和设计值之间的差值进行转换以确定最终的修调码，然后将确定好的修调码进行写入。

需要说明的是，第一熔丝单元111的器件类型可以为反熔丝或激光熔丝，具体可以取决于实际应用场景。例如，芯片中实际上还设置有存储数据的反熔丝阵列，若第一熔丝单元111的器件类型为反熔丝，则第一熔丝单元111可以与反熔丝阵列的工艺兼容，采用相同的掩膜Mask和相同的工艺步骤形成，节约制程，减小制造复杂性和成本。

请参见图2，下面以第一熔丝单元111的器件类型为反熔丝为例对控制模块11的具体组成进行说明。在图2中，工作控制信号表示为TM。

如图2所示，第一熔丝单元111包括第一选择晶体管201和第一编程晶体管202；控制模块11还包括电流源203、转接模块206、第一开关管204和第二开关管205，且第二开关管205和第一开关管204的器件类型不同；第一开关管204的控制端接收工作控制信号TM，第一开关管204的第一端与电流源203连接，第一开关管204的第二端与第一选择晶体管201的第一端连接，第一选择晶体管201的控制端接收第一常开信号，第一选择晶体管201的第二端与第一编程晶体管202的编程端连接；转接模块206的第一端接收工作控制信号TM，转接模块206的第二端与第一编程晶体管202的控制端连接；第二开关管205的控制端接收工作控制信号TM，第二开关管205的第一端与第一开关管204的第二端连接，第二开关管205的第二端接收地信号；其中，放电控制信号经由第一开关管204的第二端输出。

需要说明的是，在图2中，第一选择晶体管201为N型场效应管NMOS，因此第一常开信号为高电平信号；第二开关管205为NMOS，第一开关管204为P型场效应管PMOS，因此第一状态=0（低电平），第二状态=1（高电平）；同时，在图2所示的电路结构下，第四状态=0，第三状态=1，但这并不构成具体限定。在其他的实施例中，各开关管、第一选择晶体管的类型可以灵活选用，同时第一常开信号、第一状态~第四状态的定义需要与之匹配。

需要说明的是，转接模块206，配置为在工作控制信号TM为第一状态时，向第一编程晶体管202的控制端提供第一电压信号；在工作控制信号TM为第二状态时，向第一编程晶体管202的控制端提供第二电压信号；其中，第一电压信号的电压值与地信号的电压值相同，第二电压信号足以导致第一编程晶体管202被熔断。

在这里，第二电压信号的具体电压值大于根据第一编程晶体管202的熔断电压（也称击穿电压），具体取值可以根据实际应用场景确定。

以图2为例，对控制模块11的工作原理进行具体说明：

（1）在测试模式下，向修调电路10写入修调参数。a.若待写入的修调参数为“1”，则设置工作控制信号TM=1，此时转接模块206根据工作控制信号TM转接到高压电源轨，从而产生第二电压信号，同时第一选择晶体管201和第二开关管205均开启但第一开关管204关闭，第二电压信号导致第一编程晶体管202被熔断；b.反之，若待写入的修调参数为“0”，则设置工作控制信号TM=0，第一编程晶体管202不会被熔断；

（2）在工作模式下，从修调电路10读出修调参数，此时设置工作控制信号TM=0，转接模块206产生第一电压信号，第一选择晶体管201开启，第一开关管204开启，第二开关管205关闭，此时第一编程晶体管202的栅极被拉低到低电位，此时：a.如果第一编程晶体管202已被熔断，则第一编程晶体管202的下拉能力较强，因此第一开关管204的第二端处于较低电位，从而给出的放电控制信号=0；b.如果第一编程晶体管202未被熔断，则第一编程晶体管202的下拉能力较弱，因此第一开关管204的第二端处于较高电位，从而给出的放电控制信号=1。

在一种具体的实施例中，如图2所示，输出模块12包括第三开关管207和第四开关管208；第三开关管207的控制端接收第二常开信号，第三开关管207的第一端接收第一电源信号VDD；第四开关管208的控制端与第一开关管204的第二端连接，第四开关管208的第二端与接地端连接；第三开关管207的第二端与第四开关管208的第一端连接以形成输出节点。在图2中，输出节点所输出的修调参数表示为TRIM。

需要说明的是，在图2中，第三开关管207为PMOS，第四开关管208为NMOS，因此第二常开信号为地信号，但这并不构成具体限定。在其他的实施例中，开关管的类型可以灵活选用，第二常开信号的电平状态能够使得第三开关管开启即可。

以图2为例，对输出模块12的工作原理进行具体说明。

（1）在测试模式下，输出模块12的输出信号不具有实际意义；

（2）在工作模式下，若第一编程晶体管202经过熔断，放电控制信号=0，此时第四开关管208的下拉能力较弱，因此输出信号为高电平状态，相当于读出的修调参数TRIM为1；若第一编程晶体管202未经过熔断，放电控制信号=1，此时第四开关管208的下拉能力较强，因此输出信号为低电平状态，相当于读出的修调参数TRIM为0。

在一些实施例中，如图3所示，控制模块11还包括第五开关管209，且第五开关管209串联于第一开关管204的第二端与第一选择晶体管201的第一端之间；其中，第五开关管209的控制端接收第三常开信号。

需要说明的是，在图3中，第五开关管209为NMOS，因此第三常开信号为电源信号。在这里，第五开关管209的控制端也可以接特定的时序控制信号，从而更好的控制修调电路10的修调过程。

在其他的实施例中，第一选择晶体管201、第三开关管207的控制端均可以接特定的时序控制信号，从而更好的控制修调电路10的修调过程，减少器件开启时间，延长器件寿命。

在一些实施例中，如图3所示，修调电路10还包括驱动模块13，驱动模块13包括偶数个串联的反相器131（图3仅对1个反相器进行编号），且驱动模块13的输入端与输出节点连接，驱动模块13的输出端形成修调电路10的输出端。此时，驱动模块13代替输出节点输出修调参数TRIM。在这里，图3示出了2个反相器，实际应用场景中可以更多。

在另一些实施例中，在与后续电路的信号逻辑匹配的情况下，反相器的个数也可以为奇数。

还需要说明的是，对于图3所示的修调电路10，电流通路主要是第一开关管204—第五开关管209，第三开关管207—第四开关管208，常开的开关管可以采用阈值电压较低的器件和/或工作在低电压域的器件，从而开关管的栅极或漏级所承担的电压较小，对开关管的要求会低很多。

综上所述，本公开实施例提供了一种修调电路10，能够改善芯片生产过程中工艺带来的误差；另外，修调电路10所涉及到的开关管/晶体管均为低压器件，对于器件规格的要求较小；修调电路10所涉及到的控制信号仅为工作控制信号TM，控制逻辑简单。

如前述，芯片中还存在着用于存储数据的反熔丝阵列（该反熔丝阵列与前述的第一熔丝单元111无关）。接下来，本公开实施例将以反熔丝阵列的数据读取过程为具体的应用场景对修调电路10进行说明。

首先，对反熔丝阵列进行简要说明。请参见图4，其示出了一种反熔丝阵列321的结构示意图。如图4所示，反熔丝阵列321包括多个第二熔丝单元（例如图4中的虚线框所示）。每一第二熔丝单元包括第二选择晶体管和第二编程晶体管，第二选择晶体管的栅极接收行选择信号（例如Xadd_00、Xadd_01……），第二编程晶体管的栅极接收熔丝选择信号（例如FsBIn_00、FsBIn_01……），每一选择晶体管的源级接收列选择信号（例如YAdd_0、YAdd_1……）。第二编程晶体管的具体结构如图5所示，具体的，第二编程晶体管的栅氧化层在施加高压后会发生熔断，熔断后通路的阻抗减小；通过检测熔断后的通路电阻状态可以读出其所存储的信息。

请参见图6，在反熔丝阵列321的周围还包括辅助模块322和读取电路33，辅助模块322包括电容3221、第六开关管3222和第七开关管3223，第六开关管3222和第七开关管3223通过感应节点连接；读取电路33包括比较器331和触发器332。以下以虚线框所示的第二熔丝单元为例对反熔丝阵列的读写过程进行说明：

（1）写入操作（或称为编程操作）：将行选择信号Xadd3、列选择信号YAdd1和编程控制信号ZAdd调为高电平，其它的列选择信号YAdd均为低电平，对熔丝选择信号FsBIn3施加高压，将该第二编程晶体管的栅氧化层熔断，在栅极和漏极之间形成低阻通路（例如几千欧级别），即第二熔丝单元被熔断；其它的第二熔丝单元未被选中并不发生熔断，即其他的第二编程晶体管栅极和漏极之间仍为高阻状态；

（2）读取操作：当读取数据的时候，首先对感应节点进行预充电（PRE_Charge的信号为高电平），在预充电结束之后，将行选择信号Xadd3、列选择信号YAdd1调为高电平，熔丝选择信号FsBIn3调为低电平，其它的列选择信号YAdd以及编程控制信号ZAdd也均为低电平；如果第二熔丝单元已经被熔断，感应节点的电压会被迅速拉低，在锁存时钟信号LAT_CLK到来的时候，感应节点的电压低于参考电压信号TRIP的电压V_TRIP，最终输出的目标数据信号为逻辑0；反之，如果第二熔丝单元未被熔断，那么该通路的等效电阻会比较大，例如几兆到几百兆欧姆，感应节点的电压被拉低的速度较慢，在锁存时钟信号LAT_CLK到来的时候，感应节点的电压高于参考电压信号TRIP的电压V_TRIP，最终输出的目标数据信号为逻辑1。

然而，由于制造工艺等带来的偏差，参考电压信号TRIP的电压值V_TRIP可能偏离设计值，导致目标数据信号的逻辑值发生错误。例如对于熔断过的第二编程单元，在锁存时钟信号LAT_CLK到来时，比较器331的正输入端的电压值原本应当低于V_TRIP，假如由于制造工艺偏差原因导致V_TRIP电压偏低，就可能导致比较器331的正输入端的电压值高于V_TRIP，发生数据错误。然而，对于常规存储器来说，对参考电压信号TRIP的电压值V_TRIP一般需要在熔丝广播（fuse broadcast）之后才能生效，因此无法对参考电压信号TRIP的电压值V_TRIP进行修调。

基于此，参见图7，其示出了本公开实施例提供的一种存储器30的组成结构示意图。如图7所示，存储器30至少包括多个前述的修调电路10（图7以4个修调电路为例进行示出）、电压产生电路31、熔丝阵列电路32和读取电路33。

结合图1和图7可以看出，每一修调电路10均包括第一熔丝单元111；该修调电路10，配置为在工作状态下，接收处于第一状态的工作控制信号；利用工作控制信号对第一熔丝单元111的熔断状态进行读取，输出一个修调参数；其中，多个修调电路10各自输出的修调参数共同形成修调码TRIM<n:0>（图7以n=3为例进行示出）；

电压产生电路31，与多个修调电路10连接，配置为基于修调码TRIM<n:0>，产生参考电压信号TRIP；其中，修调码TRIM<n:0>用于调整电压产生电路31的工作参数以使得参考电压信号的电压值V_TRIP为标准值（或称为设计值）；

熔丝阵列电路32，包括多个第二熔丝单元，配置为在接收到读指令的情况下，对读指令对应的第二熔丝单元进行读取，输出中间数据信号；在这里，如图6所示，熔丝阵列电路32具体包括反熔丝阵列321和辅助模块322，反熔丝阵列321包括呈阵列排布的多个第二熔丝单元；

读取电路33，与电压产生电路31和熔丝阵列电路32连接，配置为接收中间数据信号和参考电压信号TRIP，对中间数据信号和参考电压信号TRIP进行电压比较，输出目标数据信号。

需要说明的是，图7中示出了4个修调电路10，但实际上修调电路10的个数可以更多或者更少。

简单来说，即便由于制造工艺等因素导致参考电压信号的电压值V_TRIP存在一定的偏差，也可以在芯片出厂前根据需要写入修调码，利用修调码将参考电压信号的电压值V_TRIP调整为标准值，避免出现数据读取错误。

特别地，对于本公开实施例提供的存储器30来说，由于采用了额外的修调电路10，因此在存储器30上电后，修调电路10（无需等待熔丝广播）可直接给出修调码，后续电压产生电路31根据修调码输出参考电压信号（其电压值V_TRIP为标准值），然后才会进行熔丝广播，避免由于V_TRIP不准确导致读取错误。

具体来说，一方面，修调电路10，配置为在测试状态下，根据接收到的工作控制信号，写入修调参数；其中，若接收到处于第一状态的工作控制信号，则不对第一熔丝单元111进行熔断处理；若接收到处于第二状态的工作控制信号，则对第一熔丝单元111进行熔断处理。另一方面，修调电路10，配置为在工作状态下，接收处于第一状态的工作控制信号，并基于工作控制信号读出修调参数。

参见图8，其示出了本公开实施例提供的一种电压产生电路31的具体结构示意图。如图8所示，电压产生电路31中存在可调电阻501，修调码TRIM<3:0>可以调节可调电阻501的阻抗，从而改变参考电压信号的电压值V_TRIP。示例性的，参见图9，其示出了本公开实施例提供的一种可调电阻501的具体结构示意图。如图9所示，可调电阻501由多个电阻串联而成，这些电阻的具体阻值可以相同也可以不同，修调码中不同的修调参数TRIM<0>、TRIM<1>、TRIM<2>、TRIM<3>可以控制相应的开关管是否被短接，从而改变可调电阻501的阻抗。在这里，图8示出的是一种常规的电压产生电路31，其工作原理不影响对本公开实施例的理解，不再赘述。同时，图8和图9只是一种可用的修调方式，并不构成对本公开实施例的限制。

在一些实施例中，第一熔丝单元111和第二熔丝单元均为反熔丝，此时第一熔丝单元111和第二熔丝单元可以采用相同的制程和相同的掩膜（Mask），成本较低且节省流程。

在其他实施例中，第一熔丝单元111为激光熔丝，第二熔丝单元为反熔丝，但是这样会增加额外的掩膜（Mask）成本。

在一些实施例中，请参见图6，熔丝阵列电路32包括辅助模块322和反熔丝阵列321，且反熔丝阵列321中的所有位线和辅助模块322通过感应节点连接，且中间数据信号产生于感应节点。

相应的，控制模块11，具体配置为在接收到预充电指令（即PRE_Charge为高电平）的情况下，对感应节点进行预充电处理；以及，在接收到读指令的情况下，若读指令对应的第二熔丝单元未经熔断处理，则对感应节点进行第三放电处理；若读指令对应的第二熔丝单元已经熔断处理，则对感应节点进行第四放电处理；其中，读指令产生于预充电指令之后，第三放电处理的放电速度小于第四放电处理的放电速度。

在一些实施例中，如图6所示，辅助模块322包括电容3221、第六开关管3222和第七开关管3223；其中，电容3221的第一端与感应节点连接，电容3221的第二端与接地端连接；第六开关管3222的控制端接收预充电指令，第六开关管3222的第一端与电源端连接，第六开关管3222的第二端与感应节点连接；第七开关管3223的控制端接收编程控制信号ZAdd，第七开关管3223的第一端与感应节点连接，第七开关管3223的第二端与接地端连接；其中，第七开关管3223为N型场效应管，在预充电指令和读指令的执行期间，编程控制信号为低电平状态。

在一些实施例中，如图6所示，读取电路33包括比较器331和触发器332；其中，比较器331的第一输入端与感应节点连接，比较器331的第二输入端接收参考电压信号TRIP，比较器331的输出端与触发器的输入端连接，触发器332的时钟端接收锁存时钟信号LAT_CLK，触发器332的输出端输出目标数据信号。

以上，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。

Claims (14)

1.一种修调电路，其特征在于，所述修调电路包括控制模块和输出模块；所述控制模块包括第一熔丝单元，所述第一熔丝单元的熔断状态指示修调参数的取值，且所述修调参数经由所述输出模块的输出节点进行输出；

所述输出模块，配置为在所述输出节点和预设电源端之间形成通路；

所述控制模块，配置为接收工作控制信号，在所述工作控制信号处于第一状态时，向所述输出模块输出放电控制信号；其中，若所述第一熔丝单元未经熔断处理，则所述放电控制信号处于第三状态；若所述第一熔丝单元经过熔断处理，则所述放电控制信号处于第四状态；

所述输出模块，还配置为接收所述放电控制信号，在所述放电控制信号处于第三状态时，在所述输出节点和地信号端之间形成第一路径；在所述放电控制信号处于第四状态时，在所述输出节点和地信号端之间形成第二路径，且所述第二路径的阻抗大于所述第一路径的阻抗；

所述控制模块，还配置为在所述工作控制信号处于第二状态时，对所述第一熔丝单元进行熔断处理。

2.根据权利要求1所述的修调电路，其特征在于，所述修调电路具有测试模式和工作模式，且所述测试模式发生于所述工作模式之前；

所述控制模块，具体配置为在所述测试模式中，接收处于第一状态或第二状态的所述工作控制信号，并基于所述工作控制信号确定是否对所述第一熔丝单元进行熔断处理，以写入所述修调参数；

以及，在所述工作模式中，接收处于第一状态的所述工作控制信号，并基于所述工作控制信号读出所述修调参数。

3.根据权利要求1所述的修调电路，其特征在于，所述第一熔丝单元的器件类型为反熔丝或激光熔丝。

4.根据权利要求3所述的修调电路，其特征在于，在所述第一熔丝单元的器件类型为反熔丝的情况下，所述第一熔丝单元包括第一选择晶体管和第一编程晶体管；

所述控制模块还包括电流源、转接模块、第一开关管和第二开关管，且所述第二开关管和所述第一开关管的器件类型不同；

所述第一开关管的控制端接收所述工作控制信号，所述第一开关管的第一端与所述电流源连接，所述第一开关管的第二端与所述第一选择晶体管的第一端连接，所述第一选择晶体管的控制端接收第一常开信号，所述第一选择晶体管的第二端与所述第一编程晶体管的编程端连接；

所述转接模块的第一端接收所述工作控制信号，所述转接模块的第二端与所述第一编程晶体管的控制端连接；

所述第二开关管的控制端接收所述工作控制信号，所述第二开关管的第一端与所述第一开关管的第二端连接，所述第二开关管的第二端接收地信号；

其中，所述放电控制信号经由所述第一开关管的第二端输出。

5.根据权利要求4所述的修调电路，其特征在于，

所述转接模块，配置为在工作控制信号为第一状态时，向所述第一编程晶体管的控制端提供第一电压信号第一电压信号；在所述工作控制信号为第二状态时，向所述第一编程晶体管的控制端提供第二电压信号；其中，所述第一电压信号的电压值与地信号的电压值相同，所述第二电压信号足以导致所述第一编程晶体管被熔断。

6.根据权利要求4所述的修调电路，其特征在于，所述输出模块包括第三开关管和第四开关管；

所述第三开关管的控制端接收第二常开信号，所述第三开关管的第一端接收第一电源信号；所述第四开关管的控制端与所述第一开关管的第二端连接，所述第四开关管的第二端与接地端连接；

所述第三开关管的第二端与所述第四开关管的第一端连接以形成所述输出节点。

7.根据权利要求6所述的修调电路，其特征在于，

所述控制模块还包括第五开关管，且所述第五开关管串联于所述第一开关管的第二端与所述第一选择晶体管的第一端之间；

其中，所述第五开关管的控制端接收第三常开信号。

8.根据权利要求7所述的修调电路，其特征在于，所述第一状态为低电平状态，所述第二状态为高电平状态，所述第三状态为高电平状态，所述第四状态为低电平状态；

所述第一开关管、所述第三开关管均为P型场效应管，所述第二常开信号为低电平信号；

所述第一选择晶体管、所述第二开关管、所述第四开关管和所述第五开关管均为N型场效应管，所述第三常开信号和所述第一常开信号均为高电平信号。

9.根据权利要求7所述的修调电路，其特征在于，所述修调电路还包括驱动模块，所述驱动模块包括偶数个串联的反相器，且所述驱动模块的输入端与所述输出节点连接，所述驱动模块的输出端形成所述修调电路的输出端。

10.根据权利要求1-9任一项所述的修调电路，其特征在于，

所述修调参数用于对目标信号的电压值进行修调；

或者，所述修调参数用于对目标信号的电流值进行修调；

或者，所述修调参数用于对目标时钟信号的频率进行修调；

或者，所述修调参数用于对目标电阻的阻抗进行修调。

11.一种存储器，其特征在于，所述存储器包括多个如权利要求1-10任一项所述的修调电路、电压产生电路、熔丝阵列电路和读取电路；

每一所述修调电路均包括第一熔丝单元；所述修调电路，配置为在工作状态下，接收处于第一状态的工作控制信号；利用所述工作控制信号对所述第一熔丝单元的熔断状态进行读取，输出一个修调参数；其中，多个所述修调电路各自输出的修调参数共同形成修调码；

电压产生电路，与多个所述修调电路连接，配置为基于所述修调码，产生参考电压信号；其中，所述修调码用于调整所述电压产生电路的工作参数以使得所述参考电压信号的电压值为标准值；

熔丝阵列电路，包括多个第二熔丝单元，配置为在接收到读指令的情况下，对所述读指令对应的所述第二熔丝单元进行读取，输出中间数据信号；

读取电路，与所述电压产生电路和所述熔丝阵列电路连接，配置为接收所述中间数据信号和所述参考电压信号，对所述中间数据信号和所述参考电压信号进行电压比较，输出目标数据信号。

12.根据权利要求11所述的存储器，其特征在于，

所述修调电路，配置为在测试状态下，根据接收到的工作控制信号，写入所述修调参数；其中，若接收到处于第一状态的所述工作控制信号，则不对所述第一熔丝单元进行熔断处理；若接收到处于第二状态的所述工作控制信号，则对所述第一熔丝单元进行熔断处理；

所述修调电路，还配置为在工作状态下，接收处于第一状态的所述工作控制信号，并基于所述工作控制信号读出所述修调参数。

13.根据权利要求11所述的存储器，其特征在于，

所述第一熔丝单元和所述第二熔丝单元均为反熔丝；

或者，所述第一熔丝单元为激光熔丝，所述第二熔丝单元为反熔丝。

14.根据权利要求13所述的存储器，其特征在于，所述熔丝阵列电路包括辅助模块和反熔丝阵列，反熔丝阵列包括呈阵列排布的多个所述第二熔丝单元，且所述反熔丝阵列中的所有位线和所述辅助模块通过感应节点连接，且所述中间数据信号产生于所述感应节点；

所述辅助模块，具体配置为在接收到预充电指令的情况下，对所述感应节点进行预充电处理；

在接收到读指令的情况下，若所述读指令对应的所述第二熔丝单元未经熔断处理，则对所述感应节点进行第三放电处理；若所述读指令对应的所述第二熔丝单元已经熔断处理，则对所述感应节点进行第四放电处理；

其中，所述读指令产生于所述预充电指令之后，所述第三放电处理的放电速度小于所述第四放电处理的放电速度。

Images